[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE69107763T2 - Mehrschichtige leiterplatte und verfahren zum aufbau in einer vorherbestimmten reihenfolge. - Google Patents

Mehrschichtige leiterplatte und verfahren zum aufbau in einer vorherbestimmten reihenfolge.

Info

Publication number
DE69107763T2
DE69107763T2 DE69107763T DE69107763T DE69107763T2 DE 69107763 T2 DE69107763 T2 DE 69107763T2 DE 69107763 T DE69107763 T DE 69107763T DE 69107763 T DE69107763 T DE 69107763T DE 69107763 T2 DE69107763 T2 DE 69107763T2
Authority
DE
Germany
Prior art keywords
layer
circuit board
markings
order
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69107763T
Other languages
English (en)
Other versions
DE69107763D1 (de
Inventor
Robert Baldino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eastman Kodak Co
Original Assignee
Eastman Kodak Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eastman Kodak Co filed Critical Eastman Kodak Co
Application granted granted Critical
Publication of DE69107763D1 publication Critical patent/DE69107763D1/de
Publication of DE69107763T2 publication Critical patent/DE69107763T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0108Transparent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936Marks, inscriptions, etc. for information

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf das Gebiet der mehrschichtigen, gedruckten Leiterplatten und insbesondere auf Leiterplatten mit Kennzeichnungen, die den richtigen Aufbau der Leiterplatte sicherstellen.
  • Wie bereits bekannt, enthalten mehrschichtige Leiterplatten Leiterbahnen, die über die Oberflächen der Leiterplatten laufen, sowie deren Enden, die so gebohrt sind, daß entweder Metallisierungen wie in einem durchkontaktierten Loch oder Kontaktdrähte von Kabeln oder anderen diskreten Bauelementen aufgenommen werden können. Damit diese elektrischen Leiter richtig aneinander angeschlossen werden, muß sich jede der Schichten exakt innerhalb der vorgegebenen Aufbautoleranzen befinden.
  • In US-A-4,432,037 wird eine Methode dargestellt, in der eine Sonde verwendet wird, um den Grad der Schräglage oder Verzerrung festzustellen, welche während des Zusammenbaus und des Drucks vor dem Bohren der durchkontaktierten Löcher für die Anschlüsse aufgetreten sind. Ist die Reihenfolge der Schichten falsch, kann diese Methode die falsche Reihenfolge selbst nicht ermitteln.
  • Ein weiteres, hinsichtlich seiner Ausführungen interessantes Patent ist US-A-4,510,446. In diesem Patent werden die internen Lagegenauigkeiten der verschiedenen Schichten überprüft, indem eine leitende Sonde durch eine Reihe von durchkontaktierten Löchern geführt wird. Wenn einige Löcher mit verschiedenen Durchmessern gebohrt wurden, kann ermittelt werden, ob diese Schichten mit den entsprechenden Löchern über eine akzeptable Toleranz hinaus falsch aufgelegt wurden, da die leitende Sonde mit dem Metall an den Innenwänden der Bohrung in Kontakt kommt. Dies wiederum führt zu einer Änderung des Stromflusses von der Sonde durch die Leiterbahnen, die an das durchkontaktierte Loch angeschlossen sind, oder zu einer Änderung der Widerstandswerte der Sonde selbst. Obwohl dieses System die Lagegenauigkeit der Schichten ermitteln kann, kann es wiederum nicht die richtige Reihenfolge der Schichten ermitteln.
  • Ein weiteres Patent, das hier von Interesse ist, ist US-A- 4,536,239. In diesem Patent wird ein System beschrieben, mit dem die Lagegenauigkeit zwischen den Schichten einer mehrschichtigen Leiterplatte während des Zusammenbaus überprüft werden kann. Die Methode verwendet zwei identische Muster auf mindestens zwei Schichten. Die Ausrichtung der beiden Muster aufeinander wird bezüglich eines Testmusters mit Hilfe radiographischer Verfahren festgestellt. Auch diese besondere Methode kann nicht ermitteln, ob eine oder mehrere der Schichten einer mehrschichtigen Leiterplatte in der falschen Reihenfolge angeordnet wurden.
  • Die Reihenfolge beim Aufbau von mehrschichtigen Leiterplatten ist deshalb wichtig, weil eine falsche Reihenfolge den Scheinwiderstand zwischen den Schichten, den kapazitiven Blindwiderstand sowie die richtige Dicke zwischen den Schichten verändern kann. Diese Anforderungen gehen über Prüfungen der Leitfähigkeit hinaus, bei denen nur die Gleichstromleistung gemessen wird. Eine mehrschichtige, gedruckte Leiterplatte kann zwar einen Leitfähigkeitstest bestehen, sich aber aufgrund einer falschen Reihenfolge beim Aufbau der Schichten als unzuverlässig oder unbrauchbar für die erforderlichen Frequenzen erweisen.
  • In JP-A-2054955 wird eine Methode beschrieben, mit der der richtige Aufbau der Schichten einer mehrschichtigen Leiterplatte gewährleistet wird. Dazu gehören Schritte, bei denen auf jeder Schicht ein Etikett gebildet wird. Das Etikett verfügt über eine einzigartige Kennzeichnung für die jeweilige Schicht, sowie über ein Raster, mit dem die Kennzeichnung unter der Schicht zur Kontrolle während der Laminierung unsichtbar gemacht wird. Diese Methode erfordert zur Bestimmung der Reihenfolge des Aufbaus auf einer mehrschichtigen Leiterplatte ein radiographisches System.
  • In der vorliegenden Erfindung wird jede Schicht einer mehrschichtigen, gedruckten Leiterplatte mit einem speziell für diese Schicht vorgesehenen Etikett versehen. Jede Schicht erhält ein besonders gekennzeichnetes Etikett, über das keine der anderen Schichten verfügt. Die Etiketten werden so angeordnet, daß sich der richtige Aufbau für jede Schicht auf der gedruckten Leiterplatte ergibt. Bei einer falschen Reihenfolge des Aufbaus fehlt eines oder mehrere der Etiketten, wenn die fertig zusammengebauten Platten von oben nach unten betrachtet werden.
  • Aus dem Vorstehenden ist ersichtlich, daß das wichtigste Ziel der vorliegenden Erfindung eine verbesserte Methode und eine mehrschichtige Leiterplatte ist, mit denen die Reihenfolge des Aufbaus einer mehrschichtigen Leiterplatte bestimmt werden kann.
  • Ein weiteres Ziel der vorliegenden Erfindung ist eine Methode, mit der die Reihenfolge des Aufbaus einer mehrschichtigen, gedruckten Leiterplatte gesehen werden kann.
  • Ein weiteres Ziel der vorliegenden Erfindung ist eine Methode, mit der eine gedruckte Leiterplatte untersucht werden kann, entweder von oben oder von unten, so daß die Reihenfolge des Aufbaus der Schichten auf der Platte bestimmt werden kann.
  • Die Erfindung wird im folgenden anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.
  • Es zeigen
  • Fig. 1 eine Darstellung in aufgelösten Einzelteilen einer vierschichtigen Platte gemäß der vorliegenden Erfindung.
  • Fig. 2 eine Zeichnung mit der Etikettierung einer neunschichtigen Leiterplatte.
  • Fig. 3A und 3B Prüfansichten der Etiketten von der Oberseite der Platte beziehungsweise von der Unterseite der Platte aus gesehen.
  • Fig. 1 zeigt eine Darstellung in aufgelösten Einzelteilen einer Leiterplatte 10 mit insgesamt vier Schichten 12, 14, 16 und 18. Es werden nur vier Schichten dargestellt, da es sich um ein Ausführungsbeispiel handelt, mehr oder weniger Schichten können jedoch auf der Grundlage der vorliegenden Ausführungen verwendet werden.
  • Auf jeder der Platten liegt jeweils übereinander ein Etikett 20&sub1; bis 20&sub4;. Jedes Etikett hat eine Kennzeichnungsmarkierung, zum Beispiel eine Ziffer, die nur bei der jeweiligen Schicht vorkommt. Die Kennzeichnungsmarkierungen (Kennzeichnungen) sind so versetzt angeordnet, daß alle in der festgelegten Reihenfolge gesehen werden können, wenn die Schichten in der richtigen Reihenfolge zusammengebaut wurden. Die festgelegte Reihenfolge in Fig. 1 ist "1, 2, 3 und 4". Undurchsichtige Masken mit der Numerierung 22&sub1; bis 22&sub4; werden direkt über die Kennzeichnung auf jeder Schicht gelegt, damit die Kennzeichnung der darunter liegenden Schicht verdeckt wird. Die undurchsichtige Maske und die Kennzeichnung können mit Hilfe einer metallisierten Schicht gebildet werden. Jede Maske enthält einen durchsichtigen oder halbdurchsichtigen Bereich 23&sub1; bis 23&sub4;. Diese Bereiche werden direkt übereinandergelegt und werden immer größer, damit die richtig geordneten Etiketten darunter liegen und durch diese durchsichtigen Bereiche gesehen werden können.
  • In Fig. 2 wird eine Anordnung von Etiketten auf einer neunschichtigen Platte gezeigt, wobei die Numerierung mit 1 auf der Seite mit den Bauelementen beginnt. Schicht 2 verfügt im Bereich nach der Ziffer 2 (nach rechts) über eine undurchsichtige Maske. Ähnlich sind die Schichten 3, 5, 6, 7 und 8 aufgebaut, die undurchsichtige Bereiche nach der entsprechenden Ziffer haben. Es wird festgestellt, daß die Schichten 1, 4 und 9 positiv sein sollen, während die übrigen Schichten Umkehrschichten sind. Bereiche in einer positiven Schicht, die keine Bauelemente enthalten, bleiben durchsichtig, während Bereiche in einer Umkehrschicht, die keine Bauelemente enthalten, undurchsichtig bleiben.
  • Fig. 3A zeigt ein Beispiel für eine Ansicht von der Oberseite nach unten bei einer mehrschichtigen Leiterplatte mit den jeweiligen Kennzeichnungen (Ziffern) für eine richtig aufgebaute Platte aus neun Schichten. Fig. 3B zeigt ein Beispiel einer Ansicht von der Unterseite derselben Platte. Diese Ansicht zeigt nur, daß die letzten beiden Schichten richtig aufgebaut wurden.
  • Wird eine Schicht nicht richtig aufgebracht, so sieht man entweder ihr entsprechendes Etikett nicht durch das Metallfenster der anderen Schichten, die unter dieser Schicht liegen sollten, oder das Metallfenster blockiert Kennzeichnungen anderer Schichten, die über dieser Schicht liegen sollten. Sind mehrere Fehler beim Aufbau aufgetreten, kann die richtige Bestimmung der falschen Reihenfolge unter Umständen nicht durchgeführt werden, aber es ist auf jeden Fall noch ersichtlich, daß Etiketten nicht richtig angeordnet und somit die Platte nicht richtig aufgebaut wurde.
  • Die einzige Einschränkung der vorliegenden Methode ist die Anzahl der Schichten aus halbdurchsichtiger Glasfaser, durch die die Schichtkennzeichnung gesehen oder abgelesen werden kann. Die Methode kann auch von der Unterseite her angewandt werden. Wird sie von beiden Seiten angewandt, so kann die Anzahl der zu überprüfenden Schichten verdoppelt werden.
  • Die vorliegende Erfindung liefert eine sichere Methode, wie ein Kontrolleur oder ein Sensor feststellen kann, ob eine gedruckte Leiterplatte in der richtigen Reihenfolge der Schichten hergestellt wurde, bevor die Platte mit den diskreten Bauelementen bestückt wird. So werden Montagezeit, Kosten für Bauelemente und die Fehlersuchzeit verringert.
  • Werden diese Schichten deutlich gekennzeichnet und für den Hersteller der gedruckten Leiterplatten spezifiziert, so können sie auch als Aufbauanleitung verwendet werden, was kostspielige Fehler bei der Herstellung gedruckter Leiterplatten vermeidet und den Ausschuß an gedruckten Leiterplatten verringert.

Claims (13)

Übersetzung der im Prüfungsverfahren genehmigten Ansprüche
1. Verfahren, mit dem sichergestellt wird, dab eine mehrschichtige Leiterplatte in einer vorbestimmten Reihenfolge aufgebaut wird, wobei
auf jeder Schicht der mehrschichtigen Leiterplatte ein eine individuelle Kennzeichnung aufweisendes Etikett vorgesehen ist und die Kennzeichnung die Position der zugeordneten Schicht in einer richtig aufgebauten mehrschichtigen Leiterplatte anzeigt,
in jeder Schicht ein undurchsichtiger Bereich vorgesehen ist, der der Kennzeichnung unmittelbar benachbart ist und der die Sicht auf mögliche Kennzeichnungen verdeckt, die unter dem zugeordneten undurchsichtigen Bereich vorgesehen sind, wenn die Schichten in falscher Reihenfolge aufgebaut sind, und
die aufgebaute mehrschichtige Leiterplatte betrachtet werden kann, um zu gewährleisten, dab die Reihenfolge der individuellen Kennzeichnungen stimmt,
dadurch gekennzeichnet, dab in jeder Schicht über der letzten sichtbaren Schicht ein halbdurchsichtiger Bereich vorgesehen ist, der nur so bemessen ist, daß lediglich die Kennzeichnung der richtig aufgebauten Schichten unter der zugeordneten Schicht sichtbar ist, so daß eine falsch positionierte Schicht die Sicht auf mindestens eine Kennzeichnung verdeckt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß sich die Schritte in der gleichen Reihenfolge wiederholen, angefangen bei der in der vorbestimmten Reihenfolge letzten Schicht der mehrschichtigen Leiterplatte bis hin zu der in dieser Reihenfolge ersten Schicht, so daß die Reihenfolge der Kennzeichnungen von der Ober- oder der Unterseite der mehrschichtigen Leiterplatte aus sichtbar ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß sich die Schritte in der gleichen Reihenfolge wiederholen, angefangen bei der äubersten Schicht bis hin zu einer Mittelschicht, so daß die Reihenfolge der Kennzeichnungen von der Ober- und der Unterseite der mehrschichtigen Leiterplatte aus sichtbar ist, wodurch sich die Anzahl der sichtbaren Kennzeichnungen vergröbert.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei den Kennzeichnungen um Zahlen handelt, deren Reihenfolge der vorbestimmten Reihenfolge der richtig aufgebauten Schichten entspricht.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kennzeichnungen maschinenlesbar sind.
6. Verfahren, mit dem sichergestellt wird, daß eine mehrschichtige Leiterplatte in einer vorbestimmten Reihenfolge aufgebaut wird, wobei jede Schicht der mehrschichtigen Leiterplatte mit mindestens einer Kennzeichnung einer Folge von Kennzeichnungen versehen ist, die der Reihenfolge der einzelnen Schichten einer richtig aufgebauten Leiterplatte entspricht, und jede Kennzeichnung gegenuber den Kennzeichnungen der anderen Schichten versetzt angeordnet ist,
dadurch gekennzeichnet, dab ein halbdurchsichtiger Bereich einer jeden Kennzeichnung benachbart angeordnet ist, der nur so bemessen ist, daß lediglich die gegeneinander versetzten Kennzeichnungen unterhalb dieses Bereichs sichtbar sind, wenn die Schichten in der richtigen Reihenfolge aufgebaut sind, und
die Reihenfolge der Kennzeichnungen durch den halbdurchsichtigen Bereich sichtbar ist, damit festgestellt werden kann, ob die Reihenfolge der einer richtig aufgebauten mehrschichtigen Leiterplatte entspricht.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß es sich bei der Folge der Kennzeichnungen um eine Zahlenfolge handelt.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß es sich bei den Kennzeichnungen um ein maschinenlesbares Muster handelt.
9. Mehrschichtige Leiterplatte mit
einer Vielzahl von Schichten, die in einer vorbestimmten Reihenfolge miteinander verbunden sind,
einer an jeder Schicht befestigten Kennzeichnung, die ausschlieblich die Reihenfolge der individuellen Schicht in einer richtig aufgebauten Leiterplatte sichtbar anzeigt, und
einem undurchsichtigen Bereich, der der Kennzeichnung einer jeden Schicht benachbart ist, um die Sicht auf jede Kennzeichnung zu verdecken, die unterhalb des undurchsichtigen Bereichs angeordnet ist, wenn die Schichten falsch aufgebaut sind,
dadurch gekennzeichnet, dab ein halbdurchsichtiger Bereich in jeder Schicht uber der letzten sichtbaren Schicht vorgesehen ist, der nur so bemessen ist, daß lediglich die Kennzeichnungen der richtig aufgebauten Schichten unterhalb dieser Schicht sichtbar sind, so daß eine falsch positionierte Schicht die Sicht auf mindestens eine Kennzeichnung verdeckt.
10. Mehrschichtige Leiterplatte nach Anspruch 9, dadurch gekennzeichnet, dab jeder halbdurchsichtige Bereich einem undurchsichtigen Bereich benachbart angeordnet ist, der sich unterhalb der Kennzeichnungen befindet, die von oberhalb der betreffenden Schicht sichtbar sind, so daß die Sicht auf die Kennzeichnungen mindestens einer Schicht verdeckt ist, wenn die zugeordnete Schicht uber ihrer vorbestiminten Position angeordnet ist.
11. Mehrschichtige Leiterplatte nach Anspruch 10, dadurch gekennzeichnet, dab der undurchsichtige Bereich metallisiert ist.
12. Mehrschichtige Leiterplatte nach Anspruch 9, dadurch gekennzeichnet, dab es sich bei den Kennzeichnungen um Zahlen handelt, deren Folge der vorbestimmten Reihenfolge richtig aufgebauter Schichten entspricht.
13. Mehrschichtige Leiterplatte nach Anspruch 9, dadurch gekennzeichnet, dab es sich bei den Kennzeichnungen um ein maschinenlesbares Muster handelt.
DE69107763T 1990-04-04 1991-04-03 Mehrschichtige leiterplatte und verfahren zum aufbau in einer vorherbestimmten reihenfolge. Expired - Fee Related DE69107763T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/504,466 US5010449A (en) 1990-04-04 1990-04-04 Multi-layer printed circuit board and a method for assuring assembly in a selected order
PCT/US1991/002245 WO1991015937A1 (en) 1990-04-04 1991-04-03 A multi-layer printed circuit board and a method for assuring assembly in a selected order

Publications (2)

Publication Number Publication Date
DE69107763D1 DE69107763D1 (de) 1995-04-06
DE69107763T2 true DE69107763T2 (de) 1995-10-26

Family

ID=24006395

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69107763T Expired - Fee Related DE69107763T2 (de) 1990-04-04 1991-04-03 Mehrschichtige leiterplatte und verfahren zum aufbau in einer vorherbestimmten reihenfolge.

Country Status (5)

Country Link
US (1) US5010449A (de)
EP (1) EP0479986B1 (de)
JP (1) JPH04506728A (de)
DE (1) DE69107763T2 (de)
WO (1) WO1991015937A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2284368B (en) * 1993-12-02 1996-01-03 Calmwaters Limited A circuit board production process
JP2734367B2 (ja) * 1994-02-28 1998-03-30 日本電気株式会社 多層プリント配線板およびその製造方法
US7136681B2 (en) * 2001-10-31 2006-11-14 Telefonaktiebolaget Lm Ericsson (Publ) Electrically conductive carrier and patterning for controlling current distribution in a wireless communications device
AT12737U1 (de) * 2010-09-17 2012-10-15 Austria Tech & System Tech Verfahren zum herstellen einer aus mehreren leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
WO2011127867A2 (zh) * 2011-05-27 2011-10-20 华为技术有限公司 一种多层电路板及其制造方法
ITMI20131352A1 (it) * 2013-08-07 2015-02-08 Ivision S R L Con Socio Unico Apparecchiatura per la movimentazione di pannelli
CN107041063B (zh) * 2017-06-09 2019-05-03 东莞市威力固电路板设备有限公司 一种多层pcb的加工方法及多层pcb
CN112584601B (zh) * 2019-09-27 2022-07-01 深南电路股份有限公司 一种电路板及其防呆方法、电子装置
US11644501B2 (en) 2020-09-21 2023-05-09 International Business Machines Corporation Method for identifying PCB core-layer properties
CN114092532A (zh) * 2021-11-03 2022-02-25 金禄电子科技股份有限公司 排板层序监控方法以及排板层序监控装置
CN114222418B (zh) * 2021-12-06 2024-10-15 深圳市鑫达辉软性电路科技有限公司 多层板偏位识别结构
CN116234151A (zh) * 2022-12-21 2023-06-06 镁佳(武汉)科技有限公司 一种印制电路板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2511135A1 (de) * 1975-03-14 1976-09-23 Licentia Gmbh Codierelement fuer schaltungsplatten
US4461107A (en) * 1981-08-28 1984-07-24 Grate Anton J Menu board
US4536239A (en) * 1983-07-18 1985-08-20 Nicolet Instrument Corporation Multi-layer circuit board inspection system

Also Published As

Publication number Publication date
JPH04506728A (ja) 1992-11-19
US5010449A (en) 1991-04-23
WO1991015937A1 (en) 1991-10-17
EP0479986B1 (de) 1995-03-01
EP0479986A1 (de) 1992-04-15
DE69107763D1 (de) 1995-04-06

Similar Documents

Publication Publication Date Title
DE3342564C2 (de)
EP0053272B1 (de) Mehrlagen-Leiterplatte und Verfahren zur Ermittlung der Ist-Position innenliegender Anschlussflächen
DE69107763T2 (de) Mehrschichtige leiterplatte und verfahren zum aufbau in einer vorherbestimmten reihenfolge.
WO2006091990A1 (de) Mehrlagige leiterplatte mit leitenden testflächen sowie verfahren zum bestimmen eines versatzes einer innenlage
EP0838688A2 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
EP1804557A1 (de) Elektronik-Sicherheits-Modul
EP0532776A1 (de) Verfahren zum Bohren von Mehrlagenleiterplatten
DE3031103C2 (de) Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterplatten
DE3512237A1 (de) Mehrschichtige flexible schaltungsanordnung mit verbindungsvorrichtungen zwischen den schichten
DE19718637A1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
DE2812976C2 (de) Verfahren zur Feststellung des Versatzes zwischen Leiterbahnen und Kontaktlöchern bei einer Leiterplatte sowie eine Leiterplatte zur Verwendung in diesem Verfahren
DE69033386T2 (de) Elektrisches Verfahren, um Positionsfehler an den Kontaktöffnungen in einer Halbleitervorrichtung zu erkennen
DE3810486C2 (de)
DE2513890C3 (de) Leiterplatte mit maschinell lesbarer Codierung
DE102006048034B4 (de) Verfahren zur Kontrolle der Qualität der Metallisierung einer Leiterplatte
EP0679054A2 (de) Verfahren zur Codierung von Leiterplatten
EP0179328B1 (de) Kopiergeschützter Schlüssel und codiertes Lesegerät für elektronische Schliess-Systeme
DE60129012T2 (de) Prozess zum stapeln von schichten, die eine mehrschichtige leiterplatte bilden
DE3104227A1 (de) "leiterplattenpruefeinrichtung"
DE19742268C1 (de) Verfahren zur Ermittlung des Lageversatzes von mehrlagigen Verbundstrukturen
DE4125462C1 (de)
DE4009296C2 (de)
DE4335879B4 (de) Anordnung zur Qualitätskontrolle und -überwachung von durchkontaktierten Mehrlagen-Leiterplatten
DE2437673C3 (de) Vorrichtung zum Prüfen von Innenlagen mehrlagiger Leiterplatten
WO1992021222A1 (de) Vorrichtung zum herstellen einer elektrischen schaltung, insbesondere für eine messonde und messonde

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee