DE69618595T2

DE69618595T2 - Digitale offsetkorrektur für mikrobolometermatrix

Info

Publication number: DE69618595T2
Application number: DE69618595T
Authority: DE
Inventors: R. Butler
Original assignee: Lockheed Martin IR Imaging Systems Inc
Current assignee: Lockheed Martin Tactical Systems Inc
Priority date: 1995-06-28
Filing date: 1996-06-28
Publication date: 2002-08-08
Anticipated expiration: 2016-06-29
Also published as: JPH11509385A; DE69618595D1; WO1997001926A3; IL144182A; WO1997001926A2; IL118753A; EP0835586A2; AU6291996A; IL118753A0; JP4398515B2; EP0835586B1

Description

Hintergrund der Erfindung

1. Allgemeines Gebiet der Erfindung

Die Erfindung betrifft die Verarbeitung von Signalen einer Brennebenen-Matrix, und näherhin einen digitalen Offset- Korrektur-Signalprozessor für eine Mikrobolometer-Brennebenenmatrix.

2. Diskussion des einschlägigen Stands der Technik

Eine Brennebenen-Matrix unter Verwendung einer Matrix von Strahlungsmeßfühlern (Strahlungssensoren) unterliegt typischerweise Schwankungen der Meßfühler- bzw. Sensorelement- Ausgangsgröße von Meßfühler zu Meßfühler. Diese Schwankung umfaßt zwei Grundkomponenten, einen Fehler bezüglich der Orfset-Gleichförmigkeit und einen Fehler bezüglich der Verstärkungs-Gleichförmigkeit. Der Offset-Gleichförmigkeits- Fehler kann in der Weise gemessen werden, daß man die Strahlungsfühlerelemente der Matrix gegenüber äußerer Strahlung blockiert und die Schwankungen bzw. Änderungen in der Ausgangsgröße von jedem Sensorelement mißt. Der Verstärkungs- Gleichförmigkeits-Fehler kann dadurch gemessen werden, daß man der Brennebenen-Matrix ein gleichförmiges Strahlungsfeld darbietet und die Schwankungen bzw. Änderungen der Sensorelement-Ausgangsgröße feststellt.
Bis zur vorliegenden Erfindung war die Brennebenen-Matrix- Offset-Korrektur auf Analogschaltungen beschränkt, bei denen versucht wird, ein Realzeit- oder gespeichertes Analogsignal von einem detektierten oder gemessenen Signal zu subtrahieren. Derartige Vorgehensweisen ergeben nur eine schlechte Offset-Kompensation, bezogen auf die Genauigkeit der Apparatur und des Verfahrens der vorliegenden Erfindung zur Schaffung einer Offset-Korrektur.
Ein Typ von Strahlungsmeßfühler bzw. -sensor ist ein Bolometer. Ein Bolometer absorbiert Infrarot-Strahlung. Ein Bolometer besitzt einen hohen Temperaturkoeffizienten des Widerstands, und demzufolge ändert absorbierte Strahlung die Temperatur des Bolometers und damit den Widerstand des Bolometers. Bildgebende Bolometer-Systeme sind für langwellige Infrarot-Strahlung, typischerweise in einem Wellenlängenbereich von 8 bis 12 Mikrometer, empfindlich. Derartige Infrarot-Systeme ergeben Bilder von Änderungen der von Gegenständen innerhalb eines Gesichtsfeldes emittierten Strahlungsmenge.
US-A-4 752 694 beschreibt eine Bolometer-Matrix mit einer Vielzahl von Detektorelementen, wobei jedes derartige Detektorelement einen Detektorausgang besitzt; sowie Mittel zur Bildung eines gesonderten Offset-Werts für jeden Detektor in der Matrix, wobei der gesonderte Offset-Wert von Informationen von einer äußeren Quelle abgeleitet ist.

Zusammenfassung der Erfindung

Änderungen bzw. Schwankungen in der. Ausgangsgrößen von Bolometer-Detektorelementen lassen sich einer Ungleichförmigkeit in der linearen Neigung der Ansprechempfindlichkeit von Sensorelement zu Sensorelement zuordnen. Sodann kann für jedes Element aus der linearen Neigung der Ansorechempfindlichkeit ein Verstärkungsfaktor berechnet werden. Zur Erzielung eines gleichförmigen Ansprechverhaltens kann die Ausgangsgröße jedes Elements zuerst hinsichtlich Offset und sodann hinsichtlich Verstärkung korrigiert werden.
Die Erfindung schafft ein Verfahren und eine Vorrichtung, wie sie in den Ansprüchen definiert sind.
Die Erfindung schafft ein Verfahren und eine Vorrichtung zur Einstellung des Offsets von Ausgangssignalen für eine Matrix von Bolometern. Ein Pixel-für-Pixel-Offset-Kompensator der Erfindung wird für eine eine Mehrzahl von Detektorelementen enthaltende Mikrobolometer-Brennebenenmatrix beschrieben. Jedes der Mehrzahl von Detektorelementen besitzt einen Detektor-Ausgang. Die Apparatur der Erfindung umfaßt eine Apparatur zur Bildung eines gesonderten Offset-Werts für jeden Detektor in der Matrix, wobei der gesonderte Offset- Wert aus Information von einer äußeren Quelle abgeleitet werden kann. Die Apparatur umfaßt des weiteren mit den Mitteln zur Schaffung des Offset-Werts verbundene time-sharing- Mittel, wobei die time-sharing-Mittel mit den Offset-Erzeugungsmitteln unter Bildung unterschiedlicher Offset-Werte für unterschiedliche Elemente in der Matrix zusammenwirken. Gemäß einem anderen Aspekt der Erfindung umfassen die Mittel zur Bildung eines gesonderten Offset-Werts des weiteren Mittel zur Einstellung eines Stroms für den Detektor.
Gemäß einem anderen Aspekt der Erfindung umfassen die Mittel zur Bildung eines gesonderten Offset-Werts des weiteren Mittel zur Einstellung einer Spannung an dem Detektor.
Gemäß einem anderen Aspekt der Erfindung umfassen die Mittel zur Bildung eines gesonderten Offset-Werts des weiteren Mittel zur Verbindung eines Widerstands mit dem Detektor.
Gemäß einem anderen Aspekt der Erfindung weist ein Pixel- für-Pixel-Offset-Kompensator für eine Mikrobolometer-Brennebenenmatrix eine Matrix von Detektorelementen auf. Jedes Detektorelement der Detektor-Matrix besitzt einen Detektor- Ausgang. Mit der Matrix von Elementen sind Mittel zur Bildung einer zeitveränderlichen Kompensationsvorspannung für jeden Detektor in der Matrix verbunden, zur Kompensation bezüglich Effekten von Änderungen in dem Detektorwiderstand während eines Vorspann-Steuersignals.
Gemäß einem weiteren Aspekt der Erfindung umfassen die Mittel zur Schaffung einer zeitveränderlichen Kompensationsvorspannung des weiteren Kompensationsmittel, welche den Offset-Strom für jedes Element in der Matrix ändern.
Gemäß einem weiteren Aspekt der Erfindung umfassen die Kompensationsmittel des weiteren Mittel zur Erzeugung einer zeitveränderlichen Kompensations-Wellenform, derart daß der durchschnittliche oder mittlere Strom während des Vorspannungs-Steuersignals zwangsweise konstant gehalten wird.
Gemäß einem weiteren Aspekt der Erfindung umfassen die Mittel zur Bildung einer zeitveränderlichen Kompensationsvorspannung des weiteren Mittel zur Kompensation durch Änderung der Detektorvorspannung für jedes Element in der Matrix.
Gemäß einem weiteren Aspekt der Erfindung umfassen die Kompensationsmittel des weiteren Mittel zur Erzeugung einer zeitveränderlichen Kompensations-Wellenform, derart daß der durchschnittliche oder mittlere Strom während des Vorspannungs-Steuersignals zwangsweise konstant gehalten wird.
Gemäß einem anderen Aspekt der Erfindung umfaßt ein Pixel- für-Pixel-Offset-Kompensator für eine Mikrobolometer-Brennebenenmatrix eine Mehrzahl von Detektorelementen mit wenigstens einem signalführenden Ausgang. Mit dem Ausgang sind Mittel zur Erzeugung eines dynamischen Residue-Rückstands durch dynamische Offset-Beaufschlagung des wenigstens einen Ausgangs mit einem Offset-Wert verbunden. Mit dem Ausgang sind Schaltungen zur Messung des dynamischen Residue-Rückstands für jeden Detektor gekoppelt, wobei der dynamische Residue-Rückstand das Signal an dem wenigstens einen Ausgang minus dem Offset-Wert umfaßt.
Gemäß einem anderen Aspekt der Erfindung umfassen die Schaltungen zur Messung des dynamischen Residue-Rückstands des weiteren Mittel zur Integration eines Stroms in einem Kondensator, wobei die Integriervorrichtung mit dem wenigstens einen Ausgang verbunden ist, des weiteren Mittel zur Feststellung, sobald der Kondensator einen Schwellwert erreicht, des weiteren Mittel zur Rückstellung des Kondensators, sobald er den Schwellwert erreicht, sowie mit dem Kondensator verbundene Mittel zur Messung, wie oft die Kondensatorspannung den Schwellwert erreicht, zur Messung des Offsets.
Gemäß einem anderen Aspekt der Erfindung sind Mittel zur Schaffung einer gesonderten Voreinstellung für jeden Detektor der Mehrzahl von Detektoren mit dem Kondensator verbunden, wobei die gesonderte Voreinstellung von einer äußeren Quelle geliefert wird.
Gemäß einem anderen Aspekt der Erfindung sind die Offset- Korrekturvorrichtung und die Mehrzahl von Detektorelementen auf bzw. in einer integrierten Schaltung ausgebildet.
Weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich für den Fachmann aus der Beschreibung bevorzugter Ausführungsbeispiele sowie aus den Ansprüchen und Zeichnungen, in welchen gleiche Bezugsziffern gleiche Elemente bezeichnen.

Kurze Beschreibung der Zeichnung

Zur Erläuterung der Erfindung wird vorliegend eine bevorzugte Ausführungsform unter Bezugnahme auf die beigefügten Zeichnungsfiguren beschrieben.
Fig. 1 zeigt ein schematisches Blockschaltbild einer digitalen Offset-Korrekturvorrichtung, wie sie in einer Ausführungsform der Erfindung verwendet wird,
Fig. 2 zeigt ein schematisches Diagramm einer Detektor- Matrix gemäß der Erfindung,
Fig. 3 ist ein schematisches Blockschaltbild eines Teils einer Mikrobolometer-Matrix gemäß der Erfindung, wobei beispielhaft vier Detektoren und zugehörige Detektorelektronik gezeigt sind,
Fig. 4 zeigt in Blockschaltbildform eine Mikrobolometermatrix-Kompensationsschaltung gemäß der Erfindung,
Figg. 4A, 4B und 4C zeigen alternative abgewandelte Beispiele von Mikrobolometermatrix-Kompensationsschaltungen gemäß einer Ausführung der Erfindung, unter Verwendung eines Bolometer-Offset-Kompensators,
Fig. 5 zeigt in schematischer Blockschaltbildform eine Spaltenschaltung der Erfindung,
Fig. 6 zeigt schematisch einen in einer Ausführungsform der Erfindung verwendeten Digital-Analog-Wandler bzw. -Umsetzer,
Fig. 7 zeigt in schematischer Schaltbildform eine in einer Ausführungsform der Erfindung verwendete Offset- Steuerung bzw. -Regelung,
Fig. 8 zeigt ein Schaltschema einer in einer Ausführungsform der Erfindung verwendeten Fein-Offset-Steuerung bzw. -Regelung,
Fig. 9 zeigt in schematischer Form eine in einer Ausführungsform der Erfindung verwendete Grob-Offset-Regel- bzw. -Steuervorrichtung,
Fig. 10 zeigt schematisch einen in einer Ausführungsform der Erfindung verwendeten Überlauf-Regler,
Fig. 11 zeigt in schematischer Form einen in einer Ausführungsform der Erfindung verwendeten Regler zur Verstärkungskorrektur und Bildkorrektur,
Fig. 12 zeigt einen Video-Prozessor gemäß der Erfindung,
Fig. 13 zeigt in schematischer Form eine Interface- Routine und eine Interface-Struktur für einen in einer Ausführungsform der Erfindung verwendeten Steuerbefehlprozessor,
Fig. 14 zeigt in schematischer Blockschaltbildform ein Beispiel einer thermischen Stabilisiervorrichtung für eine Mikrobolometer-Brennebenenmatrix, in Ausbildung gemäß der vorliegenden Erfindung,
Fig. 15 zeigt eine abgewandelte bzw. alternative Ausführung einer Bolometer-Offset-Kompensatorschaltung gemäß einer alternativen Ausführungsform der Erfindung,
Fig. 15A zeigt in schematischer Form ein Beispiel einer nicht-linearen Kompensations-Spannungsquelle gemäß einer alternativen Ausführungsform der Erfindung,
Fig. 16 zeigt ein Beispiel einer in einer Sechs-Bit- Datenverriegelung verwendeten Ein-Bit-Verriegelung gemäß der Verwendung in einer alternativen Ausführungsform der Erfindung,
Fig. 17 ist ein schematisches Blockschaltbild eines Analog-Digital-Wandlers bzw. -Umsetzers gemäß der Erfindung,
Fig. 18 ist ein schematisches Blockschaltbild die in Fig. 17 veranschaulichte Metastabilitäts-Auflöseschaltung,
Fig. 18A ist ein schematisches Blockschaltbild des in Fig. 17 veranschaulichten Analog-Wellenform-Generators,
Fig. 19 ist ein schematisches Blockschaltbild einer Anordnung von Analog-Digital-Wandlern gemäß der Erfindung,
Fig. 20 ist ein schematisches Blockschaltbild der in Fig. 19 veranschaulichten Phasenverriegelungsschleife zur Taktvervielfachung,
Fig. 21 ist ein schematisches Blockschaltbild des in Fig. 19 gezeigten 90º-Phasenschiebers,
Fig. 22 ist ein schematisches Blockschaltbild einer alternativen Ausführung der in Fig. 19 dargestellten Schaltung,
Fig. 23 ist ein schematisches Blockschaltbild eines Zweiphasen-spannungsgesteuerten Oszillators und einer Rechteckförmigkeits-Formgebungsschaltung, wie in der Schaltung nach Fig. 22 verwendet,
Fig. 24 ist ein detailliertes Schaltbild des in Fig. 23 veranschaulichten spannungsgesteuerten Oszillators,
Fig. 25 ist ein detailliertes Schaltbild der in Fig. 23 veranschaulichten Rechteckförmigkeits-Formgebungsschaltung,
Fig. 26 ist ein Zeitdiagramm zur Veranschaulichung der zeitlichen Beziehung zwischen den niedrigstwertigen Bits des Gray-Code-Signals.

Detaillierte Beschreibung

Fig. 1 zeigt ein schematisches Blockschaltbild einer digitalen Offset-Korrekturvorrichtung, wie sie in einer Ausführungsform der Erfindung verwendet wird. Die digitale Offset-Korrekturvorrichtung umfaßt eine Verschlußblenden-/ Zerhacker-Steuerung 328 in Anschluß zur Steuerung eines. Verschlusses 330. Je nach der speziellen Anwendung kann anstelle des Verschlusses 330 ein Germanium- oder opaker Zerhacker oder eine anderweitige äquivalente optische Vorrichtung vorgesehen werden. Der Verschluß 330 steuert die in das System eintretende Strahlungsenergie. Bei offenem Verschluß trifft Strahlungsenergie auf die Brennebenen-Matrix ('focal plane array' - FPA) 100. Der Verschluß 330 kann mit der FPA-Bildgeschwindigkeit bzw. -frequenz synchronisiert sein. Die Brennebenen-Matrix 100 kann vorzugsweise aus einer integrierten Mikrobolometer-Brennebenenmatrix mit zugehöriger Steuerelektronik bestehen. Die integrierte Mikrobolometer-Brennebenenmatrix kann des weiteren aus Pixel-Elementen bestehen, wobei jeweils jedes Pixel-Element ein Signal erzeugt, das die von dem Pixel-Element absorbierte Strahlungsenergiemenge wiedergibt. Die Brennebenen-Matrix FPA 100 kann in Vidicon-Betriebsart arbeiten, bei welcher die Brennebenen-Matrix 100 nicht durch ein Hindernis gesperrt ist. Bei der Vidicon-Betriebsart werden kontinuierliche Bilder erhalten.
Eine Offset-Steuerung 302 liefert auf einer Signalleitung 353 ein Offset-Signal. Die Offset-Steuerung 302 steht in Interface-Verbindung mit einem Offset-Speicher 336 mit einer 17-Bit-Adreßleitung, einer 2-Bit-Steuerleitung und einer 32-Bit-Datenleitung. In einem Ausführungsbeispiel der Erfindung kann der Offset-Speicher ein 128 K · 32 RAM sein. Ein Zeitsteuergenerator 310 liefert zwei Zeitsteuersignale 348 und erhält zwei Taktsignale 350 von der Brennebenen- Matrix 100. Der Zeitsteuergenerator 310 liefert auch Zeitgebersignale an eine Steuerung 312 für die Video-Zeitsteuerung und zum Ersatz fehlerhafter Pixel. Eine Verstärkungssteuerung 304 liefert ein Verstärkungsregel- bzw. -einstellsignal 333. Eine globale Bildkorrektursteuerung 306 liefert ein 8-Bit-Signal an ein Video-Interface 308.
In einer Ausführungsform der Erfindung wird in einem Summationsknotenpunkt 332 das von der Offset-Steuerung 302 kommende Offset-Signal mit der Ausgangsgröße 343 der Brennebenen-Matrix 100 addiert. Einem Video-Generator 316 werden eine Video-Zeitsteuerung und die Ausgangsgröße einer Steuerung 318 zugeführt. Der Video-Generator 316 kann vorzugsweise in bekannter Weise einen Digital-Analog-Wandler aufweisen. Die Steuerung 318 kann vorzugsweise einen Mikroprozessor, beispielsweise einen kommerziell verfügbaren Mikroprozessor des Typs 80C186EC oder ein Äquivalent, umfassen. Ein Hintergrundprozessor-Interface 324 ist mit einem Programmspeicher 322 und einem Datenspeicher 320 versehen. In einer Ausführungsform der Erfindung kann der Programmspeicher 322 einen 256K · 16-Flash-Speicher aufweisen und der Datenspeicher 320 einen 128K · 16 RAM. Die Steuerung 318 kann vorzugsweise über das Hintergrundprozessor-Interface 324 angeschlossen sein, zum Schreiben oder Lesen von Daten von jedem Speicher, einschließlich dem Verstärkungsspeicher 338, dem Offset-Speicher 336 und dem Video-Speicher 314. Eine serielle Übertragungsleitung 340 kann so angekoppelt sein, daß sie ein externes Interface für die Steuerung 318 bildet. Video-Ausgangsdaten sind von dem Video-DAC (Digital- Analog-Wandler) 316 verfügbar, Rahmen- bzw. Einzelbilddaten sind für einen externen Rahmen- bzw. Bildgreifer auf der Leitung 342 verfügbar. Thermische Stabilisierung der Brennebenen-Matrix FPA 100 kann durch einen thermischen Stabilisator 326 gewährleistet werden.
Die Steuerung 318 dient als Interface des Abbildungs- bzw. bildgebenden Systems gegenüber externen Systemen über einen Host-Mikrocomputer. Die Steuerung 318 erzeugt auch Histogramme, erzeugt Helligkeits- und Entzerrungs-Kurven, steuert den Zerhacker oder Verschluß, erzeugt Bezugsgrößen für die Bildrahmen- bzw. Einzelbildsteuerung, führt Speicher und Systemdiagnostik-Funktionen durch, überwacht manuelle Steuerungen und Schalter und steuert den TE-Stabilisator 326. Der Zeitgeber- bzw. Synchronisiergenerator 310 erzeugt die Taktsignale für die Brennebenen-Matrix FPA 100, die System-Taktsignale sowie erforderliche Zeitgebersignale.
Fig. 2 zeigt eine Schemadarstellung des Matrix-Sensors der Erfindung. Eine Mikrobolometer-Matrix 102 umfaßt den Strahlungsmeßfühlerteil der Brennebenen-Matrix 100. In einer Ausführungsform kann die Matrix 102 über 80 000 individuelle Mikrobolometer umfassen. Die jeweils jedem Mikrobolometer zugeordneten elektronischen Schaltungen sind im einzelnen in Fig. 3 gezeigt. Die Detektor-Masse 126 ist gleichförmig über die Matrix 102 verteilt. Die Matrix ist in einem regelmäßigen Gitter bzw. Netz von Mikrobolometern ausgebildet, mit einer Spaltenleitung 114, die jeweils individuell unter Verwendung eines dynamischen Zeilenwählregisters 104 und einer Spaltenschaltung 110 adressiert wird. Die Matrix 102 und die Elektronik der Matrix können während der Matrix- Herstellung getestet werden. Die Signale eines Test-Taktgebers 122, die Test-Datensignale 124, die Signale einer Test-Betriebsartfreigabe bzw. -aktivierung 116, einer globalen Test-Freigabe- bzw. -Aktivierung 128 und einer Detektor-Testforce 118 bilden die zum Testen der Matrix verwendeten Steuersignale. Für jede Spaltenleitung 114 in der Matrix ist eine Spaltenverarbeitungsschaltung 200 vorgesehen. Die Spaltenverarbeitungsschaltung 110 ist in Fig. 5 mit näheren Einzelheiten gezeigt.
Die Matrix 102 besitzt eine verteilte Masse 126 und eine verteilte globale Test-Freigabe- bzw. -Aktivierung 128. Die Adressierung der Matrix 102 erfolgt unter Verwendung eines dynamischen Zeilenwählregisters 104 und, in einer Test- Betriebsweise, unter Verwendung eines dynamischen Spaltenwähl-Testregisters 108. Im Betrieb adressiert eine Spaltenschaltung 200 jeweils jede spezielle Spalte. Die Arbeitsweise der Spaltenschaltung wird durch eine Steuerung 112 gesteuert. Die Spaltenschaltung kann mittels einer Blockier- bzw. Deaktivierungsleitung 119 deaktiviert werden.
Fig. 3 ist ein schematisches Schaltbild eines Teils der Mikrobolometer-Matrix gemäß der Erfindung und zeigt ein Beispiel mit vier Detektoren und zugeordneter Detektorelektronik. Die Mikrobolometer-Matrix umfaßt eine Mehrzahl von Basis-Elementarzellen mit Multiplexer-Test-Transistoren. In einer Ausführungsform kann die Mikrobolometer-Brennebenenmatrix eine 328 · 246-Matrix von Elementarzellen mit 328 Spaltenschaltungen umfassen. Die gemeinsame Detektormasse 126 ist mit der einen Seite von Bolometern 218A, 218B, 218C und 218D und Elementarzellen 212A, 212B, 212C bzw. 212D verbunden. Die Bolometer liegen in Parallelschaltung mit Test-Transistoren 220A, 220B, 220C und 220D. Der Widerstand der Transistoren 220A, 220B, 220C und 220D im 'EIN'- bzw. leitenden Zustand ist näherungsweise gleich dem der Bolometer 218A, 218B, 218C und 218D. Somit können die Test- bzw. Prüf-Transistoren zur Lieferung eines das Bolometersignal simulierenden Signals verwendet werden. Das simulierte Signal kann zum Testen der Multiplexer-Schaltung vor Schaffung bzw. Erzeugung der Bolometer dienen. Eine derartige Testung kann zu einer billigeren Herstellung führen, da mangelhafte Chips so vor der Endfertigstellung identifiziert werden können. Schalter 222A, 222B, 222C und 222D dienen zur Schaltung des Bolometer- oder Test-Transistorsignals in Abhängigkeit von Zeilenwählleitungen 216A und 216B. In einem Test-Mode können die Test-Transistoren mittels der Global- Test-Freigabe bzw. -Aktivierung 128 aktiviert werden, und jede einzelne Zeile kann jeweils unter Verwendung einer der Zeilenwählleitungen ausgewählt werden. Eine Ausgangsgröße ist jeweils an jeder Spaltenschaltung 200A und 200B verfügbar. In einem Test-Mode wird die Spaltenschaltung 200A und 200B nebengeschlossen und mit einem Spalten-Multiplexer adressiert.
Fig. 4 zeigt ein Beispiel einer Mikrobolometermatrix-Rompensationsschaltung gemäß der Erfindung. Ein bidirektionelles vertikales Schieberegister 104 dient als Zeilenwahl für die Matrix. Die Zeilenwählleitung 216 aktiviert den Schalter 222 zur Wahl entweder des Signals von dem Bolometer 218 oder von dem Test-Transistor 220. Eine Global-Test- Freigabe bzw. -Aktivierung 128 aktiviert sämtliche Test- Transistoren. Die Spaltenleitung 114 wird aus einer Stromversorgung 117 vorgespannt. Die Spaltenleitung 114 wird von einer genufferten Direktinjektions('buffered direct injection' (BDI))-Schaltung 1704 abgefühlt, welche eine Vorverstärkerstufe und eine Ausgangstransistorstufe besitzt. Der Integrationskondensator 180 integriert das Signal auf der Spalten-Abfühlleitung 181. Bei einer Ausführungsform der Erfindung kann der Integrationskondensator eine Integrationszeit von etwa 29 Mikrosekunden besitzen. Ein Offset- Kondensator 16 liefert ein anfängliches Offset-Signal 763, damit der Integrationskondensator 180 eine genauere Sample- Probe des Signals des Bolometers 218 bilden kann. In einem Ausführungsbeispiel kann der Offset-Kondensator 16 etwa 5 pF betragen, und der Integrationskondensator kann etwa 10 pF betragen. Ein Komparator 20 vergleicht die Analog-Rampe 18 mit dem integrierten Signal auf der Spalten-Abfühlleitung 181.
Ein Rampengenerator 134, der weiter unten näher beschrieben wird, führt dem Komparator ein analoges Rampensignal 18 zu. Das Rampensignal kann in einem Beispiel eine 34-us-Rampe mit einem Nominalbereich zwischen etwa 5 Volt und 10 Volt sein. Der Komparator 20 liefert ein Binärsignal 21 an drei Elemente: den Offset-Kondensator 16, Analog-Digital-Verriegelungen 150 sowie einen Überlaufzähler 138. Bei diesem Ausführungsbeispiel besitzt die digitale Offset-Korrekturvorrichtung der Erfindung zwei Analog-Digital-Umwandlungsphasen. Eine erste Phase ist die 'grobe' Konversionsphase, eine zweite Phase die genaue oder 'feine' Konversionsphase. Die beiden Phasen bilden eine integrierte Analog-Digital- Umwandlung unter Ausnutzung der Architektur der Spaltenschaltung. Während der Grob-Konversionsphase wird das Rampensignal auf seinem niedrigen Wert von etwa 4 Volt in einem Beispiel gehalten. Die Schaltung integriert den Integrationskondensator 180 mehrere Male unter Bildung eines Speicherauszugs. Wie oft die Schaltung den Speicherauszug des Signals von dem Integrationskondensator 180 bildet, hängt von der Größe des Integrationskondensators und der Hintergrund-Detektorvorspannung ab. Die Detektorvorspannungs- Ladung ist gewöhnlich viel größer als das Vermögen des Integrationskondensators. Demzufolge würde der Integrationskondensator von dem Vorspannsignal überflutet. Um dies zu vermeiden, nimmt der Kondensator mehrere Integrationen und Rückstellungen vor. Die Rückstellung des Kondensators 180 erfolgt, um eine Integration des Bolometersignals in einer 'Fein'-Betriebsart zu ermöglichen. Das an dem Kondensator verbleibende Signal ist dann repräsentativ für die Spannung von dem Bolometer. Der Überlaufzähler 138 zählt die Anzahl der Überflutungen des Kondensators. In dem 'Fein'-Modus bildet ein 13-Bit-Graycode-Zähler-Kodierer 146 ein digitales Rampensignal 151. Der 13-Bit-Graycode-Taktgeber kann unter Verwendung einer Frequenz gleich dem 12fachen des Pixel-Takts arbeiten, unter Verwendung von vier Phasen des 12fach-Takts für 13-Bit-Auflösung. Das digitale Rampensignal und das analoge Rampensignal werden so koordiniert, daß sie gleichzeitig beginnen und enden. Ein Horizontal-Schieberegister 106 führt der Offset-Sample- und -Halteschaltung 142 das geeignete Spaltenwählsignal 162 zum Setzen des Offset-Kondensators 16 zu. Ein digitaler Offset-Wert 353 wird einem Vier-Bit-Digital-Analog-Wandler 144 zugeführt, die. Offset-Eingangs-Sample- und -Halteschaltung 142 erhält die Analog-Ausgangsgröße 301 des Vier-Bit-Digital-Analog-Wandlers 144. Die digitale Offset-Vorrichtung 353 kann vorzugsweise mit dem Pixel-Taktsignal verriegelt sein. Das Spaltenwählsignal 162 liefert die Adressierung für die Offset- Sample- und -Halteschaltung 142 und die Ausgangsverriegelungen und Treiber 140. Je nach der gewählten Spalte liefern die Ausgangsverriegelungen und Treiber den Zählwert des Überlaufzählers 138 und den Zählwert der Analog-Digital- Wandlerverriegelungen 150, die von dem Komparator 20 aktiviert sind. Die Ausgangstreiber 148 liefern Digital-Daten 495 an die Off-Brennebenen-Schaltungen. Die Digital-Ausgangs- Daten 495 sind eine Verkettung der Werte des Überlaufzählers und der Analog-Digital-Wandlerverriegelungen und können mit dem Pixel-Takt getaktet sein. Die Analog-Rampe und die Digital-Rampe werden zu Beginn der 'Fein'-Mode-Phase gestartet.
Fig. 4A zeigt ein anderes Beispiel einer Mikrobolometermatrix-Kompensationsschaltung der Erfindung unter Verwendung eines Bolometer-Offset-Kompensators 701 in Parallelschaltung mit den Detektorelementen. Die Kompensationsschaltung kann vorzugsweise beispielsweise unter Anwendung von MOS-Technologie in eine einzige integrierte Schaltung mit der Brennebenen-Matrix integriert werden. Selbstverständlich wiederholen sich der Bolometer-Offset-Kompensator und seine Steuerschaltungen jeweils für jede Spalte von Detektoren in der Matrix. Die in Fig. 4A gezeigte andere Ausführungsform weist optional eine mit dem Lastwiderstand 115 gekoppelte nicht- lineare Kompensationsspannungsquelle 703 auf. Der Lastwiderstand 115 ist mit dem Bolometer-Offset-Kompensator 701 und der Spaltenleitung 114 verbunden. Eine Ausführungsform der Bolometer-Offset-Kompensationsvorrichtung 701 ist weiter unten unter Bezugnahme auf Fig. 15 näher beschrieben. Der Bolometer-Offset-Kompensator 701 ist mit einem ersten Anschluß des Lastwiderstands 115 und mit einem Steuereingang einer Datenverriegelung 744 verbunden. Die Datenverriegelung 744 wird weiter unten unter Bezugnahme auf Fig. 16 näher beschrieben. Digitale Offset-Daten 353 werden der Datenverriegelung 744 zugeführt. Die digitalen Offset-Daten stellen das Offset-Signal 761 dar, das jeweils jedem Zeilen- und Spalten-Bolometersignal auf der Spaltenleitung 114 zugeführt bzw. beigegeben werden soll. Ein BDI('Buffered direct injection')-Vorverstärker 1704 verstärkt das Offset-Bolometersignal für die weitere Verarbeitung.
Nunmehr wird auf Fig. 4B Bezug genommen, die ein anderes, abgewandeltes Beispiel einer Mikrobolometermatrix-Kompensationsschaltung gemäß der Erfindung zeigt, unter Verwendung eines Bolometer-Offset-Kompensators 701 in Reihe mit dem Lastwiderstand 115 und den Detektorelementen. Eine Vorspannung für den Bolometer-Offset-Kompensator 701 wird von einer rauscharmen Vorspannungsquelle 117 zugeführt. Es ist darauf hinzuweisen, daß sich der Bolometer-Offset-Kompensator und seine Steuerschaltungen jeweils für jede Spalte von Detektoren in der Matrix wiederholen. Die in Fig. 4B gezeigte abgewandelte Ausführung kann gegebenenfalls eine mit einem Eingang eines BDI-Vorverstärkers 1704 verbundene Spannungsquelle 703 für eine nicht-lineare Kompensationsspannung aufweisen. Die anderen Elemente sind in gleicher oder ähnlicher Weise geschaltet wie oben beschrieben.
Fig. 4C zeigt ein weiteres alternatives Beispiel einer Mikrobolometermatrix-Kompensationsschaltung gemäß der Erfindung unter Verwendung einer mit dem Lastwiderstand 115 verbundenen Quelle 703 für eine nicht-lineare Kompensationsspannung. Die anderen Elemente sind in gleicher bzw. ähnlicher Weise wie oben mit Bezug auf Fig. 4A beschrieben geschaltet. Die Arbeits- und Wirkungsweise der nichtlinearen Kompensationsspannungsquelle wird weiter unten im einzelnen beschrieben.
Die nunmehr beschriebene Fig. 5 zeigt ein schematisches Schaltbild eines Beispiels einer Spaltenschaltung gemäß der Erfindung. Jede Spalte in der Matrix kann mit einer zugeordneten Spaltenschaltung verbunden sein. Die Spaltenschaltung ist um den Komparator 20 herum als Mittelpunkt ausgebildet, welcher die Spannung an dem Integrationskondensator 180 mit der Bezugsspannung 18 vergleicht. Der Integrationskondensator 180 wird mit einer über einen Transistor 176 zugeführten Offset-Spannung 763 eingestellt. Der Transistor besitzt ein Vorspannsignal, das von einer außerhalb des Chips befindlichen Elektronik durch ein erstes Vorspannsignal und ein zweites Vorspannsignal gesteuert wird. Die Schaltung weist einen Ladungsinjektions-Kondensator 177 auf. Das Vorspannungssignal 2 wird über einen Transistor 174 zugeführt, zur Einstellung einer Vorspannung an den Integrationskondensator. Der Grob-Offset-Wert wird von einer Abtast- und Halteschaltung 142 geliefert, die der Spaltenwählschaltung 162 zugeordnet ist. Ein Analog-Offset-Signal 301 wird dem Offset-Signal 301 zugeführt. Ein Wählschalter 158 kann durch die Spaltenwählvorrichtung 162 so gestellt werden, daß das Offset-Signal 301 einem Versorgungstransistor 164 zugeführt wird. Alternativ, falls das Offset-Signal 301 nicht zugeführt wird, wird eine Bezugsspannung VCS über eine Quelle 160 einem Transistor 166 zugeführt. Das Offset- Signal 171 wird über einen Schalter 170 zugeführt, der durch ein Zeilenende-Überführungssignal 172 gesteuert wird. Es wird entweder die Offset-Spannung zugeführt bzw. übertragen, oder eine Grob/Fein-Steuerspannung 21 von einem NAND-Gatter 154 zugeführt. Falls die Grob/Fein-Steuerung 175 aktiv ist und der Komparator aktiv ist, so wird dann die Ausgangsgröße des NAND-Gatters invertiert zur Bildung einer vorgegebenen konstanten Offset-Spannung in Abhängigkeit von dem Schalter 170 durch das Zeilenende-Transfersignal 172. Der Kondensator 180 integriert das Signal von dem Bolometer, das durch den BDI-Verstärker 1704 vorverstärkt wird. Die Spaltenleitung 114 liefert ein ausgewähltes Bolometersignal, das durch das Zeilenwählsignal ausgewählt wird. Das Signal wird durch eine Global-Vorspannungs-Offset-Spannung von weniger als 20 Volt vorgespannt, beispielsweise über einen 50-kΩ-Widerstand 115. Das Eingangssignal kann mit dem Transistor 190 in Abhängigkeit von einem Eingangs-Deaktivierungs- bzw. -Abschaltsignal 192 deaktiviert werden, das dazu dient, das Bolometersignal während bestimmter Betriebsphasen der Schaltung zu eliminieren. Ein Transistor 186 verstärkt das Bolometersignal auf dem Weg zum Durchlaßtransistor 184. Der Transistor 186 wird von dem Transistor 182 mit einer Spannung versorgt und wird durch einen Transistor 188 gesteuert. Der Durchlaßtransistor 184 gewährleistet, daß das Bolometersignal in dem Integrationskondensator 180 integriert werden kann. Der Integrationskondensator 180 kann durch einen Schalter 178 in Abhängigkeit von einem Rücksetz- bzw. Rückstellsignal 179 rückgesetzt werden. Die Ausgangsgröße des Komparators 20 kann in einem Beispielsfall zwei Sätzen von dynamischen Verriegelungen zugeführt werden, welche die Pipeline-Integration von Spaltensignalen gestatten, bei welcher ein Signal an die dynamische Verriegelung 150 durchgelassen bzw. übertragen wird, während der vorhergehende Sample-Wert aus der dynamischen Verriegelung 140 ausgelesen wird. Das Gray- Code-Zählersignal 151 und das Spaltenwählsignal 162 aus dem Horizontal-Schieberegister 106 werden den Verriegelungen 150 und 140 zugeführt, wobei ein Busschalter 148 den Digital- Wert 495 des Bolometers, der eine Grob- und Fein-Umwandlung erfahren hat, als Ausgangsgröße ausgibt.
Fig. 6 zeigt einen Digital-Analog-Wandler 144, wie er in einer Ausführungsform der Erfindung zur Bildung des Grob- Offset-Signals für den Integrationskondensator verwendet wird. Das Offset-Signal auf der Signalleitung 353, B1, B2, B3 und B4, von der Grob-Offset-Steuerung 354 (Fig. 7) wird den Daten-Flipflops 251, 253, 255 bzw. 257 zugeführt. Die Ausgangsgrößen der Flipflops werden Pegelschiebern bzw. -versetzschaltungen zugeführt, zur Einstellung der Ausgangsspannung für die Analog-Wandlung. Der Pegelschieber 271 führt dem Verstärker 281 eine Spannung zu. Der Verstärker 281 steuert ein Transistorpaar 291 zur Bildung einer Spannung im Ausgang 299. Der Pegelschieber 273 steuert einen Operationsverstärker 283, welcher das Gate eines Transistorpaars 293 steuert. Der Pegelschieber 275 liefert eine Spannung an den Verstärker 285, welcher das Gate eines Transistorpaars 295 steuert. Der Pegelschieber 277 steuert einen Verstärker 287, welcher das Gate eines Transistorpaars 297 steuert. Die Transistorpaare 291, 293, 295, 297 sind sämtlich mit dem Ausgang 299 verbunden, der einem Operationsverstärker 298 zugeführt wird, welcher das die Vier-Bit- Digital-Zahl darstellende Analog-Signal 301 liefert.
Fig. 7 zeigt ein Schaltschema einer Ausführungsform einer Offset-Steuerung, wie sie in der Erfindung Anwendung finden kann. Die Brennebenen-Matrix 100 erhält das Offset-Signal auf einer Signalleitung 353 und gibt als Ausgangsgrößen Brennebenen-Daten 351 und Brennebenen-Überlaufdaten 355 ab. Die Brennebenen-Daten 351 werden jeweils für jedes Bildsensorelement der Matrix, d. h. für jedes Bolometerpixel, gebildet. Die Brennebenen-Überlaufdaten 355 weisen einen Zählwert der Anzahl von Rücksetzungen des inneren Integrationskondensators 180 des Analog-Digital-Wandlers auf. Die Grob- Offset-Steuerung 354 führt die Brennebenen-Offset-Daten 343 dem Digital-Analog-Wandler zu, welcher den Integrationskondensator 180 in dem Digital-Analog-Wandler auf die Brennebenen-Matrix 100 aufstellt. Die Fein-Offset-Steuerung 352 erhält die Brennebenenmatrix-Daten 351 und bildet eine neue Fein-Offset-Ausgangsgröße 341 für die Grob-Offset-Steuerung 354. Die Grob-Offset-Steuerung 354 bildet eine Offset-Einstellausgangsgröße 359 für die Fein-Offset-Steuerung 352. Die Fein-Offset-Steuerung 352 und die Grob-Offset-Steuerung 354 bilden zusammen ein Grob-Änderungssignal 319 für die Überlaufsteuerung 356.
Die Fein-Offset-Steuerung 352 steht in Interface-Verbindung mit dem Fein-Offset-Speicher 358, in den auch eine äußere Steuerung unter Verwendung eines Adressengenerators 364 schreiben kann. Die Grob-Offset-Steuerung 354 hat ein Interface bezüglich dem Grob-Offset-Speicher 360. Der Fein- Offset-Speicher 358 und der Grob-Offset-Speicher 360 enthalten eine Datenbasis, die zur Speicherung des Fein-Offset- Betrags bzw. des Grob-Offset-Betrags für jedes Element in der Brennebener-Matrix strukturiert ist. Somit hat jedes Element in der Brennebenen-Matrix eine zugeordnete Speicherstelle sowohl im Fein-Offset-Speicher 358 wie im Grob- Offset-Sneicher 360. Parallel hierzu besteht ein Überlaufspeicher 362, der eine Zählung der für jedes Matrixelement erforderlichen Anzahl von Analog-Digital-Umwandlungszyklen des Integrationskondensators bereithält. Diese Zyklen sind erforderlich, da der Integrationskondensator, wie oben beschrieben, nicht genügend Kapazität zur Integration des ganzen Signals besitzt. Das Signal muß abgetastet bzw. abgefragt ('sampled') und deponiert werden, bis ein endgültiger Integrationswert an der Brennebenen-Matrix für den letzten Integrationszyklus zurückbleibt.
In einem Ausführungsbeispiel können der Fein-Offset-Speicher 358 und der Grob-Offset-Speicher 360 in einen einzigen 24- Bit-Offset-Speicher kombiniert werden. Die Zuweisung bzw. Belegung der 24 Bits kann wie folgt sein: 14 Bits zur Speicherung eines Fein-Offset-Betrags, 5 Bits für die höchstwertigen Bits des FPA (der Brennebenen-Matrix), 4 Bits Grob- Offset-Betrag und 1 Bit als Flag-Bit zur Anzeige, daß der Offset sich ändert. Die 14 Fein-Offset-Bits können in der Weise codiert werden, daß 13 Bits als signifikante Bits und 1 Bit als Bruch-Bit dediziert werden.
Die Fein-Offset-Steuerung 352 liefert auch ein Signal an den Verstärkungskorrektor 370. In einem Ausführungsbeispiel der Erfindung liegen 13 Bits Brennebenenmatrix-Daten 351 von der Brennebenen-Matrix 100 vor und 5 Bits Überlauf-Daten 355. Die Grob-Offset-Steuerung liefert in einem Ausführungsbeispiel der Erfindung 4 Bits Offset-Daten auf der Signalleitung 353.
Fig. 8 zeigt ein näher detailliertes Schaltschema einer Fein-Offset-Steuerung 352, wie sie in einer Ausführungsform der Erfindung verwendet ist. Der Fein-Offset-Regler kann einen Begrenzerregler 373, eine Normier- bzw. Skalierschaltung 372, einen ersten Fein-Offset-Multiplexer 257 und einen zweiten Fein-Offset-Multiplexer 363 umfassen. Der Fein- Offset-Speicher 358 kann ein 16-Bit-Interface bezüglich einem Ausgang 305 eines ersten Fein-Offset-Multiplexers 357 aufweisen. In einer Ausführungsform erhält der erste Fein- Offset-Multiplexer 357 auf einer Leitung 301 Schreib-Daten von einer äußeren Datenquelle oder vom Ausgang eines Neu- Fein-Summations-Knotenpunkts 361. Das Grob-Offset-Einstellsignal 359 wird dem Neu-Fein-Summations-Knotenpunkt 361 von der von der/dem in Fig. 7 gezeigten Grob-Offset-Steuerung/Regler 354 zugeführt. Die Ausgangsgröße des Summations- Knotens 361 wird durch den ersten Fein-Offset-Multiplexer 357 mit den äußeren Daten 301 im Multiplexverfahren kombiniert, unter Bildung von Daten 305 für den Fein-Offset- Speicher 358. Der Fein-Offset-Speicher 358 enthält Fein- Offset-Information für spezielle Pixelelemente in der Brennebenen-Matrix (FPA) 100. Die Ausgangsgröße des Fein-Offset- Speichers 358 wird im Multiplexverfahren mit einer Offset- Basis 307 zusammengebracht, was eine Möglichkeit zum Nebenschluß des Offset in Abhängigkeit von dem Offset-Bypass- Signal 309 schafft.
Der zweite Fein-Offset-Multiplexer 363 liefert eine Fein- Offset-Ausgangsgröße 345, die in einem Beispiel aus einer 13-Bit-Zahl mit einem 3-Bit-Dezimalpunkt bestehen kann. Die Fein-Offset-Ausgangsgröße 345 kann mit einem Fein-Offset- Summations-Knoten 365 und einem Subtraktions-Knoten 369 verbunden sein. Der Subtraktions-Knoten 369 beschneidet die Ausgangsgröße der Brennebenen-Matrix 100 durch Subtraktion begrenzter bzw. beschnittener Daten 311 von der Fein-Offset- Ausgangsgröße 345, zur Bildung von Offset-Daten 371. Der begrenzte Regler 373 wird durch ein Clip-Signal 303 gesteuert und wirkt auf Daten 351 unter Anwendung eines herkömmlichen Clipping-Begrenzerverfahrens ein. Die Brennebenen-Daten sind 13-Bit-Daten. Die Ausgangsgröße des Subtraktions-Knotens 369 wird in einer Skalier- bzw. Tellervorrichtung 372 bearbeitet. Die Normiervorrichtung 372 skaliert Daten zur Summation mit den Fein-Offset-Daten in einem Fein- Offset-Summations-Knoten 365.
Fig. 9 zeigt einen Grob-Offset-Regler, wie er in einer Ausführungsform der Erfindung verwendet ist. Das neue Fein- Offset-Signal 341 wird mit einem Offset-Grundsignal 307 in einer Summationsvorrichtung 383 addiert, welche ein Signal bildet, um die Ausgangsgrößen der Summationsvorrichtung in einem Wandler 375 in einen Offset-Fehlerbetrag umzuwandeln. Ein Totzonen- bzw. Unempfindlichkeitsbereich-Regler 378 nimmt den Offset-Fehlerbetrag und steuert einen Multiplexer 377, der einer Skalier- bzw. Teilerschaltung 374 entweder 0 oder einen Grob-Offset-Skalierfaktor 385 zuführt. Die Teiler- bzw. Skalierschaltung 374 liefert ein Offset-Änderungssignal, das als Überlauf verwendet wird oder in einem Wandler 376 in ein Zweier-Komplement aus Vorzeichen-Betrag umgewandelt wird. Die Skaliervorrichtung 374 liefert das Offset-Einstellsignal 359, das von dem Fein-Offset-Regler 352 verwendet wird. Das Offset-Einstellsignal 359 wird in dem Summations-Knoten 381 mit dem Grob-Offset aus dem Grob- Offset-Speicher 360 summiert und dient als das nächste Offset-Argument, das in dem Multiplexer 379 im Multiplexverfahren mit den Schreib-Daten 399 zusammengebracht wird. Die äußere Steuerung kann über die Datenschreibleitung 399 in den Grob-Offset-Speicher 360 schreiben. Der Grob-Offset- Speicher 360 führt die Offset-Daten auf der Signalleitung 353 als Ausgangsgrößen der Brennebenen-Matrix FPA 100 zu.
Im Betrieb kann der Offset-Regler bzw. die Offset-Steuerung in mehreren Betriebsarten, unter anderem einem Zerhackeridodus, einem Verschlußblenden-Modus, einem Vidicon-Modus und einem Kalibrier-Modus, betrieben werden. Jeder Betriebsart- Modus erzeugt einen unterschiedlichen Typ von Bezugsbild zur Verwendung bei der Kompensation bezüglich Ungleichförmigkeiten des Pixel-Offset.
In der Zerhacker-Betriebsart wird in einem Beispiel ein Germanium- oder Opak-Zerhacker mit der FPA-Bildrate synchronisiert, zur Erzeugung unscharf-verschwommener und scharf-fokussierter Bilder. Unter Verwendung eines verwaschenen oder blockierten Bilds als Bezugsbild werden Grob- und Fein-Offset-Koeffizienten berechnet. Die Berechnung der Koeffizienten kann vorzugsweise periodisch und dynamisch erfolgen gemäß der Betriebsweise des Zerhackers zur Erzeugung derartiger Bilder. Die unscharf-verschwommenen oder blockierten Bilder werden durch ein Tiefpaß-Rekursiv-Filter erster Ordnung geleitet, zur Erzeugung eines Bezugsbildes. Derartige Tiefpaß-Rekursiv-Filter erster Ordnung sind im Stande der Technik bekannt. Jedes Pixel sendet ein Signal aus, das aus einem Gleichstrom-Pixel-Offset besteht, welches durch ein interessierendes Bildsignal moduliert ist, wobei das Bildsignal verhältnismäßig klein im Vergleich zum Gleichstrom-Offset ist. Der Analog-Digital-Wandler arbeitet innerhalb eines vorgegebenen Wertebereichs, so daß das Signal von dem Pixel vorzugsweise nahe dem Zentrum des Analog-Digital- Bereichs positioniert werden kann, durch Anwendung von Offset-Charakteristiken für jedes Pixel. Der Grob-Offset-Koeffizient für ein Pixel wird während Betrachtung eines unscharf-verschwommenen oder schwarzen Bildes berechnet, durch Verringerung des 4-Bit-Offset-Betrags, falls der Pixelwert in einem oberen Bereich des Analog-Digital-Wandlers liegt.
Falls der Pixelwert in einem unteren Bereich des Analog- Digital-Wandlers liegt, wird das Offset inkrementiert. Es wird eine 1-Bit-Flag-Markierung gesetzt, um die Video-Anzeige einzuführen, bis die Offset-Werte berechnet werden können. Die Ausgangsgröße des Offset-Reglers bzw. der Offset-Steuerung wird somit als Unterschied zwischen dem fokussierten Bild minus dem Bezugsbild gegeben. Gegebenenfalls kann Fein-Offset Anwendung finden; wenn dies der Fall ist, wird die 1-Bit-Flag-Markierung gelöscht, sobald der Fein- Offset-Wert berechnet wurde.
Bei Betrachtung scharf eingestellter, fokussierter Bilder werden Analog-Digital-Bereichsunterschreitungs- und -Bereichsüberschreitungszustände durch die fünf höchstwertigen Bits der Pixeldaten angezeigt. Bei Änderung dieses Wertes liegt ein Überlaufzustand vor. Eine Abnahme des Wertes zeigt einen Unterlauf bzw. eine Bereichsunterschreitung an, in welchem Fall der Offset-Regler die Ausgangsgröße auf 0 festklemmt. Eine Zunahme des Werts bedeutet, daß ein Überlauf- bzw. Bereichsüberschreitungszustand aufgetreten ist, und der Offset-Regler beschneidet die Ausgangsgröße auf alle Einsen.
In der Verschlußblenden-Betriebsart werden die Offset-Werte nur bei geschlossenem Verschluß berechnet. Der Verschluß kann periodisch unter Computersteuerung oder von Hand geschlossen werden. Bilder, die bei geschlossenem Verschluß aufgenommen werden, werden durch ein rekursives Tiefpaßfilter erster Ordnung geleitet, zur Erzeugung eines Bezugsbildes. Grob- und Fein-Offset-Werte können wie für die Zerhacker-Betriebsart beschrieben berechnet werden. Die Ausgangsgröße des Offset-Reglers wird als Unterschied zwischen dem Bild bei geöffnetem Verschluß minus dem Bezugsbild gebildet. Die Betriebs- und Arbeitsweise der Vorrichtung ist ähnlich wie der Offset-Regler in der Zerhacker-Betriebsart.
In der Vidicon-Betriebsart, bei der es keine Verschlußblende gibt, werden die Offset-Koeffizienten kontinuierlich berechnet wie in der Zerhacker-Betriebsart. Die Bilder werden durch ein rekursives Tiefpaß-Filter erster Ordnung geleitet, zur Bildung eines kontinuierlich veränderlichen Bezugsbildes. Grob- und Fein-Offset-Werte können gegebenenfalls, wenn sie Anwendung finden, kontinuierlich in der oben mit Bezug auf die Zerhacker-Betriebsart beschriebenen Weise berechnet werden. Die Offset-Regler-Ausgangsgröße ist die Differenz zwischen einem jeweils laufenden betrachteten Bild und zuvor gemittelten Bildern.
Der Offset-Regler kann in einer Kalibrier-Betriebsart betrieben werden, bei welcher ein äußerer Computer, wie beispielsweise ein Personal-Computer auf INTEL 486- oder PENTIUM-Basis, auf den Offset-Koeffizientenspeicher zugreift. Der äußere Computer kann die Offset-Koeffizienten lesen und schreiben, die gegebenenfalls auch unter Anweisung durch den Computer aktualisiert werden können.
Fig. 10 zeigt die Überlauf-Steuerung bzw. -Kontrolle der Erfindung. Der Überlaufspeicher 382 speichert einen Überlaufzählwert für jedes Bolometer in der Brennebenen-Matrix 100. Ein Multiplexer 390 speist einen Überlaufspeicher-Bus 367 mit Daten entweder von dem Regler 318 oder von einem Multiplexer 397. Der Multiplexer 397 beliefert den Multiplexer 390 entweder mit einem Halte-Zählwert 347 oder mit einem Überlauf-Zählwert 349, je nach dem Zustand eines Halte-Start-Signals 344. Das Halte-Start-Signal 344 ist die logische AND-Kombination 386 aus dem Grob-Änderungssignal 319, von dem Grob-Offset-Regler, und dem Halte-Aktiviersignal 339. Der Überlauf-Zählwert 349 ist das Ergebnis einer Subtraktion. Eine Subtrahiervorrichtung 395 subtrahiert das Überlaufsignal 317 von dem Halte-Datensignal 315. Ein Multiplexer 394 wählt entweder den Überlaufspeicher-Bus 367 oder 1 den Brennebenen-Überlauf-Zählwert 355. Ein Halte-Bit-Speicher 380 speichert ein Halte-Bit von einem ODER-Gatter 388 oder ein Halte-Bit von dem Regler 318. Der Halte-Bit-Bus 288 erzeugt ein erstes Signal für ein ODER-Gatter 396 mit drei Eingängen. Ein Überlauf-Nullsignal 289 liefert ein zweites Signal, und das Halte-Deaktivierungssteuersignal 286 bildet ein drittes Signal. Das ODER-Gatter 396 liefert das Halte- Erledigt-Signal ('keep done' signal) 284 zur Steuerung des Multiplexers 394. Ein AND-Gatter 398 liefert ein Signal an das ODER-Gatter 388. Das ODER-Gatter 388 ist auch mit dem Halte-Start-Ausgang 344 des AND-Gatters 386 verbunden.
Fig. 11 zeigt ein Schaltschema einer Verstärkungskorrektur- Bildkorrektur-Regelung bzw. -Steuerung, wie sie in einer Ausführungsform der Erfindung verwendet wird. Die Verstärkungssteuerung 304 liefert Verstärkungskoeffizienten für die bezüglich Offset korriegierten Daten von der Brennebenen- Matrix 100. Des weiteren kompiliert die Verstärkungsregelung 304 ein Histogramm der von der Brennebenen-Matrix 100 gesammelten Daten.
Ein Verstärkungs/Histogramm/Kompensations-Speicher 610 liefert Daten einschließlich eines Verstärkungskompensationsfaktors. Die Daten umfassen des weiteren einen Code für defekte, mangelhafte Pixel. Der Code gibt Information darüber, ob ein Pixel defekt bzw. mangelhaft ist, und kann auch Adressdaten für benachbarte Pixel umfassen. Die Daten werden einem Defekt-Pixel-Decoder 624 zugeführt, der bestimmt, ob ein jeweils laufendes Pixel defekt ist. Falls das laufende Pixel defekt ist, kann der Defekt-Pixel-Decoder 624 die Daten benachbarter Pixel verwenden, um ein benachbartes Pixel als Ersatz für das defekte Pixel zu bestimmen. Der Defekt-Pixel-Decoder 624 überträgt den Verstärkungskompensationsfaktor an einen Multiplexer 622, um das Offset-Signal mit dem Verstärkungsfaktor zu multiplizieren. Der Multiplexer 622 führt den Verstärkungskompensationsfaktor mit Verstärkung Eins oder wie er von dem Defekt-Pixel-Decoder 624 geliefert wird, einer Multiplizierschaltung 626 zu. Dar Offset-Regler 302 liefert bezüglich Offset korrigierte Daten von der Brennebenen-Matrix 100 an die Multiplizierschaltung 626. Die Multiplizierschaltung 626 multipliziert die bezüglich Offset korrigierten Daten mit dem geeigneten Verstärkungskorrekturfaktor. Die multiplizierten Daten können einer Klemmschaltung 620 zugeführt werden. Die Klemmschaltung 620 kann als Fenster für den Durchlaß eines ausgewählten vorgegebenen Wertebereichs wirken. Die hinsichtlich der Verstärkung korrigierten Daten können zur Wiedergabe einer Anzeige- bzw. Wiedergabeeinheit zugeführt werden.
In einer bevorzugten Ausführungsform kann der Verstärkungskorrekturfaktor ein Bit links vom Dezimalpunkt und fünfzehn Bits rechts vom Dezimalpunkt umfassen. Die bezüglich Offset korrigierten Daten können dreizehn Bits links vom Dezimalpunkt und ein Bit rechts vom Dezimalpunkt umfassen. Die Klemmschaltung kann dreizehn Bits links vom Dezimalpunkt und 1 Bit rechts vom Dezimalpunkt aus einer dreißig Bits umfassenden multiplizierten Datenausgangsgröße durchlassen.
Die hinsichtlich Verstärkung korrigierten Daten können auch zum Aufbau eines Histogramms zugeführt werden. Eine Klemm/Normier- bzw. -Skaliereinheit 618 erhält die verstärkungskorrigierten Daten zugeführt und klemmt und normiert die Daten auf eine vorgegebene Skala. Ein Maximum/Minimum-Generator 616 erhält die normierten Daten. Die normierten Daten werden auch einem Hochbit-Generator 614 zugeführt. Der Hochbit-Generator 614 fügt den normierten Daten ein hochwertiges Bit zu. Ein Multiplexer 612 erhält die Daten von dem Hochbit-Generator 614 und liefert die Daten als Adresse an den Verstärkungs/Histogramm/Kompensations-Speicher 610.
Die Verstärkungsregelung 304 speichert ein Histogramm in einem Verstärkungs/Histogramm/Kompensations-Speicher 610. Eine Summationsschaltung 606 erhält einen Betrag der aus der Pixel-Ausgangsgröße resultierenden Adresse und inkrementiert den Betrag um Eins, solange der Betrag kleiner als ein vorgegebener Betrag ist, beispielsweise 255 in einem Ausführungsbeispiel. Die Summationsvorrichtung führt den inkrementierten Betrag einem Multiplexer 608 zu. Der Multiplexer 608 schreibt den inkrementierten Betrag zurück in den Verstärkungs/Histogramm/Kompensations-Speicher 610. Alle Pixel in der Brennebenen-Matrix 100 werden abgefragt bzw. abgetastet.
Fig. 12 zeigt den Videoprozessor der Erfindung. Der Videoprozessor liefert ein 8-Bit-Videosignal, ein 4-Bit-Einblend- bzw. -Überlagerungssignal ('overlay') und ein helles Einblend- bzw. Überlagerungssignal. Das 8-Bit-Videosignal wird durch Summation der Ausgangsgröße des Multiplexers 421 mit der Ausgangsgröße eines Multiplexers 417 erhalten. Der Multiplexer 417 überträgt im Multiplex-Verfahren 8-Bit- Computerdaten von dem Brennebenenmatrix-Verarbeitungssystem mit einem Rückführsignal über einen Multiplexer 415, zur Erzeugung eines Bypass- bzw. Hebenschlußsignals mit sieben geringstwertigen Bits. Ein Summations-Knoten 437 speist einen Multiplexer 421, der auch den Eingang und den Ausgang eines Multiplexers 419 beaufsichtigt. Der Multiplexer 419 erhält die Ausgangsgröße des Einblend- bzw. Überlagerungsspeichers 403 zugeführt. Der Ersatz defekter Pixel erfolgt durch den Multiplexer 425 und den Multiplexer 423, wobei der Multiplexer 423 8-Bit-Daten dem Multiplexer 425 zuführt, welcher die Ausgangsgröße eines Summations-Knotens 427 erhält. Der Summations-Knoten 427 summiert die Ausgangsgröße des Multiplexers 425 als eine Eingangsgröße mit Daten von dem Video-Speicher 405. Ein Prozessor 401 für den Ersatz defekter Pixel bildet die 17-Hit-Adresse 346 für den Video- Speicher, soweit Defekt-Pixel-Daten substituiert werden. Einem Multiplexer 411 wird ein 8-Bit-Computersignal zugeführt, wobei der Multiplexer auch Rückführdaten von dem Multiplexer 409 erhält. Die Ausgangsgröße des Multiplexers 411 wird in einem Multiplexer 409 mit den acht höchstwertigen Bits multiplexkombiniert, die ihrerseits durch den Multiplexer 407 im Multiplex-Verfahren mit den acht globalsten, umfassendsten Bits kombiniert werden. Der Prozessor 401 für den Ersatz defekter Pixel liefert eine 17-Bit-Adresse an den Einblendspeicher 403, welcher Daten in der oben beschriebenen Weise an den Multiplexer 419 zuführt. Ein Clipping- bzw. Begrenzer-Prozessor 439 beschneidet die Ausgangsgröße des Summations-Knotens 433, welcher ein von dem Einblend-Prozessor 431 kommendes Einblendsignal und die von dem Multiplexer 425 erzeugte Ausgangsgröße der Schaltung für den Ersatz defekter Pixel summiert. Global normierte Daten von der Brennebenen-Matrix werden über den Multiplexer 407 zugeführt, verstärkungskorrigierte Daten werden dem Multiplexer 415 zugeführt.
Fig. 13 zeigt ein Blockschema der Interface-Routine und der Interface-Struktur für den Befehlsprozessor der Erfindung. Der Regler 318 besitzt einen ersten seriellen Prozessor 552 und einen zweiten seriellen Prozessor 554 in Interface- Verbindung mit einem seriellen Eingangs/Ausgangs(I/O)-Port.
Ein Hochgeschwindigkeits-Verknüpfungslink 584 bildet eine Interface-Schnittstelle zu einem äußeren Prozessor 582. Der äußere Prozessor 582 steuert ein serielles Link 1-576 und ein serielles Link 0-574. Das Hochgeschwindigkeits-Verknüpfungslink 584 bildet Interface-Verbindungen mit Speicher durch DMA-Kanal 578 und DMA-Kanal 580. Der DMA-Kanal 578 ist ein Ausgangskanal, der in Interface-Verbindung mit einer Link-Steuerung 568 steht, die ihrerseits in Interface-Verbindung mit einem Link-Prozessor 556 steht. Das Hochgeschwindigkeits-Verknüpfungslink steht auch mit einem Link- Befehlsinterpreter 570 in Verbindung. Der Link-Prozessor 556 erhält Daten von dem Hochgeschwindigkeits-Verknüpfungslink 584 über die Link-Steuerung 572 über den DMA-Kanal 580. Der Link-Prozessor 556 steht in Interface-Verbindung mit der Steuerung 318.
Eine FPA(Brennebenen-Matrix-)-Zeitsteuerung 510 versorgt die Einzelbild-Unterbrechungs-Routine 514 mit Zeitsteuerdaten. Ein Zeitgeber 2 588 liefert Signale für die Intervall- Zeitgeber-Routine 512, welche die Digital-Analog-Wandler- Anforderungen 594 plant. Die D/A-Wandler-Anforderungsbefehle 503 werden dem Analog-Digital-Wandler 511 zugeführt, der die Analog-Digital-Wandler-Serviceroutine 586 betätigt. Temperaturablesungen 507 werden einer TE-Stabilisiersteuerung 546 zugeführt. Der TE-Stabilisator 326 wird durch die TE-Stabilisiersteuerung 546 gesteuert. Der TE-Stabilisator 326 besitzt eine TE-Stabilisator-Schleifeneinstellung 548. Schalter zur Steuerung der Vorrichtung besitzen ein Interface 542, das durch einen Schalter-Scanner 536 abgetastet bzw. abgefragt wird. Die Zeitgeber-Routine sorgt für zyklisches Abfragen bzw. Abrufen ('polling') für den Schalter-Scanner sowie auch für die Einzelbild-Unterbrechungs-Routine 514 und die Analog-Digital-Anforderungen 594. Der Schalter-Scanner liefert Daten an die Schalter-Änderungs-Liste 538, welche Daten für den Schalter-Befehlsprozessor 540 liefert. Die Zerhacker-Unterbrechungs('interrupt')-Routine 534 erhält Daten von den Zerhackerverschluß-Sensoren bzw. -Meßfühlern 527. Die Zerhackerphase-Steuerschleife 532 wird durch die Zerhacker-Routine 530 gesteuert. Der Zerhacker-Wandler bzw. -Umsetzer 526 wird durch die Zerhackerphase-Steuerschleife 532 gesteuert. Die Zerhackerphasen-Schleife wird bei 534 eingestellt. Die DMA ('direct memory access' - Direktspeicherzugriff)-Speichersteuerung 516 besorgt den Service für eine DMA-Warteschlange DMAQ 523. Der DMA-Kanal 521 greift auf den Systemspeicher 518 zu. Die automatische Verstärkungsregelungs-Routine 528 steht in Interface-Verbindung mit dem Speicher über die durch die DMA-Steuerung 516 gesteuerte DMA-Warteschlange DMAQ 523.
Fig. 14 zeigt in Blockschaltbildform ein spezielles Beispiel einer thermischen Stabilisiervorrichtung bzw. -apparatur für eine Mikrobolometer-Brennebenenmatrix in Ausbildung gemäß der vorliegenden Erfindung. Die Apparatur umfaßt die Mikrobolometer-Brennebenenmatrix 100, welche Temperaturdaten jeweils von jedem Mikrobolometer einer Mehrzahl von Mikrobolometern liefert. Wie oben beschrieben, können die Daten von der Brennebenen-Matrix FPA 100 bearbeitet werden zur Erzeugung eines hinsichtlich der Verstärkung korrigierten Signals 621 von dem am besten in Fig. 11 dargestellten Verstärkungs/Bild-Korrekturregler 304. Die TE-Stabilisier- Schleifeneinstellung 548 kann Mittel zur Bestimmung eines Durchschnitts- bzw. Mittelwertsignals 912 umfassen, die mit dem verstärkungskorrigierten Signal von dem Verstärkungs/- Bild-Korrekturregler 304 gekoppelt ist. Die Mittel 912 zur Bestimmung des Durchschnitts- bzw. Mittelwertsignals umfassen einen Rückkopplungssignal-Ausgang 906. Aus dem verstärkungskorrigierten Signal wird ein die mittlere oder durchschnittliche Temperatur der Mikrobolometer-Matrix wiedergebendes Durchschnitts- bzw. Mittelwertsignal bestimmt, zur Erzeugung eines Rückführsignals auf dem Rückführsignal- Ausgang 906. Das Rückkopplungssignal kann vorzugsweise proportional dem Durchschnitts- bzw. Mittelwertsignal sein. Die TE-Stabilisierregelung bzw. -steuerung 546 kann eine Vorrichtung zur Erzeugung eines Temperatursteuersignals 902 umfassen, mit einem Eingang zur Zufuhr des Rückkopplungs- Ausgangssignals 906. Die Temperaturregelsignalvorrichtung 902 umfaßt einen Temperaturregelungs-Ausgang 904, an welchem ein zum Rückkopplungssignal proportionales Temperaturregelsignal auftritt. Ein thermischer Stabilisator 326 steht in Kontakt mit der Mikrobolometer-Brennebenenmatrix. Der thermische Stabilisator 326 besitzt einen mit dem Temperaturregel-Ausgang gekoppelten Eingang und spricht auf das Temperaturregelsignal mit einer Einstellung der mittleren oder durchschnittlichen Temperatur der Mikrobolometer-Brennebenenmatrix 100 an, wie durch die Verbindung 910 angedeutet.
In einer Ausführungsform der erfindungsgemäßen Apparatur kann der thermische elektrische Stabilisator 326 vorzugsweise eine thermoelektrische Kühlvorrichtung umfassen. Die Mittel zur Bestimmung und Bildung eines Durchschnitts- bzw. Mittelwertsignals 912 können vorzugsweise einen Mikroprozessor aufweisen oder in Form eines in dem Regler 318 ausgeführten Computer-Programms realisiert sein. Die Vorrichtung 902 zur Erzeugung des Temperatursteuer- bzw. -regelsignals kann einen herkömmlichen Leistungsverstärker umfassen.
Bei praktisch brauchbaren Ausführungen der Apparatur gemäß der Erfindung können die Mittel zur Bestimmung bzw. Bildung des Mittelwert- bzw. Durchschnittssignals so geschaltet sein, daß sie Daten jeweils von jedem Mikrobolometer in der Brennebenen-Matrix FPA erhalten, oder von einem ausgewählten Teil der Mikrobolometer in der Matrix. Das Verfahren und die Vorrichtung gemäß der Erfindung machen in dieser Weise zum ersten Mal von der Temperaturempfindlichkeit der FPA-Bolometerelemente Gebrauch zur Stabilisierung der Matrix selbst bei der durchschnittlichen oder mittleren Temperatur der Bolometerelemente in der Matrix.
Im Betrieb gewährleistet das Verfahren der Erfindung ein computergesteuertes Verfahren zur thermischen Stabilisierung einer Mikrobolometer-Brennebenenmatrix, wobei jeder Verfahrensschritt in Abhängigkeit von einem durch einen Computer erzeugten Befehl ausgeführt wird. Das computergesteuerte Verfahren umfaßt die Schritte bzw. Stufen:
A. Auslesen von Temperaturdaten von jedem Mikrobolometer einer Vielzahl von Mikrobolometern in der Mikrobolometer-Brennebenenmatrix,
B. Bestimmen bzw. Bilden eines Durchschnitts- bzw. Mittelwertsignals aus den Temperaturdaten,
C. Erzeugen eines Rückkopplungssignals, wobei das Rückkopplungssignal proportional dem Durchschnitts- bzw. Mittelwertsignal ist,
D. Erzeugen eines dem Rückkopplungssignal proportionalen Temperatursteuer- bzw. -regelsignals, sowie
E. Stabilisieren der Temperatur der Mikrobolometer- Brennebenenmatrix durch Einstellen der mittleren Temperatur der Mikrobolometer-Brennebenenmatrix in Abhängigkeit von dem Temperatursteuer- bzw. -regelsignal.
In einem besonders vorteilhaften Beispiel umfaßt der Verfahrensschritt der Temperaturstabilisierung den Schritt der Einstellung der Temperatur eines mit der Mikrobolometer- Brennebenenmatrix gekoppelten thermoelektrischen Stabillsators. Die Temperatureinstellung kann kontinuierlich oder gegebenenfalls in periodischen Intervallen erfolgen, je nach der Anwendung und der betriebsmäßigen Umgebung.
In einer anderen abgewandelten Ausführungsform dar Erfindung unter Verwendung eines gesonderten Temperaturmeßfühlers bzw. -aufnehmers auf dem Matrixsubstrat kann der TE-Stabilisator die Temperatur der Brennebenen-Matrix innerhalb 100 Mikrograd Kelvin stabil halten, mit den folgenden Parametern:
Meßfühlerwiderstand: 5 kΩ a R a 20 kΩ
Temperaturkoeffizient: -2%/Grad Kelvin
Es kann eine gesonderte Temperaturmeßfühlerschaltung vorgesehen werden, indem man den Meßfühler in einem Zweig einer Differentialbrücke anordnet. Die beiden Stromzuleitungen zu der Brücke können automatisch so geschaltet werden, daß Differenzmessungen bei Strombeaufschlagung der Brücke in beiden Weisen vorgenommen werden, um jegliche Drift in einer Gleichstrom-Antriebsquelle herausfallen zu lassen. Die Brückenwiderstände besitzen einen Wert R gleich dem Widerstand des Meßfühlers. Zur Erzielung einer innerhalb 1 Grad Kelvin genauen absoluten Temperatur für den Temperaturkoeffizienten von -2%/Grad Kelvin muß der Betrag von R eine Genauigkeit innerhalb 2% besitzen. Für den angegebenen Bereich von Meßfühlerwiderstand können N total verschiedene Werte für die Brücke bestehen:
1,02 N = (20K/5K)
N = log(4)/log(1,02)
N = 70
Somit muß jeder Meßfühler gemessen werden, um die geeigneten Widerstände für den Zusammenbau auszuwählen. Die Spannungsdifferenz über der Brücke für eine Antriebs- bzw. Speisespannung von 12 Volt beträgt ca. 6 uV für eine Temperaturänderung von 100 u Grad. Diese Spannung wird sodann ca. 100 000-fach verstärkt und von einem Analog-Digital-Wandler bzw. -Umsetzer abgefragt bzw. gesampled, zur Eingabe in den Hintergrundprozessor. Der Prozessor kann zur Steuerung der Speisestromschaltungen für den TE-Stabilisator verwendet werden.
Fig. 15 zeigt eine andere Ausführungsform einer Bolometer- Offset-Kompensationsschaltung, wie sie den Gegenstand der vorliegenden Erfindung bildet. Wie oben beschrieben, ist jede Spalte der Brennebenen-Matrix mit einem Bolometer- Offset-Kompensator 701 verbunden. Somit wiederholen sich der Offset-Kompensator 701 und durch den Pfeil 707 bezeichnete zugehörige Schaltungen in dem integrierten Schaltungs-Chip der Brennebenen-Matrix FPA für jede der M Spalten. Das Bolometersignal auf der Spaltenleitung 114 wird mit der Zeilenwahlleitung 216 zur Verbindung mit einem BDI-Vorverstärker 1704 gewählt. Das auf der Spaltenleitung 114 anliegende Signal von dem Bolometer ist das Signal, das durch den Bolometer-Offset-Kompensator 701 kompensiert wird. In dem gezeigten Beispiel umfaßt der Bolometer-Offset-Kompensator 701 erste bis sechste Kompensationswiderstände, von welchen einige der Veranschaulichung halber als Kompensationswiderstände 702, 704 und 708 dargestellt sind, die jeweils individuell mit einer Mehrzahl von Schaltern 710A, 710B und 710D verbunden sind. Die Mehrzahl von Schaltern sind mit den Ausgängen 711A, 711B und 711D einer beispielsweise Sechs- Bit-Datenverriegelung (bzw. Signalspeicher) 744 verbunden und werden durch diese gesteuert. Der Sechs-Bit-Datenspeicher 744 wird durch das Horizontal-Schieberegister 106 aktiviert. Digitale Offset-Daten 353 wählen die jeweilige spezielle Widerstandskombination über den Signalspeicher 744, In einer Ausführungsform der Erfindung können die ersten bis sechsten Kompensationswiderstände Nennwerte im Bereich von 1200 Ohm bis 8200 Ohm aufweisen und sind mit einem Last- bzw. Arbeitswiderstand 115 von beispielsweise etwa 145 kOhm verbunden. Die hier gezeigten Ausführungen sollen nur zur nicht-einschränkenden Veranschaulichung dienen, und es körnen andere äquivalente Werte und Kombinationen von Kompensationswiderständen oder äquivalente Schaltungen Anwendung finden, ohne daß hierdurch das Prinzip und der Umfang der Erfindung verlassen werden. Bei einer Ausführungsform liefert eine nicht-lineare Kompensations-Spannungsquelle 703 eine Spannung 762 an den Bolometer-Offset-Kompensator 701.
Fig. 15A zeigt in schematischer Form ein Beispiel einer nicht-linearen Kompensations-Spannungsquelle 703 gemäß einer anderen Ausführungsform der Erfindung. Die nicht-lineare Kompensations-Spannungsquelle umfaßt einen Schalter 750, der mit einem parallel zu einem Widerstand 754 geschalteten Kondensator 752 verbunden ist. Im geschlossenen Zustand legt der Schalter 750 eine Spannung VNC an den Verstärker 756. Der Verstärker 756 kann vorzugsweise ein Verstärker mit Einheitsverstärkung sein, dessen Ausgang 762 über einen Ausgangskondensator 758 in Reihe mit einem Ausgangswiderstand 760 angeschlossen ist. In Verbindung mit Bezugnahme auf Fig. 4A kann der Ausgang 762 mit dem Knoten V1 oder, in einem anderen Beispiel, mit dem Knoten V3 zur Steuerung des BDI-Vorverstärkers verbunden sein. Der Schalter 750 kann vorzugsweise synchron mit der Detektorzeilenwahl betätigt werden. Der Fachmann erkennt, in Verbindung mit der vorliegenden Beschreibung, daß der Verstärker 756 einen invertierenden Operationsverstärker mit Verstärkung Eins oder einen nicht-invertierenden Operationsverstärker mit Verstärkung Eins aufweisen kann, je nach der jeweiligen integrierten Schaltungstechnologie für eine spezielle Anwendung.
Fig. 16 zeigt ein Beispiel eines Ein-Bit-Signalverriegelungsspeichers 744A, zur Anwendung in dem Sechs-Bit-Datensignalspeicher 744. Der Bit-Signalspeicher 744A kann mit einer Pegelverschiebungs- bzw. -versetzungsschaltung 725 verbunden sein, zur Änderung des Spannungspegels vom Eingang zum Ausgang. Die Pegelversetzungsschaltung 725 kann vorzugsweise so konfiguriert sein, daß sie den n-Kanal-Widerstand herabsetzt. Die Schaltung gemäß Fig. 16 kann vorzugsweise mehrfach dupliziert sein, jeweils für jeden Kompensationswiderstand. In einem Beispiel, bei welchem der Bolometer-Offset-Kompensator 701 sechs Kompensationswiderstände vorsieht, können identische Datensignalspeicher vorzugsweise sechsmal für jede der M-Spalten in dem FPA-Chip hergestellt werden. In einem bevorzugten Ausführungsbeispiel umfaßt die Datensignalverriegelung 744 komplementäre Metalloxyd-Halbleiter-(CMOS)-Transistoren.
Eingangsseitig weist jede Bit-Signalverriegelung 744A jeweils Zeilenwahl-Transistoren 714, 712 in einer Konfiguration zur dynamischen Speicherung und Wahl des Nten Offset- Bits auf. Der Transistor 714 wird durch eine Zeilenwähl- Ausgangsgröße von dem Horizontal-Schieberegister 106 gesteuert. Der Transistor 712 wird durch eine NOT-Zeilenwähl- Ausgangsgröße von dem Horizontal-Schieberegister 106 gesteuert. Transistoren 716, 722 arbeiten als eine zweite dynamische Verriegelung. Transistoren 718 und 720 treiben einen Transistor 726 in Abhängigkeit von Steuersignalen T und NOT T, welche bei Betätigung den Zustand des Offset- Bits n in den Transistor 726 überführen. Das NOT HV-Rückstellsignal setzt den Ausgang des Transistors 724 zurück, während die Überführsignale T und NOT T inaktiv sind. Nach der Rücksetzung sind die Überführungssignale aktiv, und die Transistoren 718 und 720 treiben den Transistor 726. Die Transistoren 728 und 730 treiben den Transistor 710 in Abhängigkeit von der Ausgangsgröße des Transistors 726. Ausgangsseitig steuert ein Schalttransistor 710 die Wahl eines Kompensationswiderstands durch Kurzschließen der Lastwiderstandsanzapfung N mit der Lastwiderstandsanzapfung N + 1. Die Gruppe von Schaltern 710A bis 710D sind in dem oben beschriebenen Beispiel Schalttransistoren 710. Die erste Verriegelung kann durch eine erste Spannung Vdd für den Betrieb der Transistoren im Bereich einer Fläche von 3 · 2 Mikron vorgespannt werden, während eine zweite Spannung Vda, die wesentlich höher als Vdd ist, zum Betrieb des Transistors 710 gewählt werden kann. Der Transistor 710 kann Halbleitermaterial mit einer Fläche von etwa 40 · 2 Mikron aufweisen.
Nachdem die Elemente der Bolometer-Offset-Kompensatorschaltung beschrieben wurden, soll zum besseren Verständnis der Erfindung nunmehr die Arbeitsweise der Bolometer-Offset- Kompensatorschaltung beschrieben werden. Als weiterer Hintergrund wird angeführt, daß Mikrobolometer-Brennebenenmatrizen typischerweise elektronische Schaltungen mit einem großen dynamischen Bereich erfordern, um gleichzeitig sowohl Detektor-Ungleichförmigkeiten als auch sehr niedrige Signalpegel beherrschen zu können. Ein dynamischer Bereich von mehr als 1 Million zu 1 ist typisch. Schalter in Gestalt elektronischer Schaltungen können dieser schwierigen Bedingung genügen, insbesondere bei Anwendung auf große Brennebenen-Matrizen, und stellen eine signifikante Verbesserung und eine praktische Anwendung der Mikrobolometer-Technologie dar. Bei der in Fig. 15 gezeigten Ausführung kann die nicht- lineare Kompensations-Spannungsquelle 703, falls eine solche vorliegt, vorzugsweise eine außerhalb der Brennebene liegende nicht-lineare Kompensations-Spannungsquelle sein, die mit Schaltungen auf der Brennebene verbunden ist, einschließlich den Bolometer-Detektoren 218, dem Arbeitswiderstand 115, dem Vorverstärker 1704 und den Kompensationswiderständen 702, 704 und 708. Beim Anliegen einer Spannung 752 fließt ein Strom durch die Detektorspaltenleitung 114, den Arbeitswiderstand 115 und wenigstens einen durch das Öffnen eines oder mehrerer der Schalter 710A bis 710D gewählten Kompensationswiderstand. In bestimmten Ausführungen kann der Arbeitswiderstand 115 entbehrlich sein. Eine Spannung im Knotenpunkt V1 wird durch einen BDI-Vorverstärker 1704 eingestellt und ist nominell dieselbe Spannung für jede der M Detektorschaltungen. Der Strom, der in den Vorverstärker 1704 fließt, bildet den Signalstrom. Zur Kompensation hinsichtlich Unterschieden in dem Detektorwiderstand in Fällen, wo der Detektorwiderstand von Detektor zu Detektor merklich variieren kann, können Kompensationswiderstände verwendet werden. Falls keine derartigen Kompensationswiderstände verwendet werden, muß die Vorverstärkerschaltung einen beträchtlich höheren dynamischen Bereich aufweisen, um nicht nur den Nutzsignalstrom sondern auch beträchtliche zusätzliche Ströme als Folge von Detektorwiderstandsschwankungen bewältigen zu können.
Bei Strombeaufschlagung der Bolometerdetektoren bewirkt die Ohmsche I²R-Aufheizung einen Temperaturanstieg jedes Detektors. Die Temperaturerhöhung hat eine Änderung im Detektorwiderstand zur Folge, wodurch sich der erforderliche dynamische Bereich im Eingang des BDI-Vorverstärkers 1704 erhöht. Die äußere nicht-lineare Kompensations-Spannungsquelle 703 fühlt die Stromänderung im Knotenpunkt V1 und liefert eine nicht-lineare Spannung zur genauen Kompensation hinsichtlich durch I²R-Aufheizung bedingte Änderungen im Vorverstärkerstrom. Auf diese Weise verringert die nicht- lineare Spannung auch die Anforderungen hinsichtlich dynamischem Bereich des Vorverstärkers 1704 auf einen Wert, der ohne weiteres in einer in die Brennebene integrierten elektronischen Schaltung erreicht werden kann.
Fig. 17 ist ein schematisches Gesamtblockschaltbild des Analog-Digital-Wandlers bzw. -Umsetzers der Erfindung. Ein analoges Eingangssignal 181, das umgesetzt werden soll, ist mit einem Eingang eines ungetakteten Komparators 20 verbunden. Der andere Eingang des Komparators 20 ist mit einem Analog- Rampen- bzw. -Auflaufsignal 18 verbunden. Ein Analog-Wellenformgenerator 134 erzeugt das analoge Rampensignal 18. Sobald das analoge Rampensignal 18 im wesentlichen gleich dem analogen Eingangssignal 181 wird, erzeugt der Komparator ein Ausgangssignal 21. Das Komparator-Ausgangssignal 21 ist mit einem Steuereingang einer metastabilen Auflöseschaltung 35 verbunden. Mit dem Analog-Wellenformgenerator 134 ist ein Gray-Code-Generator 146 synchronisiert, der einen digitalen Gray-Code 151 auf einem digitalen Gray-Code-Bus 62 erzeugt. Der digitale Gray-Code-Bus 62 ist mit einem Dateneingang der metastabilen Auflöseschaltung 35 verbunden. Die metastabile Auflösungsschaltung 35 speichert die Zustände des digitalen Gray-Codes 151 auf dem Bus 62 in Abhängigkeit von einem aktiven Zustand des Komparator-Ausgangssignals 21. Als Ergebnis ist das digitale Ausgangssignal 47 der metastabilen Auflöseschaltung 35 eine digitale Wiedergabe des Betrags des analogen Eingangssignals 181, wenn die Größe des analogen Rampensignals 18 gleich der Größe des analogen Eingangssignals 181 wird.
Fig. 18 zeigt die metastabile Auflöseschaltung 35 mit näheren Einzelheiten. Das Komparator-Ausgangssignal 21 ist mit dem Steuereingang einer N-Bit-Datenverriegelung 11 verbunden. N ist die Bit-Zahl, in welche das analoge Signal 181 durch den Analog-Digital-Wandler digitalisiert (umgesetzt) wird. N kann eine beliebige Zahl sein, typischerweise beträgt sie zwischen acht und sechzehn für die meisten Anwendungen. Der Dateneingang der N-Bit-Datenverriegelung 11 ist mit dem digitalen Gray-Code-Bus 62 von dem Gray-Code- Generator 146 verbunden. Die durch die N-Bit-Datenverriegelung 11 verriegelten Daten (bei welchen es sich um einen durch den Gray-Code-Generator 146 erzeugten Code 151 handelt) werden auf einer Leitung 17 einem N-Bit-Flipflop 19 zugeführt. Das N-Bit-Flipflop 19 löst die Metastabilität des Systems auf durch Speicherung der Daten auf der Leitung 17, nach einer vorgegebenen Zeitperiode nachdem die N-Bit-Datenverriegelung 11 den Zustand des Gray-Code-Generators 146 gespeichert hat. Die digitale Ausgangsgröße 47 wird wie oben erwähnt abgegeben.
Fig. 18A veranschaulicht in einem schematischen Blockschaltbild den in Fig. 17 gezeigten Analog-Wellenformgenerator 134. Ein Operationsverstärker 32 liefert das analoge Rampensignal 18 durch Zufuhr eines Ausgangssignals an den Integrationskondensator 28. Eine Zeitgeberschaltung 33 erzeugt ein RESET-Signal 34, das den Schalter 28A zum Entladen des Kondensators 28 betätigt, sobald eine neue Umwandlung bzw. Umsetzung begonnen werden soll. Ein Eingang 39 des Operationsverstärkers 32 ist mit einem RAMP_BIAS-Signal verbunden, ein zweiter Eingang 23 mit dem Ausgang einer programmierbaren Stromouelle 31. Die programmierbare Stromquelle 31 wird durch einen Steilheits-Operationsverstärker 27 gesteuert. Ein erster Eingang des Verstärkers 27 ist mit dem Analog-Rampensignal 18 verbunden. Ein zweiter Eingang des Verstärkers 27 ist mit einer Rampen-Bezugsspannung RAMP_REF verbunden. Ein dritter Eingang des Verstärkers 27 ist mit dem Ausgang einer Rampeneinstellschaltung 29 verbunden. Die Anfangs- bzw. Startspannung der Analogrampe ist durch Änderung der RAMP_BIAS-Spannung einstellbar. Die Neigung bzw. Steigung des Analog-Rampensignals 18 wird durch den Verstärker 27 gesteuert. Durch Änderung der Ausgangsgröße der programmierbaren Stromquelle 31 in Abhängigkeit von einem von dem Steilheitsverstärker 27 gelieferten Stromsignal 27A kann die Neigung bzw. Steilheit des Analog-Rampensignals 18 geändert werden. In Abhängigkeit von einem Steuersignal 33A von der Zeitgeberschaltung 33, das unmittelbar vor Beendigung des Rampensignals 18 abgegeben wird, schaltet die Rampeneinstellschaltung 29 über ein Steuersignal 29A den Verstärker 27 zum Sampeln bzw. Abtasten der Differenz zwischen der RAMP_REF-Spannung und der Spannung des Analog-Rampensignals 18 ein. Der Transkondukdanz- bzw. Steilheitsverstärker 27 wandelt diese Spannungsdifferenz in einen Strom 27A um, der zur Steuerung der programmierbaren Stromquelle 31 dient. Nach Einstellung der programmierbaren Stromquelle 31 schaltet die Zeitgeberschaltung 33 über das Steuersignal 33A den Verstärker 27 aus zum Öffnen der Rückkopplungsschleife, gibt ein RESET-Signal 19 ab zum Entladen des Kondensators 28 unter Verwendung des Schalters 28A und öffnet sodann den Schalter 28A für den Beginn eines weiteren Integrationszyklus.
Fig. 19 zeigt in schematischer Blockschaltbildform parallele Analog-Digital-Wandler 10A und 10B. Übersichtlichkeitshalber sind nur zwei Wandler dargestellt; in einer Matrix könnte eine Anzahl von m Wandlern vorgesehen sein. In einer bevorzugten Ausführungsform liegen 328 Wandler in einer Matrix vor. Jeder Analog-Digital-Wandler ist jeweils mit dem digitalen Gray-Code-Bus 62 und einem Ausgangs-Bus 57 verbunden. Der digitale Gray-Code-Bus 62 ist jeweils mit jedem Dateneingang der m Datenverriegelungsspeicher verbunden. Übersichtlichkeitshalber sind nur die Anschlußverbindungen zu Datenverriegelungen bzw. Signalspeichern 24A und 24B gezeigt. Der Dateneingang jeder Datenverriegelung wird jeweils von dem Gray-Code-Generator 146 angesteuert. Der N- Bit-Ausgangs-Bus 57 ist jeweils mit dem Datenausgang jeder Überführungsverriegelung (von diesen sind Verriegelungen 26A und 26B dargestellt) verbunden und wird von einer Multiplexer-Ausleseschaltung 59 gelesen.
Das Analogsignal auf der Leitung 181A, das umgewandelt bzw. umgesetzt werden soll, wird bis zum Schließen eines Sampling-Schalters 12A in einem Kondensator 180A gespeichert; durch das Schließen des Schalters wird die Ladung in den Kondensator 16A überführt. Der Kondensator 16A integriert das Analogsignal 181A bis zum Öffnen des Schalters 12A. Nach Ablauf eines vorbestimmten Zeitintervalls wird der Schalter 12A geöffnet und der Schalter 25A geschlossen, wodurch der Kondensator 180A zu Beginn jeder Umwandlungs- bzw. Umsetzperiode rückgestellt wird. Der Fachmann erkennt, daß zur Überführung des zu vergleichenden Signals jede Ladungsüberführungsvorrichtung oder -schaltung Anwendung finden kann.
Während der Phase des Auslesens wird das gesampelte bzw. abgefragte Signal 14A durch einen Komparator 20A mit einem analogen Rampensignal 18 verglichen. Sobald das abgetastete bzw. gesampelte Signal 14A gleich dem analogen Rampensignal 18 ist oder in einer vorgegebenen Potentialbeziehung mit diesem steht, aktiviert die Ausgangsgröße 22A des Komparators 20A die Verriegelung 24A. Die Ausgangsgröße des Komparators 20A ist mit dem Freigabe- bzw. Aktivierungs-Eingang der Verriege lung 24A verbunden. Die mit dem digitalen Gray-Code-Bus 62 verbundene Verriegelung 24A speichert den Zustand des Gray- Code-Zählwerts im Zeitpunkt, in welchem das analoge Rampensignal 18 gleich groß wie das gesampelte Signal 14A wird, in Abhängigkeit von dem Komparator-Ausgangssignal 22A. Die, Ausgangsgröße der Verriegelung 24A wird einer Überführungsverriegelung 26A zugeführt. Ein mit den Überführungsverriegelungen 26A und 26B verbundenes Ausgangs-Steuerschieberegister 54 wählt den Ausgang eines speziellen Analog-Digital-Wandlers aus der Matrix von Wandlern aus. Der Ausgang jeder Überführungsverriegelung ist jeweils mit einem Abfühlverstärker 53 verbunden, und zwar über den N-Bit-Ausgangs- Bus 57 als Teil der Multiplexer-Ausleseschaltung 59. Zu einem gegebenen Zeitpunkt ist jeweils nur eine Überführungsverriegelung aktiv und liefert eine Ausgangsgröße an den Bus 57. Das Ausgangssteuerregister 54 ist mit dem Eingangstaktgeber 68 synchronisiert.
Im folgenden wird nunmehr die Multiplexer-Ausleseschaltung 59 beschrieben. Für den Fachmann ist klar, daß jeweils jeder der Schaltungsblöcke in der Multiplexer-Ausleseschaltung 59 eine Breite von N Bits besitzt, zur Bewältigung der Zahl von Bits aus jeder Überführungsverriegelung. Der Ausgang des Abfühl-Verstärkers 53 ist mit dem Eingang des Eingangsregisters 55 verbunden, das durch den Eingangstaktgeber 68 taktgesteuert wird. Das Eingangsregister 55 verriegelt bzw. speichert die Daten auf dem N-Bit-Ausgangs-Bus 57 von der jeweiligen durch das Ausgangssteuerschieberegister 54 aktivierten N-Bit-Überführungsverriegelung. Der Ausgang des Registers 55 ist mit dem Eingang eines Metastabilitäts- Auflöseregisters 36 verbunden, das ebenfalls durch den Eingangstaktgeber 68 taktgesteuert wird. Das Metastabilitäts- Auflösungsregister 36 wird so getaktet, daß einen vollen Taktzyklus, nachdem der Zustand des N-Bit-Ausgangs-Bus 57 in das Eingangsregister 55 verriegelt wurde, die Daten von dem Eingangsregister 55 dem Eingang des Metastabilitäts-Auflöseregisters 36 zugeführt werden. Das Register 36 löst die Metastabilität der Umwandlung auf, die entstanden sein kann, als das Digitalsignal auf dem Bus 62 durch das Ausgangssignal 22A des Analog-Komparators 20A speicherverriegelt wurde. Die Schaltungsanalyse dieser Verriegelungszug-Anordnung hat gezeigt, daß die Metastabilität des Systems durch die Hinzufügung des Metastabilitäts-Auflösungsregisters 36 um einen Faktor von wenigstens 2³&sup0; verbessert wird. Der Ausgang des Metastabilitäts-Auflösungsregisters 3b ist mit einem Gray-Code-Decoder 38 verbunden, welcher das Gray-Code- Signal in ein Standard-Binär-Signal umwandelt. Der Gray- Code-Decoder 38 kann ein Exklusiv-OR-Verknüpfungsverfahren ('XORing') anwenden, bei welchem jeweils die Ausgangsgröße jeder Verriegelung in dem Metastabilitäts-Auflösungsregister 36 durch Exklusiv-OR-Verknüpfung mit einem benachbarten Bit verarbeitet wird, das seinerseits mit einem anderen Bit durch Exklusiv-OR-Verknüpfung mit einem Bit verarbeitet wurde, und so weiter. Die Standard-Binär-N-Bit-Code-Ausgangsgröße des Gray-Code-Decoders 38 wird dem Dateneingang des N-Bit-Ausgangsregisters 71 zugeführt, welches den Ausgangsbetrag in Abhängigkeit von dem Eingangstaktgeber 68 verriegelungsspeichert. Die Ausgangsgröße des Ausgangsregisters 71 wird N Ausgangstreibern 73 zugeführt, welche das N-Bit-gewandelte bzw. -umgesetzte Binär-Ausgangssignal 47 liefern.
Der Eingangstaktgeber 68 ist auch mit einer phasenverriegelten Schleifen-Schaltung 50 zur Taktvervielfachung verbunden, zur Erzeugung eines Hochgeschwindigkeitstakts 64. In einer Ausführungsform der Erfindung ist der Taktvervielfacher ein 12fach-Taktvervielfacher. In einer anderen Ausführungsform der Erfindung ist beispielsweise der Eingangstaktgeber 68 ein 7-MHz-Nominaltaktgeber, und der Taktvervielfacher 50 erhöht dies um einen Faktor 12 auf 84 MHz.
Im folgenden wird nunmehr der Gray-Code-Generator 146 beschrieben. Der digitale Gray-Code 151 auf dem Bus 62, bei dem es sich in einer Ausführungsform der Erfindung um einen N-Bit-Binär-Gray-Code handelt, wird durch Verkettung von Drei-Bit-Strömen erzeugt: ein Bit 60 niedrigster Wertigkeit, ein Bit 58 mit auf die niedrigste Wertigkeit folgender nächsthöherer Wertigkeit, und ein N-2-Bit-Gray-Code-Wort 56. Der Hochgeschwindigkeitstakt 64 taktet einen N-2-Bit-Synchron-Binärzähler 48. Der N-2-Bit-Synchronzähler 48 liefert ein Ausgangssignal an einen N-2-Bit-Gray-Code-Codierer 46. Der Gray-Code-Codierer liefert die N-2 Bits 55 höchster Wertigkeit des digitalen Gray-Codes auf dem Bus 62. Der Gray-Code-Codierer 46 liefert einen Gray-Code durch jeweilige Exklusiv-OR-Verarbeitung jedes Ausgangs-Bits des Zählers 48 mit einem benachbarten Ausgangs-Bit.
Der Hochgeschwindigkeitstakt 64 und die Bits 49 geringster Wertigkeit des N-2-Bit-Synchronzählers sind mit einem durch eine negative Flanke getriggerten Flipflop 44 verbunden. Das Flipflop 44 mit Triggerung durch eine negative Flanke liefert das Bit-Signal 58 mit auf die niedrigste nächstfolgender Wertigkeit LSB + 1, als Teil des digitalen Gray-Codes auf dem Bus 62.
Der Hochgeschwindigkeitstakt 64 wird auch einem analogen 90º-Phasenschieber 42 zugeführt. Der 90º-Phasenschieber 42 erzeugt das Signal-Bit 60 niedrigster Wertigkeit LSB 60, als Teil des digitalen Gray-Codes auf dem Bus 62, durch Verschieben des Hochgeschwindigkeitstakts 64 um 90º.
Gemäß einem Ausführungsbeispiel ist N gleich 13 Bits, der Synchronzähler 48 und der Gray-Code-Codierer 46 liefern die 11 Bits höchster Wertigkeit auf dem Gray-Code-Bus 62. Ein 12tes Bit (LSB + 1) wird durch Teilen eines Takts von (ca.) 75 MHz durch Zwei und nachfolgende Verriegelungsspeicherung mit der abfallenden Kante des 75-MHz-Takts in dem Flipflop 44 geliefert. Das 13te Bit (LSB) wird durch Verzögerung des 75-MHz-Takts um genau 90º erzeugt, d. h. um 1/4 eines vollständigen Taktzyklus, in dem Phasenschieber 42 mit geschlossener Phasenschleife. Dieser Typ Phasenschieber wird manchmal als Phasenverriegelung mit Verzögerung ('delay locked loop') bezeichnet.
Nunmehr wird auf Fig. 20 Bezug genommen, welche mit näheren Einzelheiten die Phasenverriegelungsschaltung 50 zur Taktvervielfachung aus Fig. 19 zeigt. Die Taktvervielfacherschaltung 50 weist einen Phasendetektor 84 auf, welcher eine Phasendifferenz zwischen dem Eingangstakt 68 und einer frequenzgeteilten Version des Hochgeschwindigkeitstakts 64 auf der Leitung 85 detektiert. Die Ausgangsgröße 86 des Phasendetektors 84 dient zur Steuerung eines Frequenzvervielfachungs-spannungsgesteuerten Oszillators (VCO, 'voltage controlled oscillator') 88. Der VCO-Oszillator 88 erhöht die Frequenz des Eingangstakts 68 um einen vorbestimmten Faktor. In einem Beispiel erhöht der VCO 88 die Frequenz des Eingangstakts 68 um einen Faktor 12 zur Erzeugung eines Hochgeschwindigkeitstakts 64. Die Ausgangsgröße 89 des spannungsgesteuerten Oszillators 88 wird einer 'Rechteckigkeits-Formgebungs'-Schaltung 90 zugeführt. Die Funktion der Rechteckigkeits-Schaltung 90 besteht darin, das Ausgangssignal 91 so zu formen, daß der Hochgeschwindigkeitstakt 64 ein Tastverhältnis bzw. einen Arbeitszyklus von 50% besitzt, d. h. eine 'quadratische' bzw. Rechteck-Ausgangsgröße besitzt. Der Hochgeschwindigkeitstakt 64 dient auch zur Beaufschlagung einer Teilerdurch-n-Schaltung 92, welche die Frequenz durch einen Faktor n teilt, derart daß die Frequenz des auf der Leitung 85 abgegebenen Taktsignals gleich der Frequenz des Eingangstakts 68 ist. Wenn, wie weiter oben in einer Ausführungsform erwähnt, der spannungsgesteuerte Oszillator VCO 88 die Taktfrequenz um einen Faktor 12 erhöht, so wäre n = 12, derart daß die Teiler durch-n-Schaltung 92 die Frequenz des Hochgeschwindigkeitstakts 64 um einen Faktor 12 verringert, bevor das Signal dem Phasendetektor 84 zugeführt wird. In einer Ausführungsform kann der VCO-Oszillator 88 einen Ring- Oszillator aufweisen.
Es wird nunmehr auf Fig. 21 Bezug genommen, welche ein schematisches Blockschaltbild des in Fig. 19 gezeigten analogen 90º-Phasenschiebers 42 ist. Der Hochgeschwindigkeitstakt 64 und sein Komplement von dem Taktvervielfacher 50 sind mit den ersten und zweiten Takteingängen eines Exklusiv-OR- (XOR-)Gatters 80 mit vier Eingängen verbunden. Das XOR- Gatter 80 weist einen mit dem invertierenden Eingang eines hochverstärkenden Integrationsverstärkers 82 verbundenen Ausgang auf. Der Verstärker 82 gibt als Ausgangsgröße ein Steuersignal 83 ab, das mit einem Steuereingang einer spannungsgesteuerten Verzögerungsschaltung 78 gekoppelt ist. Die spannungsgesteuerte Verzögerungsschaltung 78 erhält auch ein Taktsignal von dem Hochgeschwindigkeitstakt 64. Die hohe Verstärkung des Verstärkers 82 gewährleistet, daß die Verzögerung stets 90º beträgt, selbst bei Vorliegen von Schwankungen in den Werten von Bauteilen und der Taktfrequenz. Die spannungsgesteuerte Verzögerungsschaltung 78 erzeugt in Abhängigkeit von dem Steuersignal 83 und dem Taktsignal 64 als Ausgangsgröße ein verzögertes Signal für eine 'Rechteckigkeits'-Schaltung 77 ('squaring'-Schaltung). Die Rechteckigkeitsschaltung 77 formt das verzögerte Signal so, daß es symmetrisch ist und ein Taktverhältnis bzw. einen Arbeitszyklus von 50% besitzt (d. h. eine 'rechteckige' oder 'quadratische' Ausgangsgröße), und gibt als Ausgangsgröße ein Signal an den Eingang eines Leitungstreiber-Inverters 75. Die Rechteckigkeitsformungsschaltung 77 ist ähnlicher Art wie die weiter oben beschriebene Rechteckigkeitsformungsschaltung 90. Der Leitungstreiber-Inverter 75 erzeugt als Ausgangsgrößen ein erstes Leitungstreiber-Invertersignal 75A und ein zweites Leitungstreiber-Invertersignal 75B als dritte und vierte Eingangsgrößen des Exklusig-OR- Gatters 80 mit vier Eingängen. Das erste und das zweite Leitungstreiber-Invertersignal werden auch dem ersten und dem zweiten Eingang einer Verzögerungsanpassungs- bzw. -ausgleichsschaltung 81 zugeführt. Die Signale 75A und 75B umfassen einen komplementären verzögerten Takt. Die Verzögerungsanpassungs- bzw. -abgleichsschaltung 81 gewährleistet, daß die jeweils von jedem Signal 75A und 75B erfahrene Verzögerung dieselbe ist, derart daß die Signale in der richtigen Phasenbeziehung zueinander bleiben. Die Verzögerungsanpassungs- bzw. -abgleichschaltung 81 gibt als Ausgangssignal das LSB-Ausgangssignal 60 ab.
Fig. 22 zeigt in schematischer Blockschaltbilddarstellung eine alternative Ausführung zu der Schaltung nach Fig. 19. In der Schaltung von Fig. 22 ist der 90º-Phasenschieber 42 von Fig. 19 fortgelassen. Außerdem wurde der Taktvervielfacher 50 so modifiziert, daß er direkt das geringstwertige Bit-Signal LSB 60 erzeugt. In allen anderen Hinsichten ist die Arbeits- und Wirkungsweise von Fig. 22 dieselbe wie zuvor in Fig. 19 beschrieben.
Nunmehr wird Fig. 23 beschrieben, bei der es sich um ein schematisches Blockschaltbild des Taktvervielfachers 50 aus Fig. 22 handelt. Wie in Fig. 20 wird in Fig. 23 das Eingangstaktsignal 68 einem Phasendetektor 84 zugeführt, der in Abhängigkeit von dem Eingangstakt 68 und dem Signal 85 ein Steuersignal 86 für einen spannungsgesteuerten Oszillator 94 liefert. Der VCO-Oszillator 94 vervielfacht ebenfalls die auf der Leitung 89 einer Rechteckigkeitsformungsschaltung 90 zugeführte Ausgangsfrequenz, zur Erzeugung eines Hochgeschwindigkeitstakts 64 auf der Leitung 91. Die Ausgangsgröße der Rechteckigkeitsformgebungsschaltung 90 auf der Leitung 91 wird außerdem einer Teiler durch-n-Schaltung 92 zugeführt, welche wiederum ein Steuersignal 85 erzeugt, in gleicher Weise wie in Verbindung mit Fig. 20 beschrieben.
Der spannungsgesteuerte Oszillator VCO 94 erzeugt auch eine zweite Ausgangsgröße 95, die in der Phase um 90º gegenüber der Ausgangsgröße 89 verschoben ist und einer anderen Rechteckigkeitsformungsschaltung 90 zugeführt wird. Die Rechteckigkeitsformungsschaltung 90 arbeitet in der in Verbindung mit Fig. 20 beschriebenen Weise, zur Bildung einer 'rechteckigen' Ausgangsgröße für das geringstwertige Bit LSB 60 auf der Leitung 93.
Die nunmehr beschriebene Fig. 24 ist ein schematisches Schaltbild des spannungsgesteuerten Oszillators VCO 94. Der VCO 94 liefert zwei Ausgangsgrößen 89, 95, die gegeneinander um 90º außer Phase sind. Der VCO-Oszillator 94 ist ein Ringoszillator, der aus einer ungeraden Anzahl von in einer Schleife geschalteten Inverter-Stufen gebildet ist. Im einzelnen enthält der VCO-Oszillator 94 Invertoren 96, 97, 98, 99 und 101. Der Ausgang des Invertors 101 ist über die Leitung 136 mit dem Eingang des Invertors 96 verbunden, zur Bildung des Rings. Ist t die Zeitverzögerung eines Inverters und p die Zahl von Stufen in dem Oszillator, dann ist die Oszillationsfrequenz f wie folgt:
(1) f = 1/(2pt).
Eine Änderung der Frequenz wird durch Änderung der Speise- bzw. Versorgungsspannung der Invertor-Kette und damit einer Änderung der Zeit t erreicht. Im Falle eines CMOS-Inverters nimmt die Fortpflanzungs- bzw. Ausbreitungsverzögerung mit abnehmender Versorgungsspannung zu.
Die Phasenverschiebung je Stufe in dem Ringoszillator ist:
(2) Phase/Stufe = 180/p.
Beispielsweise beträgt in dem in Fig. 24 dargestellten fünfstufigen Oszillator die Phasenverschiebung je Stufe 36º. Somit hat eine Anzapfung in einer Entfernung von zwei Stufen von dem Hauptausgang eine Phasenverschiebung von 72º, während eine Anzapfung an einer Stelle drei Stufen vom Hauptausgang entfernt eine Phasenverschiebung von 108º besitzt. Sind alle Invertoren gleich, ist eine Phasenverschiebung von 90º nicht möglich.
Falls jedoch die verschiedenen Invertoren in dem Ringoszillator nicht identisch aufgebaut sind, läßt sich eine Phasenverschiebung von 90º zwischen Invertoren in dem Ringoszillator erzielen. In einem CMOS-Inverter hängt die durch den Invertor erreichte Verzögerung von einer Anzahl von Faktoren ab, einschließlich der Größe und Form der Transistorkomponenten und dem Betrag der kapazitiven Last in ihrem Ausgang. Eine Einstellung jedes dieser Faktoren zur Erhöhung der Ausbreitungs- bzw. Fortpflanzungsverzögerung eines der Invertoren relativ bezüglich den übrigen Invertoren in dem Ring kann zur Erzielung der gewünschten Phasenverschiebung von 90º ausgenutzt werden.
Bei dem in Fig. 24 veranschaulichten VCO-Oszillator 94 wird die Ausbreitungsverzögerung des Inverters 98 durch Hinzufügung von zwei Transistoren 103 und 105 verändert, die so vorgespannt werden, daß sie sich stets im EIN-Zustand befinden. Dies erhöht die Ausbreitungsverzögerung durch den Inverter 98 derart, daß die durch die Invertoren 101, 96 und 97 bewirkte Gesamtverzögerung etwa dieselbe wie die Verzögerung durch die modifizierten Invertoren 98 und 99 ist. Falls die Verzögerung durch die Invertoren 101, 96 und 97 dieselbe wie die Verzögerung durch die modifizierten Invertoren 98 und 99 ist, so besteht zwischen den Ausgangsgrößen 89 und 95 eine Phasenverschiebung von genau 90º.
Die nachfolgend beschriebene Fig. 25 ist ein schematisches Schaltschema der in den Figg. 20 und 23 veranschaulichten Rechteckförmigkeits-Formgebungsschaltung 90. Die Rechteckförmigkeits-Formgebungsschaltung 77 in Fig. 21 arbeitet ebenfalls in derselben Weise wie die Rechteckigkeits-Formgebungsschaltung 90.
Wie in Fig. 25 veranschaulicht, wird die Ausgangsgröße des VCO-Oszillators 94 der Rechteckigkeits-Formgebungsschaltung 90 zugeführt. Offensichtlich sind in dem Fall der in Fig. 23 veranschaulichten Schaltung zwei Rechteckförmigkeits-Formgebungsschaltungen vorgesehen, und zwar je eine für jeden Ausgang des VCC-Oszillators 94.
Typischerweise arbeitet der VCO-Oszillator 94 bei einer im Vergleich zu der übrigen Schaltung reduzierten Spannung, und daher müssen die Ausgangsgrößen 89 und 95 auf den höheren Spannungspegel der übrigen Schaltung transformiert werden. Außerdem wird im allgemeinen die Ausbreitungsverzögerung für die ansteigenden und abfallenden Flanken des Ausgangssignals nicht dieselbe sein und daher die Ausgangsgröße der Pegel- Übersetzungsschaltung nicht symmetrisch sein, d. h. einen 'rechteckigen' Ausgang oder ein Tastverhältnis bzw. einen Arbeitszyklus von 50% besitzen, selbst wenn die inneren Signale innerhalb des Ringoszillators symmetrisch sind. Die Schaltung 90 enthält somit die Pegel-Übersetzung in eine Schaltung mit geschlossener Rückkopplungsschleife, welche die Eingangsschwelle so einstellt, wie dies zur Erhaltung der Symmetrie des Ausgangssignals erforderlich ist.
Der Pegelschieber umfaßt Transistoren 153 und 155 und Invertoren 157 und 159. Zwei als Stromquellen dienende Transistoren 161 und 163 werden durch Spannungen VMINUS und VPLUS gesteuert. Die Spannungen VMINUS und VPLUS werden von einem Stromspiegel 165 geliefert und steuern den Betrag des von den Transistoren 161 und 163 gelieferten Stroms. Eine Rückkopplungsschleife der Signale 91 oder 93 ist durch die Transistoren 161, 163, den Transistor 167 zu den Pegelschieber-Transistoren 153 und 155 hergestellt. Falls die Wellenform des Ausgangssignals 91 oder 93 asymmetrisch, d. h. nicht 'rechteckförmig', wird, sprechen die Transistoren 161, 163 hierauf durch eine Änderung der Gate-Spannung an dem Eingangsstufen-Stromquellentransistor 153 in solcher Richtung an, daß die Symmetrie der Ausgangsgröße wieder hergestellt wird. Außerdem filtert der als ein Kondensator verwendete Transistor 167 jegliche Spannungswelligkeit aus und stellt die Ansprechzeit der Rückkopplungsschleife ein.
Die nunmehr beschriebene Fig. 26 ist ein Zeitdiagramm des LSB-Signals 60 und des LSB + 1-Signals 58. Das Zeitdiagramm von Fig. 26 veranschaulicht die Arbeitsweise entweder der Schaltung von Fig. 19 oder der Schaltung von Fig. 22. Das Hochgeschwindigkeitstaktsignal 64 geht im Zeitpunkt 3 von niedrig auf hoch über. Das geringstwertige Bit 49 des N-2- Bit-Binärzählers 48 geht seinerseits bei dem Niedrig-Hoch- Übergang des Hochgeschwindigkeitstaktsignals 64 über. Das von dem Hochgeschwindigkeitstaktsignal 64 abgeleitete LSB- Signal 60 geht im Zeitpunkt 5 in seinen hohen und im Zeitpunkt 9 in seinen niedrigen Zustand über. Das von dem geringstwertigen Bit 4 des Zählers abgeleitete LSB + 1 -Signal 58 geht im Zeitpunkt 7 in hoch und im Zeitpunkt 2 in niedrig über. Die N-2 höchstwertigen Bits 56 des Gray-codierten Signals gehen nur im Zeitpunkt 3 über, während das LSB- Signal 60 und das LSB + 1-Signal 58 im Zeitpunkt 3 sich nicht ändern. In den Zeitpunkten 2, 5, 7 und 9 ändert sich jeweils nur eines dieser Signale in einem gegebenen Zeitpunkt, wodurch die Gray-Code-Forderung erfüllt ist, daß sich jeweils nur ein einziges Bit ändert, wenn eine Änderung im Zählwert stattfindet.
Der Fachmann erkennt, daß statt Verwendung eines Eingangstakts mit einer Frequenz, die zur Gewinnung eines Hochgeschwindigkeitstakts vervielfacht wird, ein äußerer Hochgeschwindigkeitstaktgeber zur Steuerung des Zählers 48, des Flipflops 44 und des 90º-Phasenschiebers 42 verwendet werden könnte.
Ein Vorteil der vorliegenden Erfindung besteht darin, daß die Frequenz des niedrigstwertigen Bits des Gray-Codes gleich der Frequenz des zur Steuerung der Schaltung verwendeten Taktsignals sein kann. Das bedeutet, daß die Frequenz des niedrigstwertigen Bits gleich der maximalen Kippfrequenz für das Flipflop sein kann. Üblicherweise ist für einen typischen Gray-Code die Master-Taktfrequenz das Vierfache der Frequenz des niedrigstwertigen Bits des Gray- Codes. In der vorliegenden Erfindung kann demgegenüber die Frequenz des niedrigstwertigen Bits des Gray-Codes gleich der Taktfrequenz sein. Daher ist die Taktfrequenz nur durch die inhärenten Frequenzbegrenzungen der Taktgeber-Zählerschaltung selbst begrenzt. Dies gestattet höhere Umwandlungs- bzw. Umsetzungsgeschwindigkeiten als üblicherweise erzielbar sind.
Für einen typischen 2-Mikron-CMOS-Prozeß bei Zimmertemperatur beträgt die Frequenzgrenze ca. 150 MHz, und etwa 500 MHz bei 80ºK. Für einen typischen 1-Mikron-CMOS- Prozeß ist diese Grenzfrequenz ca. 500 MHz bei Zimmertemperatur und kann mehr als 1 GHz bei 80ºK betragen. In einer Ausführungsform der Erfindung erzeugt ein 72-MHz- Master-Takt einen Gray-Code mit einer Auflösung von 3,5 ns, was eine 13-Bit-Umwandlung in 30 us gestattet. Ein 500-MHz- Master-Takt erzeugt einen Gray-Code mit einer Auflösung von 500 ps, was eine 16-Bit-Umwandlung in 33 us oder 12 Bits in 2 us gestattet. Mit mehreren Hundert dieser Wandler auf einem Chip kann die Gesamtwandler- bzw. -umsetzungsrate in der Größenordnung von 100 MHz liegen. Der geschätzte Leistungsverbrauch ist kleiner als 50 uW pro Kanal. Infolgedessen gestattet die vorliegende Erfindung die Anwendung des verhältnismäßig langsamen Verfahrens mit nur einer Steigung ('single slope method') der Analog-Digital-Wandlung, bei Anwendung eines Satzes derartiger Wandler auf einem einzigen Chip, zur Erzielung relativ hoher Wandlungsraten, bei niedrigen Werten des Energieverbrauchs. Des weiteren spart die einfache Auslegung von Single-Slope-Analog-Digital-Wandlern Leistung und gestattet die Integration einer großen Zahl derartiger Wandler auf einer einzigen integrierten Schaltung, insbesondere bei Anwendung der CMOS-Technologie.
Ein Gray-Code-Zählwert dient als digitales Signal zur Speicherung, wenn der Komparator aktiviert wird, da definitionsgemäß sich nur ein Bit für jedes Inkrement des Codes ändert. Da jeweils nur eines der Gray-Code-Bits sich bei Aktivierung der Verriegelung im Zustand des Übergangs befindet, kann rur eines der gesampelten Bits Metastabilität besitzen, und der resultierende Code kann nur eine Ungewißheit hinsichtlich einem niedrigstwertigen Bit besitzen. Dies steht im Gegensatz zu dem Fall, wenn ein Standard-Binär-Code als zu speicherndes Digitalsignal verwendet wird. Da hierbei sich für jedes Inkrement des Codes mehr als ein Bit ändern kann, kann eine Anzahl der gesampelten Bits Metastabilität besitzen.
Die Anwendung einer Gray-Code-Zählung gestattet auch in vorteilhafter Weise die Bestimmung der Metastabilitätsauflösung in einem Funkt der Schaltung, an dem mehr Zeit zu ihrer Durchführung besteht, wodurch sich die Leistungs- und Geschwindigkeitsanforderungen an die Schaltung verringern. Infolgedessen kann in der vorliegenden Erfindung die Metastabilitätsauflösung bis nach der Multiplex-Verarbeitung der Daten zurückgestellt werden, wo die Datengeschwindigkeit beträchtlich geringer ist als die Geschwindigkeit, mit welcher die Daten jeweils von jedem Analog-Digital-Wandler zugeführt werden. Im einzelnen könnte in herkömmlichen Schaltungen die Metastabilitätsauflösung typischerweise erfolgen, während der Binär-Code von einem Zähler in die N-Bit-Datenverriegelungen getaktet wird. Dies körnte erfordern, daß die Metastabilitätsauflösung in einem sehr kurzen Zeitintervall bei einer verhältnismäßig hohen Taktgeschwindigkeit durchgeführt werden muß. Demgegenüber kann, wie erwähnt, die vorliegende Erfindung diese Funktion unter Verwendung einer wesentlich niedrigeren Taktgeschwindigkeit erfüllen, was die Leistungs- und Geschwindigkeitsanforderungen der Schaltung verringert.
Beispielsweise kann ein (ca.) 75-MHz-Takt zur Erzeugung des Gray-Codes verwendet werden. Dieser 75-MHz-Takt wird von einem (ca.) 6-MHz-Eingangstakt erzeugt. Der 75-MHz-Takt wird nur für die Analog-Digital-Wandlung verwendet; für alle übrigen Funktionen der integrierten Schaltung findet der 6-MHz-Takt Anwendung.
Bei Anwendung eines Satzes bzw. einer Matrix von 328 Wandlern wird eine Wandlung in annähernd 30 Mikrosekunden mit einer Auflösung von 13 Bits durchgeführt. Eine herkömmliche Vorgehensweise erfordert eine Master-Taktfrequenz von ca. 300 MHz, was höher ist als die Leistungsfähigkeit beispielsweise eines herkömmlichen 2-Mikron-CMOS-Prozesses. Die Verwendung eines Gray-Codes gestattet die Durchführung der Metastabilitätsauflösung mit einer Geschwindigkeit von 6 MHz an 13 Bits statt mit 300 MHz an 328 Komparatoren.
Die Erfindung schafft auch ein Verfahren zur Umwandlung der Analogsignale von einem Satz bzw. einer Matrix von Analog- Digital-Wandlern mit einer hochwirksamen Taktgeschwindigkeit und erhöhter Auflösung. Es wird eine Vielzahl von Eingangssignalen, und zwar eines für jeden Wandler, gesammelt und festgehalten. Die Signale werden durch Integration des Stroms aus einer Analog-Quelle gebildet. Dieses Signal wird für die Dauer des Umwandlungsprozesses auf einem Kondensator konstant gehalten. Als nächstes werden eine analoge Rampe und ein digitaler Zähler gleichzeitig gestartet. Eine Komparatorschaltung vergleicht die Spannung der Rampe mit der gesampelten und gehaltenen Spannung. Sobald die beiden gleich sind, ändert die Ausgangsgröße des Komparators ihren Zustand und veranlaßt die Speicherung des Betrags des Digitalzählers in einer N-Bit-Verriegelungsspeicherung. Die in dem Satz bzw. der Matrix von Verriegelungen gespeicherten Werte, welche eine digitale Darstellung der verschiedenen Eingangsspannungen sind, werden parallel in andere Sätze bzw. Anordnungen von Verriegelungen überführt. Sodann kann ein neuer Satz von Umwandlungen durchgeführt werden, während die Ergebnisse der vorherigen Umwandlungen zur Bildung eines digitalen Ausgangssignals multiplex-verarbeitet werden.
Für eine Anordnung bzw. Matrix von Wandlern sind der Digitalzähler und der Rampengenerator für sämtliche Wandler gemeinsam. Jeder Wandler selbst benötigt nur eine Sample- und Halte-Schaltung, einen Komparator und eine Anordnung bzw. Matrix von Digitalverriegelungen.
Die Schaltungen der vorliegenden Erfindung können monolithisch in Halbleiterform integriert werden, unter Anwendung herkömmlicher CMOS-Technologie.
Nachdem somit wenigstens eine illustrative Ausführung der Erfindung beschrieben wurde, sind für den Fachmann verschiedene Abwandlungen, Modifizierungen und Verbesserungen ohne weiteres erkennbar. Derartige Änderungen, Modifizierungen und Verbesserungen sollen im Rahmen der Erfindung liegen. Dementsprechend hat die vorliegende Beschreibung nur Beispielscharakter und soll nicht einschränkend wirken. Die Erfindung wird nur wie in den nachfolgenden Ansprüchen und Äquivalenten dieser Ansprüche definiert begrenzt.

Fig. 1:

100 - FPA Brennebenen-Matrix
302 - Offset-Regler
304 - Verstärkungsregler
306 - Global-Bildkorrektur-Regler
308 - Video-Interface
310 - Zeitgebergenerator
312 - Video-Zeitsteuerung und Defektpixel-Ersatz
314 - Video-Speicher
316 - Video-Digital-Analog-Wandler
318 - Regler, Steuerung
320 - Datenspeicher
322 - Programmspeicher
324 - Hintergrundprozessor-Interface
326 - Thermischer Stabilisator
328 - Verschluß/Zerhacker-Steuerung
330 - Verschluß des Zerhackers
336 - Offset-Speicher
338 - Verstärkungsspeicher
342 - Zu Frame- bzw. -Einzelbild-Greifer
343 - 13-Bit-Daten
353 - 4-Bit-Vorspannung
355 - 5-Bit-Überlaufdaten

Fig. 2:

104 - Dynamisches Zeilenwählregister
108 - Dynamisches Spaltenwähl- und -testregister
110 - Spalten-Schaltungen
112 - Steuerung und Verschiedenes
116 Test-Mode-Aktivierung
118 - Detektortest-Zwangseinschaltung
119 - Deaktivierung
120 - Abfühlen
122 - Test-Taktgeber
124 - Test-Daten
126 - Gemeinsamer Detektoranschluß (Masse)
128 - Globale Test-Aktivierung

Fig. 3:

126 - Gemeinsamer Detektoranschluß (Masse)
128 - Globale Test-Aktivierung
200A, 200B - Spalten-Schaltungen
216A, 216B - Zeilenwählleitung

Fig. 4:

16 - 5 pF Offset-Kondensator
18 - Analog-Rampensignal
20 - Komparator
104 - Bidirektionales vertikales Schieberegister
106 Horizontal-Schieberegister
114 - Spaltenleitung
115 - Lastwiderstand
117 - Rauscharme Vorspannungsquelle
126 - Globaler gemeinsamer Detektoranschluß
128 - Globale Multiplex-Test-Aktivierung
134 - Analog-Rampengenerator
138 - Überlaufzähler
140 - Ausgangsverriegelungen und -treiber
142 - Offset-Sample/Hold (Offset-Sample- u. Halte-Schaltung)
144 - 4-Bit-Digital-Analog-Wandler
146 - 13-Bit-Gray-Code-Zähler/Codierer (F = 12 · Pixeltakt)
148 - Ausgangstreiber
150 - Analog-Digital-Wandler-Verriegelungen
151 - 13-Bit-Digital-Rampensignal
162 - Spaltenwählsignal
216 - Zeilenwahl
301 - Offset-Eingangssignalleitung
353 - Eingang Digital-Offset-Daten (mit Pixel-Takt verriegelt)
495 - Ausgang Digital-Daten (mit Pixel-Takt getaktet)
1704 - BDI(gepufferte Direkt-Injektions-)-Schaltung mit Vorverstärker

Fig. 4A:

104 - Bidirektionales Vertikal-Schieberegister
106 - Horizontal-Schieberegister
128 - Globale Test-Aktierung
134 - Analog-Rampengenerator
140 - Ausgangsverriegelungen und -treiber
146 - 13-Bit-Gray-Code-Zähler/Codierer (F = 12 · Pixeltakt)
148 - Ausgangstreiber
150 - Analog-Digital-Wandler-Verriegelungen
151 - Digital-Rampensignal
353 - Digitale Offset-Daten
495 - Ausgang Digital-Daten (getaktet mit Pixeltakt)
701 - Bolometer-Offset-Kompensator
703 - Nicht-lineare Kompensations-Spannungsquelle
744 - Datenverriegelung
1704 - BDI-Schaltung mit Vorverstärker

Fig. 4B:

wie Fig. 4A, zusätzlich:
117 - Rauscharme Vorspannungsquelle

Fig. 4C:

wie Figg. 4, 4A, 4B

Fig. 5:

20 - Komparator
117 - Rauscharme Vorspannungsquelle
134 - Globale Analogrampe/Schwellwert
138 - Überlaufzähler
140 - Dynamische Verriegelung
146 - Gray-Code-Zähler
148 - Bus-Schalter
150 - Dynamische Verriegelung
162 - Spaltenwahl
175 - Grob/Fein-Regelung
179 - Rücksetzung
192 - Deaktivierungseingang
406 - Horizontal-Schieberegister
495 - Ausgangs-Bus

Fig. 6:

271, 273, 275, 277 - Pegelschieber
298 - Operationsverstärker

Fig. 7:

100 - FPA(focal plane array)-Brennebenen-Matrix
352 - Fein-Offset-Regler
354 - Grob-Offset-Regler
356 - Überlaufregler
358 - Fein-Offset-Speicher
360 - Grob-Offset-Speicher
362 - Überlaufspeicher
364 - Adressengenerator
370 - Verstärkungskorrektur

Fig. 8:

358 - Fein-Offset-Speicher
372 - Skalier- bzw. Normierschaltung (x 1 bis x 1/2&supmin;¹&sup5;) mit gesonderter Faktordefinierung für jedes Feld
373 - Clipping-Begrenzersteuerung

Fig. 9:

319 - Grob-Änderungssignal an Überlaufregler
360 - Grob-Offset-Speicher
374 - Skalier- bzw. Normierschaltung
375 - Umwandlung in Offset-Fehler-Betrag
376 - Wandler Vorzeichenbetrag in Zweier-Komplement
378 - Totzonenregler

Fig. 10:

317 - Überlaufsignal
319 - Grob-Änderung vom Grob-Offset-Modul
349 - Überlaufzählwert
368 - Datenschreibbefehl
380 - Bit-Haltespeicher
382 - Überlaufspeicher
384 - Clipping-Begrenzerlogik

Fig. 11:

608 - Multiplexer
610 - Verstärkungs/Histogramm/Kompensationsspeicher
614 - Generator- für höherwertige Bits
616 - Max/Min-Generator
618 - Klemm/Skalier-Einheit
620 - Klemmschaltung
622 - Multiplexer
624 - Decoder für defekte Pixel

Fig. 12:

321 - 8-Bit-Video-Signal
323 - 4-Bit-Einblend- bzw. -Überlagerungssignal
325 - 8-Bit-Video-Signal
329 - 7 geringstwertige Bits-Bypass
331 - Computerdaten 8 Bits
334 - Höchstwertige Bits-Bypass
335 - 8 Bit Global
337 - Brennebenen-Matrix-Adressen 17 Bits
338 - Video-Adressen 17 Bits
401 - Ersatz defekter Pixel
403 - Einblend- bzw. Überlagerungsspeicher
405 - Video-Speicher
429 - Einblend-Select
431 - Einblend-Code
439 - Clipping-Prozessor
Mitte oben (über 437): Interpolation betreffend Einblendung für Bypass-Mode
Mitte unten (unter 423): Interpolation betreffend Defekt- Pixel-Ersatz
Rechts oben: Einblend-Erzeugung
Rechts unten (unter 439): Erzielung hellerer Einblendung

Fig. 13:

318 - Steuerbefehlprozessor
503 - Steuerbefehl
507 - Temperaturablesungen
510 - FPA-Brennebenen-Matrix-Steuerung
512 - Intervall-Zeitsteuerungs-Routine
514 - Frame(Einzelbild)-Unterbrechungs-Routine
516 - Speicher, Direktspeicherzugang(DMA)-Steuerung
518 - Systemspeicher, PLD-Speicher
521 - DMA-Kanal
523 - DMA-Warteschlange
526 - Zerhacker-Wandler
527 - Zerhacker-Verschluß-Sensoren
528 - Automatische Verstärkungsregelungs-Routine
530 - Zerhacker-Interrupt-Routine
532 - Zerhacker-Phasensteuerschleife
534 - Zerhacker-Phasenschleifeneinstellung
535 - Schalter-Scanner
538 - Schalter-Änderungsliste
540 - Schalter-Steuerbefehlprozessor
542 - Schalter-Scan-Interface
546 - Temperaturstabilisator-Steuerschleife
548 - Temperaturstabilisator-Schleifeneinstellung
552, 554 - Serieller Prozessor
556 - Link-Prozessor
558 - Seriell-0-Ein
560 - Seriell-0-Aus
562 - Seriell-1-Ein
564 - Seriell-1-Aus
568 - Link Aus
570 - Link-Steuerbefehl-Interrupt
572 - Link Ein 594
574 - Serieller Kanal 0
576 - Serieller Kanal 1
578 - Link-Aus-DMA-Kanal
580 - Link-Ein-DMA-Kanal
582 - Externe Prozessoren
584 - Hochgeschwindigkeits-Link
588 - Zeitgeber 2
594 - Analog/Digital-Wandler-Anforderungen

Fig. 14:

100 - FPA-Brennebenen-Matrix
326 - Thermoelektrischer Stabilisator
546 - Thermoelektrischer Stabilisator-Steuerung
548 - Thermoelektrischer Stabilisator-Schleifeneinstellung
621 - Verstärkungskorrektur
902 - Stabilisator-Treiberelektronik
912 - Signal-Mittelwertbildung

Fig. 15:

104 - Bidirektionelles Vertikal-Schieberegister
106 - Horizontal-Schieberegister
114 - Spaltenleitung
126 - Globaler gemeinsamer Detektoranschluß
162 - Spaltenwählleitung
216 - Zeilenwahl
353 - Digitale Offset-Daten
703 - Nicht-lineare Kompensations-Spannungsquelle
744 - Datenverriegelung
1704 - Vorverstärker

Fig. 15A:

703 - Nicht-lineare Kompensations-Spannungsquelle

Fig. 16:

712, 714 - Zeilenwähltransistor
Rechts: Lastanzapfung n
Lastanzapfung n + 1

Fig. 17:

20 - Komparator
35 - Metastabilitäts-Auflösungsschaltung
134 - Analog-Wellenformgenerator
146 - Gray-Code-Generator

Fig. 18:

11 - N-Bit-Datenverriegelung
19 - N-Bit-Flipflop
146 - Gray-Code-Generator

Fig. 18A:

27 - Operations-Steilheitsverstärker
29 - Rampeneinstellschaltung
31 - Programmierbare Stromquelle
33 - Zeitgeberschaltung
34 - Rücksetzleitung

Fig. 19:

18 - Rampe
20A - Ungetakteter Komparator 1
20B - Ungetakteter Komparator m
24A, 24B - N-Bit-Eingangsverriegelung
26A, 26B - N-Bit-Überführungsverriegelung
36 - N-Bit -Metastabilitäts-Auflöseregister
38 - N-Bit -Gray-in-Binär-Wandler
42 - 90º-Phasenschieber
44 - von negativer Flanke getriggertes Flipflop
46 - N-2-Bit-Gray-Codierer
47 - N-Bit -Binärausgang
48 - N-2-Bit-Synchron-Binärzähler
50 - Phasenverriegelte Schleife zur Taktvervielfachung
51 - Ausgangs-Synchronisierregister
53 - N-Bit-Fühl-Verstärker
54 - Ausgangssteuer-Schieberegister
55 - N-Bit-Eingangsregister
56 - (N-2) höchstwertige Bits (MSBs)
58 - Niedrigstwertiges Bit + 1 (LSB +1)
60 - Niedrigstwertiges Bit (LSB)
61 - Zeilentreiber
62 - N-Bit-Gray-Code-Bus
64 - Hochgeschwindigkeitstakt
68 - Eingangstakt
71 - N-Bit-Ausgangsregister
73 - N Ausgangstreiber

Fig. 20:

64 - Hochgeschwindigkeitstakt
68 - Eingangstakt
84 - Phasendetektor
88 - VCO-spannungsgesteuerter Oszillator
90 - Rechteckförmigkeits-Formgebungsschaltung
92 - Teiler durch n

Fig. 21:

60 - Ausgang LSB (geringstwertiges Bit)
64 - Komplementärer Eingangstakt
75 - Zeilentreiber, Inverter
75A - Komplementärer verzögerter Takt
77 - Rechteckigkeits-Formgebungsschaltung
78 - Spannungsgesteuerte Verzögerungsschaltung
80 - Exklusiv-ODER-Gatter mit vier Eingängen
81 - Verzögerungsanpassungsschaltung

Fig. 22:

wie Fig. 19 (ohne 42-90º-Phasenschieber)

Fig. 23:

60 - LSB (niedrigstwertiges Bit)
64 - Hochgeschwindigkeitstakt
68 - Eingangstakt
84 - Phasendetektor
90 - Rechteckigkeits-Formgebungsschaltung
92 - Teiler-durch-n
94 - VCO-spannungsgesteuerter Oszillator

Fig. 25:

165 - Stromspiegel

Claims

1. Digitale Offset-Korrekturvorrichtung für eine Brennebenen-Matrix (100) eines Mikrobolometers, welche umfaßt:

eine Matrix (102) von in einem regelmäßigen Gitter von Zeilen und Spalten angeordneten Einheits- bzw. Elementarzellen (212), wobei jeweils jede Spalte eine Spaltenleitung (114) zur Abgabe von Ausgangssignalen von den Elementarzellen der Spalte aufweist und jede Elementarzelle der Spalte wenigstens ein Detektorelememt (218) und wenigstens einen Schalter (222) aufweist und jedes Detektorelement (218) nur einem entsprechenden Schalter (222) zugeordnet ist, zum Anschluß der Elementarzelle zwischen einem gemeinsamen Detektoranschluß (126) und der Spaltenleitung (114),

wobei für jede Spalte die Vorrichtung des weiteren umfaßt:

wenigstens einen Pixel-für-Pixel Offset-Kompensator (701, 703, 16, 142, 144) zur Lieferung wenigstens einer Offset- Ausgangsgröße (761, 762, 763), welche die Ausgangssignale hinsichtlich Unterschieden im Detektorwiderstand wenigstens einiger der Detektorelemente (218) in der Spalte kompensiert.

2. Vorrichtung nach Anspruch 1, bei welcher der gemeinsame Detektoranschluß (126) sämtlichen Elementarzellen (212) der Matrix (102) gemeinsam ist.

3. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die Vorrichtung für jede Spalte des weiteren einen Verstärker (1704) umfaßt, der

einen mit der Spaltenleitung (114) verbundenen ersten Eingang, dem die Ausgangssignale zugeführt werden; sowie

einen zweiten Eingang (V3) aufweist.

4. Vorrichtung nach Anspruch 3, bei welcher jeweils für jede Spalte der wenigstens eine Offset Kompensator (701, 703) mit wenigstens einem der folgenden Anschlüsse verbunden ist: der Spaltenleitung (114)), dem gemeinsamen Detektoranschluß (126), und dem zweiten Eingang (V3) des Verstärkers (1704).

5. Vorrichtung nach Anspruch 4, bei welcher jeweils für jede Spalte der wenigstens eine Offset Kompensator (701, 703) eine mit dem Verstärker (1704) gekoppelte bzw. verbundene zeitveränderliche Kompensationsquelle (703) umfaßt, die als Ausgangsgröße ein zeitveränderliches Kompensationssignal (762) zur Kompensation bezüglich Änderungen der Ausgangssignale erzeugt.

6. Vorrichtung nach Anspruch 5, bei welcher das zeitveränderliche Kompensationssignal (762) Änderungen in den Ausgangssignalen infolge strominduzierter Erwärmung der Sensoren kompensiert.

7. Vorrichtung nach einem der vorhergehenden Ansprüche, bei welcher eine erste Offset-Kompensationsschaltung (701) des wenigstens einen Offset-Kompensators (701, 703) zwischen dem gemeinsamen Detektoranschluß (126) und der Spaltenleitung (114) angeschlossen ist und als Ausgangsgröße ein erstes Kompensationssignal (761) auf der Spaltenleitung (114) erzeugt.

8. Vorrichtung nach einem der Ansprüche 1 bis 6, bei welcher eine erste Offset-Kompensationsschaltung (701) des wenigstens einen Offset-Kompensators (701, 703) zwischen der Spaltenleitung (114) und einer zweiten Versorgungsleitung (117) angeschlossen ist und als Ausgangssignal ein erstes Kompensationssignal (761) auf der Spaltenleitung (114) erzeugt.

9. Vorrichtung nach einem der vorhergehenden Ansprüche, bei welcher der gemeinsame Detektoranschluß (126) ein Massepotential ist.

10. Vorrichtung nach einem der Ansprüche 1 bis 6, bei welcher eine erste Offset-Kompensationsschaltung (701) des wenigstens einen Offset-Kompensators (701, 703) zwischen dem gemeinsamen Detektoranschluß (126) und einem Massepotential angeschlossen ist und als Ausgangssignal ein erstes Kompensationssignal (761) auf dem gemeinsamen Detektoranschluß (126) erzeugt.

11. Vorrichtung nach einem der vorhergehenden Ansprüche, bei welcher eine erste Offset-Kompensationsschaltung (701) des wenigstens einen Offset-Kompensators (701, 703) umfaßt:

mehrere in Reihe geschaltete Kompensationswiderstände (702, 704, 708); sowie

eine entsprechende Anzahl von Kompensationswiderstandsschaltern (710A, 710B, 710D), deren jeder jeweils über einem entsprechenden Kompensationswiderstand angeschlossen ist und auf ein Kompensationssteuersignal (711A, 711B, 711D) anspricht und in Abhängigkeit von dem Kompensationssteuersignal selektiv den entsprechenden Kompensationswiderstand kurzschließt.

12. Vorrichtung nach Anspruch 11, bei welcher die erste Offset-Kompensationsschaltung (701) einen Datenspeicher (744) aufweist, der digitale Offset-Daten (353) zugeführt erhält und als Ausgangsgröße in Abhängigkeit von den digitalen Offset-Daten (353) jeweils die Steuersignale (711A, 711B, 711D) für jeden Kompensationswiderstands-Schalter (710A, 710B, 710D) erzeugt.

13. Vorrichtung nach einem der Ansprüche 4 bis 7, bei welcher für jede Spalte der wenigstens eine Offset-Kompensator eine zweite Offset-Kompensationsschaltung (16, 142, 144) aufweist, die mit einem Ausgang (181) des Verstärkers (1704) verbunden ist, welche als Ausgangssignal ein zweites Kompensationssignal ((763) abgibt.

14. Vorrichtung nach Anspruch 13, bei welcher der zweite Offset-Kompensator umfaßt:

einen Digital/Analog-Wandler (144), dem digitale Offset- Daten (353) zugeführt werden und der als Ausgangssignal ein analoges Steuersignal (301) abgibt;

eine Sample-und-Halteschaltung (142), die das analoge Steuersignal (301) zugeführt erhält und als Ausgangssignal ein Offset-Signal (171) abgibt; sowie

eine Offset-Kondensator-Schaltung (16), die das Offsetsignal (171) zugeführt erhält und als Ausgangsgröße das zweite Kompensationssignal (763) abgibt, wobei dieses zweite Kompensationssignal (763) auf den digitalen Offset-Daten (363) beruht.

15. Vorrichtung nach einem der vorhergehenden Ansprüche, bei welcher die Detektorelemente (218) Mikrobolometer-Widerstandselemente sind.

16. Vorrichtung nach einem der vorhergehenden Ansprüche, welche des weiteren einen mit der Spaltenleitung (114) gekoppelten bzw. verbundenen Analog-Digital-Wandler (20, 134, 146, 150, 140, 148) aufweist und als Ausgangssignal auf den kompensierten Ausgangssignalen beruhende digitale Daten (495) erzeugt.

17. Vorrichtung nach einem der vorhergehenden Ansprüche, die monolithisch als ein einziger integrierter Schaltungschip (100) ausgebildet ist.

18. Verfahren zur Erzeugung von Offset-Werten für eine Mikrobolometer-Brennebenenmatrix (100), wobei die Brennebenen- Matrix eine Matrix (102) von gemäß einem regelmäßigen Gitter von Zeilen und Spalten angeordneten Einheits- bzw. Elementarzellen (212) aufweist und jeweils jede Elementarzelle wenigstens ein Detektorelement (218) und wenigstens einen Schalter (222) umfaßt und jede Spalte von Elementarzellen eine Spaltenleitung (114) zur Abgabe von Ausgangssignalen von den Elementarzellen der Spalte besitzt, wobei das Verfahren die folgenden Schritte umfaßt:

jedes Detektorelement (218) der Elementarzellen (212) wird unter Verwendung von nur einem entsprechenden Schalter (222) zwischen einem gemeinsamen Detektoranschluß (126) und einer Spaltenleitung (114) angeschlossen; und

für jede Spalte wird jeweils wenigstens ein Offset- Wert (761, 762, 763) gebildet, welcher die Ausgangssignale hinsichtlich Unterschieden im Detektorwiderstand wenigstens einiger der Detektorelemente (218) in der Spalte kompensiert.

19. Verfahren nach Anspruch 18, bei welchem der Verfahrensschritt der Bildung wenigstens eines Offset-Werts einen Schritt der Hinzufügung bzw. Addition eines zeitveränderlichen Kompensationssignals (762) zu den Ausgangssignalen umfaßt.

20. Verfahren nach Anspruch 19, bei welchem der Verfahrensschritt der Hinzufügung einen Verfahrensschritt der Erzeugung des zeitveränderlichen Kompensationssignals (762) durch Laden und Entladen eines Kondensators (758) in vorgegebener Weise umfaßt.

21. Verfahren nach einem der Ansprüche 19 bis 20, bei welchem der Verfahrensschritt der Hinzufügung einen Verfahrensschritt der Erzeugung des zeitveränderlichen Kompensationssignals (762) solcher Art umfaßt, daß ein Durchschnitts- oder Mittelwert des zeitveränderlichen Kompensationssignals (762) und des Bildsignals (114) während einer Sampling-Periode konstant bleibt.

22. Verfahren nach einem der Ansprüche 19 bis 21, bei welchem der Verfahrensschritt der Hinzufügung einen Verfahrensschritt der Erzeugung eines zeitveränderlichen Kompensationssignals (762) für jedes Detektorelement (218) auf der Grundlage der Unterschiede des Detektorwiderstands wenigstens einiger der Detektorelemente (218) in der Spalte umfaßt.

23. Verfahren nach Anspruch 22, bei welchem das zeitveränderliche Kompensationssignal (762) für jedes Detektorlichelement (218) unterschiedlich ist.

24. Verfahren nach einem der Ansprüche 19 bis 23, bei welchem der Verfahrensschritt der Hinzufügung einen Verfahrensschritt der Erzeugung des zeitveränderlichen Kompensationssignals (762) in Abhängigkeit von Änderungen in den Ausgangssignalen infolge strombedingter Erwärmung wenigstens eines Detektorelements (218) umfaßt.

25. Verfahren nach Anspruch 18, mit den Verfahrensschritten:

Blockieren des wenigstens einen Detektorelements (218) zur Verhinderung eines Strahlungseinfalls aud dieses Detektorelement;

Laden eines Kondensators (180) mit einem Hintergrundausgangssignal (181) von diesem blockierten Detektorelement;

Inkrementieren eines Zählers (138), sobald das Hintergrundsignal einen vorgegebenen Schwellwert (18) erreicht hat;

Rückstellen des Kondensators (180), sobald das Hintergrundsignal (181) den vorgegebenen Schwellwert (18) überschritten hat; sowie

Wiederholen der Verfahrensschritte Laden, Inkrementieren und Rückstellen während einer ersten Meßperiode.

26. Verfahren nach Anspruch 25, bei welchem

das wenigstens eine Detektorelement (218) mehrere Detektorelemente umfaßt;

die Verfahrensschritte Laden, Inkrementieren, Rückstellen und Wiederholen für jedes der mehreren Detektorelemente ausgeführt werden;

wobei das Verfahren des weiteren einen Schritt umfaßt, in welchem für jedes Detektorelement (218) ein Digitalzählwert (355) des Zählers (138) als digitaler Grob-Offset-Datenwert (495) gespeichert wird.

27. Verfahren nach Anspruch 26, bei welchem nach dem Verfahrensschritt des Wiederholens das Verfahren des weiteren einen Verfahrensschritt der Addition bzw. Hinzufügung eines Offset-Kompensationssignals (763) zu dem Hintergrundsignal (181) auf der Grundlage des digitalen Zählwerts (355) umfaßt.

28. Verfahren nach Anspruch 27, welches des weiteren einen Verfahrensschritt der Umwandlung des Hintergrundsignals (181) zuzüglich des Offset-Kompensationssignals (763) in digitale Fein-Offsetdaten (343) während einer zweiten Meßperiode umfaßt.

29. Verfahren nach Anspruch 28, welches des weiteren ein einen Verfahrensschritt der Verkettung bzw. Zusammenfassung der digitalen Fein-Offsetdaten (343) und des Digitalzählwerts (355) des Zählers (138) zur Bildung digitaler Offset-Daten (495) umfaßt.

30. Verfahren nach Anspruch 29, bei welchem

das wenigstens eine Detektorelement (218) mehrere Detektorelemente umfaßt;

die Verfahrensschritte Laden, Inkrementieren, Rückstellen, Wiederholen, Hinzufügen, Umwandeln und Verketten bzw. Zusammenfassen für jedes (218) der mehreren Detektorelemente ausgeführt wird; und

wobei das Verfahren des weiteren einen Verfahrensschritt des Speicherns der digitalen Offsetdaten (495) für jedes Detektorelement (218) umfaßt.

31. Verfahren nach Anspruch 25, bei welchem nach dem Verfahrensschritt des Wiederholens das Verfahren des weiteren die Schritte umfaßt:

Entblocken des wenigstens einen Detektorelements (218), derart daß Strahlung auf das Detektorelelement auftreffen und ein Ausgangssignal erzeugen kann, sowie

Addieren bzw. hinzufügen eines Kompensationssignals (763) zu dem Ausgangssignal (181) auf der Grundlage der digitalen Grob-Offsetdaten (495).

32. Verfahren nach Anspruch 31, welches des weiteren einen Verfahrensschritt der Umwandlung des Ausgangssignals (181) zuzüglich des Kompensationssignals (763) in digitale Bilddaten (343) während einer zweiten Meßperiode umfaßt.

33. Verfahren nach Anspruch 32, welches des weiteren einen Verfahrensschritt der Verkettung bzw. Zusammenfassung der digitalen Bilddaten (343) und eines Digitalzählwerts (355) des Zählers (138) zur Bildung digitaler Daten (495) umfaßt.

34. Verfahren nach Anspruch 33, bei welchem das wenigstens eine Detektorelement (218) mehrere Detektorelemente umfaßt;

die Verfahrensschritte Laden, Inkrementieren, Rückstellen, Wiederholen, Hinzufügen, Umwandeln und Verketten bzw. Zusammenfassen für jedes Detektorelement (218) der mehreren Detektorelemente ausgeführt werden:

und wobei das Verfahren des weiteren einen Verfahrensschritt der Speicherung der digitalen Daten (495) für jedes Detektorelement umfaßt.