[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE69609307T2 - Herstellung einer halbleitereinrichtung mit einer selektiv abgeschiedenen halbleiterzone - Google Patents

Herstellung einer halbleitereinrichtung mit einer selektiv abgeschiedenen halbleiterzone

Info

Publication number
DE69609307T2
DE69609307T2 DE69609307T DE69609307T DE69609307T2 DE 69609307 T2 DE69609307 T2 DE 69609307T2 DE 69609307 T DE69609307 T DE 69609307T DE 69609307 T DE69609307 T DE 69609307T DE 69609307 T2 DE69609307 T2 DE 69609307T2
Authority
DE
Germany
Prior art keywords
silicon
layer
window
hydrogen
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69609307T
Other languages
English (en)
Other versions
DE69609307D1 (de
Inventor
Barteld De Boer
Armand Pruijmboom
Johannes Theunissen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Application granted granted Critical
Publication of DE69609307D1 publication Critical patent/DE69609307D1/de
Publication of DE69609307T2 publication Critical patent/DE69609307T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung, wobei eine Schicht aus isolierendem Material und eine Schicht aus polykristallinem Silicium auf einer Oberfläche einer monokristallinen Siliciumscheibe aufgebracht werden, woraufhin aufeinanderfolgend die Schicht aus polykristallinem Silicium mit einem Fenster versehen wird, eine Schutzschicht auf der Wand des genannten Fensters aufgebracht wird, die Schicht aus isolierendem Material innerhalb des Fensters und unter einem an das Fenster grenzenden Rand der Schicht aus polykristallinem Silicium von der Oberfläche der Siliciumscheibe entfernt wird, und Silicium auf dem in und nahe dem Fenster freigelegten monokristallinen und polykristallinen Silicium aus einem Dampf bei niedrigem Druck selektiv abgeschieden wird.
  • Bei der Deposition des Siliciums wächst dieses Halbleitermaterial epitaktisch in monokristalliner Form auf dem freigelegten monokristallinen Silicium auf und in polykristalliner Form auf dem nahe dem Fenster freigelegten polykristallinen Silicium. Das aufgewachsene monokristalline Silicium bildet eine Halbleiterzone, die zusammen mit dem monokristallinen Silicium der Scheibe einen Halbleiterübergang bildet. Diese Halbleiterzone ist mittels des aufgewachsenen polykristallinen Siliciums mit der nahe dem Fenster liegenden Schicht aus polykristallinem Silicium verbunden.
  • Da die selektive Abscheidung von Silicium bei reduziertem Druck ausgeführt wird, wird eine glatte Schicht von homogener Dicke erhalten. Das Verfahren kann zum Bilden von Halbleiteranordnungen mit Submikrometerabmessungen verwendet werden.
  • Das Verfahren kann beispielsweise verwendet werden, um einen Bipolartransistor mit einem aus polykristallinem Silicium gebildeten Emitter herzustellen. Ein derartiger Transistor wird manchmal "Polyemittertransistor" genannt. Das aufgewachsene monokristalline Silicium bildet dann die Basis des Transistors, der mittels des aufgewachsenen polykristallinen Siliciums und der Schicht aus polykristallinem Silicium kontaktiert wird. Die Scheibe bildet den Kollektor des Transistors. Das aufgewachsene monokristalline Silicium bildet dann zusammen mit der Scheibe den Kollektor-Basis-Übergang. Nach der selektiven Abscheidung wird eine weitere Schicht aus polykristallinem Silicium abgeschieden, die den Emitter des Transistors bildet. Diese weitere Schicht aus polykristallinem Silicium bildet den Basis-Emitter-Übergang zusammen mit der Schicht aus selektiv abgeschiedenem monokristallinem Silicium in dem Fenster. Bei der Herstellung des Transistors können in der Basis und dem Emitter benötigte Dotierstoffe entweder nach ihrer Deposition oder während ihrer Deposition aufgebracht werden. Die Scheibe kann vor der Deposition der Schichten aus isolierendem Material und polykristallinem Silicium mit dem benötigten Dotierstoff versehen werden.
  • Das Verfahren kann auch zur Herstellung eines MOS-Transistors verwendet werden. In diesem Fall wird eine Schicht aus Gatedielektrikum auf dem aufgewachsenen monokristallinen Silicium innerhalb des Fensters aufgebracht, beispielsweise durch Oxidation. Anschließend wird wieder eine weitere Schicht aus polykristallinem Silicium abgeschieden, die in diesem Fall die Gateelektrode des Transistors bildet.
  • Ein Verfahren der eingangs erwähnten Art ist aus "Self-aligned selective MBE-technology for high performance bipolar transistors", F. Sato et al., Proceedings IEEE, 1990, 25.7.1-4, bekannt, wobei das Silicium aus einem Disilan (Si&sub2;H&sub6;) enthaltenden Dampf bei einem Druck von 2,06·10&supmin;³ Pa (2·10&supmin;&sup5; Torr) und einer Temperatur von 560ºC abgeschieden wird.
  • Die selektive Abscheidung von Silicium wird in dem bekannten Verfahren bei einem sehr niedrigen Druck ausgeführt. Wenn Silicium aus einem Dampf von Disilan bei einem höheren Druck abgeschieden wird, ist der Prozess nicht selektiv und Silicium wird auch auf der isolierenden Schicht abgeschieden. Eine sehr komplizierte und kostspielige Anlage ist notwendig, um eine Deposition bei diesem genannten niedrigen Druck auszuführen.
  • Der Erfindung liegt unter anderem als Aufgabe zugrunde, ein Verfahren zu verschaffen, das mit einer verhältnismäßig einfachen Anlage ausgeführt werden kann.
  • Gemäß der Erfindung ist das Verfahren hierzu dadurch gekennzeichnet, dass das Silicium aus einem Dampf abgeschieden wird, der sowohl Chlor als auch Silicium umfasst, wobei die Siliciumscheibe vor der selektiven Abscheidung durch Erwärmen in Wasserstoff bei einem Druck von zumindest 100 kPa (1 Atmosphäre) gereinigt wird. Abscheidungsprozesse, bei denen Silicium aus einem sowohl Chlor als auch Silicium enthaltenden Dampf abgeschieden wird, sind bei Drücken, die viel höher als der zuvor genannte niedrige Druck sind, selektiv. Vorzugsweise wird die selektive Abscheidung bei einem Druck ausgeführt, der in einem Bereich von 0,133 bis 13,3 kPa (1 bis 100 Torr) liegt, wobei die Scheibe auf eine Temperatur in einem Bereich von 600 bis 800ºC erwärmt wird. Abscheidungsprozesse können bei solchen Drücken und Temperaturen mit üblichen, verhältnismäßig preiswerten Anlagen ausgeführt werden.
  • Um das gewünschte epitaktische Aufwachsen zu erhalten, ist es notwendig, das monokristalline Silicium bei einer Abscheidung aus dem Dampf, der Chlor sowie Silicium enthält, zu reinigen, vorzugsweise durch Erwärmen in einer wasserstoffhaltigen Atmosphäre. Ein Reinigen der Scheibe vor der selektiven Abscheidung durch Erwärmen in einer wasserstoffhaltigen Atmosphäre bei einem Druck von zumindest 100 kPa (1 Atmosphäre) bewirkt, dass genügend leistungsfähige Transistoren gebildet werden können. Dies ist nicht der Fall, wenn die Scheibe durch Erwärmen in Wasserstoff bei reduziertem Druck gereinigt wird.
  • EP-A-430 280 beschreibt einen Depositionsprozess für selektive Abscheidung von Silicium, bei dem das Silicium aus einem Chlor und Silicium enthaltenden Dampf bei einer reduzierten Druck, hier 0,8512 kPa (6,4 Torr) abgeschieden wird, und wobei die Siliciumscheibe durch Erwärmen in Wasserstoff bei einem reduzierten Druck von 33,25 kPa (250 Torr) gereinigt wird.
  • Wenn der Reinigungsprozess bei reduziertem Druck ausgeführt wird, zeigt sich beispielsweise bei der Herstellung eines Polyemittertransistors, dass die Verbindung zwischen der Basiszone und der Schicht aus polykristallinem Silicium häufig nicht erzeugt wird. Bei Untersuchung der hergestellten Transistoren zeigt sich, dass ein Teil der Schicht aus polykristallinem Silicium unmittelbar nahe des Fensters verschwunden ist. Wenn das Reinigen bei einem Druck von zumindest 100 kPa (1 Atmosphäre) ausgeführt wird, wie bei dem erfindungsgemäßen Verfahren, erweist sich, dass diese Verbindung immer erzeugt wird.
  • Angenommen wird, dass, wenn das Reinigen bei reduziertem Druck ausgeführt wird, der Wasserstoff, in dem die Scheibe beim Reinigen erwärmt wird, verhältnismäßig viel Chlor enthält. Dieses Chlor kann den genannten Teil der Schicht aus polykristallinem Silicium beim Reinigen der Scheibe wegätzen. Auch das freigelegte monokristalline Silicium wird dann angegriffen, wenn auch in viel geringerem Maße als das polykristalline Silicium. Weil das Reinigen und die Deposition im gleichen Raum ausgeführt wer den, werden die Leitungen und Pumpen, die mit diesem Raum verbunden sind, mit Chlor verunreinigt. Wegen des geringen Druckes beim Reinigen kann dieses Chlor zurück in den Raum diffundieren, in dem das Reinigen ausgeführt wird. Wenn das Reinigen bei hohem Druck ausgeführt wird, wird diese Rückdiffusion vermieden.
  • Das Verfahren kann mit verhältnismäßig einfachen Anlagen ausgeführt werden, wenn das Reinigen der Siliciumscheibe bei einem Druck von 100 kPa (1 Atmosphäre) ausgeführt wird. Die wasserstoffhaltige Atmosphäre braucht dann nicht komprimiert zu werden. Zusätzlich ist bei Verwendung einer wasserstoffhaltigen Atmosphäre bei atmosphärischem Druck die Gefahr von Lecken geringer als bei Verwendung einer derartigen Atmosphäre bei höheren Drücken.
  • Reinigen der Siliciumscheibe kann beispielsweise in einer Atmosphäre von Wasserstoff und Argon erfolgen. Vorzugsweise wird das Reinigen der Siliciumscheibe jedoch in einer nur Wasserstoff enthaltenden Atmosphäre ausgeführt. Wasserstoff kann in reinerer Form erhalten werden als viele andere Gase. Die Gefahr des Einbringens von Verunreinigungen in die abzuscheidende Schicht ist verhältnismäßig klein, wenn die Reinigung nur in Wasserstoff erfolgt. Vorzugsweise wird die Reinigung bei einer Temperatur ausgeführt, die in einem Bereich von 800ºC bis 1000ºC liegt.
  • Die Erfindung ist in der Zeichnung dargestellt und wird im Weiteren näher beschrieben. Es zeigen:
  • Fig. 1 bis 6 schematisch und im Querschnitt einige Stadien der Herstellung eines Polyemittertransistors mit dem erfindungsgemäßen Verfahren und
  • Fig. 7 das Fig. 5 entsprechende Stadium, wobei aber die Reinigung der Siliciumscheibe bei reduziertem Druck ausgeführt wird.
  • Fig. 1 bis 6 zeigen schematisch und im Querschnitt einige Stadien der Herstellung einer Halbleiteranordnung, in diesem Beispiel eines Polyemittertransistors, wobei eine Schicht aus isolierendem Material 3, in dem Beispiel eine ungefähr 50 nm dicke Schicht aus Siliciumoxid, und eine ungefähr 100 nm dicke Schicht aus polykristallinem Silicium 4 auf einer Oberfläche 1 einer monokristallinen Siliciumscheibe 2 in üblicher Weise aufgebracht werden. In diesem Beispiel wird auch eine ungefähr 50 nm dicke Schicht aus Siliciumoxid 5 auf der Schicht aus polykristallinem Silicium 4 aufgebracht. Eine Photolackmaske 6 wird auf der Schicht aus Siliciumoxid 5 aufgebracht. Die Schicht aus Siliciumoxid 5 und die Schicht aus polykristallinem Silicium 4 werden anschließend mit einem Fenster 7 durch übliche Ätzbehandlung versehen.
  • Dann wird eine Schutzschicht 9 auf der Wandung 8 des Fensters 7 aufgebracht. In diesem Beispiel wird hierzu eine ungefähr 50 nm dicke Schicht aus Siliciumnitrid 10 auf den Schichten aus polykristallinem Silicium 4 und Siliciumoxid 5 abgeschieden, nachdem das Fenster 7 aufgebracht worden ist, woraufhin die Scheibe einer anisotropen Plasmaätzbehandlung unterworfen wird, die gestoppt wird, wenn die Schicht aus Siliciumoxid 5 nahe dem Fenster 7 und die Schicht aus Siliciumoxid 3 innerhalb des Fensters 7 freigelegt sind.
  • Nachdem die Schutzschicht 9 auf der Wandung 8 des Fensters 7 aufgebracht worden ist, wird die Schicht aus Siliciumoxid 3 innerhalb des Fensters 7 und unter einem Rand 11 der polykristallinen Schicht 4, die an das Fenster 7 grenzt, von der Oberfläche 1 der Siliciumscheibe 2 entfernt.
  • Silicium wird dann bei niedrigem Druck aus einem Dampf auf dem monokristallinen Silicium der Halbleiterscheibe 1, das nahe dem Fenster 7 freigelegt ist, und auf dem polykristallinen Silicium der Schicht 4 selektiv abgeschieden. Bei der Deposition wächst das Silicium 12 epitaktisch in monokristalliner Form auf dem freigelegten monokristallinen Silicium der Scheibe 2 auf, während das Silicium 13 in polykristalliner Form auf dem polykristallinen Silicium der Schicht 4, die nahe dem Fenster freigelegt ist, aufwächst. Das aufgewachsene monokristalline Silicium 12 bildet eine Halbleiterzone 14, die zusammen mit dem monokristallinen Silicium der Scheibe 2 einen Halbleiterübergang bildet. Diese Halbleiterzone 14 ist über das aufgewachsene polykristalline Silicium 13 mit der Schicht aus polykristallinem Silicium 4, die nahe dem Fenster liegt, verbunden. Die Halbleiterzone 14 bildet die Basiszone des Transistors, die Scheibe 2 bildet den Kollektor des Transistors. Das aufgewachsene monokristalline Silicium 12 bildet den Kollektor-Basis- Übergang zusammen mit der Scheibe 2.
  • Nach der selektiven Siliciumabscheidung wird eine weitere Schicht aus polykristallinem Silicium abgeschieden, die mit einer gewünschten Dotierung versehen wird und nach einer Wärmebehandlung in die Struktur aus dem Polyemitter 15 geätzt wird. Dieser Polyemitter 15 bildet in dem. Fenster 7 zusammen mit der Halbleiterzone 14 den Basis- Emitter-Übergang. Die erforderlichen Dotierstoffe für die Basis und den Emitter können entweder nach ihrer Deposition in üblicher Weise durch Ionenimplantation oder während ihrer Deposition durch Zusetzen von Dotierstoffen zur Gasmischung, aus der die Schichten abgeschieden werden, eingebracht werden. Die Scheibe kann vor der Deposition der Schicht aus Siliciumoxid 3, polykristallinem Silicium 4 und Siliciumoxid 5 mit der gewünschten Dotierung versehen werden.
  • Das Verfahren kann auch zum Herstellen eines MOS-Transistors verwendet werden (nicht abgebildet). In diesem Fall wird, beispielsweise durch Oxidation, auf der gebildeten Halbleiterzone 14 innerhalb des Fensters 7 eine Schicht aus einem Gatedielektrikum aufgebracht. Dann wird wieder eine weitere Schicht aus polykristallinem Silicium deponiert, die die Gateelektrode des Transistors bildet.
  • Gemäß der Erfindung wird das Silicium 12, 13 aus einem Dampf abgeschieden, der sowohl Chlor als auch Silicium umfasst, während die Siliciumscheibe vor der selektiven Abscheidung durch Erwärmen in Wasserstoff bei einem Druck von zumindest 100 kPa (1 Atmosphäre) gereinigt wird. Vorzugsweise wird die Abscheidung selbst bei einem Druck ausgeführt, der in dem Bereich von 0,133 bis 13,3 kPa (1 bis 100 Torr) liegt, in welchem Fall sie selektiv verläuft. Bei einem solchen Druck kann der Prozess mit üblichen, verhältnismäßig preiswerten Anlagen ausgeführt werden.
  • Um das gewünschte epitaktische Aufwachsen zu erhalten, ist es notwendig, das monokristalline Silicium vorzugsweise durch Erwärmen in Wasserstoff zu reinigen, wenn Abscheidung aus einem sowohl Chlor als auch Silicium enthaltenden Dampf erfolgt. Reinigen der Scheibe vor der selektiven Abscheidung durch Erwärmen in Wasserstoff bei einem Druck von zumindest 100 kPa (1 Atmosphäre) bewirkt, dass Transistoren mit ausreichender Leistungsfähigkeit gebildet werden können. Dies ist nicht der Fall, wenn die Scheibe durch Erwärmen in Wasserstoff bei einem reduzierten Druck gereinigt wird.
  • Wenn Reinigen bei einem reduzierten Druck von beispielsweise 13,3 kPa (100 Torr) erfolgt, zeigt sich, dass die Verbindung zwischen der Halbleiterzone 14 und der Schicht aus polykristallinem Silicium 4 häufig nicht erzeugt wird. Es hat sich in diesem Fall gezeigt, dass ein Teil der Schicht aus polykristallinem Silicium 4 unmittelbar nahe des Fensters 7 verschwunden ist, wie in Fig. 7 gezeigt, so dass ein Hohlraum 16 entsteht. Dieser Hohlraum 16 wird während der Abscheidung des Siliciums nicht oder nur teilweise gefüllt. Wenn die Reinigung bei einem Druck von zumindest 100 kPa (1 Atmosphäre) ausgeführt wird, wie in dem erfindungsgemäßen Verfahren, wird dieser Hohlraum nicht gebildet. Die Verbindung wird dann sicher erzeugt.
  • Angenommen wird, dass der Hohlraum 16 entsteht, weil der Teil der Schicht aus polykristallinem Silicium 4 unmittelbar nahe des Fensters 7 durch in dem Raum, in dem Reinigung erfolgt, vorhandenes Chlor weggeätzt wird. Die Reinigung und Abscheidung werden immer in dem gleichen Raum ausgeführt. Die Leitungen und Pumpen, die mit diesem Raum verbunden sind, werden daher nach einer Anzahl Abscheidungen mit Chlor verunreinigt sein. Infolge des geringen Reinigungsdruckes kann dieses Chlor zurück in den Raum diffundieren, in dem die Reinigung erfolgt. Wenn die Reinigung bei einem Druck von zumindest 100 kPa (1 Atmosphäre) ausgeführt wird, wird dieser Rückdiffusion entgegengewirkt.
  • Das Verfahren kann mit einer verhältnismäßig einfachen Anlage ausgeführt werden, wenn die Reinigung der Siliciumscheibe bei einem Druck von 100 kPa (1 Atmosphäre) erfolgt. Die wasserstoffhaltige Atmosphäre braucht dann nicht komprimiert zu werden. Außerdem ist bei einer wasserstoffhaltigen Atmosphäre bei atmosphärischen Druck das Risiko für Lecke kleiner als bei Verwendung einer derartigen Atmosphäre bei höheren Drücken.
  • Reinigung der Siliciumscheibe kann beispielsweise in einer Atmosphäre aus Wasserstoff und Argon erfolgen. Vorzugsweise erfolgt die Reinigung der Siliciumscheibe jedoch in einer nur Wasserstoff enthaltenden Atmosphäre. Wasserstoff kann in einer reineren Form erhalten werden als viele andere Gase. Die Gefahr, Verunreinigungen in die abzuscheidende Schicht einzubringen, ist verhältnismäßig gering, da die Reinigung nur in Wasserstoff ausgeführt wird. Vorzugsweise erfolgt die Reinigung bei einer Temperatur, die im Bereich von 800ºC bis 1000ºC liegt.
  • Nach Reinigung in einer nur Wasserstoff enthaltenden Atmosphäre bei einer Temperatur von 925ºC kann Silicium dadurch selektiv aufgewachsen werden, dass eine Gasmischung aus 201 Wasserstoff, 20 cm³ Dichlorsilan und 7 cm³ Salzsäure über die auf 700ºC erwärmte Scheibe geführt wird. Silicium wird dann mit einer Rate von ungefähr 1,5 nm pro Minute aufwachsen. Eine Legierung aus Silicium und 10% Germanium kann dadurch aufgewachsen werden, dass eine Gasmischung aus 201 Wasserstoff, 20 cm³ Dichlorsilan, 0,2 cm³ Germanium und 20 cm³ Salzsäure über die auf 700ºC erwärmte Scheibe geführt wird. Die Legierung wird dann mit einer Rate von ungefähr 10 nm pro Minute aufwachsen.

Claims (8)

1. Verfahren zum Herstellen einer Halbleiteranordnung, wobei eine Schicht aus isolierendem Material und eine Schicht aus polykristallinem Silicium auf einer Oberfläche einer monokristallinen Siliciumscheibe aufgebracht werden, woraufhin aufeinanderfolgend die Schicht aus polykristallinem Silicium mit einem Fenster versehen wird, eine Schutzschicht auf der Wand des genannten Fensters aufgebracht wird, die Schicht aus isolierendem Material innerhalb des Fensters und unter einem an das Fenster grenzenden Rand der Schicht aus polykristallinem Silicium von der Oberfläche der Siliciumscheibe entfernt wird, und Silicium auf dem in und nahe dem Fenster freigelegten monokristallinen und polykristallinen Silicium aus einem Dampf bei niedrigem Druck selektiv abgeschieden wird, dadurch gekennzeichnet, dass das Silicium aus einem Dampf abgeschieden wird, der sowohl Chlor als auch Silicium umfasst, wobei die Siliciumscheibe vor der selektiven Abscheidung durch Erwärmen in Wasserstoff bei einem Druck von zumindest 10 kPa (1 Atmosphäre) gereinigt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Siliciumscheibe durch Erwärmen in einer Wasserstoff enthaltenden Atmosphäre bei atmosphärischem Druck gereinigt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Siliciumscheibe durch Erwärmen in einer nur Wasserstoff enthaltenden Atmosphäre gereinigt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Siliciumscheibe gereinigt wird, indem sie auf eine Temperatur erwärmt wird, die in einem Bereich von 800ºC to 1000ºC liegt.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die selektive Abscheidung bei einem Druck ausgeführt wird, der in einem Bereich von 0,133 bis 13,3 kPa (1 bis 100 Torr) liegt.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die selektive Abscheidung bei einer Temperatur ausgeführt wird, die in einem Bereich von 600 to 800ºC liegt.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass Silicium aus einem Dampf von Dichlorsilan und Wasserstoff selektiv abgeschieden wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass dem Dampf von Dichlorsilan und Wasserstoff Germanium zugesetzt wird, so dass eine Legierung aus Silicium und Germanium selektiv abgeschieden wird.
DE69609307T 1995-10-20 1996-10-17 Herstellung einer halbleitereinrichtung mit einer selektiv abgeschiedenen halbleiterzone Expired - Fee Related DE69609307T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP95202841 1995-10-20
PCT/IB1996/001097 WO1997015071A1 (en) 1995-10-20 1996-10-17 Manufacture of a semiconductor device with selectively deposited semiconductor zone

Publications (2)

Publication Number Publication Date
DE69609307D1 DE69609307D1 (de) 2000-08-17
DE69609307T2 true DE69609307T2 (de) 2001-02-08

Family

ID=8220741

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69609307T Expired - Fee Related DE69609307T2 (de) 1995-10-20 1996-10-17 Herstellung einer halbleitereinrichtung mit einer selektiv abgeschiedenen halbleiterzone

Country Status (5)

Country Link
US (1) US5895248A (de)
EP (1) EP0800705B1 (de)
JP (1) JPH10511507A (de)
DE (1) DE69609307T2 (de)
WO (1) WO1997015071A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121101A (en) * 1998-03-12 2000-09-19 Lucent Technologies Inc. Process for fabricating bipolar and BiCMOS devices
JP3329762B2 (ja) * 1999-04-27 2002-09-30 日本電気株式会社 半導体装置の製造方法
US6617226B1 (en) * 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6509242B2 (en) * 2001-01-12 2003-01-21 Agere Systems Inc. Heterojunction bipolar transistor
US20030194877A1 (en) * 2002-04-16 2003-10-16 Applied Materials, Inc. Integrated etch, rinse and dry, and anneal method and system
US7780862B2 (en) * 2006-03-21 2010-08-24 Applied Materials, Inc. Device and method for etching flash memory gate stacks comprising high-k dielectric
US8722547B2 (en) * 2006-04-20 2014-05-13 Applied Materials, Inc. Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
US8435873B2 (en) * 2006-06-08 2013-05-07 Texas Instruments Incorporated Unguarded Schottky barrier diodes with dielectric underetch at silicide interface

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2126104A1 (de) * 1970-05-27 1971-12-09 Gen Electric Verfahren zur Herstellung einer epitaxialen Siliziumschicht
DE2904171A1 (de) * 1979-02-05 1980-08-14 Siemens Ag Verfahren zum herstellen von aus amorphem silizium bestehenden halbleiterkoerpern durch glimmentladung
US4660278A (en) * 1985-06-26 1987-04-28 Texas Instruments Incorporated Process of making IC isolation structure
JPS63186422A (ja) * 1987-01-28 1988-08-02 Tadahiro Omi ウエハサセプタ装置
US4786615A (en) * 1987-08-31 1988-11-22 Motorola Inc. Method for improved surface planarity in selective epitaxial silicon
US5202284A (en) * 1989-12-01 1993-04-13 Hewlett-Packard Company Selective and non-selective deposition of Si1-x Gex on a Si subsrate that is partially masked with SiO2
DE59209978D1 (de) * 1991-09-23 2003-03-27 Infineon Technologies Ag Verfahren zur Herstellung eines MOS-Transistors

Also Published As

Publication number Publication date
DE69609307D1 (de) 2000-08-17
US5895248A (en) 1999-04-20
EP0800705B1 (de) 2000-07-12
JPH10511507A (ja) 1998-11-04
WO1997015071A1 (en) 1997-04-24
EP0800705A1 (de) 1997-10-15

Similar Documents

Publication Publication Date Title
DE10136682B4 (de) Selektives Epitaxieverfahren für Halbleiterbauelemente
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE3231987C2 (de) Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement
DE69430062T2 (de) Selbstausgerichtetes cmos-verfahren
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE69126637T2 (de) Verfahren zum Herstellen von Polysilizium mit niedriger Fehlerdichte
DE112007001523T5 (de) Vorreinigung von Substraten in Epitaxiekammern
DE69517629T2 (de) Verfahren zur selektiven Herstellung von Halbleitergebieten
DE4037699A1 (de) Halbleiteranordnung mit salicide-struktur sowie verfahren und heizvorrichtung zu ihrer herstellung
DE3587377T2 (de) Verfahren zur herstellung von halbleiteranordnungen unter verwendung von silizium-auf- isolator techniken.
DE69518418T2 (de) Verfahren zur herstellung einer struktur mit niedrigen konzentrationsdefekten mit einer in einem halbleitersubstrat begrabenen oxydschicht
DE2422138A1 (de) Verfahren zur herstellung von elektroden aus halbleitermaterial
DE69130787T2 (de) Ätzverfahren für eine leitende Doppelschicht-Struktur
DE1163981B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang und einer epitaktischen Schicht auf dem Halbleiterkoerper
DE1298189B (de) Verfahren zum Herstellen von isolierten Bereichen in einer integrierten Halbleiter-Schaltung
DE69609307T2 (de) Herstellung einer halbleitereinrichtung mit einer selektiv abgeschiedenen halbleiterzone
DE4313042C2 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE1296266B (de) Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung
DE1965406A1 (de) Monolithische integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE69129344T2 (de) Selbstjustierender Silizidbasisbipolartransistor und Widerstand und Herstellungsverfahren
DE2654979B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3882801T2 (de) Halbleiterfeldeffekttransistor mit einer Gitterisolierungsschicht aus monokristallinem Siliziumcarbid.
DE69824368T2 (de) Herstellungsverfahren einer halbleitervorrichtung mit flacher grabenisolation
EP2130214B1 (de) Selektives wachstum von polykristallinem siliziumhaltigen halbleitermaterial auf siliziumhaltiger halbleiteroberfläche
DE69715735T2 (de) Verfahren zur Verminderung des Kohlenstoff-Gehalts in einem Interface zwischen einer epitaktischen Schicht und einem Si Substrat

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee