DE69529919T2

DE69529919T2 - Breitbandiger spannungsgesteuerter cmos-oszillator

Info

Publication number: DE69529919T2
Application number: DE69529919T
Authority: DE
Inventors: J. Sauer
Original assignee: Sarnoff Corp
Current assignee: Sarnoff Corp
Priority date: 1994-12-14
Filing date: 1995-12-08
Publication date: 2003-12-11
Anticipated expiration: 2015-12-09
Also published as: US5497127A; EP0797870A4; KR100351335B1; KR980700729A; WO1996019041A1; JP3591841B2; EP0797870B1; DE69529919D1; JPH10510964A; EP0797870A1

Description

Die Erfindung betrifft spannungsgesteuerte Oszillatoren und insbesondere einen spannungsgesteuerten CMOS-Oszillator, der über einen großen Bereich von Frequenzen arbeitet.
Da Computer und computerimplementierte Anwendungen hoch entwickelter werden, besteht ein wachsender Bedarf nach Systemen, die ein großes Datenvolumen sehr schnell verarbeiten können. Die Datenverarbeitung mit großem Volumen kann implementiert werden durch Erhöhen der Datenmenge, die ein gegebenes System verarbeitet, durch Erhöhen der Geschwindigkeit, mit der ein gegebenes System eine voreingestellte Menge von Daten verarbeitet, oder durch eine Kombination dieser beiden Verfahren.
Zusätzlich zu der Erledigung dieser Verarbeitung mit hohen Datenraten ist es für Computersysteme wünschenswert, bestehende Prozesse mit niedrigerer Datenrate weiterhin zu erledigen. Ein Beispiel dieser Anforderung für eine Weitbereichsverarbeitung ist die Hardware und Software für die Bildanzeige für IBM-kompatible Personal Computer. Bestehende Anzeigeadapter für diese Computer unterstützen Grafikformate, die von 64.000 Pixel pro Bild bis 1.310.720 Pixel pro Bild reichen und die Bildwiederholfrequenzen haben, die von 60 Hz bis 87 Hz reichen. Um alle diese Formate zu unterstützen, kann eines dieser Systeme Pixeltaktsignale erfordern mit Frequenzen, die von 4 MHz bis 120 MHz reichen. Mit Informationsanzeigen, die in der Größe ansteigen, wird es eine Anforderung für sogar noch höhere Pixelanzeigefrequenzen geben.
Um diese Anzeigeraten zu akkumulieren, ist ein Generator für ein flexibles Pixeltaktsignal wünschenswert. In idealer Weise sollte dieser Taktsignalgenerator die Frequenz des Pixeltaktsignals schnell und mit wenigen sichtbaren Artefakten verändern.
Ein anderer Bereich, in dem die Verarbeitung mit hoher Datenrate eine Anforderung ist, ist das Zugreifen auf Daten in einem Speicher. Um diese Anforderung zu erfüllen, werden ebenso neue Speicherarchitekturen entwickelt. Diese Architekturen erlauben es, daß sehr schnell auf hohe Datenvolumen zugegriffen wird. Eine beispielhafte Architektur ist das RAM- BUS-System, das von der Toshiba Corporation und der Nippon Electric Corporation erhältlich ist. Dieses System kann Datentransferraten von bis zu 5 MB pro Sekunde zur Verfügung stellen. Um diese hohen Datentransferraten zu erzielen, setzt das System ein 250 MHz Taktsignal ein und überträgt Daten bei sowohl der ins Positive gehenden als auch bei der ins Negative gehenden Flanke eines Taktes.
Ein integrierter Schaltkreis, der einen einstellbaren Relaxationsoszillator aufweist, ist in der EP 0 407 269A beschrieben. Dieser Relaxationsoszillator ist in der folgenden Art und Weise aufgebaut: Gewichtete einzelne Stromquellen können selektiv gleichzeitig unter der Steuerung eines Registers, das frequenzeinstellende Daten enthält, selektiv verbunden werden. Diese Quellen laden und entladen einen Kondensator. Ein Schwellwertvergleicher bestimmt einen hohen Schwellwert Vh und einen niedrigen Schwellwert Vb, um das Entladen und das Laden des Kondensators jeweils zu triggern. Die Differenz Vh-Vb wird proportional zu den Strömen der Elementarquellen gemacht. Selbst wenn somit der Wert der Ströme als eine Funktion der Zuführungsspannung variiert, variieren die Schwellwerte zur gleichen Zeit, und die Periode des Oszillators variiert nicht.
Bestehende Systeme, die Taktsignale für Computersysteme bereitstellen, setzen Oszillatoren ein, die geschaltet werden können, um in verschiedenen Frequenzbändern zu arbeiten. Ein solches System ist in dem US-Patent Nr. 5,036,216 beschrieben, das einen konventionellen Ringoszillator beschreibt, der unter Verwendung der MOS-Technologie hergestellt wurde, jedoch Kapazitäten in dem Ringoszillator schaltet, um die Geschwindigkeit zu verändern, mit der sich Signale von einer Stufe des Oszillators zu der nächsten ausbreiten. Eine Erniedrigung oder Erhöhung der Kapazitäten bewirkt eine entsprechende Erhöhung oder Erniedrigung in der Frequenz des Signals, das von dem Oszillator erzeugt wird. Diese Idee wird in dem US-Patent Nr. 5,302,920 erweitert, die ein System beschreibt, das es erlaubt, eine Mehrzahl von Kondensatoren in dem Ringoszillator zu schalten, wodurch mehrere Frequenzbereiche ermöglicht werden.
Während diese programmierbaren Ringoszillatoren bei bestehenden Systemen gut funktionieren, sind sie nicht in der Lage, den breiten Bereich von Frequenzen zu realisieren, der für zukünftige Anwendungen erforderlich sein kann, ohne eine unerwünschte Störung zu den Signalen, die mit den Oszillatoren synchronisiert sind, hinzuzufügen.
Die Erfindung stellt einen Oszillator mit variabler Frequenz zur Verfügung, der ein Ausgangssignal erzeugt, wobei der Oszillator aufweist:
einen Rampenschaltkreis, der ein Rampensignal mit einer Veränderungsrate erzeugt, die sich in einer ersten Richtung in Antwort auf ein erstes Steuersignal verändert, wobei der Rampenschaltkreis auf ein zweites Steuersignal reagiert, das in einem ersten oder zweiten Zustand ist, um eine ansteigende Rampe bzw. eine abfallende Rampe zu erzeugen,
einen Hystereseschaltkreis, der in Antwort auf das zweite Steuersignal, das in dem ersten oder dem zweiten Zustand ist, ein Signal erzeugt mit einem relativ hohen Wert bzw. einem relativ niedrigen Wert, wobei der relativ hohe Wert und der relativ niedrige Wert einen Hysteresebereich definieren, in dem der Hystereseschaltkreis auf das erste Steuersignal reagiert, um den Hysteresebereich in einer zweiten Richtung entgegengesetzt zu der ersten Richtung zu verändern, und
einen Vergleicher, der das Rampensignal mit dem Hysteresesignal vergleicht, um das Ausgangssignal des Oszillators und das zweite Steuersignal zu erzeugen, wobei das zweite Steuersignal in dem ersten Zustand ist, wenn das Rampensignal kleiner als das Hysteresesignal ist, und in dem zweiten Zustand ist, wenn das Rampensignal größer als das Hysteresesignal ist.
Eine Ausführungsform der Erfindung ist ein spannungsgesteuerter Oszillator (VCO), der eingestellt werden kann, um Oszillationssignale für einen breiten Bereich von Frequenzen zur Verfügung zu stellen. Eine Ausführungsform der Erfindung setzt einen Relaxationsoszillator ein, in dem ein Rampensignal mit einem Referenzschwellwert verglichen wird, der Hysterese zeigt. Die Frequenz des Oszillators wird durch Verändern des Hysteresebereichs des Schwellwertes und durch Veränderung der Rate, mit der das Rampensignal erhöht wird und erniedrigt wird, verändert.
Gemäß einer Ausführungsform der Erfindung ist bei höheren Frequenzen die Signalverarbeitungsverzögerung durch den Vergleicher ein Faktor bei der Bestimmung der Frequenz des Signals, das von dem Oszillator erzeugt wird.
Die Erfindung wird leichter verstanden unter Bezug auf die folgende detaillierte Beschreibung, wenn sie in Verbindung mit den begleitenden Figuren gelesen wird, in denen:
Fig. 1 ein schematisches Diagramm eines Oszillators gemäß der Erfindung ist.
Fig. 2 und 3 sind Graphen der Spannung gegenüber der Zeit, die den Betrieb des Oszillators mit niedriger und hoher Frequenz darstellen.
Fig. 4 ist ein Graph der Frequenz gegenüber der Spannung, der zeigt, wie die Frequenz des Oszillators gesteuert werden kann.
Fig. 5 ist ein Blockdiagramm einer phasenverriegelten Schleife, die ein VCO gemäß der Erfindung beinhaltet.
Fig. 6A, 6B und 6C sind logische schematische Diagramme eines Schaltkreises, der für die Verwendung als Phasendetektor, der in Fig. 5 gezeigt ist, geeignet ist.
Fig. 7 ist ein schematisches Diagramm einer Ladungspumpe, die für die Verwendung mit der phasenverriegelten Schleife, die in Fig. 5 gezeigt ist, geeignet ist.
Der in Fig. 1 gezeigte Oszillator beinhaltet einen Schaltkreis 125, der das Laden und Entladen eines Kondensators 152 in Antwort auf die Steuerspannung CVCO steuert. Das Potential C1, das sich über dem Kondensator 152 entwickelt, wird mit einem Potential N1, das von einem Hystereseschaltkreis 199 erzeugt wird, verglichen. Die Ausgangssignale A und B des Vergleichers 175 werden an einen Verschieber 183 von einem Differenzniveau an ein einseitig geerdetes Niveau angelegt, der das Ausgangstaktsignal erzeugt. In dem in Fig. 1 gezeigten Schaltkreis wird ein Signal DN, das von dem Schaltkreis 183 zur Verfügung gestellt wird, verwendet, um die Richtung des Spannungsrampensignals C1 zu schalten, und um das Hysteresesignal N1 auf ein anderes Niveau zu schalten. Das Signal CVCO wird verwendet, um die Rate zu steuern, mit der der Kondensator 152 geladen und entladen wird, und die Größe der Hysterese, die von dem Schaltkreis 199 angewendet wird, zu steuern.
Zusätzlich zu der Steuerspannung CVCO empfängt der Schaltkreis von Fig. 1 ein Abschaltsignal PD VCO. Dieses Signal wird an die Gateelektroden der Transistoren 110, 112, 114 und über einen Invertierer 116 an die Gateelektroden der Transistoren 118 und 120 angelegt. Wenn dieses Signal ausgeübt wird, werden Schlüsselelemente des Schaltkreises deaktiviert, was effektiv die Leistung aus dem Schaltkreis entfernt.
Ein Bandlückenreferenzsignal VBG, das von einer konventionellen Bandlückenreferenzquelle (nicht gezeigt) erzeugt wird, wird an die Gateelektrode eines Transistors 154 angelegt. Dieser Transistor ist Teil eines Differenzvergleichers, der ein Signal NR über einem Widerstand 162 produziert. Das Signal NR ist äquivalent zu dem Potential VBG. Der Differenzvergleicher beinhaltet die Transistoren 154 und 156, die in einer Differenzkonfiguration angeordnet sind. Strom wird über den Transistor 110, der normalerweise durch das Signal PD VCO in einem leitfähigen Zustand gehalten wird, an die Transistoren 154 und 156 angelegt. Gleiche Strommengen werden in den zwei Zweigen des Differenzvergleichers über einen Stromspiegel, der von den Transistoren 158 und 160 gebildet wird, verteilt. Das Ausgangssignal des Differenzvergleichers an den Drainelektroden der Transistoren 156 und 160 wird an die Gateelektrode eines Transistors 164 angelegt. Der Strom, der durch den Transistor 164 fließt, fließt ebenso durch den Widerstand 162, um das Spannungssignal NR zu erzeugen. Das Signal NR wird an die Gateelektrode des Transistors 156, d. h. den anderen Eingangsanschluß des Differenzvergleichers angelegt. Der Vergleicher arbeitet, um den Strom, der durch den Transistor 164 - und damit durch den Widerstand 162 - derart einzustellen, daß das Signal NR an das Bandlückenreferenzsignal VBG angepaßt wird, unabhängig von Variationen in den Niveaus der Versorgungsspannung VDD und des Rauschens, das zeitweise das Erdpotential stören kann.
Der Strom, der durch den Widerstand 162 fließt, wird ebenso durch die Transistoren 166 und 170, die als ein Stromspiegel konfiguriert sind, gezogen. Ein Transistor 168 ist in diesem Schaltkreis als ein Kondensator konfiguriert, um Variationen in dem Signal CS1, die durch Rauschen, wie z. B. ein Übersprechen von Signalen, die sich durch das Substrat ausbreiten, bewirkt werden können, auszufiltern.
Da das Signal NR im wesentlichen gleich der Spannung VBG ist und da die Spannung VBG durch eine Bandlückenreferenz (nicht gezeigt) zur Verfügung gestellt ist, die, wie gut bekannt ist, gegenüber Variationen, die durch die Temperatur oder durch Veränderungen in der Versorgungsspannung verursacht werden, relativ unempfindlich ist, ist der Strom, der durch den Widerstand 162 fließt, ebenfalls im wesentlichen unabhängig von der Temperatur und den Variationen und der Versorgungsspannung. Folglich verändert sich das Signal CS1 nicht signifikant in Antwort auf Veränderungen in der Temperatur oder in der Versorgungsspannung. Wie unten beschrieben wird, wird dieses Signal an verschiedenen Punkten in dem Oszillatorschaltkreis und in dem größeren phasenverriegelten Schleifenschaltkreis (beschrieben unten unter Bezug auf die Fig. 5 bis 7) angelegt, um die Strommenge zu steuern, die in diesen Schaltkreisen von den Stromquellen zur Verfügung gestellt wird.
Ein Strom, der durch das Signal CS1 gesteuert wird, ist der Strom, der durch den Hystereseschaltkreis 199 fließt. Dieser Strom wird über einen Transistor 187 zur Verfügung gestellt, der das Signal CS1 an seiner Gateelektrode empfängt.
In dem in Fig. 1 gezeigten Schaltkreis steuert das Potential CS1 die Strommenge, die durch einen Transistor 170 fließt. Dieser Strom steuert wiederum die Strommenge, die durch einen Transistor 172 fließt. Der Transistor 172 ist in einer Stromspiegelanordnung mit dem Transistor 174 konfiguriert, um das Steuerpotential CSN zu erzeugen. Dieses Steuerpotential, angelegt an den Transistor 174, bestimmt die Strommenge, die durch beide Zweige des Differenzvergleichers 175 fließt. Zusätzlich wird das Steuerpotential CSN an einen Transistor 132 angelegt, der, wie unten beschrieben wird, eine Minimumfrequenz für den VCO einstellt.
Wie oben beschrieben wurde, wird das Steuerpotential CVCO an die Gateelektrode eines Transistors 122 angelegt. Dieser Transistor ist mit einem Transistor 124 gekoppelt, der der Eingangsabschnitt eines Stromspiegels ist, der durch die Kombination der Transistoren 124, 134 und 136 gebildet wird. Der Strom, der durch den Transistor 124 fließt, wird durch das Potential CVCO und das Potential CSN, wie oben beschrieben, bestimmt. Das Potential CSN ist relativ konstant, da es sich von dem Bandlückenreferenzsignal VBG ableitet. Es wird an den Transistor 132 angelegt, um sicherzustellen, daß ein bestimmter Minimumstrom durch den Transistor 124 fließt.
Wenn sich das Niveau des CVCO erhöht, fließt eine erhöhte Strommenge durch den Transistor 122 und folglich durch den Transistor 124. Dieser Strom fließt ebenso durch den Widerstand 126, um ein Steuerpotential zu erzeugen, das an die Gateelektrode eines Transistors 128 angelegt wird. Wenn dieses Steuerpotential die Stromflüsse durch den Transistor 128 und den Widerstand 130 erhöht, dann erhöht dies weiter die Strommenge, die durch den Transistor 124 fließt.
Der Strom, der durch den Transistor 124 fließt, wird in den Transistoren 134 und 136 gespiegelt. Der Strom, der durch den Transistor 136 fließt, bestimmt die Rate, mit der der Kondensator 152 geladen wird. Der Strom, der durch den Transistor 134 fließt, wird durch einen Stromspiegel 145, der die Transistoren 140, 144 und 146 enthält, gespiegelt. Der Stromfluß durch die Transistoren 144 und 146 bestimmt die Rate, mit der der Kondensator 152 entladen wird. Ein Kondensator 142 ist in dem Entladeschaltkreis, um als Tiefpaßfilter für das Steuerpotential des Stromspiegels 145 zu fungieren. Das Potential, da sich über dem Kondensator ausbildet, steuert sowohl die Strommenge, die von dem Transistor 136 zur Verfügung gestellt wird, die von dem Kondensator 152 abgeschoben wird, als auch die Rate, mit der es dem Kondensator 152 erlaubt wird, sich zu entladen.
Um es dem Kondensator 152 zu erlauben, sich zu entladen, müssen die Transistoren 148 und 150 in einem leitfähigen Zustand sein. Dies wird erreicht, wenn das Signal DN, das von dem Schaltkreis 183 zur Verfügung gestellt wird, das unten beschrieben wird, einen relativen positiven Wert hat. Wenn das Signal DN einen relativen negativen Wert hat, fließt kein Strom durch die Transistoren 144 und 146, und der Kondensator 152 wird durch den Strom, der durch den Transistor 136 fließt, geladen. Wie unten beschrieben wird, entlädt sich, wenn die Transistoren 148 und 150 leitfähig sind, der Kondensator 152 mit derselben Rate, wie er sich lädt, wenn diese Transistoren nicht leitfähig sind.
Das Signal C1, das sich über dem Kondensator 152 ausbildet, ist eine Dreieckswelle mit sowohl ins Positive gehenden als auch mit ins Negative gehenden Rampen. Dieses Signal wird an einen Transistor 176 angelegt, der einen Eingangsanschluß des Differenzvergleichers 175 bildet. Der andere Eingangsanschluß des Vergleichers 175 wird an der Gateelektrode des Transistors 180 zur Verfügung gestellt. Das Signal N1, das an diesen Einganganschluß angelegt wird, ist ein Hysteresesignal, das von dem Hystereseschaltkreis 199 zur Verfügung gestellt wird.
In dem Schaltkreis 199 erzeugt ein Strom, der von dem Transistor 187 in Antwort auf das Steuerpotential CS1 zur Verfügung gestellt wird, das Hysteresesignal N1 durch einen Spannungsteiler, der durch die Widerstände 189, 191 und 195 gebildet wird. In diesem Spannungsteiler wird der Widerstand 195 durch den Widerstand 185 wahlweise in den Nebenschluß versetzt in Antwort auf das Signal DN oder durch eine Kombination des Widerstandes 185 und eines Widerstandes durch den Transistor 197, was durch das Niveau des Steuersignals CVCO bestimmt wird. Dieses wahlweise in den Nebenschluß versetzen des Widerstands 195 verändert das Potential N1, das an den Differenzvergleicher 175 angelegt wird, von einem relativen positiven Potential, wenn der Resistor 195 durch den kombinierten Widerstand der Elemente 185 und 197 in den Nebenschluß (shunted) gesetzt wird, in einen relativen negativen Wert, wenn der Widerstand 195 durch den Widerstand 185 alleine (d. h. wenn der Transistor 198 leitfähig ist) in den Nebenschluß gesetzt wird.
Wenn das Signal DN in einem logischen low-Zustand ist, wird der Transistor 198 nicht leitfähig, und der Widerstand des Spannungsteilernetzwerkes wird durch die festen Widerstände 189 und 191, den Widerstandswert des Widerstands 195 parallel mit dem Widerstandswert des Widerstands 185 und dem variablen Widerstandswert des Transistors 197 bestimmt. Wie oben beschrieben wurde, variiert der Widerstandswert des Transistors 197 in inverser Abhängigkeit zu dem Steuersignal CVCO. Wenn sich die Frequenz des Oszillators erhöht, erniedrigt sich der Widerstandswert des Transistors 197, was den Widerstand des Spannungsteilernetzwerkes verringert und folglich den positiveren Wert des Hysteresesignals N1 erniedrigt.
Wenn das Signal DN in einem logischen high-Zustand ist, ist der Transistor 198 leitfähig. Der Widerstandswert des Spannungsteilernetzwerkes wird als der kombinierte Widerstandswert der Widerstände 189, 191 und der Shuntkombination der Widerstände 195 und 185 bestimmt. Dies reduziert den Wert des Signals N1 signifikant.
Das Hysteresesignal N1 ist auf einem relativ hohen Niveau, wenn der Kondensator 152 von einem relativen negativen Potential zu einem relativen positiven Potential beladen wird, und auf einem relativ niedrigen Niveau, wenn der Kondensator 152 von einem relativen positiven Potential zu einem relativen negativen Potential entladen wird. Das Ausgangssignal des Differenzvergleichers 175 wird an den Verschieber 183 von dem Differenzniveau zu dem einseitig geerdeten Niveau angelegt. Dieser Schaltkreis ist ein Differenzverstärker, der die Transistoren 184, 186 und einen Stromspiegel, der von den Transistoren 188 und 190 gebildet wird, beinhaltet. Das Ausgangssignal dieses Verstärkers wird von der Verbindung der Drainelektroden der Transistoren 190 und 186 genommen. Dieses Signal wird invertiert durch einen Invertierer 192, um das Signal DN zu bilden. Zusätzlich wird das Signal DN über ein Paar von Invertierern 194 und 196 gepuffert, um das Taktsignal CLK zu bilden.
Die Funktion des in Fig. 1 gezeigten Oszillators wird unter Bezug auf das in Fig. 2 gezeigte Wellenformdiagramm illustriert. In diesem Wellenformdiagramm hat das Ausgangssignal CLK eine Frequenz von 70 MHz. Zur Zeit T1 hat sich das Signal C1, das Potential über dem Kondensator 152, in Antwort auf den Strom, der von dem Transistor 136 zur Verfügung gestellt wird, erhöht, bis es größer als das Potential N1 wurde. In diesem Moment wird das Differenzausgangssignal B größer als das Differenzausgangssignal A, was veranlaßt, daß das Signal DN den Zustand ändert. Das Signal DN macht wiederum die Transistoren 148 und 150 leitfähig, was den Kondensator 152 veranlaßt, sich mit einer Rate, die von dem Stromspiegel 145 bestimmt wird, zu entladen. Diese Entladung wird durch die negative Rampe des Signals C1 zwischen den Zeiten T1 und T2 dargestellt. Es sei bemerkt, daß der Stromspiegel 145 zwei Transistoren in seinen Ausgangsabschnitten 144 und 146 beinhaltet. Jeder dieser Transistoren wird von demselben Strom durchflossen, der von dem Transistor 136 zur Verfügung gestellt wird. Diese Konfiguration erlaubt es, daß der Strom, der von dem Transistor 136 zur Verfügung gestellt wird, in dem Nebenschluß mit einer Quelle eines Referenzpotentials (z. B. Masse) gebracht wird sowie auch das Erlauben, daß ein äquivalenter Strom von dem Kondensator 152 abgezogen wird.
Ebenso zur Zeit T1 macht das Signal DN den Transistor 198 leitfähig, was den Widerstandswert der unteren Komponente des Spannungsteilers, der den Hystereseschaltkreis 199 bildet, reduziert. Dies veranlaßt, daß sich das Signal N1 von näherungsweise 2,7 V auf näherungsweise 2,2 V erniedrigt.
Zur Zeit T2 erreicht die negative Rampe des Signals C1 ebenfalls 2,2 V, was veranlaßt, daß sich die relativen Amplituden der Signale A und B umkehren. Diese Umkehrung wird von dem Schaltkreis 183 erfaßt, der in Antwort hierauf veranlaßt, daß die Signale DN und CLK den Zustand von positiv in negativ ändern. Kurz nach dem Zeitpunkt T2 ist das Signal DN auf dem Massepotential, was die Transistoren 148 und 150 nicht leitfähig macht. Dies stoppt den Stromabzug von dem Kondensator 152, was es erlaubt, daß der Kondensator erneut durch den Strom, der durch den Transistor 136 zur Verfügung gestellt wird, geladen wird. Dies führt zu der ins Positive gehenden Steigung der Dreieckswelle C1 zwischen den Zeiten T2 und T3. Die Veränderung in dem Zustand des Signals DN macht ebenso den Transistor 198 nicht leitfähig, was den Widerstandswert in dem Spannungsteilernetzwerk des Hystereseschaltkreises 199 erhöht. Diese Erhöhung in dem Widerstandswert erhöht das Signal N1 von 2,2 V auf 2,7 V. Zu der Zeit T3 hat das Signal C1 sich auf 2,7 V aufgeladen, und der Prozeß beginnt erneut wie oben unter Bezug auf die Zeit T1 beschrieben.
Im allgemeinen erhöht der Schaltkreis 125, der in Fig. 1 gezeigt ist, den Ladestrom, der von dem Transistor 136 zur Verfügung gestellt wird, in Antwort auf eine Erhöhung des Potentials CVCO. Zur selben Zeit wird der Bereich des Signals N1 (d. h. die Hysterese, die an den Vergleicher angelegt wird) erniedrigt, wenn das Signal CVCO die Leitfähigkeit des Transistors 187 erhöht. Diese Kombination von erhöhten Lade- und Entladeströmen und erniedrigter Hysterese veranlaßt, daß sich der Kondensator 152 schneller auflädt und entlädt, während ein Ungleichgewicht in dem Vergleicher 175 bei immer niedrigeren Potentialen erzeugt wird. Diese Effekte zusammen erhöhen die Frequenz des Signals, das von dem VCO zur Verfügung gestellt wird.
Die Frequenz des in Fig. 1 gezeigten Oszillators ist durch die Ausbreitungsverzögerung von dem Vergleicher 175 zu dem Verstärker 183 und zurück zu den Transistoren 148 und 150 begrenzt. Fig. 3 ist ein Wellenformdiagramm, das den Betrieb des in Fig. 1 gezeigten Schaltkreises zeigt, wenn diese Verzögerung ein signifikanter Faktor bei der Bestimmung der Frequenz des Signals CLK ist. In diesem Diagramm hat das Signal CLK eine Frequenz von 420 MHz.
Wie in Fig. 3 gezeigt ist, ist der Amplitudenbereich des Signals C1 viel größer als der von N1. Das heißt, daß das Signal C1 trotz der Aktionen des Vergleichers 175 (gezeigt in Fig. 1) das Signal N1 überschreitet. Diese Überschreitung bzw. dieses Überschwingen des Signals C1 wird durch die Signalausbreitungsverzögerung durch den Verstärker 183 und den Invertierer 192 verursacht. Obzwar der Vergleicher 175 erfaßt, daß das Signal C1 größer als das Signal N1 ist, kann der Vergleicher 175 in Verbindung mit dem Niveauverschieber 183 und Verzögerungselement 192 diese Differenz nicht zu einer Veränderung in den Zustand des Signals DN ausbreiten, bis das Signal C1 signifikant größer als das Signal N1 ist. Während eine weitere Reduzierung in der Amplitudenschwingung des Signals N1 höhere Frequenzausgänge erzeugen kann, ist die Rate, mit der die Frequenz des Oszillators sich in Antwort auf Erhöhungen des Potentials CVCO erhöht, viel geringer als bei niedrigeren Frequenzen.
Dieses Verhalten des VCO, bei dem die Ausbreitungsverzögerung durch den Vergleicher 175 und den Niveauverschieber 183 derart fungiert, daß sie die höchsten Frequenzen, die von dem Oszillator erhalten werden können, begrenzt, ist in Fig. 4 gezeigt. Die zwei Kurven in Fig. 4 stellen das Verhalten des schlimmsten Falles für den Schaltkreis von Fig. 1 als die Kurve 412 dar und ein nominelles Verhalten als die Kurve 410. Die Kurve 412 nimmt ein VDD von 4,5 V und eine Temperatur von 125ºC an, während die Kurve 410 ein VDD von 5 V und eine Temperatur von 27ºC annimmt.
Fig. 5 ist eine phasenverriegelte Schleife, die ein VCO gemäß Fig. 1 beinhaltet. Wie in Fig. 5 gezeigt ist, empfängt der VCO 502 das Abschaltesignal PD VCO und das Bandlückenreferenzsignal VBG und stellt ein Ausgangssignal CLK zur Verfügung. Das Signal CLK wird über einen Invertierer 511 an einen Zähler angelegt, der drei Flip-Flops 516, 518 und 520 vom Triggertyp beinhaltet. Dieser Schaltkreis teilt das Signal CLK durch 8, um ein Ausgangssignal CLKDIV zu erzeugen. Das Signal CLKDIV wird an einen Eingangsanschluß eines Phasendetektors 512 angelegt, während der andere Eingang hiervon ein Taktreferenzsignal CLKREF empfängt.
Die Fig. 6A, 6B und 6C zeigen einen Schaltkreis, der für die Verwendung als Phasendetektor 512 geeignet ist. Fig. 6A beinhaltet zwei Flip-Flops 620 und 624 vom D-Typ, die überkreuz verbunden sind, so daß der invertierte Ausgangsanschluß QN von jedem Flip-Flop mit dem D-Eingangsanschluß des anderen Flip-Flops verbunden ist. Das Ausgangssignal Q von dem Flip-Flop 620 ist ein Signal UPFF, und das Ausgangssignal Q des Flip-Flops 624 ist ein Signal DNFF. Der Takteingangsanschluß des Flip-Flops 620 ist derart verbunden, daß er das Signal CLKREF empfängt, während der Takteingangsanschluß des Flip-Flops 624 derart verbunden ist, daß er das Signal CLKDIV empfängt. Jeder der Flip-Flops 620 und 624 beinhaltet ebenso einen active-low-reset-Eingangsanschluß RN. Mit dem ins Positive gehenden Übergang der Signale CLKREF und CLKDIV wird ein kurzer negativer Rückstellpuls an den Eingangsanschluß RN des Flip-Flops 624 bzw. 620 angelegt. In diesem Rückstellzustand sind die Ausgangssignale UPFF und DNFF beide in einem logischen low-Zustand. Die Ausgangssignale QN der Flip-Flops 620 und 624 sind jedoch in einem logischen high-Zustand.
Wenn ein ins Positive gehender Übergang des Signals CLKREF, vor einem entsprechenden ins Positive gehenden Übergang des Signals CLKDIV auftritt, wird der Flop-Flop 620 getaktet, und das logische high-Signal, das an den D-Einganganschluß des Flip-Flops 620 angelegt wird, wird zu dem Ausgangssignal UPFF übertragen. Zur selben Zeit wird das Signal QN des Flip-Flops 620 logisch-low. Wenn zu einem späteren Zeitpunkt ein ins Positive gehender Übergang des Signals CLKDIV auftritt, wird das Flip-Flop 624 getaktet, was das logische low- Signal, das an dem D-Eingangsanschluß des Flip-Flops 624 anliegt, als das Ausgangssignal DNFF überträgt. Der ins Positive gehende Übergang des Signals CLKDIV wird in ein Puls umgewandelt durch die fünf Invertierer 610 und das NAND-Gatter 614. Die Breite dieses Pulses ist die kombinierte Verzögerung durch die fünf Invertierer 610. Dieser Puls wird dann geformt und verzögert durch die vier Invertierer 618, bevor er an den Rückstelleingangsanschluß des Flip- Flops 620 angelegt wird. In der gleichen Art und Weise wird der ins Positive gehende Übergang des Signals CLKREF in einen Puls geformt durch die fünf Invertierer 612 und das NAND-Gatter 616. Dieser Puls wird verzögert und geformt durch die vier Invertierer 622, bevor er an den Rückstelleingangsanschluß des Flip-Flops 624 angelegt wird.
Wenn somit das Signal CLKREF einen Übergang hat, der vor einem entsprechenden Übergang des Signals CLKDIV auftritt, wird ein Puls mit einer Breite, die proportional zu der Zeitdifferenz zwischen den Übergängen ist, an dem Ausgangsanschluß UPFF erzeugt. Eine entsprechende Analyse zeigt, daß, wenn ein ins Positive gehender Übergang des Signals CLKDIV einem entsprechenden Übergang des Signals CLKREF vorhergeht, das Signal DNFF ein Puls mit einer Breite sein wird, die proportional zu der Verzögerung zwischen den zwei Übergängen ist.
Die Fig. 6B und 6C zeigen einen Schaltkreis, der verwendet wird, um die maximale Pulsbreite der Signale UP und DN zu begrenzen. Da diese Schaltkreise identisch sind, wird nur einer, der in Fig. 6B gezeigt ist, beschrieben.
Das Signal UPFF wird an einer Verzögerungsleitung angelegt, die von den fünf Invertierern 626 und den fünf Kondensatoren 628 gebildet wird. Das Ausgangssignal von dieser Verzögerungsleitung wird an einen Eingangsanschluß eines NAND-Gatters 630 angelegt. Der andere Eingangsanschluß des NAND-Gatters 630 ist derart verbunden, daß er das Signal UPFF direkt empfängt. Das Ausgangssignal, das von dem NAND-Gatter 630 zur Verfügung gestellt wird, wird durch einen Invertierer 632 gepuffert, um das Signal UP zu erzeugen.
Wenn ein ins Positive gehender Übergang des Signals UPFF auftritt, werden beide Eingangssignale, die an dem NAND-Gatter 630 anliegen, logisch-low. In Antwort hierauf wird das Signal UP, das von dem Invertierer 632 zur Verfügung gestellt wird, logisch-high. Der ins Positive gehende Übergang des Signals UPFF wird durch die Aktion der in Reihe geschalteten Invertierer 626 und Kondensatoren 628 verzögert. Aufgrund der Genauigkeit, mit der Kondensatoren auf einem integrierten Schaltkreis ausgebildet werden können, ist diese Verzögerung ein relativ festes Zeitintervall. Wenn die Pulsbreite von UPFF größer als diese Verzögerung ist, wenn der verzögerte logisch-high-Übergang das NAND-Gatter 630 erreicht, dann veranlaßt er, daß das Ausgangssignal des NAND-Gatters logisch-high wird. Dieses logisch-high-Signal wird durch den Invertierer 632 invertiert, um den ins Negative gehenden Übergang des Pulses UP zu erzeugen. Aufgrund der fixierten Verzögerungszeit der Invertierer 626 und des Kondensators 628 ist die Maximumbreite der Pulse des Signals UP relativ konstant. Der in Fig. 6C gezeigte Schaltkreis arbeitet in der gleichen Art und Weise, um ein down-Puls-Signal DN zu erzeugen, wenn ein ins Positive gehender Übergang des Signals DNFF empfangen wird.
Unter Rückkehr zu Fig. 5 werden die Pulse der Signale UP und DN an den Ladepumpschaltkreis 514 angelegt. Der Schaltkreis 514 integriert die Pulse der Signale UP und DN, um das Steuersignal CVCO zu erzeugen, das den VCO 510 wie oben beschrieben steuert, um die Frequenz des Signals CLK zu verändern.
Fig. 7 ist ein schematisches Diagramm eines Schaltkreises, der für die Verwendung als die Ladepumpe 514 geeignet ist. In diesem Schaltkreis werden die Signale UP und DN an die Transistoren 714 bzw. 718 angelegt. Ein Puls des Signals UP wird von einem invertierer 708 invertiert, bevor er an den P-Kanal-Transistor 714 angelegt wird, während der Puls des Signals DN direkt an den N-Kanal-Transistor 718 angelegt wird. In dieser Konfiguration macht ein Puls des Signals UP den Transistor 714 leitfähig, während ein Puls des Signals DN den Transistor 718 leitfähig macht. Wenn der Transistor 714 in einem leitfähigen Zustand ist, wird ein gesteuerter Strom, der von dem Transistor 712 in Antwort auf das Signal CS1 zur Verfügung gestellt wird, an den Filterschaltkreis 731 angelegt. Dieser Schaltkreis beinhaltet einen Kondensator 728 mit einem relativ kleinen Wert, der sich schnell in Antwort auf die Pulse der Signale UP und DN auflädt und entlädt. Zusätzlich enthält der Schaltkreis einen Widerstand 732 und einen Kondensator 730, wobei sich dieses Netzwerk, das parallel zu dem Kondensator 728 angeordnet ist, langsamer lädt und entlädt, was einen integrierenden Ballast für das Steuerpotential CVCO zur Verfügung stellt.
Wie oben beschrieben wurde, bestimmt das Steuerpotential CS1 den Strom, der die Kondensatoren 728 und 730 lädt. Dieses selbe Potential wird ebenso verwendet, um das Entladen des Kondensators zu steuern. Das Steuerpotential CS1 veranlaßt, daß ein stabiles Stromsignal durch den Transistor 710 fließt. Dieser Strom wird an einen Transistor 722 angelegt, der in einer Stromspiegelanordnung mit dem Transistor 716 konfiguriert ist. Dieses Netzwerk steuert den Strom, der durch den Transistor 716 fließt, wenn der Transistor 718 durch einen Puls des Signals DN leitfähig gemacht wird. Die Gateelektrode des Transistors 722 ist ebenso mit einem Transistor 726 verbunden, der als ein Kondensator konfiguriert ist. In dieser Konfiguration fungiert der Transistor 726 derart, daß er den Effekt von jeglichem Rauschen in dem Schaltkreis reduziert.
Der in Fig. 7 gezeigte Schaltkreis erhöht das Potential des Signals CVCO in Antwort auf aufeinanderfolgende Pulse des Signals UP und erniedrigt das Potential des Steuersignals CVCO in Antwort auf aufeinanderfolgende Pulse DN. Das Signal CVCO wird angelegt, um die Frequenz des VCO 510 wie oben unter Bezug auf Fig. 1 beschrieben zu steuern.
Der Oszillator und die phasenverriegelte Schleife, die oben beschrieben wurden, werden unter Verwendung eines 0,6 um CMOS-Einzel-Polysilizium-Doppel-Metall-Prozess, der im Stand der Technik gut bekannt ist, hergestellt. Die folgende Tabelle listet typische Werte für Widerstände und Kondensatoren auf, die in der beispielhaften Ausführungsform der Erfindung verwendet wurden.

Tabelle

Komponente / Wert
Widerstände 126, 130, 162,
178, 182, 185
195 und 732 2.000 Ω
Widerstand 189 1.000 Ω
Widerstand 191 1.500 Ω
Kondensator 142 1 pF
Kondensator 152 0,5 pF
Kondensatoren 628 0,25 pF
Kondensator 718 4 pF
Kondensator 730 40 pF

Claims

1. Oszillator mit variabler Frequenz, der ein Ausgangssignal erzeugt, wobei der Oszillator aufweist:

einen Rampenschaltkreis, der ein Rampensignal mit einer Veränderungsrate erzeugt, die sich in einer ersten Richtung in Antwort auf ein erstes Steuersignal verändert, wobei der Rampenschaltkreis auf ein zweites Steuersignal reagiert, das in einem ersten oder zweiten Zustand ist, um eine ansteigende Rampe bzw. eine abfallende Rampe zu erzeugen,

einen Hystereseschaltkreis, der auf das zweite Steuersignal, das in dem ersten oder dem zweiten Zustand ist, reagiert und ein Signal erzeugt mit einem relativ hohen Wert bzw. einem relativ niedrigen Wert, wobei der relativ hohe Wert und der relativ niedrige Wert einen Hysteresebereich definieren, in dem der Hystereseschaltkreis auf das erste Steuersignal reagiert, um den Hysteresebereich in einer zweiten Richtung entgegengesetzt zu der ersten Richtung zu verändern, und

einen Vergleicher, der das Rampensignal mit dem Hysteresesignal vergleicht, um das Ausgangssignal des Oszillators und das zweite Steuersignal zu erzeugen, wobei das zweite Steuersignal in dem ersten Zustand ist, wenn das Rampensignal kleiner als das Hysteresesignal ist, und in dem zweiten Zustand ist, wenn das Rampensignal größer als das Hysteresesignal ist.

2. Oszillator nach Anspruch 1, wobei der Rampenschaltkreis in Antwort auf einen Anstieg des ersten Steuersignals die Veränderungsrate des Rampensignals in der Größe erhöht und der Hystereseschaltkreis in Antwort auf einen Anstieg des ersten Steuersignals den Hysteresebereich verringert.

3. Oszillator nach Anspruch 1 oder 2, wobei der Vergleicher beinhaltet:

einen Differenzverstärker, der das Rampensignal an einem ersten Eingangsanschluß und das Hysteresesignal an einem zweiten Eingangsanschluß empfängt und erste und zweite Ausgangssignale erzeugt, die eine verstärkte Differenz zwischen dem Rampensignal und dem Hysteresesignal darstellen,

einen Konvertierer von Differential zu Einzelausgang (einseitig geerdet), der weiterhin die verstärkte Differenz, die von dem Differenzverstärker bereitgestellt wird, verstärkt, um das zweite Steuersignal zu erzeugen, und

einen Pufferschaltkreis, der auf das zweite Steuersignal reagiert, um das Ausgangssignal des Oszillators zu erzeugen.

4. Oszillator nach Anspruch 3, wobei die Kombination des Differenzverstärkers und des Konvertierers von Differential zu Einzelausgang (einseitig geerdet) eine Signalausbreitungsverzögerung zwischen dem Vergleich des Rampensignals mit dem Hysteresesignal und der Erzeugung des zweiten Steuersignals einprägt, wobei die Ausbreitungsverzögerung eine obere Grenze der Signalfrequenz, die von dem Oszillator zur Verfügung gestellt wird, repräsentiert.

5. Oszillator nach Anspruch 1, 2, 3 oder 4, in dem der Hystereseschaltkreis auf ein Referenzpotential reagiert, das im wesentlichen von Temperatur und Rauschen unbeeinflußt ist, um das Hysteresesignal zu erzeugen.

6. Oszillator nach einem der Ansprüche 1 bis 5, in dem der Rampenschaltkreis aufweist:

eine gesteuerte Stromquelle, die auf ein Frequenzsteuersignal reagiert für das Zurverfügungstellen eines ersten Stromsignals, das im Verhältnis zu dem Frequenzsteuersignal in der Größe variiert,

eine gesteuerte Stromsenke, die auf das Frequenzsteuersignal reagiert für das Zurverfügungstellen eines Pfades für ein zweites Stromsignal zu einer Quelle des Referenzpotentials, und

einen Kondensator, der derart angeschlossen ist, daß er das erste Stromsignal von der gesteuerten Stromquelle empfängt und das zweite Stromsignal der Stromsenke zur Verfügung stellt,

wobei ein Potential, das sich in Antwort auf das erste Stromsignal über dem Kondensator entwickelt, ein ansteigendes Rampensignal darstellt und das Potential, das sich in Antwort auf das zweite Stromsignal über dem Kondensator entwickelt, ein abfallendes Rampensignal darstellt.

7. Phasenverriegelte Schleife, die den variablen Frequenzoszillator nach einem der Ansprüche 1 bis 6 aufweist, wobei der Oszillator weiterhin aufweist:

einen Phasenvergleicher, der derart angeschlossen ist, daß er das Ausgangssignal des variablen Frequenzoszillators und ein Referenzsignal empfängt, wobei der Phasenvergleicher ein erstes Pulssignal erzeugt, wenn das Ausgangssignal dem Referenzsignal in der Phase voreilt und ein zweites Pulssignal erzeugt, wenn das Referenzsignal dem Ausgangssignal in der Phase voreilt, und

eine Ladepumpeneinrichtung, die auf das erste und zweite Pulssignal reagiert für das Erzeugen des ersten Steuersignals.

8. Schleife nach Anspruch 7, bei der:

der Oszillator aufweist:

einen Anschluß für das Empfangen eines Bandabstandreferenzpotentials,

Einrichtungen, die mit dem Anschluß verbunden sind, für das Erzeugen eines Steuerpotentials aus dem Bandabstandreferenzpotential, wobei das Steuerpotential an eine Stromquelle, die intern in dem Oszillator ist, angelegt wird, um eine hierdurch zur Verfügung gestellte Strommenge zu steuern und

die Ladepumpeneinrichtung beinhaltet:

ein Filternetzwerk, das einen Kondensator beinhaltet,

eine Stromquelle, die mit dem Steuerpotential verbunden ist für das Zurverfügungstellen eines gesteuerten Ladestroms für den Kondensator,

eine Stromsenke, die mit dem Steuerpotential verbunden ist für das Zurverfügungstellen eines gesteuerten Entladestroms für den Kondensator und

Einrichtungen, die mit dem ersten und zweiten Pulssignal verbunden sind, für das selektive Verbinden der Stromquelle oder der Stromsenke mit dem Filternetzwerk.