DE69514502T2

DE69514502T2 - Nichtflüchtige Speicheranordnung mit Sektoren, deren Grösse und Anzahl bestimmbar sind

Info

Publication number: DE69514502T2
Application number: DE69514502T
Authority: DE
Inventors: Lorenzo Bedarida; Giovanni Campardo; Giuseppe Fusillo; Andrea Silvagni
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1995-05-05
Filing date: 1995-05-05
Publication date: 2000-08-03
Anticipated expiration: 2015-05-06
Also published as: EP0741387B1; EP0741387A2; DE69514502D1; EP0741387A3; US5949713A; US5793676A

Description

Die vorliegende Erfindung betrifft eine nicht-flüchtige Speichervorrichtung mit Sektoren vorauswählbarer Größe und Anzahl.
Bekanntermaßen erlangen Flash-EPROM-Speicher zunehmende Bedeutung aufgrund der Tatsache, daß sie programmierbar und elektrisch löschbar sind. Derzeit werden Zellen durch Injektion heißer Kanalelektronen beschrieben und mittels Fowler-Nordheim Tunnel gelöscht. Insbesondere wird das Löschen ausgeführt, indem eine hohe Spannung an dem Source-Anschluß der Zellen angelegt wird, wobei der Drain-Anschluß floated bzw. schwebt und der Gate-Anschluß geerdet ist, oder indem man eine hohe negative Spannung an den Gate-Anschluß anlegt, wobei der Source- Anschluß geerdet ist oder sich bei einer mittelhohen positiven Spannung befindet und der Drain-Anschluß floated bzw. schwebt.
Derzeit werden Flash-Speich·er in Sektoren unterteilt, wobei die Source-Anschlüsse aller Zellen in den gleichen Sektor an die gleiche Source-Leitung angeschlossen sind, so daß alle Zellen im gleichen Sektor gleichzeitig gelöscht werden und die Anzahl und Größe dieser Sektoren (Anzahl von Bits in jedem Sektor) festgelegt und unveränderbar ist.
Um einen besseren Eindruck von dem der vorliegenden Erfindung zugrundeliegenden Problem zu erhalten, zeigen die Fig. 1 und 2 die typische Architektur einer bekannten Flash-EPROM- Speichervorrichtung 1.
Wie in den Fig. 1 und 2 dargestellt ist, besitzt die bekannte nicht-flüchtige Speichervorrichtung 1 ein Speicherfeld 2, das aus einer Anzahl von Speicherzellen 3 gebildet ist, die in Zeilen und Spalten angeordnet und in Sektoren 4 gruppiert sind. Jede Speicherzelle 2 weist einen Drain-Anschluß 10, der an eine zugehörige Bitleitung 11 angeschlossen ist, einen Gate-Anschluß 12, der an eine zugehörige Wort-Leitung 13 angeschlossen ist, sowie einen Source-Anschluß 14 auf, der an eine gemeinsame Source-Leitung 15 angeschlossen ist. Die Zellen 3 in der gleichen Spalte werden an die gleiche Bitleitung 11 angeschlossen, wobei die Zellen 3, die in der gleichen Zeile liegen an die gleiche Wortleitung 13 angeschlossen sind. Die Zellen 3 in dem gleichen Sektor werden an die gleiche gemeinsame Source-Leitung 15 derart angeschlossen, daß jeder Sektor 4 eine jeweilige zugehörige gemeinsame Source-Leitung besitzt. In dem dargestellten Beispiel sind die Sektoren in Spalten organisiert, d. h. die Zellen in der gleichen Spalte gehören zu dem gleichen Sektor, jedoch gelten die hierin gemachten Anmerkungen in gleicher Weise für Sektoren, die in Zeilen bzw. Reihen organisiert sind.
Die Wortleitungen 13 (die schematisch in Fig. 1 durch den Pfeil 18 dargestellt sind) werden an einen Zeilendekodierer 19 angeschlossen, der durch eine Steuereinheit 20 mit den kodierten Adressen derjenigen Zellen versorgt wird, die vorzuspannen sind, wobei die Adressen von außen zugeführt werden oder innerhalb der Einheit 20 in Abhängigkeit von der Rechenoperation erzeugt werden.
In ähnlicher Weise werden alle Bitleitungen 11 (die in Fig. 1 schematisch durch den Pfeil 22 dargestellt sind) an einen Spaltendekodierer 21 angeschlossen, der durch die Steuereinheit 20 so adressiert wird, daß er die Bitleitungen 11 geeignet vorspannt und an die Ausgangsleitungen 23 anlegt. Die Ausgangsleitungen 23 werden an eine Leseverstärkeeinheit 24 angelegt, die ebenfalls durch die Steuereinheit 20 gesteuert wird, wobei die Leseverstärkeeinheit 24 für das Auslesen der kodierten Information in der oder den Zellen 3 sorgt, die durch die Bit- und Wortleitungen adressiert sind, und dafür, daß sie nach außen über einen Ausgangsbus 27 abgegeben werden.
Die gemeinsamen Sourceleitungen 15 werden an zugehörige Schalter 25 angeschlossen, damit sie geerdet oder die gemeinsamen Sourceleitungen 15 an eine hohe Löschspannung angeschlossen werden, wobei die Schalter 25 durch einen Einschalt- bzw. Aktiviersektor 26 gesteuert werden, der seinerseits durch die Steuereinheit 20 gesteuert wird.
Damit ein Sektor 4 gelöscht wird, aktiviert der Aktivier- Auswahlschalter bzw. Selektor 26, der durch die Steuereinheit 20 gesteuert wird, den Schalter 25 der an den zu löschenden Sektor 4 angeschlossen ist, damit die Source-Anschlüsse 14 von allen Zellen mit einer hohen Spannung (12 Volt) vorgespannt werden, wobei zur gleichen Zeit die Gate-Anschlüsse 12 geerdet oder an eine negative Spannung durch die Wortleitungen 13 angelegt werden, wobei die Drain-Anschlüsse 10 schwebend belassen werden, so daß alle Zellen in dem Sektor gleichzeitig gelöscht werden.
Wie bereits ausgeführt, besteht ein Nachteil einer Struktur bzw. eines Aufbaus nach diesem Typ darin, daß die Anzahl der Zellen in den Sektoren 4 und die Anzahl der Sektoren 4 in der Entwurfsphase festgelegt werden, wobei keine Möglichkeit besteht, diese zu ändern, so daß für jede Kundenanforderung bezüglich der Anzahl und Größe der Sektoren die Speichervorrichtung 1 speziell ausgelegt bzw. entworfen werden muß und lediglich für eine begrenzte Anzahl von Anwendungen mit gleichen Erfordernissen verwendet werden kann.
Die EP-A-0 600 151 beschreibt eine nicht-flüchtige Speichervorrichtung mit einer Vielzahl von elementaren Sektoren, die gleichzeitig aufgrund einer Vielzahl von parallel angeordneten Source-Spannung-Stromversorgungseinheiten gelöscht werden können, wobei die Stromversorgungseinheiten eigene Selektionssignale empfangen und Latch-Einrichtungen besitzen, die zeit weilig die Selektionsinformation für den jeweiligen Sektor abspeichern.
Es ist eine Aufgabe der vorliegenden Erfindung eine nichtflüchtige Speichervorrichtung zu schaffen, die den oben genannten Nachteil vermeidet.
Gemäß der vorliegenden Erfindung wird eine nicht-flüchtige Speichervorrichtung mit den im Patentanspruch 1 angegebenen Merkmalen sowie ein Adressierungsverfahren mit den im Patentanspruch 14 angegebenen Merkmalen geschaffen.
Zwei bevorzugte nicht einschränkende Ausführungsformen der vorliegenden Erfindung werden beispielhaft unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
Es zeigen:
Fig. 1 die Gesamtarchitektur einer bekannten Speichervorrichtung;
Fig. 2 ein Schaltkreisdiagramm eines Details der in Fig. 1 gezeigten Vorrichtung;
Fig. 3 ein Blockdiagramm des der vorliegenden Erfindung zugrundeliegenden Funktionsprinzips;
Fig. 4 eine erste Ausführungsform zur Speichervorrichtung gemäß der vorliegenden Erfindung;
Fig. 5 eine Ausführungsform eines Details der in Fig. 4 gezeigten Vorrichtung;
Fig. 6 eine zweite Ausführungsform der Speichervorrichtung gemäß der vorliegenden Erfindung;
Fig. 7 ein elektrisches Schaltkreisdiagramm eines Details, das in Fig. 6 dargestellt ist.
Fig. 3 zeigt schematisch das Prinzip bzw. Funktionsprinzip, das der vorliegenden Erfindung zugrundeliegt und das Aufteilen des Speichers (in der Entwurfsphase bzw. Entwurfsstufe) in eine große Anzahl von elementaren Sektoren unterschiedlicher Größen (flexibel möglich entsprechend der potentiellen Kundenanforderung) umfaßt und das anschließende Kopieren der elementaren Sektoren in zusammengesetzte Sektoren (Gruppen von Sektoren) mit einer größeren Anzahl, die der spezifischen Anwendung entspricht. Eine Korrelationseinheit sorgt für das Abspeichern der Korrelation zwischen jedem benutzerspezifizierten zusammengesetzten Sektor oder Gruppe von Sektoren und den zugehörigen elementaren Sektoren. Das oben genannte Konzept ist in der Fig. 3 dargestellt, in welcher das gezeigte Speicherfeld 2 als ein Speicherfeld mit acht Sektoren 4 dargestellt ist, die zu drei zusammengesetzten Sektoren 34 von jeweils zwei, fünf und einem elementaren Sektor kopiert sind. Der Block 31 stellt den Korrelationsspeicher dar, wobei dessen Eingänge (Pfeile 32) die Adresse des beispielsweise zu löschenden zusammengesetzten Sektor 34 spezifizieren, und dessen Ausgänge (Pfeile 33) die Adressen der elementaren Sektoren in dem adressierten zusammengesetzten Sektor spezifizieren. Für den Benutzer ist die in Fig. 3 dargestellte Struktur somit äquivalent bzw. gleichwertig zu derjenigen eines Speicherfeldes, das aus lediglich drei größenmäßig geeignet ausgelegten zusammengesetzten Sektoren gebildet wird.
Fig. 4 zeigt eine Beispiel-Architektur zur Implementierung des in Fig. 3 dargestellten Funktionsprinzips, wobei die Bauelemente, die sie mit der in Fig. 1 gezeigten Architekt ur gemeinsam hat mit dem gleichen Bezifferungssystem ohne eine weitergehende Beschreibung angegeben sind.
Die in Fig. 4 gezeigte Speichervorrichtung 40 besitzt eine Korrelationseinheit 41, die sich zwischen dem Aktivierungs- Selektor 26 und den Sourceschaltern 25 befindet und ihrerseits eine Anzahl von Registern 44 enthält, sowie einen nichtflüchtigen Korrelationsspeicher 45. Jedes Register gehört zu einem zusammengesetzten Sektor und speichert die jeweiligen zugehörigen elementaren Sektoren ab. Zu diesem Zweck ist für jeden elementaren Sektor 4 ein Register 44 vorgesehen (damit sogar aus einer Einheit bestehende Gruppen von Sektoren möglich sind, d. h. die zu einem Einzelelementarsektor gehören), wobei jedes Register 44 eine Anzahl von Bits aufweist, die gleich der Anzahl von elementaren Sektoren 4 ist, damit in binärer Weise die Korrelation (falls gegeben) zwischen den zugehörigen bzw. zugeordneten zusammengesetzten Sektor und jedem der vorhandenen elementaren Sektoren abgespeichert wird. Jedes Register 44 besitzt daher einen Eingang 47, der an den Aktivierurgs- bzw. Einschaltselektor 26 angeschlossen ist, und eine Anzahl von Ausgängen 48 - einen für jedes Bit, d. h. einen für jeden elementaren Sektor 4. Die Ausgänge 48 der verschiedenen Register 44, die zu dem gleichen elementaren Sektor 4 gehören, werden miteinander verbunden und an den Steuereingang 49 des Source-Schalters 25 angeschlossen, der an der gemeinsamen Source-Leitung 15 des zugehörigen elementaren Sektors anliegt.
Fig. 5 zeigt ein vereinfachtes Beispiel des in Fig. 4 dargestellten Falles, bei dem das Speicherfeld 2 drei elementare Sektoren 4.1, 4.2, 4.3 aufweist und daher drei Register 44 mit drei Speicherstellen oder Bits 46. In dem dargestellten Beispiel wird angenommen, daß die elementaren Sektoren 4 zu zwei zusammengesetzten Gruppen oder Sektoren gruppiert sind, nämlich zu einer ersten Gruppe mit elementaren Sektoren 4.1, 4.2 in Fig. 4, deren Schalter 25 durch Signale EN1, EN2 gesteuert werden, und einer zweiten Gruppe, die lediglich einen elemen taren Sektor 4.3 aufweist, dessen Schalter durch das Signal EN3 gesteuert wird. Unter dieser Annahme gehört eines der Register 44 (in Fig. 5 links gelegen) zu dem ersten zusammengesetzten Sektor und speichert zwei "1" in den Bits 46 entsprechend den ersten zwei elementaren Sektoren 4.1, 4.2 ab und eine "0" in Bit 46 entsprechend dem dritten elementaren Sektor 4.3. Ein zweites Register 44 (in Fig. 5 in der Mitte gelegen) gehört zu der zweiten Gruppe von Sektoren und speichert zwei "0" für die ersten zwei elementaren Sektoren 4.1, 4.2 und eine "1" für den dritten elementaren Sektor 4.3 ab. Ein drittes Register (in Fig. 5 rechts gelegen) speichert überall eine "0" ab, damit keine Zugehörigkeit zu irgendeinem der elementaren Sektoren gegeben ist. Wenn das erste Register 44 (in Fig. 5 links gelegen) durch den Aktivierungs-Selektor 26 mittels des Signals SN1 adressiert wird, werden folglich logische Signale entsprechend "110" entlang den Leitungen 48 zu den Schaltern 25 bezüglich der Sektoren 4.1, 4.2 gesendet und beispielsweise die Source-Leitungen 15 auf eine hohe Spannung gebracht, wohingegen der Schalter 25, der zu dem dritten elementaren Sektor 4.3 gehört, unbeeinflußt bleibt.
Der Korrelationsspeicher 45 sorgt für eine dauerhafte Abspeicherung des Inhalts der Register 44, der verloren geht, wenn die Speichervorrichtung 40 abgeschaltet wird. Beim Anschalten sorgt die Speichervorrichtung 40 für die Übertragung des Inhalts des Korrelationsspeichers 45 zu den Registern 44 in gleicher Weise wie für normale Ladeoperationen bei bekannten Speichervorrichtungen.
Fig. 6 zeigt eine weitere Ausführungsform der Speichervorrichtung gemäß der Erfindung, wobei die Korrelation zwischen den benutzerspezifizierten zusammengesetzten Sektoren und den elementaren Sektoren, in die die Vorrichtung tatsächlich unterteilt ist, wiederum in den Registern abgespeichert wird und der Inhalt der Register dauerhaft durch ein in dem Speicherfeld ausgebildetes Speicherbauelement abgespeichert wird.
In Fig. 6 besitzt die Speichervorrichtung 55 ein Speicherfeld 50, das seinerseits eine Vielzahl von elementaren Sektoren 4 enthält, und einen Gruppen-Speichersektor 53, der sich zwischen zwei elementaren Sektoren 4 befindet und an jeweilige zugewiesene Bit-Leitungen 52 angeschlossen ist, wie genauer später unter Bezugnahme auf Fig. 7 beschrieben wird. Der Gruppen-Speichersektor 53 ist ebenfalls an eine jeweilige gemeinsame Source-Leitung 53 angeschlossen, die ihrerseits mit einem zugehörigem Schalter 54 verbunden ist, der identisch mit den Schaltern 25 ist, welche zu den elementaren Sektoren gehören. In Fig. 6 werden die Korrelationsregister 44 (die als einzelner Block dargestellt sind) an den Ausgang des Leseverstärkers 24 angeschlossen, sind jedoch sonst mit den in Fig. 4 dargestellten Registern 44 identisch. Der Schalter 54 wird durch eine Gruppen-Einstelleinheit 59 gesteuert, die hier so dargestellt ist, daß sie einen Teil einer Steuereinheit 20 der Vorrichtung 55 bildet. Die Einheit 59 erzeugt ein Steuersignal für den Schalter 54, wenn der Gruppen-Speicher-Sektor 51 zu löschen ist und steuert ferner den Spalten-Dekoder, der hier mit 60 angegeben ist, den Ausgangsbus 27 und die Register 44 für das ursprüngliche Laden der Register und das Löschen und Beschreiben des Gruppen-Speichersektors 51.
Wie in Fig. 7 noch deutlicher dargestellt, weist der Gruppen- Speicher-Sektor 51 eine Vielzahl von Zellen 61 auf, die identisch mit den Zellen 3 und die an die gleichen Wortleitungen 13 sowie an die zugewiesenen Bit-Leitungen 52 angeschlossen sind. Jede zugewiesene bzw. gewidmete Bit-Leitung 52 gehört zu einer Ausgangsleitung 23 der Speichervorrichtung 55, damit die bereits für den Normalbetrieb der Speichervorrichtung 55 vorgesehenen Leseverstärker brauchbar sind. Zu diesem Zwecke erfordert der Gruppen-Speichersektor 51 einen speziellen Spal ten-Dekoder, wie schematisch in Fig. 7 dargestellt, wobei der Spalten-Dekoder 60 in einen ersten Abschnitt zur Dekodierung elementarer Sektoren 4 (in herkömmlicher Weise wie in den Fig. 1, 4 und daher mit 21 bezeichnet) und einen zweiten Abschnitt 63 zur Dekodierung des Gruppen-Speichersektors 51 aufgeteilt ist. Der Abschnitt 63 besitzt Selektions-Transistoren 64 entlang den Gruppen-Bitleitungen entlang den Gruppen- Bitleitungen 52 - einen für jede Leitung 52, die durch Signale YCLS gesteuert werden, welche durch die Gruppeneinstelleinheit 59 (Fig. 6) erzeugt werden, damit jede Leitung 52 an eine jeweilige zugehörige Ausgangsleitung (Pfeil 23) angeschlossen wird. Die Zellen 61 des Gruppen-Speichersektors, welche an die gleichen Wortleitungen 13 angeschlossen sind, verwenden den gleichen Spalten-Dekoder 19, wie die Zellen 3.
Wenn die Speichervorrichtung 55 angeschaltet wird, wie es für die anfänglichen Ladeprozeduren bereits vorgesehen ist, werden somit die Zellen 61 des Gruppen-Speicher-Sektors 51 durch den Spalten-Dekoder (Abschnitt 63 des Spalten-Dekoders 60) ausgelesen und der Inhalt der Zellen 61 wird in den Registern 44 abgespeichert. Bei allen folgenden Operationsschritten der Vorrichtung arbeiten die Register 44 dann bezüglich der Steuerung der elementaren Sektoren 4 in der oben unter Bezugnahme auf die Fig. 4 beschriebenen Weise.
Das Kopieren der elementaren Sektoren 4 kann geändert werden, indem man die Korrelationstabelle in dem Gruppenspeichersektor 53 modifiziert. Anstatt die Gesamtvorrichtung 55 neu zu entwerfen geschieht dies durch einfaches erneutes Programmieren des Sektors 51, indem dieser wie jeder andere elementare Sektor unter Verwendung des zugehörigen Schalters 54 gelöscht wird und eine unterschiedliche Korrelation abgespeichert wird.
Die Speichervorrichtung 55 kann daher vor der ursprünglichen Ingebrauchnahme gemäß spezifischen Anforderungen der in Frage stehenden Anwendung oder auch später auftretende unterschiedliche Anforderungen angepaßt werden.
Veränderungen können bei der Speichervorrichtung und dem Verfahren wie es hierin beschrieben und dargestellt worden ist vorgenommen werden ohne jedoch von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Insbesondere kann die Korrelationseinheit 31 unterschiedlich ausgebildet sein, beispielsweise direkt durch ein nicht-flüchtiges Speicherbauelement oder durch eine spezielle Logik oder einen Kombinationsschaltkreis. Die Korrelationseinheit kann ferner direkt die Steuersignale für die Source-Schalter 25, wie beschrieben, erzeugen oder kodierte Adreßsignale für die elementaren Sektoren, wobei in letzterem Falle die Korrelationseinheit ein spezielles Dekodierelement erfordert, das stromaufwärts anstatt stromabwärts von dem Aktivierungsselektor 26 sich befinden kann.

Claims

1. Nicht-flüchtige Speichervorrichtung (40; 55) mit einem Speicherfeld (2; 50), das aus einer Vielzahl von Speicherzellen (3) besteht, die in elementare Sektoren (4) gruppiert sind, wobei die elementaren Sektoren (4) in zusammengesetzte Sektoren (34) mit mindestens einem elementaren Sektor gruppiert sind, und ferner mit einer Korrelationseinrichtung (31, 41; 44, 51) zum Speichern der Korrelation zwischen jedem zusammengesetzten Sektor (34) und der in dem zusammengesetzten Sektor enthaltenen elementaren Sektoren, dadurch gekennzeichnet, daß die Korrelationseinrichtung die Korrelation zwischen jedem zusammengesetzten Sektor und den elementaren Sektoren in dem zusammengesetzten Sektor permanent abspeichert.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherzellen (3) in dem selben Sektor (4) einen Anschluß (14) aufweisen, der an eine gemeinsame Leitung (15) angeschlossen ist.

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß jede Speicherzelle (3) einen Source-Anschluß (14), einen Drain-Anschluß (10) und einen Steuer-Anschluß (12) besitzt, wobei der Source-Anschluß (14) an die gemeinsame Leitung (15) angeschlossen ist.

4. Vorrichtung nach einem der vorangehenden Ansprüche 1-3, dadurch gekennzeichnet, daß die Korrelationseinrichtungen (31; 41; 44, 51) eine Vielzahl von Eingängen (47) aufweisen, die mit einem Gruppen-Selektionssignal (SN1-SN3) versorgt werden, wobei jedes Signal einen zugehörigen zusammengesetzten Sektor (34) spezifiziert, wobei die Korrelationseinrichtungen Sektor-Adressensignale (EN1 - EN3) zur Adressierung der elementa ren Sektoren (4) in den zusammengesetzten Sektor (34) entsprechend dem empfangenen Gruppen-Selektionssignal erzeugen.

5. Vorrichtung nach einem der vorangehenden Ansprüche 1-4, dadurch gekennzeichnet, daß die Korrelationseinrichtungen einen flüchtigen Speicher (44) und einen dauerhaften Speicher (45; 51) aufweisen.

6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der flüchtige Speicher eine Vielzahl von Registern (44) aufweist, die jeweils aus einer Vielzahl von Speichereinheiten (46) bestehen, wobei jedes Register zu einem jeweiligen zusammengesetzten Sektor (34) gehört, und wobei die Speichereinheit (46) zu einem jeweiligen elementaren Sektor (4) gehört und die Korrelation zwischen dem zusammengesetzten Sektor, der zu dem jeweiligen Register gehört, und dem jeweiligen elementaren Sektor abspeichert.

7. Vorrichtung nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, daß der dauerhafte Speicher (45; 51) einen Flash-EEPROM-Speicher aufweist.

8. Vorrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der dauerhafte Speicher einen EEPROM-Speicher aufweist.

9. Vorrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der dauerhafte Speicher einen Nur-Lese-Speicher aufweist.

10. Vorrichtung nach einem der vorangehenden Ansprüche 5-8, dadurch gekennzeichnet, daß der dauerhafte Speicher (51) in dem Speicherfeld (50) ausgebildet ist.

11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß der dauerhafte Speicher (51) eine Vielzahl von Korrelationsspeicherzellen (61) mit jeweiligen Drain-Anschlüssen aufweist, welche an Korrelations-Bit-Leitungen (52) angeschlossen sind.

12. Vorrichtung nach Anspruch 11, bei der die Speicherzellen (3) an jeweilige Bit-Leitungen (11) angeschlossen sind, wobei die Vorrichtung (55) eine Spaltendekodiereinheit (21) aufweist, die einen Eingang, welcher an die Bit-Leitungen (11) angeschlossen ist, und Ausgänge besitzt, die an Ausgangsleitungen (23) angeschlossen sind, dadurch gekennzeichnet, daß eine Spaltendekodiereinheit (63) vorgesehen ist, die einen Eingang, der an die Korrelations-Bit-Leitungen (52) angeschlossen ist, und Ausgänge besitzt, die an die Ausgangsleitungen (23) angeschlossen sind.

13. Vorrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die Korrelationsspeicherzellen (61) jeweils Source-Anschlüsse aufweisen, die an eine gemeinsame Korrelation-Source-Leitung (53) angeschlossen sind, die mit einem jeweiligen Vorspannungsschalter (54) verbunden ist.

14. Verfahren zur Adressierung einer nicht flüchtigen Speichervorrichtung in einem der vorangehenden Ansprüche 1-13,

dadurch gekennzeichnet,

daß es die folgenden Schritte aufweist:

Aufteilen der Speichervorrichtung in die Vielzahl von elementaren Sektoren;

Gruppieren der elementaren Sektoren in die Vielzahl von zusammengesetzten Sektoren; und

permanentes Abspeichern der Korrelation zwischen dem zusammengesetzten Sektor und den elementaren Sektoren.

15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß es die folgenden Schritte aufweist:

Erzeugen eines zusammengesetzten Sektor-Adressensignals zur Adressierung von einem der zusammengesetzten Sektoren;

Erfassen der abgespeicherten Korrelation; und

Erzeugen eines elementaren Adressensignals für jeden elementaren Sektor, der zu dem adressierten zusammengesetzten Sektor gehört.