-
Hintergrund der Erfindung
-
1. Gebiet der Erfindung
-
Die vorliegende Erfindung bezieht
sich auf einen Signalumschalter, wie auf einen SPDT-(Einzelpol-Doppeldurchgangs-)-Schalter, der imstande
ist, selektiv Eingangs- und Ausgangssignale zwischen einer Vorrichtung
bzw. einem Gerät
und einer Antenne umzuschalten.
-
2. Beschreibung der verwandten
Technik
-
In der TDMA-Kommunikationsvorrichtung wird
ein SPDT-Schalter zur selektiven Abgabe eines Hochfrequenzsignals
an eine Antenne oder zum Empfang eines derartigen Signals von der
betreffenden Antenne verwendet. 1 zeigt
ein konzeptionelles Schaltungsdiagramm eines beispielhaften SPDT-Schalters.
Wie gezeigt, umfasst der SPDT-Schalter vier Einheiten von Feldeffekttransistoren
(FETs), und er weist einen Signal-Eingangsanschluss IN und einen
Signal-Ausgangsanschluss OUT sowie einen Signal-Eingangs-Ausgangs-Anschluss
IO auf.
-
Ein Ende der ersten FET-Einheit 5 ist
mit dem Signal-Eingangsanschlus IN 2 verbunden, während das
andere Ende der betreffenden FET-Einheit mit dem Signal-Eingangs-Ausgangs-Anschluss
IO 1 verbunden ist. Ein Ende der zweiten FET-Einheit 6 ist mit
dem Signal-Eingangsanschluss IN 2 verbunden, während deren
anderes Ende geerdet ist bzw. an Masse liegt. Ein Ende der dritten
FET-Einheit 9 ist mit dem Signal-Ausgangs-Anschluss OUT 3 verbunden, während deren
anderes Ende mit dem Signal-Eingangs-Ausgangs-Anschluss IO 1 verbunden
ist. Ein Ende der vierten FET-Einheit 8 ist mit dem Signal-Ausgangsanschluss
OUT 3 verbunden, während deren
anderes Ende geerdet ist bzw. an Masse liegt. Diese FET-Einheiten
bestehen aus gegenseitig äquivalenten
Feldeffekttransistoren. In dieser Anmeldung bedeutet jede FET-Einheit
einen Aufbau bzw. eine Konfiguration, bestehend aus einer oder mehreren Stufen
von Feldeffekttransistoren. Der Signal-Eingangsanschluss IN 2 ist
mit einem Sender der Kommunikationsvorrichtung verbunden, und der
Signal-Ausgangsanschluss OUT 3 ist mit einem Empfänger der
Kommunikationsvorrichtung verbunden; der Signal-Eingangs-Ausgangs-Anschluss
IO 1 ist mit der Antenne verbunden.
-
Wenn sich der SPDT-Schalter im Übertragungs-
bzw. Sendebetrieb zur Abgabe eines Hochfrequenzsignals vom Sender
der Kommunikationsvorrichtung an die Antenne befindet, dann sind
die erste FET-Einheit 5 und die vierte FET-Einheit 8 im SPDT-Schalter
eingeschaltet, während
die zweite FET-Einheit 6 und die dritte FET-Einheit 9 ab-
bzw. ausgeschaltet sind. Daher wird das am Signal-Eingangsanschluss
IN 2 erhaltene Hochfrequenzsignale über die erste FET-Einheit 5 an
den Signal-Eingangs-Ausgangs-Anschluss
IO 1 abgegeben. Wenn unterdessen der SPDT-Schalter sich
in einem Empfangsbetrieb zum Empfang eines Hochfrequenzsignals von
der Antenne an den Empfänger
der Kommunikationsvorrichtung befindet, dann sind die dritte FET-Einheit 9 und
die zweite FET-Einheit 6 in dem SPDT-Schalter eingeschaltet,
während
die vierte FET-Einheit 8 und die erste FET-Einheit 5 ausgeschaltet
sind. Daher wird das am Signal-Eingangs-Ausgangs-Anschluss IO 1 empfangene
Hochfrequenzsignal über
die dritte FET-Einheit 9 am Signal-Ausgangsanschluss OUT 3 abgegeben.
-
Im Falle eines Gleichstrom- bzw.
Gleichspannungssignals ist eine zufriedenstellende Trennung bzw.
Entkopplung erreichbar, falls der SPDT-Schalter lediglich aus der
ersten FET-Einheit 5 und der dritten FET-Einheit 9 besteht.
Dies heißt, dass
dann, wenn der SPDT-Schalter sich im Sendemodus befindet, kein Leckstrom
in der dritten FET-Einheit 9 hervorgerufen wird, die sich
in einem AUS-Zustand befindet. Wenn sich der SPDT-Schalter im Empfangsmodus
befindet, wird ebenfalls kein Leckstrom in der ersten FET-Einheit 5 hervorgerufen, die
sich im AUS-Zustand
befindet. Da jeder Feldeffekttransistor jedoch eine kapazitive Komponente aufweist,
tritt ein Problem auf, falls der SPDT-Schalter so aufgebaut ist,
wie oben erwähnt,
um ein Wechselspannungssignal auszusenden oder zu empfangen. Dies
heißt,
dass sogar dann, wenn sich die erste FET-Einheit 5 oder
die dritte FET-Einheit 9 im AUS-Zustand befinden, ein Wechselspannungssignal
von der ersten FET-Einheit 5 oder der dritten FET-Einheit 9 leckt,
was infolgedessen einen Fehler hinsichtlich der Erzielung einer
vollständigen
Trennung bzw. Isolation hervorruft. Demgemäß wird es beim Senden oder
Empfangen eines Wechselspannungssignals notwendig, jegliches Leck
des Wechselspannungssignals nach Erde bzw. Masse zu leiten, und
zwar durch die Kombination der zweiten FET-Einheit 6 und
der vierten FET-Einheit 8, wie dies oben beschrieben worden
ist, um den SPDT-Schalter zu bilden.
-
Generell variiert bzw. schwankt die Gate-Vorspannung
des Feldeffekttransistors in Abhängigkeit
von der Spannungsamplitude eines Eingangs-Wechselspannungssignals.
Wenn ein Wechselspannungssignal (mit einer maximalen Spannungsamplitude
VRF) in den Kanal zwischen den Source- und
Drainbereichen des Feldeffekttransistors unter der Bedingung fließt, dass
die Gate-Gleichspannung
VgDC an das Gate des Transistors angelegt ist,
dann ist eine Gate-Vorspannung Vg, die aus der Gate-Gleichspannung
VgDC und der maximalen Spannungsamplitude
VRF gebildet ist, welche der betreffenden
Spannung überlagert
ist, zwischen dem Gate und dem Kanal des Transistors angelegt. Infolgedessen
variiert die an das Gate angelegte Gate-Vorspannung Vg maximal um ±ΔVg in Bezug auf
die Gatespannung VgDC bei derselben Frequenz wie
jene des Wechselspannungssignals. Bei den obigen Verhältnissen
bezeichnet ΔVg
die Gatespannungsschwankung, die durch die maximale Spannungsamplitude
VRF des Wechselspannungssignals bestimmt ist und die gleich angenähert k x
VRF ist (wobei k eine Konstante ist, die kleiner ist als 1). Die Konstante
k kann aus der Zeitkonstante einwertig berechnet werden, die durch
die Kapazität
zwischen dem Gate und dem Kanal des Feldeffekttransistors und der
Frequenz des Wechselspannungssignals bestimmt ist.
-
Zur Zeit einer Signalübertragung
bzw. -aussendung, wenn sich die erste FET-Einheit 5 und
die vierte FET-Einheit 8 in einem EIN-Zustand befinden, während sich
die zweite FET-Einheit 6 und die dritte FET-Einheit 9 in
einem AUS-Zustand befinden, fließt normalerweise ein Hochfrequenzsignal
hoher Leistung in den SPDT-Schalter. In diesem Falle wird die Gate-Vorspannung
des Feldeffekttransistors in der ersten FET-Einheit 5 aufgrund
des Einflusses des Hochfrequenzsignals, welches in der ersten FET-Einheit 5 fließt, Vg (=
VON – ΔVg). Mit
VON ist die Gate-Gleichspannung
bezeichnet, die an das Gate des Feldeffekttransistors im EIN-Zustand
angelegt ist. Infolgedessen ist der Source-Drain-Sättigungsstrom
Idss des Feldeffekttransistors herabgesetzt. Falls der Strom des
in der ersten FET-Einheit 5 fließenden Hochfrequenzsignals
den Source-Drain-Sättigungsstrom
Idss übersteigt,
wird die erste FET-Einheit 5 unfähig dafür gemacht, ein vollständiges Fließen des
Signals in dieser Einheit zuzulassen, wodurch eine Verzerrung in
dem von dem SPDT-Schalter an die Antenne abgegebenen Hochfrequenzsignale
hervorgerufen wird, oder es wird in dem SPDT-Schalter eine Einfügungsdämpfung hervorgerufen.
Dieses Phänomen
ist in 2 grafisch veranschaulicht.
In diesem Diagramm bezeichnet VBI eine eingebaute Spannung, und
VBR bezeichnet eine Durchbruchsspannung.
-
Zur Zeit einer Signalübertragung
bzw. Sendung überschreitet
dann, wenn eine hohe Spannung mit einer maximalen Spannungsamplitude
VRF an die Source-Drainbereiche der zweiten FET-Einheit 6 und der dritten FET-Einheit 9 im
AUS-Zustand angelegt ist, die Gate-Vorspannung Vg (= VOFF + ΔVg) des Feldeffekttransistors
in der zweiten FET-Einheit 6 und in der dritten FET-Einheit 9 die
Pinch-Off-Spannung VPS, so dass die zweite
FET-Einheit 6 oder die dritte FET-Einheit 9 eingeschal tet
werden. Deshalb wird in dem von dem SPDT-Schalter an die Antenne abgegebenen
Hochfrequenzsignal eine Verzerrung hervorgerufen, oder es wird eine
gewisse Verzerrung in der Isolationscharakteristik des SPDT-Schalters hervorgerufen.
Dieses Phänomen
ist ebenfalls in 2 grafisch
veranschaulicht. Mit VOFF ist eine Gate-Gleichspannung bezeichnet,
die an das Gate des Feldeffekttransistors im AUS-Zustand angelegt wird
bzw. ist.
-
Falls ein Hochfrequenzsignal hoher
Leistung in dem SPDT-Schalter zur Zeit eines Signalempfangs fließt, wenn
sich die dritte FET-Einheit 9 und die zweite FET-Einheit 6 im
EIN-Zustand befinden, während sich
die vierte FET-Einheit 8 und die erste FET-Einheit 5 alle
im AUS-Zustand befinden, dann tritt ein Phänomen ähnlich jenem der ersten FET-Einheit 5 während der
Signalsendung in Bezug auf den Feldeffekttransistor der dritten
FET-Einheit 9 auf. Folglich wird die dritte FET-Einheit 9 unfähig gemacht,
einen vollständigen
Fluss des Signals zu ermöglichen,
wodurch eine Verzerrung in dem von dem SPDT-Schalter an die Kommunikationsvorrichtung
abgegebenen Hochfrequenzsignal hervorgerufen wird oder es wird in
dem SPDT-Schalter eine Einfügungsdämpfung hervorgerufen.
-
Zur Zeit eines Signalempfangs tritt
in dem Fall, dass eine hohe Spannung mit einer maximalen Amplitude
VRF an die Source-Drainbereiche
der vierten FET-Einheit 8 und der ersten FET-Einheit 5 im AUS-Zustand
angelegt wird, ein Phänomen
auf, das ähnlich
jenem der zweiten FET-Einheit 6 oder der dritten FET-Einheit 9 während der
Signalaussendung ist. Infolgedessen wird eine Verzerrung in dem
von dem SPDT-Schalter an die Kommunikationsvorrichtung abgegebenen
Hochfrequenzsignal erzeugt, oder es wird eine gewisse Verschlechterung
in der Isolationscharakteristik des SPDT-Schalters hervorgerufen.
-
In dem bisher bekannten konventionellen SPDT-Schalter
bestehen die ersten, zweiten, dritten und vierten FET-Einheiten
aus gegenseitig bzw. untereinander äquivalenten Feldeffekttransisto ren,
wie dies in 1 veranschaulicht
ist. Der Sendeabschnitt (erste FET-Einheit 5 und zweite
FET-Einheit 6) des SPDT-Schalters und der Empfangsabschnitt
(dritte FET-Einheit 9 und vierte FET-Einheit 8)
des betreffenden Schalters sind beide vom selben Aufbau. Es ist überhaupt
keine ädequate
Gegenmaßnahme
getroffen, um den oben beschriebenen Defekt zu verhindern, der zur
Zeit des Sendens eines Hochfrequenzsignals hoher Leistung hervorgerufen
wird, so dass einige Nachteile in dem SPDT-Schalter aufzutreten
neigen, die eine Verzerrung des Hochfrequenzsignals, die Erzeugung
einer Einfügungsdämpfung (Leistungsdämpfung)
und eine Verschlechterung der Isolationscharakteristik einschließen.
-
Ein verbesserter SPDT-Schalter ist
in einer ersten Druckschrift von M.J.Schindler, et al., "A High Power 2–18 GHz
T/R Switch" (Ein
Hochleitungs-2–18-GHz-Sende-/Empfangsschalter),
IEEE MTT-S Digest, 1990, Seiten 453 bis 456 angegeben. In dieser
zitierten Druckschrift sind einige Verbesserungen beschrieben, einschließlich jener,
dass die Gatebreite des jeweiligen Feldeffekttransistors dadurch
optimiert ist, dass die Pegeldifferenz zwischen einer Sendeleistung
und einer Empfangsleistung berücksichtigt
wird (das heißt,
dass die Gatebreite des jeweiligen Transistors zur Weiterleitung
eines Hochfrequenzsignals hoher Leistung derart verbreitert ist, dass
eine Verzerrung des Hochfrequenzsignals oder eine Steigerung der
Einfügungsdämpfung verhindert sind),
und dass außerdem
Dual-Gate-Feldeffekttransistoren zur Verbesserung der Stehspannungscharakteristik
der Isolationscharakteristik im AUS-Zustand verwendet werden.
-
Die bei der oben zitierten Druckschrift
erzielten Verbesserungen enthalten indessen keine Mittel in Bezug
auf einen Fall, bei dem eine hohe Leistung dem SPDT-Schalter zur
Zeit einer Sendung eingangsseitig zugeführt wird. Genauer gesagt, es
existiert ein Problem, dass die Isolationscharakteristik sich in
der zweiten FET-Einheit 6 zu verschlechtern neigt. Ferner
beträgt
die Stehspannung eines Dual-Gate-FET höchstens das Zweifache jener
eines Einzel-Gate-FET, und es ist für das Dual-Gate-FET unmöglich, mit
einem Hochfrequenzsignal irgendeiner höheren Leistung fertig zu werden.
Neben den obigen Verhältnissen
beträgt
eine in der Isolationscharakteristik erzielte Verbesserung höchstens
das Zweifache oder so. Darüber
hinaus ist es erforderlich, eine Abart von Feldeffekttransistoren
mit unterschiedlichen Gatebreiten anzufertigen.
-
Wie oben erwähnt, sind der konventionelle SPDT-Schalter
oder der in der zitierten Literaturstelle angegebene Schalter nicht
imstande, in zufriedenstellender Weise mit einem Hochfrequenzsignal
hoher Leistung fertig zu werden, und sie sind nicht geeignet dazu,
gewünschte
Charakteristiken in Bezug auf die Isolation und die Einfügungsdämpfung zu
realisieren. Ein weiteres Problem ist noch im Hinblick auf die Kompliziertheit
und Schwierigkeit sowohl hinsichtlich des Designs als auch der Herstellung
aufgrund einer Steigerung der Arten von erforderlichen Feldeffekttransistoren
vorhanden.
-
Ein Artikel unter dem Titel "High Performance,
low cost GaAs MMICs for personal phone applications at 1.9 GHz" (GaAs-MMICs hoher
Leistung und geringer Kosten für
persönliche
Telefonanwendungen bei 1,9 GHz) von Kermarrec C. et al., veröffentlicht
in "Gallium arsenide
and related compounds 1992" bezieht
sich auf eine HF-Einheit mit einem Sende-/Empfangsschalter, einem
rauscharmen Verstärker,
einem aktiven Abwärtskonverter
hoher Ausgangsimpedanz, einem symmetrischen Aufwärtskonverter, einer digitalen
Dämpfungseinrichtung
und einem Leistungsverstärker
hohen Wirkungsgrades. Der Sende-/Empfangsschalter umfasst drei Dreifach-Gate-FETs,
die kombiniert sind, um die geforderte Schaltleistung bereitzustellen.
-
In der
US
4.420.743 ist ein Spannungskomparator unter Verwendung
von FETs ungleicher Gatebreite angegeben. Demgemäß enthält der Schwellwertkomparator
einen Schalt-FET mit einer Gateelektrode und einen Last-FET, wobei
die betreffenden FETs über
eine Potentialquelle in Reihe geschaltet sind; der Last- FET ist dabei so
konfiguriert, dass er einen Sättigungsstrom
bereitstellt, der bei einem ersten Eingangspegel für die Gateelektrode
geringer ist als jener des Schalt-FET, und dass er einen Sättigungsstrom
bereitstellt, der bei einem zweiten Eingangspegel für die Gateelektrode
größer ist
als jener des Schalt-FET. Die Ausgangsspannung des Schalt-FET ändert den
Wert abrupt, wenn der Eingangspegel an dessen Gateelektrode den
zweiten Eingangspegel erreicht, bei dem der Sättigungsstrom in dem Schalt-FET
niedriger ist als der Sättigungsstrom
in dem Last-FET.
-
Ziel bzw. Aufgabe und
Zusammenfassung der Erfindung
-
Es ist eine Aufgabe der vorliegenden
Erfindung, einen Signalumschalter bereitzustellen, der imstande
ist, mit einem Hochfrequenzsignal hoher Leistung fertig zu werden,
und eine zufriedenstellende Leistung mit bzw. bei einer gewünschten
Einfügungsdämpfung (Leistungsverlust)
und eine überlegene Isolationscharakteristik
ohne irgendeine Zunahme der Arten von erforderlichen Feldeffekttransistoren
zu realisieren.
-
Zum Zwecke der Erreichung des obigen
Zieles bzw. der Lösung
der obigen Aufgabe weist der Signalumschalter gemäß der vorliegenden
Erfindung einen ersten Signal-Eingangsanschluss, einen Signal-Ausgangsanschluss
und einen Signal-Eingangs-Ausgangs-Anschluss auf, und er umfasst
vier Einheiten von Feldeffekttransistoren. Ein Ende der ersten FET-Einheit
ist mit dem Signal-Eingangsanschluss verbunden, während deren
anderes Ende mit dem Signal-Eingangs-Ausgangs-Anschluss verbunden
ist. Ein Ende der zweiten FET-Einheit ist mit dem Signal-Eingangsanschluss
verbunden, während deren
anderes Ende mit Erde bzw. Masse verbunden ist. Ein Ende der dritten
FET-Einheit ist mit dem Signal-Ausgangs-Anschluss verbunden, während deren anderes
Ende mit dem Signal-Eingangs-Ausgangs-Anschluss verbunden ist. Ein
Ende der vierten FET-Einheit ist mit dem Signal-Ausgangsanschluss verbunden,
während
deren anderes Ende mit Erde bzw. Masse verbunden ist. Jeder der
die erste FET-Einheit bildenden Transistoren weist eine solche Gatebreite
auf, dass der Source-Drain-Sättigungsstrom
größer gemacht
ist als die maximale Stromamplitude des dem Signal-Eingangsanschluss
zugeführten
Signals. Die zweite FET-Einheit besteht aus einer oder mehreren
Transistorstufen in gleicher Anzahl, mit dem Ergebnis des Aufrundens
des numerischen Werts, der durch Dividieren der maximalen Spannungsamplitude
des dem Signal-Eingangsanschluss zugeführten Eingangssignals durch
die Stehspannung der die zweite FET-Einheit bildenden Transistoren
resultiert. Die dritten FET-Einheit besteht aus einer oder mehreren
Transistorstufen in gleicher Anzahl zum Ergebnis des Aufrundens
des numerischen Werts, der durch Teilen der maximalen Spannungsamplitude
des von dem Signal-Eingangsanschluss zugeführten Eingangssignals durch
die Stehspannung der die dritte FET-Einheit bildenden Transistoren erhalten
wird.
-
In dem Signalumschalter gemäß der vorliegenden
Erfindung wird es bevorzugt, dass die Anzahl der Transistorstufen
in der ersten FET-Einheit so bestimmt bzw. festgelegt ist, dass
die Einfügungsdämpfung und
der Isolationswert in der ersten FET-Einheit minimiert sind, und
die Gatebreite des jeweiligen Transistors in den zweiten und dritten
FET-Einheiten ist so bestimmt bzw. festgelegt, dass die Einfügungsdämpfung und
der Isolationswert in den zweiten und dritten FET-Einheiten minimiert
sind.
-
Es wird außerdem bevorzugt, dass die
Anzahl der Transistorstufen in der vierten FET-Einheit in Abhängigkeit
von der Leistung eines empfangenen Signals bestimmt ist und dass
die Gatebreite des jeweiligen Transistors in der vierten FET-Einheit
so festgelegt ist, um die Einfügungsdämpfung und
den Isolationswert in der vierten FET-Einheit zu minimieren.
-
In dem Signalumschalter gemäß der vorliegenden
Erfindung weist jeder der die erste FET-Einheit bildenden Transistoren
eine solche Gatebreite auf, dass der Source-Drain-Sättigungsstrom
größer gemacht
ist als die maximale Stromamplitude des von dem Signal-Eingangsanschluss
her zugeführten Eingangssignals,
wodurch die Erzeugung einer Verzerrung im Ausgangssignal oder irgendeine
Zunahme in der Einfügungsdämpfung nur
dann verhindert sind, wenn ein Hochfrequenzsignal hoher Leistung der
ersten FET-Einheit zur Zeit der Aussendung eines Hochfrequenzsignals
hoher Leistung eingangsseitig zugeführt wird.
-
Falls die Gatebreite des jeweiligen
Transistors in der ersten FET-Einheit verbreitert ist, kann eine
Situation auftreten, bei der die Isolationscharakteristik des Transistors
verschlechtert ist, um folglich hinsichtlich der Erzielung des gewünschten
Werts zu versagen. In einem solchen Fall kann die erste FET-Einheit
aus einer Vielzahl von Stufen von Transistoren gebildet sein. Die
Anzahl der Transistorstufen in der ersten FET-Einheit wird bzw.
ist so festgelegt, dass die Einfügungsdämpfung und
der Isolationswert in der ersten FET-Einheit minimiert sind, wodurch
die kapazitive Komponente eines derartigen Transistors auf ein Sub-Vielfaches
der Anzahl von Stufen zur schließlichen Verhinderung einer
Verschlechterung der Isolationscharakteristik reduziert ist.
-
Die zweite FET-Einheit besteht aus
einer oder mehreren Transistorstufen in gleicher Anzahl zum Ergebnis
des Aufrundens des numerischen Werts, der durch Teilen der maximalen
Spannungsamplitude des von dem Signal-Eingangsanschluss des zugeführten Eingangssignals
durch die Stehspannung der die zweite FET-Einheit bildenden Transistoren
erhalten wird. Die dritte FET-Einheit besteht aus einer oder mehreren
Transistorstufen in gleicher Anzahl zum Ergebnis des Aufrundens
des numerischen Werts, der durch Teilen der maximalen Spannungsamplitude
des von dem Signal-Eingangsanschluss her zugeführten Eingangssignals durch
die Stehspannung der die dritte FET-Einheit bildenden Transistoren
erhalten wird. Daher ist die kapazitive Komponente des jeweiligen
Transistors in den zweiten und dritten FET-Einheiten auf ein Sub-Vielfaches der
Anzahl von Stufen verringert, und die in dem Feldeffekttransistor
im AUS-Zustand hervorgerufene Abweichung ist vermindert, um dadurch
eine Ver schlechterung der Isolationscharakteristik sogar in Bezug
auf ein Hochfrequenzsignal hoher Leistung zu verhindern.
-
Falls die Anzahl der Transistorstufen
in den zweiten und dritten FET-Einheiten erhöht wird, kann dort eine nachteilige
Situation auftreten, wobei eine größere Einfügungsdämpfung hervorgerufen wird als ein
gewünschter
Wert. In einem solchen Falle kann die Gatebreite des jeweiligen
Transistors der zweiten und dritten FET-Einheiten so festgelegt
werden bzw. sein, dass die Einfügungsdämpfung und
der Isolationswert in den zweiten und dritten FET-Einheiten minimiert
sind.
-
Die obigen und weitere Merkmale und
Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung
ersichtlich werden, die unter Bezugnahme auf die veranschaulichenden
beigefügten Zeichnungen
erfolgt.
-
Kurze Beschreibung
der Zeichnungen
-
1 zeigt
schematisch einen beispielhaften Aufbau eines konventionellen SPDT-Schalters gemäß der verwandten
Technik.
-
2 veranschaulicht
grafisch die Beziehung zwischen einer Gate-Vorspannung Vg und einem
Source-Drain-Sättigungsstrom
Idss in einem Feldeffekttransistor, der in einem Signalschalter
verwendet wird,
-
3 zeigt
ein konzeptionelles Diagramm einer ersten Ausführungsform, die den Signalumschalter
gemäß der vorliegenden
Erfindung darstellt.
-
4 zeigt
ein Ersatzschaltungsdiagramm des Signalumschalters gemäß der Erfindung
in einem Sendemodus.
-
5 zeigt
ein zweites Ausführungsbeispiel, welches
den Signalumschalter gemäß der Erfindung veranschaulicht.
-
6 veranschaulicht
grafisch das Ergebnis einer Simulation der Einfügungsdämpfung und der Isolationscharakteristik
sowohl beim Signalumschalter gemäß der Erfindung
als auch beim konventionellen SPDT-Schalter gemäß der verwandten Technik.
-
Detaillierte Beschreibung
der bevorzugten Ausführungsformen
-
Nachstehend wird die vorliegende
Erfindung unter Bezugnahme auf die bevorzugten Ausführungsformen
im Einzelnen beschrieben, wie sie in den beigefügten Zeichnungen veranschaulicht
sind.
-
In einem üblichen TDMA-Kommunikationssystem
ist eine gesendete Leistung beträchtlich
höher als
eine empfangene Leistung. Deshalb muss eine adäquate Einstellung in Bezug
auf die Leistung im Sendemodus des Signalumschalters entwickelt werden,
wobei jedoch keine Notwendigkeit dafür gegeben ist, besondere Berücksichtigung
in Bezug auf die Leistung im Empfangsmodus des Schalters zu treffen.
Im Empfangsmodus wird kein Signal vom Signal-Eingangsanschluss des
Umschalters zugeführt. Dementsprechend
ist der Signalumschalter gemäß der vorliegenden
Erfindung für
die Verwendung in einem derartigen Kommunikationssystem geeignet.
-
3 zeigt
ein konzeptionelles Diagramm eines ersten Ausführungsbeispiels, welches den
Signalumschalter gemäß der vorliegenden
Erfindung darstellt, der speziell ein SPDT-Schalter ist. Entsprechend
dem bisher bekannten konventionellen SPDT-Schalter weist der in diesem Diagramm
dargestellte Schalter einen Signal-Eingangsanschluss IN 12,
einen Signal-Ausgangsanschluss OUT 14 und einen Signal-Eingangs-Ausgangsanschluss
IO 11 auf, und er besteht aus vier Einheiten von Feldeffekttransistoren.
-
Ein Ende der ersten FET-Einheit 15 ist
mit dem Signal-Eingangsanschluss IN 12 verbunden, während deren
anderes Ende mit dem Signal-Eingangs-Ausgangs-Anschluss IO 11 verbunden
ist. Ein Ende der zweiten FET-Einheit 16 ist mit dem Signal-Eingangsanschluss 12 verbunden,
während
deren anderes Ende mit Erde bzw. Masse 13 verbunden ist.
Ein Ende der dritten FET-Einheit 18 ist
mit dem Signal-Ausgangsanschluss OUT 14 verbunden, während deren
anderes Ende mit dem Signal-Eingangs-Ausgangs-Anschluss IO 11 verbunden
ist. Ein Ende der vierten FET-Einheit 17 ist
mit dem Signal-Ausgangsanschluss OUT 14 verbunden, während deren
anderes Ende mit Erde bzw. Masse 13 verbunden ist. In diesem
Schalter bedeuten die FET-Einheiten jeweils eine Konfiguration,
bestehend aus einer oder mehreren Stufen von Feldeffekttransistoren.
Der Signal-Eingangsanschluss IN 12 ist mit einem Sender
einer Kommunikationsvorrichtung verbunden, und der Signal-Ausgangsanschluss
OUT 14 ist mit einem Empfänger der Kommunikationsvorrichtung
verbunden; der Signal-Eingangs-Ausgangs-Anschluss
IO 11 ist mit einer Antenne verbunden.
-
Wenn sich der Signalumschalter in
einem Sendemodus zur Abgabe eines Hochfrequenzsignals von dem Sender
der Kommunikationsvorrichtung an die Antenne befindet, sind die
erste FET-Einheit 15 und die vierte FET-Einheit 17 im
Schalter eingeschaltet, während
die zweite FET-Einheit 16 und die dritte FET-Einheit 18 ab-
bzw. ausgeschaltet sind. Demgemäß wird das
Hochfrequenzsignal von dem Signal-Eingangsanschluss IN 12 her
zugeführt
und über
die erste FET-Einheit 15 an den Signal-Eingangs-Ausgangs-Anschluss IO 11 abgegeben.
-
Wenn der Signalumschalter sich im
Empfangsmodus zur Eingabe eines Hochfrequenzsignals von der Antenne
an den Empfänger
der Kommunikationsvorrichtung befindet, sind die dritte FET-Einheit 18 und
die zweite FET-Einheit 16 im Schalter eingeschaltet, während die
vierte FET-Einheit 17 und die erste FET-Einheit 15 aus-
bzw. abgeschaltet sind. Demgemäß wird das
Hochfrequenzsignal von dem Signal-Eingangs-Ausgangs-Anschluss IO 11 zugeführt und über die
dritte FET-Einheit 18 an dem Signal-Ausgangsanschluss OUT 14 abgegeben.
-
Im Sendemodus ist eine adäquate Einstellung
in Bezug auf die Leistung im Signalumschalter erforderlich. 4 zeigt eine Ersatzschaltung
des Signalumschalters im Sendemodus. In diesem Modus befinden sich
die erste FET-Einheit 15 und die vierte FET-Einheit 17 in
einem Zustand niedriger Impedanz, während die zweite FET-Einheit 16 und
die dritte FET-Einheit 18 sich in einem Zustand hoher Impedanz
befinden. Da im wesentlichen keine Leistung an die vierte FET-Einheit 17 gemäß 3 abgegeben wird, ist diese
FET-Einheit 17 in der Darstellung gemäß 4 weggelassen. Wie aus diesem Diagramm ersichtlich
ist, sind eine adäquate
Einstellung in Bezug auf den Strom in der ersten FET-Einheit 15 und eine
adäquate
Einstellung in Bezug auf die Spannung in der zweiten FET-Einheit 16 und
der dritten FET-Einheit 18 erforderlich.
-
Die Ausbildungen bzw. der Aufbau
der ersten FET-Einheit 15, der zweiten FET-Einheit 16 und
der dritten FET-Einheit 18 sind in folgender Weise festgelegt.
-
Zunächst wird die Gatebreite jedes
der die erste FET-Einheit 15 bildenden Feldeffekttransistoren
auf der Grundlage der maximalen Stromamplitude des Hochfrequenzsignals
bestimmt bzw. festgelegt, welches dem Signal-Eingangsanschluss IN 12 des
Signalumschalters im Sendebetrieb zugeführt wird. Genauer gesagt ist
die Gatebreite so festgelegt, dass der Source-Drain-Sättigungsstrom Idss des jeweiligen
Transistors größer gemacht
ist als die maximale Stromamplitude des Signals, welches von dem Signal-Eingangsanschluss
IN 12 im Sendebetrieb zugeführt wird.
-
Die zweite FET-Einheit 16 besteht
aus einer oder mehreren Transistorstufen in gleicher Anzahl zum
Ergebnis des Aufrundens des numerischen Werts, der durch Teilen
der maximalen Spannungsamplitude des Eingangssignals, welches von
dem Signal-Eingangsanschluss IN 12 im Sendebetrieb erhalten
wird, durch die Stehspannung der die zweite FET-Einheit 16 bildenden
Transistoren erhalten wird. Auch die dritte FET-Einheit 18 besteht
aus einer oder mehreren Transistorstufen in gleicher Anzahl zum
Ergebnis des Aufrundens des numerischen Werts, der durch Teilen
der maximalen Spannungsamplitude des Eingangssignals vom Signal-Eingangsanschluss IN 12 im
Sendebetrieb durch die Stehspannung der die dritte FET-Einheit 18 bildenden
Transistoren erhalten wird.
-
Somit kann der Signalumschalter in
Bezug auf Strom und Spannung adaptiv entworfen werden, so dass dann,
wenn ein Hochfrequenzsignal hoher Leistung der ersten FET-Einheit 15 eingangsseitig zugeführt wird
und sich der Signalumschalter im Sendemodus befindet, es möglich ist,
die Erzeugung einer Verzerrung in dem von dem Schalter abgegebenen
Signal oder das Auftreten einer Einfügungsdämpfung im Schalter zu verhindern.
Ferner ist es möglich,
die Veränderung
bzw. Schwankung der Gatevorspannung Vg in jedem der Transistoren
der zweiten FET-Einheit 16 und der dritten FET-Einheit 18 im
AUS-Zustand zu verringern, womit eine Verschlechterung der Isolationscharakteristik
des Umschalters sogar in dem Fall verhindert wird, dass das eingangsseitige
Hochfrequenzsignal eine hohe Leistung aufweist.
-
In einem Falle, in dem die Gatebreite
des jeweiligen Transistors in der ersten FET-Einheit 15 verbreitert
ist, kann eine nachteilige Situation auftreten, gemäß der der
Leckstrom im AUS-Zustand erhöht
ist, was folglich eine Verschlechterung der Isolationscharakteristik
des Transistors hervorruft, und deshalb ist die erwünschte Isolationscharakteristik
im Signalempfangsmodus nicht erzielbar, in welchem der Signalumschalter
in seinem Empfangszustand eingestellt ist. In einem solchen Fall
kann die erste FET-Einheit 15 aus einer Vielzahl von Stufen
von Feldeffekttransistoren gebildet sein. Die Anzahl der Stufen
in der ersten FET-Einheit 15 kann so festgelegt sein, dass
die Einfügungsdämpfung und
der Isolationswert in der ersten FET-Einheit 15 minimiert sind.
Aufgrund eines derartigen Aufbaus kann die kapazitive Komponente
des jeweiligen Feldeffekttransistors auf ein Sub-Vielfaches der
Anzahl von Stufen verringert werden, um dadurch eine Verschlechterung
der Isolationscharakteristik zu verhindern.
-
In einem Fall, in welchem die Anzahl
der Transistorstufen in der zweiten FET-Einheit 16 und
in der dritten FET-Einheit 18 erhöht ist, kann eine nachteilige
Situation auftreten, gemäß der die
Einfügungsdämpfung größer wird
als ein gewünschter
Wert. Generell existiert die Beziehung, dass die Isolationscharakteristik
in Übereinstimmung
mit einer Herabsetzung der Einfügungsdämpfung umso
schlechter wird. Mit Rücksicht
auf diesen Punkt kann die Gatebreite jedes der Transistoren, welche
die zweite FET-Einheit 16 und die dritte FET-Einheit 18 bilden,
in einer Weise optimiert werden, um sowohl die Einführungsdämpfung als
auch den Isolationswert der zweiten FET-Einheit 16 und der dritten
FET-Einheit 18 möglichst
zu minimieren.
-
Ferner wird die Anzahl der Transistorstufen in
der vierten FET-Einheit 17 in Abhängigkeit von der Leistung des
empfangenen Signals so festgelegt, dass eine Verschlechterung der
Isolationscharakteristik der vierten FET-Einheit 17 im
Empfangsmodus verhindert ist. Außerdem ist die Gatebreite jedes
der die vierte FET-Einheit 17 bildenden Transistoren so festgelegt,
dass die Einfügungsdämpfung und
der Isolationswert in der vierten FET-Einheit 17 möglichst minimiert
sind, wodurch die Einfügungsdämpfung in der
vierten FET-Einheit 17 minimiert werden kann.
-
5 zeigt
ein zweites Ausführungsbeispiel des
Signalumschalters, der imstande ist, mit einem Hochfrequenz-Eingangssignal
korrekt fertig zu werden, welches eine hohe Leistung von 1W oder
so aufweist. Im folgenden sind die Details eines Eingangssignals,
welches von einem Signal-Eingangsanschluss im Sendemodus empfangen
wird, und jene der Feldeffekttransistoren angegeben, welche die einzelnen
FET-Einheiten bilden. Die maximale Spannungsamplitude und die maximale
Stromamplitude des Eingangssignals werden bzw. sind zur Zeit der Gestaltung
der Kommunikationsvorrichtung, in der der Schalter zu verwenden
ist, festgesetzt. Die Eingangssignal-Sendeleitung ist über ein
50-Ohm-Anpassungssystem angeschlossen.
Maximale Spannungsamplitude
des Eingangssignals: 10V
Maximale Stromamplitude des Eingangssignals: 0,2A
- erste FET-Einheit 15
Gatebreite:
2 mm
Anzahl der Stufen: 2
- zweite FET-Einheit 16
Gatebreite: 0,5 mm
Stehspannung:
7V
Anzahl der Stufen: 2
- dritte FET-Einheit 18
Gatebreite: 0,5 mm
Stehspannung:
7V
Anzahl der Stufen: 2
- vierte FET-Einheit 17
Gatebreite: 0,5 mm
Stehspannung:
7V
Anzahl der Stufen: 1
-
Aufgrund des Aufbaus, bei dem die
Gatebreite des jeweiligen Feldeffekttransistors in der ersten FET-Einheit 15 auf
2 mm festgelegt ist, beträgt
der Source-Drain-Sättigungsstrom
Idss in jedem Transistor im EIN-Zustand etwa 0,3A, was hinreichend
höher als
die maximale Stromamplitude des Eingangssignals im Sendemodus. Im übrigen ist
die Anzahl der Stufen der die erste FET-Einheit 15 bildenden
Feldeffekttransistoren selektiv mit 2 festgelegt, wobei die Isolationscharakteristik
berücksichtigt
ist. Eine zufriedenstellende Isolationscharakteristik ist indessen dann
nicht erreichbar, wenn die erste FET-Einheit 15 lediglich
aus einer einzigen Transistorstufe aufgebaut ist.
-
Die Stehspannung der die zweite FET-Einheit 16 und
die dritte FET-Einheit 18 bildenden Feldeffekttransistoren
ist auf 7V festgelegt. (Maximale Spannungsamplitude des Eingangssignals)/
(Stehspannung des Feldeffekttransistors) = 10/7. Deshalb ist die
Anzahl der Stufen der Feldeffekttransistoren auf der Grundlage der
obigen Berechnung auf 2 festgelegt. Aufgrund des Aufbaus, bei dem
jeder der die dritte FET-Einheit 18 bildenden Transistoren
eine Gatebreite von 0,5 mm aufweist, beträgt der Source-Drain-Sättigungsstrom
Idss im EIN-Zustand 0,1A oder so, was hinreichend höher ist
als die maximale Stromamplitude des im Empfangsmodus des Schalters
vom Signal-Eingangs-Ausgangs-Anschluss
IO 11 zugeführten
Eingangssignals. Bezüglich
der zweiten FET-Einheit 16 ist keine Einstellung in Bezug
auf den Strom erforderlich, und eine Beachtung braucht lediglich
der Einfügungsdämpfung allein
gegeben zu werden. Aus diesem Grunde ist die Gatebreite jedes Transistors
in der zweiten FET-Einheit 16 auf 0,5 mm festgelegt.
-
Die Stehspannung der Transistoren
in der FET-Einheit 17 beträgt 7V, was hinreichend höher ist als
die maximale Spannungsamplitude (konzipierter Wert = 0,1V) des vom
Signal-Eingangs-Ausgangs-Anschluss IO 11 im Empfangsmodus
zugeführten
Eingangssignals. Deshalb ist die Anzahl der die vierte FET-Einheit 17 bildenden
Transistorstufen auf 1 festgelegt. Im übrigen ist zum Zwecke einer möglichen
Minimierung der Einfügungsdämpfung und
des Isolationswerts die Gatebreite jedes Transistors in der vierten
FET-Einheit 17 auf 0,5 mm festgelegt.
-
1 veranschaulicht
einen beispielhaften Aufbau eines konventionellen SPDT-Schalters
gemäß der verwandten
Technik. Bei diesem Schalter besteht jede der FET-Einheiten aus
einer Stufe von Feldeffekttransistoren und jeder Transistor besitzt eine
Gatebreite von 1mm. In dem konventionellen SPDT-Schalter gemäß 1 wird keine adäquate Einstellung
in Bezug auf den Strom oder die Spannung im Sendemodus des Schalters
vorgenommen.
-
Im Vergleich zu dem konventionellen SPDT-Schalter
nach der verwandten Technik, wie er in 1 gezeigt ist, weist ein zweites Ausführungsbeispiel,
welches den Signalumschalter gemäß der vorliegenden
Erfindung veranschaulicht, wie er in 5 gezeigt
ist, einige Unterschiede auf, welche die Gatebreite des jeweiligen
Transistors in einer ersten FET-Ein heit 25 im Schalter
gemäß der Erfindung
einschließen,
wobei diese Gatebreite das Zweifache der Gatebreite im konventionellen
Schalter beträgt,
so dass der zulässige
Stromfluss im Schalter gemäß der Erfindung
zweimal so groß gemacht
ist. Überdies
besteht jede FET-Einheit der ersten FET-Einheit 25, der zweiten
FET-Einheit 26 und der dritten FET-Einheit 28 aus
zwei Stufen von Feldeffekttransistoren, wodurch die Stehspannung
auf das Zweifache gesteigert ist, um folglich eine weiter verbesserte
Isolationscharakteristik zu gewährleisten.
-
6 veranschaulicht
grafisch die Ergebnisse einer Simulation der Einfügungsdämpfung und
der Isolationscharakteristik sowohl des Signalumschalters gemäß der Erfindung
in 5 als auch des konventionellen
SPDT-Schalters gemäß der verwandten Technik
in 1. Die Linien in
der grafischen Darstellung von 6 bezeichnen
folgende Charakteristiken bzw. Kennlinien. Die Einfügungsdämpfung ist durch
einen S-Parameter (S21) ausgedrückt,
der den Durchlassgrad einer bzw. für eine Hochfrequenzleistung
angibt.
Volle Linie (A): Einfügungsdämpfung zwischen dem Signal-Eingangs-Ausgangs-Anschluss
IO 21 und dem Signal-Eingangsanschluss IN 22 im
Signalumschalter gemäß der Erfindung
in einem Sendebetrieb.
Volle Linie (B): Isolationscharakteristik
zwischen dem Signal-Eingangs-Ausgangsanschluss
IO 21 und dem Signal-Ausgangsanschluss OUT 24 im
Signalumschalter gemäß der Erfindung
in einem Sendebetrieb.
Gestrichelte Linie (C): Einfügungsdämpfung zwischen
dem Signal-Eingangs-Ausgangs-Anschluss IO 21 und dem Signal-Ausgangs-Anschluss OUT 24 im Signalumschalter
gemäß der Erfindung
in einem Empfangsbetrieb.
Gestrichelte Linie (D): Isolationscharakteristik
zwischen dem Signal-Eingangs-Ausgangs-Anschluss IO 21 und
dem Signal-Eingangsanschluss IN 22 im Signalumschalter
gemäß der Erfindung
in einem Empfangsmodus.
Strichpunktlinie (E): Einfügungsdämpfung zwischen dem
Signal-Eingangs-Ausgangs-Anschluss
IO 1 und dem Signal-Eingangsanschluss IN 2 (oder
dem Signal-Ausgangsanschluss OUT 3) im konventionellen SPDT-Schalter
der verwandten Technik in einem Sendemodus (oder Empfangsmodus).
Strichpunktlinie
(F): Isolationscharakteristik zwischen dem Signal-Eingangs-Ausgangs-Anschluss
IO 1 und dem Signal-Ausgangsanschluss OUT 3 (oder
dem Signal-Eingangsanschluss IN 2) im konventionellen SPDT-Schalter
der verwandten Technik in einem Sendemodus (oder Empfangsmodus).
-
Bei dem bekannten Aufbau des konventionellen
SPDT-Schalters sind die ersten und zweiten FET-Einheiten 25, 26 und
die dritten und vierten FET-Einheiten 28, 27 strukturell
die gleichen bzw. dieselben Einheiten, und deshalb besitzen sie
dieselbe Charakteristik in den Sende- und Empfangsmoden. Wie aus 6 ersichtlich ist, sind
die Einfügungsdämpfung und
die Isolationscharakteristik im Signalumschalter gemäß der vorliegenden
Erfindung im Empfangsmodus etwa niedriger. Im Sendemodus sind jedoch
die Einfügungsdämpfung und
die Isolationscharakteristik, die im Schalter gemäß der Erfindung
erzielt werden bzw. sind, jenen bei der verwandten Technik merklich überlegen.
-
Die oben gegebene Beschreibung betrifft
lediglich einen beispielhaften Fall, bei dem der Signalumschalter
der Erfindung zwischen einer Kommunikationsvorrichtung und einer
Antenne angeordnet ist, um die Sende- und Empfangsmoden der Kommunikationsvorrichtung
umzuschalten. Es dürfte
jedoch einzusehen sein, dass die vorliegende Erfindung auf ein derartiges
Ausführungsbeispiel
allein nicht beschränkt
ist. So können
beispielsweise drei Vorrichtungen (beispielsweise eine Vorrichtung 1,
eine Vorrichtung 2 und eine Vorrichtung 3) mittels
des Signalumschalters der Erfindung gegenseitig verbunden sein,
und ein Signal kann zwischen einer derartigen Vorrichtung (z.B.
zwischen den Vorrichtungen 1 und 2 oder zwischen
den Vorrichtungen 1 und 3) mittels des Schalters
der Erfindung umgeschaltet werden. In diesem Falle kann das hier
oben erwähnte
Konzept der Signalübertragungs-
bzw. Signalsendungs- und Signalempfangsmoden ersetzt werden durch
das Konzept eines Signalübertragungsmodus
zwischen den Vorrichtungen. Außerdem
können
der Signal-Eingangsanschluss und der Signal-Ausgangsanschluss durch
einen ersten Signal-Eingangs-Ausgangs-Anschluss bzw, einen zweiten
Signal-Eingangs-Ausgangs-Anschluss ersetzt sein. Darüber hinaus
können
die maximale Stromamplitude und die maximale Spannungsamplitude,
die vom Signal-Eingangsanschluss erhalten werden, durch jene des
Signals ersetzt werden bzw. sein, welches in die die FET-Einheit
bildenden Feldeffekttransistoren fließt.
-
Die verschiedenen numerischen Werte
und die Zahlen von Stufen von Feldeffekttransistoren, die in Verbindung
mit den Ausführungsformen
beschrieben worden sind, sind lediglich beispielhaft und können entsprechend
den geforderten Charakteristiken des Signalumschalters in optimale
Werte und Zahlen modifiziert werden. Die in dem Schalter verwendeten Feldeffekttransistoren
können
irgendwelche Feldeffekttransistoren von MESFETs, JFETs und so weiter sein.
So beträgt
beispielsweise die eingebaute Spannung VBI eines JFET ungefähr 1,2V,
was höher
ist als die eingebaute Spannung VBI (ungefähr 0,4V) eines MESFET. Daher
wird bevorzugt, JFETs zu verwenden, da ein höherer Source-Drain-Sättigungsstrom
Idss erzielbar ist.
-
Somit sind gemäß der vorliegenden Erfindung
die Gatebreite und die Anzahl der Stufen von Feldeffekttransistoren
im Signalumschalter unter Berücksichtigung
der Leistung eines Hochfrequenzsignals in einem Sendemodus selektiv
bestimmt bzw. festgelegt. Demgemäß wird es
möglich,
einen überlegenen
Schalter aufzubauen, bei dem adäquate
Einstellungen in Bezug auf den Strom und die Spannung vernünftig konstruiert
sind. Der Schalter der vorliegenden Erfindung ist imstande, mit
einem Hochfrequenzsignal hoher Leistung fertig zu werden, und er gewährleistet
eine ausgezeichnete Leistung, welche eine minimale Einfügungsdämpfung und
eine verbesserte Isolationscharakteristik einschließt. Neben obigem
besteht keinerlei Notwendigkeit zur Herstellung einer Vielzahl von
Feldeffekttransistoren, um den Schalter herzustellen, womit bemerkenswerte Vorteile
im Gestaltungswirkungsgrad und in der Produktivität realisiert
sind.