DE69418638T2

DE69418638T2 - Halbleiterbauelement vom MIS-Typ

Info

Publication number: DE69418638T2
Application number: DE69418638T
Authority: DE
Inventors: Masahito Otsuki; Katsunori Ueno
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1993-02-16
Filing date: 1994-02-16
Publication date: 1999-09-30
Anticipated expiration: 2014-02-17
Also published as: DE69418638D1; JPH06244430A; EP0616369A1; EP0616369B1; US5397905A

Description

Hintergrund der Erfindung

Die vorliegende Erfindung betrifft eine Leistungshalbleitereinrichtung und insbesondere eine Leistungshalbleitereinrichtung mit einem Feldeffekttransistor mit isoliertem Gate und einem bipolaren Transistor.
In den letzten Jahren sind Leistungshalbleitereinrichtungen, die die Vorteile aufweisen, daß sie leicht angesteuert werden können und fähig sind, einen großen Strom zu verarbeiten, d. h., Leistungshalbleitereinrichtungen, die mit den Merkmalen eines Feldeffekttransistors mit isoliertem Gate und eines bipolaren Transistors ausgerüstet sind, als Leistungshalbleitereinrichtung für Wechselrichter und Ähnliches verwendet worden.
Als eine der obigen Leistungshalbleitereinrichtungen zeigten die Fig. 10(a) und 10(b) eine äquivalente Schaltung einer Halbleitereinrichtung, die in EP-A-0657948 (gehört nicht zum Stand der Technik) geoffenbart ist und von den gleichen Erfindern wie der gegenwärtigen eingereicht worden ist. Diese Halbleitereinrichtung weist wesentliche Abschnitte auf, die in einer Querschnittsansicht in Fig. 9 gezeigt sind, und ist ausgebildet, wie es in den Fig. 8(a) bis 8(d) und in Fig. 9 gezeigt ist. Wie es nämlich in Fig. 8(a) gezeigt ist, wurde ein Halbleitersubstrat, bei dem man eine n&supmin; Schicht 3 auf einer p&spplus; Schicht 2 epitaktisch aufwachsen ließ, hergestellt. Nachfolgend wird, um den Widerstand in einer p Schicht 4b zu verringern, die als eine Basisschicht eines zweiten und dritten, bipolaren Transistors dient (nachfolgend als Q4 und Q5 bezeichnet), die später gebildet werden, eine p&spplus; Diffusionsschicht 51 in einem Bereich, wo die p Schicht 4b geformt werden soll, bis zu einer Tiefe gebildet, die in die Nähe einer Grenzfläche zwischen der p Schicht 4b und der n&supmin; Schicht 3 reicht, indem selektiv Bor von Oberfläche der n&supmin; Schicht 3 injiziert wird und man eine thermische Diffusion stattfinden läßt.
Dann wird, wie es in Fig. 8(b) gezeigt ist, nachdem ein Isolierfilm und eine Gateelektrode (Polysiliciumfilm) übereinander gebildet sind, die Gateelektrode mit einem Muster verse hen, um dadurch eine erste und zweite Elektrode 10 und 11 zu bilden, die als Gateelektroden G1 und G2 des ersten und zweiten Feldeffekttransistors mit isoliertem Gate (nachfolgend als Q1 und Q2 bezeichnet) dienen, auf dem Isolierfilm gebildet. Nachfolgend wird unter Verwendung der ersten und zweiten Elektrode 10 und 11 als Masken der Isolierfilm Ätzen ausgesetzt, wodurch Gateoxidfilme 9a und 9b unterhalb der ersten und zweiten Elektrode 10 bzw. 11 gebildet werden. Zu diesem Zeitpunkt werden die erste und zweite Elektrode 10 und 11 auf eine solche Weise gebildet, daß Halbleiterbereiche unterhalb der ersten und zweiten Elektrode 10 und 11 und Enden, die die Oberfläche der p&spplus; Hochkonzentrationsschicht 41 bzw. eine p&spplus; Diffusionsschicht 42 kreuzen, einander nicht überlappen. Der Grund hierfür ist, daß, wenn die Konzentration an den Oberflächenbereichen einer Kanalschicht, die sich unmittelbar unter den Gateelektroden befindet, die durch die erste und zweite Elektrode 10 und 11 gebildet sind, zu groß ist, die Schwellenwerte des MOS 12 oder MOS 13 ansteigen, was nicht erwünscht ist.
Nachfolgend wird unter Verwendung der ersten und zweiten Elektrode 10 und 11 als Masken Bor selektiver in die Oberfläche der n&supmin; Schicht 3 injiziert und einer Diffusion überlassen, um dadurch die p Schicht 4b zu bilden. Zu diesem Zeitpunkt erstreckt sich die p Schicht 4b in der n&supmin; Schicht 3 unterhalb der Enden der ersten und zweiten Elektroden mit einer vorbestimmten Strecke unterhalb der ersten und zweiten Elektrode 10 und 11 mittels einer Querdiffusion. In dem Bereich der n&supmin; Schicht 3, die sich unterhalb der zweiten Elektrode 11 befindet, kommen, da die Weite der zweiten Elektrode 11 klein ist, die p Schichten 4b, die sich von beiden Enden der zweiten Elektrode 11 erstrecken, miteinander in Verbindung, so daß dieser gesamte Bereich vom p Typ wird.
Als nächstes wird, um den Widerstand bei der p Schicht 4b weiter zu verringern und einen zufriedenstellenden ohmschen Kontakt mit den Elektroden zu erhalten, die p&spplus; Schicht 42 gebildet, wie es in Fig. 8(c) gezeigt ist. Für dieses Vorgehen wird in gleicher Weise wie bei der Bildung der p&spplus; Schicht 41 Bor selektiv in die Oberfläche der n&supmin; Schicht 3 injiziert und einer Diffusion überlassen, wodurch die p&spplus; Diffusionsschicht 42 im wesentlichen in dem gleichen Ebenenbereich wie die p&spplus; Diffusionsschicht 41 so gebildet wird, daß sie mit einer kleineren Tiefe als die Tiefe der p&spplus; Diffusionsschicht 41 versehen ist.
Als nächstes wird, wie es in Fig. 8(d) gezeigt ist, unter Verwendung der ersten und zweiten Elektrode 10 und 11 und von Resistfilm (nicht gezeigt) als Masken, der selektiv in der Nachbarschaft der mittleren Bereiche der Oberflächenbereiche der p&spplus; Diffusionsschicht 41 und der p&spplus; Diffusionsschicht 42 gebildet ist, Arsen oder Phosphor in der Dampfphase diffundiert oder als Ionen injiziert und einer Diffusion oder Rekristallisierung überlassen, wodurch die n&spplus; Schichten 5a, 6 und 5b gebildet werden. Zu diesem Zeitpunkt tritt in einem Bereich der p Schicht 4b, die sich unterhalb eines Endes der ersten Elektrode 10 befindet, die n&spplus; Schicht 5a etwas unterhalb der ersten Elektrode 10 mittels Querdiffusion ein. Als Ergebnis wird ein Bereich der p Schicht 4b, die sich unterhalb der ersten Elektrode 10 befindet und sich von dem Ende der n&spplus; Schicht 5a zu der n&spplus; Schicht 3 erstreckt, eine einen Kanal bildende Schicht. An den Enden der zweiten Elektrode 11 treten die n&spplus; Schichten 6 und 5b etwas unterhalb der zweiten Elektrode 11 von den beiden Enden her ein. Als Ergebnis wird ein Bereich der p Schicht 4b, der sich unterhalb der zweiten Elektrode 11 befindet und zwischen den n&spplus; Schichten 6 und 5b eingefügt ist, eine einen Kanal bildende Schicht.
Nachfolgend werden, wie es in Fig. 9 gezeigt ist, die erste und zweite Elektrode 10 und 11 durch einen Isolierfilm isoliert, wodurch eine dritte und vierte Elektrode 7a und 7b gebildet werden, die jeweils mit der n&spplus; Schicht 5a und 5b verbunden sind, sowie eine fünfte Elektrode 8, um die n&spplus; Schicht 6 und die p Schicht 42 kurzzuschließen. Dann wird eine sechste Elektrode 1 auf der anderen Oberfläche einer p&spplus; Schicht 2 gebildet.
Die Beziehungen zwischen der derart hergestellten Halbleitereinrichtung, die in Fig. 9 gezeigt ist, und den Abschnitten der äquivalenten Schaltung, die in Fig. 10 gezeigt ist, sind, wie folgt: die p&spplus; Schicht 2 wird nämlich eine Emitterschicht eines erste bipolaren Transistors (nachfolgend als Q3 bezeichnet), und die sechste Elektrode 1 wird eine Kollektorelektrode 1 in der gesamten Halbleitereinrichtung. Des weiteren wird die erste n&supmin; Schicht 3 eine erste Source/Drainbereichsschicht (nachfolgend als S/D Bereichsschicht bezeichnet) von Q1, eine Basisschicht von Q3 und eine Kollektorschicht von Q4 und Q5. Die p Schicht 4b wird ein Substratgate ??? von Q1 und Q2, eine Kollektorschicht von Q3 und eine Basisschicht von Q4 und Q5.
Des weiteren wird die n&spplus; Schicht 5a eine zweite S/D Bereichsschicht von Q1 und eine Emitterschicht von Q4; die n&spplus; Schicht 6 wird eine erste S/D Bereichsschicht von Q2, und die n&spplus; Schicht 5b wird eine zweite S/D Bereichsschicht von Q2 und eine Emitterschicht von Q5.
Des weiteren werden die erste Elektrode 10 und die zweite Elektrode 11 eine Gateelektrode von Q1 bzw. Q2, die dritte Elektrode 7a dient als eine zweite Source/Drainelektrode (nachfolgend als S/D Elektrode bezeichnet) von Q1 sowie als eine Emitterelektrode von Q4, und die vierte Elektrode 7b dient als eine zweite S/D Elektrode von Q2 und eine Emitterelektrode von Q5.
Insbesondere ist es bei der oben beschriebenen Halbleitereinrichtung, da die p&spplus; Diffusionsschicht 41 gebildet ist, den Widerstand RB2 bei der Basisschicht von Q4 und Q5 insbesondere zu verringern, möglich, einen oberen Grenzstrom (ein steuerbarer Strom) zu verbessern, wo ein Einklink-Effekt eines parasitären Thyristors auftritt.
Als nächstes wird unter Bezugnahme auf die Fig. 9 und 10(a) und 10(b) die Arbeitsweise der Halbleitereinrichtung beschrieben, die in der oben beschriebenen Weise hergestellt ist.
(1) Wenn der Transistorbetrieb ausgeführt wird, wird, wie es in Fig. 10(a) gezeigt ist, ein positives Potential an die Gateelektrode (G1) 10 von Q1 und an die Gateelektrode (G2) 11 von Q2 in bezug auf eine gemeinsame Klemme E angelegt, die mit der zweiten S/D Bereichsschicht 5a des n-Kanal MOS-Transistors Q1, der zweiten S/D Bereichsschicht 6 des n-Kanal MOS-Transistors Q2, der Emitterelektrode 7a des npn bipolaren Transistors Q4 und der Emitterelektrode 7b des npn bipolaren Transistors Q5 verbunden ist.
Infolgedessen werden Q1 und Q2 eingeschaltet. Wenn Q1 eingeschaltet wird, fließen Elektronen von der ersten S/D Elektrode 7a zu der zweiten S/D Bereichsschicht (der Emitterschicht von Q4) 5a, gehen durch die Kanalschicht von Q1 hindurch und fließen in die erste S/D Bereichsschicht (die Basisschicht von Q3)3. Zur gleichen Zeit nimmt das Potential bei der ersten S/D Bereichsschicht (der Basisschicht von Q3) ab. Als Ergebnis wird der pnp bipolare Transistor Q3, der aus der p Schicht (der Kollektorschicht von Q3) 4b, der n&supmin; Schicht (der Basisschicht von Q3)3 und der p' Schicht (Emitterschicht)2 besteht, eingeschaltet.
Dann geht ein Löcherstrom durch die Emitterschicht 2 von Q3, die Basisschicht 3 von Q3 und die Kollektorschicht von Q3 hindurch und wird zu der Kurzschließungselektrode 8 gezogen. Hier verschiebt sich ein Stromträger von Löchern zu Elektronen, und ein Elektronenstrom fließt in die erste S/D Bereichsschicht 6, geht durch die Kanalschicht des bereits eingeschalteten Q2 und die Emitterschicht 5b hindurch und wird zu der Emitterelektrode 7b gezogen.
(2) Als nächstes wird, wenn die Thyristoroperation ausgeführt wird, wie es in Fig. 10(b) gezeigt ist, ein positives Potential an die Gateelektrode (G1) 10 von Q1 in bezug auf die gemeinsame Klemme E angelegt, die mit der zweiten S/D Bereichsschicht 5a von Q1, der zweiten S/D Bereichsschicht 6 von Q2, der Emitterelektrode 7a von Q4 und der Emitterelektrode 7b von Q5 verbunden ist.
Infolgedessen wird Q1 eingeschaltet. Wenn Q1 eingeschaltet ist, fließen Elektronen der ersten S/D Elektrode 7a zu der zweiten S/D Bereichsschicht 5a, gehen durch die Kanalschicht von Q1 hindurch und fließen in die erste S/D Bereichsschicht (die Basisschicht von Q3) 3. Zur gleichen Zeit nimmt das Potential an der ersten S/D Bereichsschicht (der Basisschicht von Q3) ab. Als Ergebnis wird Q3 eingeschaltet.
Dann gehen die Löcher von der Emitterschicht 2 und der Basisschicht 3 von Q3 hindurch und werden zu der Kollektorschicht (der Basisschicht von Q4 und Q5) 4b gezogen, so daß das Potential an der Basissicht 4b von Q4 und Q5 hoch wird. Hier werden, da Q2 nicht eingeschaltet ist, die Löcher von der Basisschicht 4b von Q4 und Q5 zu den Emitterschichten 7a und 7b von Q4 und Q5 gezogen. Als Ergebnis werden Q4 und Q5 eingeschaltet, und Q3 und Q4 sowie Q3 und Q5 arbeiten jeweils als Paare, und der Thyristorbetrieb beginnt.
(3) Wenn eine Verschiebung von dem oben beschriebenen Thyristorbetrieb zu dem Transistorbetrieb gemacht wird, wird an die Gateelektrode (G2) von Q2 eine hohe Spannung in bezug auf die Klemme E angelegt, wobei die Spannung an die Gateelektrode (G1) von Q1 und in einem Zustand angelegt wird, in dem Q1 in dem Ein-Zustand gehalten wird, wodurch Q2 eingeschaltet wird. Infolgedessen werden Löcher von der Basisschicht 4b von Q4 und Q5 gezogen, Elektronen werden in die Basis 4b eingeführt und das Potential an der Basisschicht 4b von Q4 und Q5 nimmt ab mit dem Ergebnis, daß Q4 und Q5 abgeschaltet werden. Demgemäß bleiben nur Q1 und Q2 ein, und der Betrieb verschieb sich zu dem Transistorbetrieb. Man beachte, daß es in diesem Fall not wendig ist, Löcher von der Basis von Q4 und Q5 über Q2 zu ziehen und die Elektronen in die Basisschicht 4b einzuführen. Die Schaltgeschwindigkeit wird durch diese Geschwindigkeit bestimmt.
In dem oben beschriebenen Betriebszustand (1) wird, da die Emitterelektroden 7a und 7b kurzgeschlossen sind, die Ein-Spannung der Halbleitereinrichtung hauptsächlich als die Summe einer Sperrschichtspannung bei einer pn Sperrschicht zwischen der Emitterschicht 2 und der Basisschicht 3 von Q3, einer Ein-Spannung zwischen der Drain und der Source von Q1 und eines Spannungsabfalls in der Basisschicht 3 ausgedrückt. Übrigens tritt eine Spannung, die gleich der Summe eines Spannungsabfalls aufgrund des zusammengesetzten Widerstands RB2 in der Basisschicht 4b und einer Ein-Spannung zwischen der Drain und der Source von Q2 ist, zwischen der Basis und dem Emitter von jeweils Q4 und Q5 auf, die beide mit Q3 thyristorgekoppelt sind. Hier tritt der zusammengesetzte Widerstand RB2 innerhalb der Basisschicht 4b auf, d. h., in einer Bereichsschicht, die sich von einem Bereich unterhalb der Kanalschicht von Q1 bis zu einem Bereich unterhalb der Emitterschicht 5a und bis zu einer Bereichsschicht erstreckt, die von der Emitterschicht 5a und der ersten S/D Bereichsschicht 6 umgeben ist und in der ein Hauptlöcherstrom fließt.
Wenn nun eine Vorwärtsspannung von z. B. 0,6 V oder mehr zwischen der Basis und dem Emitter von Q4 oder Q5 angelegt wird, wird Q4 oder Q5 eingeschaltet, so daß sich der Betrieb zu dem Thyristorbetrieb in bezug auf Q3 verschiebt und in einem Zustand eingestellt wird, der durch das Gate nicht gesteuert werden kann. Dies wird ein Einklink- Phänomen genannt.
Deshalb sind die p&spplus; Diffusionsschicht 41 und die p&spplus; Diffusionsschicht 42 in der oben beschriebenen Halbleitereinrichtung vorgesehen, um den Widerstand RB2 bei dem Hauptkanal des Löcherstroms zu verringern, so daß die Spannung verringert wird, die zwischen der Basis und dem Emitter von Q4 oder Q5 angelegt wird, um das Auftreten der Einklinken zu verhindern.
Dies ist ein Verfahren, das eingesetzt wird, weil die Ein-Spannung von Q1 und die Ein- Spannung von Q2 in einer Kompromißbeziehung sind und die Konzentration in der Ba sisschicht 4b nicht sehr hoch gemacht werden kann, um eine pn Sperrschicht zwischen der p Basisschicht 4b und der n Basisschicht 3 zu optimieren.
Gemäß dem oben beschriebenen Vergleichsbeispiel geht der Hauptlöcherstrom während des Transistorbetriebs in die Basisschicht 4b von Q4, insbesondere von einem Abschnitt unterhalb des Bereiches, der die Kanalschicht von Q1 bildet, zu der p&spplus; Diffusionsschicht 42 über einen Bereich unterhalb der Emitterschicht 5a von Q4 und der p&spplus; Diffusionsschicht 41, und wird zu der kurzschließenden Elektrode 8 gezogen. Da jedoch die Basisschicht 4b, die p&spplus; Diffusionsschicht 41 und die p&spplus; Diffusionsschicht 42 alle durch das Ioneninjektionsverfahren gebildet werden, sind ihre Konzentrationen in Richtung zu der Oberfläche höher, so daß der äquivalente Widerstand in Richtung zu der Oberfläche verringert wird und der Löcherstrom in einem Bereich nahe der Oberfläche in einer konzentrierten Weise fließt. Dieser Zustand ist in Fig. 6(b) auf der Grundlage einer Computersimulation unter Verwendung eines IGBT (leitfähigkeitsmodulierter Transistor) als ein Beispiel gezeigt. Als Ergebnis der Konzentration des Stroms auf diese Weise wird, wie es in dem in Fig. 7 gezeigten Ausgangskennliniendiagramm gezeigt ist, der Kollektorstrom Ic bei ungefähr 3000 A/cm² eingeklinkt. Aus diesem Grund kann ein großer Hauptstromwert während des Transistorbetriebs nicht erhalten werden, so daß es eine Schwierigkeit dahingehend gibt, daß die oben beschriebene Halbleitereinrichtung nicht bei Anwendungen verwendet werden kann, bei denen ein größerer Strom verlangt wird.
Des weiteren wird Zeit benötigt, die Stromträger aufgrund der Konzentration des Stroms abzuziehen, so daß es ein Problem dahingehend gibt, daß die Schaltgeschwindigkeit von dem Thyristorbetrieb in den Transistorbetrieb verzögert wird.
In EP-A-0219995 ist eine Halbleitereinrichtung beschrieben, die eine erste Schicht einer ersten Leitfähigkeitsart mit einer ersten Schicht einer zweiten Leitfähigkeitsart umfaßt, die oben auf der ersten Schicht der ersten Leitfähigkeitsart angeordnet ist. Eine zweite Schicht einer ersten Leitfähigkeitsart befindet sich in einem Bereich der ersten Schicht der zweiten Leitfähigkeitsart. Eine zweite Schicht der zweiten Leitfähigkeitsart befindet sich in einem Bereich der Oberflächenschicht der zweiten Schicht der ersten Leitfähigkeitsart, die von der Grenzschicht zwischen der zweiten Schicht der ersten Leitfähigkeitsart und der ersten Schicht der zweiten Leitfähigkeitsart eine vorbestimmte Strecke beabstandet ist. Eine dritte Schicht der zweiten Leitfähigkeitsart befindet sich in einem Bereich der Oberflächenschicht in der zweiten Schicht der ersten Leitfähigkeitsart und ist von der zweiten Schicht der zweiten Leitfähigkeitsart beabstandet. Eine vierte Schicht der zweiten Leitfähigkeitsart befindet sich in einem Bereich der Oberflächenschicht der zweiten Schicht der ersten Leitfähigkeitsart mit einem vorbestimmten Abstand von der genannten dritten Schicht der zweiten Leitfähigkeitsart. Oben auf der zweiten Schicht der ersten Leitfähigkeitsart befindet sich eine erste Elektrode über einen Isolierfilm und ist zumindest zwischen der genannten ersten Schicht der zweiten Leitfähigkeitsart und der zweiten Schicht der zweiten Leitfähigkeitsart angeordnet. Eine zweite Elektrode befindet sich auf einem Isolierfilm, der andererseits auf der Oberfläche der zweiten Schicht der ersten Leitfähigkeitsart angeordnet ist, wobei die zweite Elektrode zumindest zwischen der dritten Schicht der zweiten Leitfähigkeitsart und der vierten Schicht der zweiten Leitfähigkeitsart angeordnet ist. Eine dritte Elektrode ist mit der zweiten Schicht der zweiten Leitfähigkeitsart verbunden, und eine vierte Elektrode ist mit der vierten Schicht der zweiten Leitfähigkeitsart verbunden. Die vierte Elektrode ist elektrisch nicht mit der dritten Elektrode verbunden, und die dritte Elektrode verbindet des weiteren elektrisch die dritte Schicht der zweiten Leitfähigkeitsart mit der zweiten Schicht der ersten Leitfähigkeitsart.
DE-A-38 23 270 offenbart eine Halbleitereinrichtung, bei der die genannte erste Schicht einer ersten Leitfähigkeitsart, die genannte erste Schicht einer zweiten Leitfähigkeitsart, die genannte zweite Schicht einer ersten Leitfähigkeitsart, die genannte zweite Schicht einer zweiten Leitfähigkeitsart, die genannte erste und dritte Elektrode und eine vergrabene Schicht der ersten Leitfähigkeitsart in der Nachbarschaft einer Begrenzung zwischen der genannten zweiten Schicht einer ersten Leitfähigkeitsart und der genannten ersten Schicht einer zweiten Leitfähigkeitsart angeordnet sind.

Zusammenfassung der Erfindung

Ausgehend von diesem Stand der Technik ist die Zielsetzung der vorliegenden Erfindung, die oben beschriebenen Probleme zu überwinden, indem eine Leistungshalbleitereinrichtung mit Feldeffekttransistoren mit isoliertem Gate und bipolaren Transistoren bereitgestellt wird, die die Stromkonzentration in einer Bereichsschicht verhindern kann, die als ein Substratgate und eine Basisschicht dient, und einen Spannungsabfall verringern kann, indem der äquivalente Widerstand in dieser Bereichsschicht verringert wird, wodurch ermöglicht wird, ein Einklinken während des Transistorbetriebs zu verhindern und des weiteren die Schaltzeit von dem Thyristorbetrieb in den Transistorbetrieb weiter zu verringern.
Diese Zielsetzung wird mit einer Halbleitereinrichtung erreicht, die die Merkmale des Anspruchs 1 aufweist. Bevorzugte Ausführungsformen sind in den abhängigen Unteransprüchen beschrieben.
Gemäß den oben beschriebenen Mitteln fällt, da die vergrabene Schicht 43 der ersten Leitfähigkeitsart, die eine höhere Störstellenkonzentration als die in der zweiten Schicht 4b der ersten Leitfähigkeitsart aufweist, in zumindest einem niedrigeren Bereich zwischen der zweiten Schicht 5a der zweiten Leitfähigkeitsart und der dritten Schicht 6 der zweiten Leitfähigkeit in der Nachbarschaft einer Grenze zwischen der zweiten Schicht 4b der ersten Leitfähigkeitsart und der ersten Schicht 3 der zweiten Leitfähigkeitsart vorhanden ist, die Leitfähigkeit in der Nachbarschaft der Grenze zwischen der zweiten Schicht 4b der ersten Leitfähigkeitsart und der ersten Schicht 3 der zweiten Leitfähigkeitsart unterhalb der Leitfähigkeitsart in der zweiten Schicht 4b der ersten Leitfähigkeitsart, die sich oberhalb der begrabenen Schicht 43 der ersten Leitfähigkeitsart befindet. Daher breitet sich der Strom, der durch die zweite Schicht 4b der ersten Leitfähigkeitsart fließt, in der gesamten zweiten Schicht 4b der ersten Leitfähigkeitsart verglichen mit einem Vergleichsbeispiel aus, bei dem der größte Teil des Stroms durch einen oberen Bereich proportional zu einer Störstellenkonzentration fließt.
Als Ergebnis ist es möglich, da die Stromkonzentration in der zweiten Schicht 4b der ersten Leitfähigkeitsart verhindert werden kann und ein äquivalenter Widerstand R&sub3; verringert werden kann, einen Spannungsabfall in diesem Bereich zu verhindern.
Demgemäß ist es in einem Fall, wo bspw. die zweite Schicht 4b der ersten Leitfähigkeitsart als Basisschicht des zweiten und dritten, bipolaren Transistors Q4 und Q5 verwendet wird, möglich, ein Einklinken zu verhindern, bei der ein Thyristor, der aus Q4 und Q3 sowie aus Q5 und Q3 besteht, einen anormalen Betrieb ausführt, wenn Q4 und Q5 während des Transistorbetriebs eingeschaltet werden, wenn Q1 eingeschaltet ist. Zu sätzlich kann, da die in den Basisschichten von Q4 und Q5 verbleibenden Stromträger schnell abgezogen werden können, die Schaltzeit von dem Thyristorbetrieb zu dem Transistorbetrieb weiter verkürzt werden, wenn der oben beschriebene Thyristor einen normalen Betrieb ausführt.
Des weiteren ist es, da die Stromkonzentration wirksamer verhindert werden kann und der äquivalente Widerstand RB verringert werden kann, indem eine vergrabene Schicht 4% der ersten Leitfähigkeitsart zu der niedrigeren Seite von Q1 ausgedehnt wird, möglich, einen Spannungsabfall in diesem Bereich wirksamer zu verhindern.
Als Ergebnis ist es während des Transistorbetriebs möglich, ein Einklinken zuverlässiger zu verhindern, und die Schaltzeit von dem Thyristorbetrieb zu dem Transistorbetrieb kann weiter verringert werden.
Des weiteren kann, indem die vergrabene Schicht 43a der ersten Leitfähigkeitsart zu der niedrigeren Seite von Q2 ausgedehnt wird, der Strom während des Transistorbetriebs zerstreut werden, und der äquivalente Widerstand RB kann verringert werden, so daß es möglich ist, einen Spannungsabfall in diesem Bereich zu verhindern.
Infolgedessen ist es möglich, eine Einklinken während des Transistorbetriebs zu verhindern, und die Schaltzeit von dem Thyristorbetrieb zu dem Transistorbetrieb kann weiter verringert werden.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist eine Querschnittsansicht wesentlicher Abschnitte zur Erläuterung einer Halbleitereinrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
Fig. 2(a) bis 2(d) sind Querschnittsansichten von wesentlichen Abschnitten bei entsprechenden Schritten, um ein Verfahren zur Herstellung einer Halblei tereinrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zu erläutern;
Fig. 3 ist eine Querschnittsansicht wesentlicher Abschnitte, um eine Halbleitereinrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zu erläutern;
Fig. 4(a) und 4(b) sind Schaltungsdiagramme, die jeweils eine äquivalente Schaltung der Halbleitereinrichtung gemäß der vorliegenden Erfindung erläutern;
Fig. 5 ist ein Zeitdiagramm, das ein Verfahren des Betriebs der Halbleitereinrichtung gemäß der vorliegenden Erfindung erläutert;
Fig. 6(a) und 6(b) sind Querschnittsansichten zum Vergleich und zur Erläuterung in bezug auf Simulationsergebnisse einer Stromverteilung, die durch die Halbleitereinrichtung gemäß der vorliegenden Erfindung fließt;
Fig. 7 ist ein Schema zum Vergleich und zur Erläuterung in bezug auf das Widerstandsvermögen gegenüber eines Einklinkens der Halbleitereinrichtung gemäß der vorliegenden Erfindung;
Fig. 8(a) bis 8(d) sind Querschnittsansichten, die ein Verfahren zur Herstellung einer Halbleitereinrichtung gemäß einem Vergleichsbeispiel erläutern;
Fig. 9 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß dem Vergleichsbeispiel erläutert; und
Fig. 10(a) und 10(b) sind Schaltungsdiagramme, die eine äquivalente Schaltung der Halbleitereinrichtung gemäß dem Vergleichsbeispiel erläutern.

Ausführliche Beschreibung der Ausführungsform

Unter Bezugnahme auf die beigefügten Zeichnungen werden bevorzugte Ausführungsformen der vorliegenden Erfindung nun beschrieben.

(Erste Ausführungsform)

Fig. 1 ist eine Querschnittsansicht wesentlicher Abschnitte einer Halbleitereinrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung, die eine äquivalente Schaltung aufweist, die in den Fig. 4(a) und 4(b) gezeigt ist.
In Fig. 1 bezeichnet das Bezugszeichen 2 eine p&spplus; Schicht (eine erste Schicht einer ersten Leitfähigkeitsart), die als eine Kollektorschicht eines ersten, bipolaren Transistors dient (nachfolgend als Q3 bezeichnet), wobei eine Kollektorelektrode (sechste Elektrode) 1 auf eine Oberfläche davon gebildet ist. Das Bezugszeichen 3 bezeichnet eine n&supmin; Schicht (eine erste Schicht einer zweiten Leitfähigkeitsart), die auf der p&spplus; Schicht 2 gebildet ist, und diese n&supmin; Schicht 3 dient als eine erste Source/Drain-Bereichsschicht (nachfolgend als die S/D Bereichsschicht bezeichnet) eines ersten Feldeffekttransistors mit isoliertem Gate (nachfolgend als Q1 bezeichnet), als eine Basisschicht von Q3 und eine Kollektorschicht eines zweiten, bipolaren Transistors (nachfolgend als Q4 bezeichnet) und eines dritten, bipolaren Transistors (nachfolgend als Q5 bezeichnet).
Das Bezugszeichen 4b bezeichnet eine p Schicht (eine zweite Schicht der ersten Leitfähigkeitsart), die selektiv innerhalb der n&supmin; Schicht 3 gebildet ist, und diese p Schicht 4b dient als ein Substratgate von Q1 und Q2, als eine Emitterschicht von Q3 und als eine Basisschicht von Q4 und Q5.
Das Bezugszeichen 5a bezeichnet eine n&spplus; Schicht (eine zweite Schicht der zweiten Leitfähigkeitsart), die selektiv in einer Oberflächenschicht in der p Schicht 4b in einer vorbestimmten Entfernung von einer Grenzschicht zwischen der p Schicht 4b und der n&supmin; Schicht 3 gebildet ist, und diese n&spplus; Schicht 5a dient als eine zweite S/D Bereichsschicht von Q1 und als eine Emitterschicht von Q4.
Das Bezugszeichen 6 bezeichnet eine n&spplus; Schicht (eine dritte Schicht der zweiten Leitfähigkeitsart), die in der Oberflächenschicht innerhalb der p Schicht 4b in beabstandeter Beziehung zu der n&spplus; Schicht 5a gebildet ist.
Das Bezugszeichen 5b bezeichnet eine n&spplus; Schicht (eine vierte Schicht der zweiten Leitfähigkeitsart), die selektiv in der Oberflächenschicht innerhalb der p Schicht 4b in einer vorbestimmten Entfernung von n&spplus; Schicht 6 gebildet ist, und diese n&supmin; Schicht 5b dient als die zweite S/D Bereichsschicht von Q2 und als eine Emitterschicht von Q5.
Das Bezugszeichen 10 bezeichnet eine erste Elektrode, die auf der Oberfläche der p Schicht 4b, die zwischen der n&supmin; Schicht 3 und der n&spplus; Schicht 5a angeordnet ist, über einen Isolierfilm 9 gebildet ist, und das Bezugszeichen 11 bezeichnet eine zweite Elektrode, die auf der Oberfläche der p Schicht 4b, die zwischen der n&spplus; Schicht 6 und der n&spplus; Schicht 5b angeordnet ist, über der Isolierschicht 9 gebildet ist und diese erste und zweite Elektrode 10 und 11 dienen als die Gateelektrode von Q1 bzw. Q2.
Das Bezugszeichen 7a bezeichnet eine dritte Elektrode, die mit der n&spplus; Schicht 5a verbunden ist, und diese dritte Elektrode dient als eine zweite Source/Drain Elektrode (nachfolgend als S/D Elektrode bezeichnet) von Q1 und als eine Emitterelektrode von Q4, und das Bezugszeichen 7b bezeichnet eine vierte Elektrode, die mit der dritten Elektrode 7a verbunden ist und mit der n&spplus; Schicht 5b verbunden ist, und diese vierte Elektrode dient als eine zweite S/D Elektrode von Q2 und als die Emitterelektrode von Q4. Das Bezugszeichen 8 bezeichnet eine fünfte Elektrode zum Kurzschließen der n&spplus; Schicht 6 und der p Schicht 4b.
Das Bezugszeichen 43 bezeichnet eine p&spplus; vergrabene Schicht (eine vergrabene Schicht der ersten Leitfähigkeitsart), die in der Nachbarschaft der Grenzschicht zwischen n&supmin; Schicht 3 und der p Schicht 4b gebildet ist, damit RB1 verringert wird, und diese p&spplus; vergrabene Schicht 43 ist in einer solchen Weise gebildet, daß sie sich in einen Bereich zwischen der n&spplus; Schicht 5a und der n&spplus; Schicht 6 und in Bereiche unterhalb der n&spplus; Schicht 5a bzw. der n&spplus; Schicht 6 erstreckt. Das Bezugszeichen 42 bezeichnet p&spplus; Diffusionsschicht (eine Hochkonzentrationsschicht der ersten Leitfähigkeitsart), die durch die Einführung und Wärmediffusion einer hohen Konzentration von Bor in die p Schicht 4b zwischen der n&spplus; Schicht 5a und der n&spplus; Schicht 6 von der Oberfläche der p Schicht 4b gebildet wird, damit die Elektronen mit ohmschen Kontakten versehen werden und RB1 verringert wird. Diese p&spplus; Diffusionsschicht 42 befindet sich im wesentlichen in einem oberen Abschnitt des gleichen Bereiches wie die p&spplus; vergrabene Schicht 43 und wird so gebildet, daß sie mit der p&spplus; vergrabenen Schicht 43 verbunden ist.
Als nächstes wird unter Bezugnahme auf die Fig. 2(a) bis 2(d) ein Verfahren zur Herstellung der Halbleitereinrichtung beschrieben, die in Fig. 1 gezeigt ist.
Zuerst wird, wie es in der Fig. 2(a) gezeigt ist, nachdem ein Halbleitersubstrat hergestellt worden ist, in dem eine n Schicht 31 auf der p&spplus; Schicht 2 mittels z. B. epitaktischen Aufwachsens gebildet worden ist, Bor selektiv in die Oberflächenschicht der n&supmin; Schicht 31 ioneninjiziert und durch Ausführung einer Wärmebehandlung diffundiert, wodurch eine p&spplus; Schicht 431 hoher Konzentration gebildet wird. Als nächstes wird eine n&supmin; Schicht 32 mit im wesentlichen der gleichen Konzentration wie die n&supmin; Schicht 31 durch epitaktisches Aufwachsen gebildet. Zu diesem Zeitpunkt wird Bor in der p&spplus; Schicht 431 hoher Konzentration nach auswärts von der p&spplus; Schicht 431 hoher Konzentration zu der n&supmin; Schicht 32 mittels Erwärmung diffundiert. Als Ergebnis wird eine nach außen diffundierte p&supmin; Schicht 432 mit einer Konzentrationsverteilung, die im wesentlichen symmetrisch zu der p&spplus; Schicht 431 hoher Konzentration in bezug auf eine Grenzschicht zwischen den n&supmin; Schichten 31 und 32 ist, in der n&supmin; Schicht 32 gebildet. Da die p&spplus; Schicht 431 hoher Konzentration durch das Ionenijektionsverfahren gebildet wird, sind die Störstellenkonzentrationen bei der p&spplus; Schicht 431 hoher Konzentration und der nach außen diffundierten p&spplus; Schicht 432 an der Grenzschicht zwischen den n&supmin; Schichten 31 und 32 am höchsten. Die n&supmin; Schicht 3 und die p&spplus; vergrabene Schicht 43 werden gebildet, wie es oben beschrieben wurde.
Als nächstes wird, wie es in Fig. 2(b) gezeigt ist, nachdem ein Siliciumoxidfilm (Isolierfilm), der als ein Gateisolierfilm dient, durch thermische Oxidation auf dem Halbleitersubstrat gebildet worden ist, das in der oben beschriebenen Weise hergestellt wurde, ein Polysiliciumfilm auf den Siliciumoxidfilm gebildet. Nachfolgend wird unter Verwendung eines Resistmusters (nicht gezeigt) als eine Maske der Polysiliciumfilm selektiv durch Ätzen entfernt, wodurch die erste und zweite Elektrode 10 und 11 gebildet werden, die als die Gateelektroden von Q1 und Q2 dienen. Dann wird unter Verwendung der ersten und zweite Elektrode als Masken der Siliciumoxidfilm selektiv geätzt, wodurch der Gateoxidfilm (Isolierfilm) 9 unterhalb der ersten und zweiten Elektrode 10 und 11 gebildet und eine Öffnung für einen Bereich bereitgestellt wird, wo die p Schicht 4b geformt werden soll.
Nachfolgend werden Borionen in die Oberfläche der n&spplus; Schicht 3 injiziert und thermisch diffundiert, wodurch die p Schicht 4b gebildet wird. Zu diesem Zeitpunkt wird in den Bereichen der n&supmin; Schicht 3, die sich unterhalb der Enden der ersten und zweiten Elektroden 10 und 11 befinden, die p Schicht 4b hergestellt, daß sie sich um vorbestimmte Strecken unterhalb der ersten und zweiten Elektrode 10 und 11 mittels einer seitlichen Diffusion ausdehnt. Von diesen Bereichen gelangen der Bereich der p Schicht 4b, der sich unterhalb der zweiten Elektrode 11 befindet, da die Weite der zweiten Elektrode 11 klein ist, und die p Schichten 4b, die sich von beiden Enden der zweiten Elektrode 11 erstrecken, miteinander zur Verbindung, so daß dieser gesamte Bereich vom p Typ wird.
Des weiteren wird, um die Elektroden mit ohmschen Kontakten zu versehen, Bor in hoher Konzentration in die p Schicht 4b zwischen der n&spplus; Schicht 5a und der n&spplus; Schicht 6 ioneninjiziert und einer Wärmediffusion überlassen, wodurch die p&spplus; Diffusionsschicht 42 gebildet wird. Zu diesem Zeitpunkt wird die p&spplus; Diffusionsschicht 42, die die Oberfläche kreuzt, in einer solchen Weise gebildet, daß sie die erste und zweite Elektrode 10 und 11 aus dem vorhergehend angegebenen Grund nicht überlappt.
Dann wird, wie es in Fig. 2(c) gezeigt ist, unter Verwendung eines Resistfilms (nicht gezeigt), der selektiv nahe dem Mittelabschnitt des Oberflächenbereiches der p&spplus; Diffusionsschicht 42 und der p&spplus; vergrabenen Schicht 43 gebildet wird, sowie der ersten und zweiten Elektrode 10 und 11, Arsen oder Phosphor in Dampfphase diffundiert oder ioneninjiziert und einer Diffusion überlassen, wodurch die n&spplus; Schichten 5a, 6 und 5b gebildet werden. Zu diesem Zeitpunkt tritt in den Abschnitt der p Schicht 4b, der sich unterhalb eines Endes der ersten Elektrode 10 befindet, die n&spplus; Schicht 5a unterhalb der ersten Elektrode 10 mittels einer seitlichen Diffusion ein. Als Ergebnis wird der Abschnitt der p Schicht 4b, der sich unterhalb der ersten Elektrode 10 befindet und sich zwischen dem Ende der n&supmin; Schicht 3 und dem Ende der n&spplus; Schicht 5a erstreckt, eine einen Kanal bildende Schicht. Zusätzlich treten an den Enden der zweiten Elektrode 11 die n&spplus; Schichten 6 und 5b unterhalb der zweiten Elektrode 11 von den beiden Enden her ein.
Als Ergebnis wird der Abschnitt p Schicht 4b, der sich unterhalb der zweiten Elektrode 11 befindet und zwischen den n&spplus; Schichten 6 und 5b eingefügt ist, eine einen Kanal bildende Schicht.
Nachfolgend wird, wie es in Fig. 2(d) gezeigt ist, nachdem ein Oxidfilm gebildet worden ist, der Oxidfilm selektiv geätzt, so daß die erste und die zweite Elektrode 10 und 11 beschichtet sind. Dann wird ein Aluminiumfilm gebildet und einer Mustergebung ausgesetzt, um dadurch die dritte und vierte Elektrode 7a bzw. 7b zu bilden, die mit den n&spplus; Schichten 5a und 5b verbunden ist, sowie die fünfte Elektrode 8, um die n&spplus; Schicht 6 und die p Schicht 4b kurzzuschließen. Nachfolgend wird ein Aluminiumfilm im Vakuum auf der anderen Oberfläche der p&spplus; Schicht 2 abgeschieden und mit einem Muster versehen, wodurch die sechste Elektrode 1 gebildet wird.
Als nächstes wird unter Bezugnahme auf die Fig. 1, 4(a), 4(b) und 5 der Betrieb der Halbleitereinrichtung beschrieben, die in der oben beschriebenen Weise hergestellt worden ist.
(1) Wie es in Fig. 5 gezeigt ist, wird ein positives Potential nur an die Gateelektrode (G2) von Q2 angelegt, um den Aus-Zustand beizubehalten. Als Ergebnis wird Q2 eingeschaltet, und das Potential an der Basisschicht 4b von Q4 und Q5 wird verringert. Da Q4 und Q5 dadurch ausgeschaltet werden, werden alle von Q3 bis Q5 zusammen ausgeschaltet, wobei Q3 bereits aus ist.
(b) Dann wird, wie es in Fig. 5 gezeigt ist, um die Einrichtung für den Thyristorbetrieb einzuschalten, Q2 ausgeschaltet, indem das Potential an der Gateelektrode (G2) 11 von Q2 auf den gleichen Pegel wie die Klemme E gesetzt wird, und ein positives Potential wird an die Gateelektrode (G1) 10 von Q1 in bezug auf die gemeinsame Klemme E angelegt, die mit der zweiten S/D Bereichsschicht von Q1, der zweiten S/D Bereichsschicht 5b von Q2, der Emitterelektrode 7a von Q4 und der Emitterelektrode 7b von Q5 verbunden ist. Infolgedessen wird Q1 eingeschaltet.
Wenn Q1 eingeschaltet ist, fließen Elektronen von der dritten Elektrode 7a zu der zweiten S/D Bereichsschicht (der Emitterschicht von Q4) 5a gehen, durch die Kanalschicht von Q1 hindurch und fließen in die erste S/D Bereichsschicht (die Basisschicht von Q3) 3, so daß das Potential an der ersten S/D Bereichsschicht (die Basisschicht von Q3) abnimmt. Als Ergebnis wird Q3 eingeschaltet.
Dann gehen Löcher von der Emitterschicht 2 von Q3 zu der Basisschicht 3 und werden zu dem Kollektor 4b (der Basisschicht von Q4) abgezogen. Dann wird das Potential an der Basisschicht von Q4 hoch, und, da Q2 nicht eingeschaltet ist, werden die Löcher in der Basisschicht 4b von Q4 und Q5 von der Basisschicht 4b von Q4 und Q5 zu den Emitterschichten 5a und 5b von Q4 und Q5 gezogen. Als Ergebnis werden Q4 und Q5 eingeschaltet, und Q3 und Q4 sowie Q3 und Q5 arbeiten jeweils als Paare und der Thyristorbetrieb beginnt.
(c) Um eine Verschiebung von dem oben beschriebenen Thyristorbetrieb zu dem Transistorbetrieb auszuführen, wird eine hohe Spannung an die Gateelektrode (G2) von Q2 in bezug auf die Klemme E angelegt, wodurch beide Q1 und Q2 eingeschaltet werden und eine Abnahme des Potentials an der Basisschicht 4b von Q4 und Q5 hervorgerufen wird. Infolgedessen bleiben, da Q4 und Q5 ausgeschaltet sind, nur Q1 und Q2 eingeschaltet, so daß sich der Betrieb zu dem Transistorbetrieb verschiebt.
Das heißt, da Q1 eingeschaltet ist, fließen die Elektronen von der Emitterelektrode 7a von Q4 zu der Emitterschicht 5a, gehen durch die Kanalschicht von Q1 hindurch und fließen in die Basisschicht 3 von Q3. Als Ergebnis wird der pnp bipolare Transistor, der aus der Kollektorschicht (der Basisschicht von Q4) 4b von Q3, der Basisschicht 3 von Q3 und der Emitterschicht 2 von Q3 besteht, eingeschaltet.
Dann geht der Löcherstrom durch die Emitterschicht 2 von Q3, die Basisschicht 3 von Q3 und die Kollektorschicht von Q3 hindurch und wird zu der Kurzschließelektrode 8 gezogen. Hier verschieben sich die Stromträger von Löchern zu Elektronen, und die Elektronen fließen in die erste S/D Bereichsschicht 6 von Q2, gehen durch die Kanalschicht des bereits eingeschalteten Q2 und die Emitterschicht 5b hindurch und werden zu der Emitterelektrode 7b gezogen.
Gemäß der oben beschriebenen Halbleitereinrichtung wird, da die p&spplus; vergrabene Schicht 43 hoher Konzentration in der Basisschicht 4b von Q4 und Q5 gebildet wird, der Widerstand RB1 der p&spplus; vergrabenen Schicht 43 in der Basisschicht 4b kleiner als der des umgebenden Bereiches. Insbesondere wird der Widerstand RB1 eines mittleren Abschnitts der p&spplus; vergrabenen Schicht 43, der ein Sperrschichtbereich zwischen der p&spplus; Schicht 431 hoher Konzentration und der nach außen diffundierten p&spplus; Schicht 432 ist, verglichen mit dem des umgebenden Bereiches am kleinsten. Als Ergebnis kann der hauptsächliche Löcherstrom während des Transistorbetriebs in einer äußerst diffundierten Weise in der Tiefenrichtung der Basisschicht 4b verglichen mit der herkömmlichen Technik fließen.
Fig. 6(a) ist eine Querschnittsansicht, in der der Stromfluß in der Basisschicht 4b des Transistors, der die p&spplus; vergrabene Schicht 43 aufweist, durch Computersimulation berechnet und dargestellt worden ist. Man kann erkennen, daß der Stromfluß in Fig. 6(a) in der Abwärtsrichtung verglichen mit Fig. 6(b) vergrößert ist, die einen Vergleichsfall darstellt. Des weiteren stellt Fig. 7 eine Ausgangskennlinie der Halbleitereinrichtung dar, die tatsächlich hergestellt wurde. Gemäß dieser Zeichnung ist das Widerstandsvermögen gegenüber einem Einklinken gemäß dieser Ausführungsform 4500 A/cm², was 1,5 mal so groß wie das der Vergleichstechnik ist.
Wie es oben beschrieben worden ist, kann gemäß der Halbleitereinrichtung der erfaßten Ausführungsform der vorliegenden Erfindung, da die p&spplus; vergrabene Schicht 43 hoher Konzentration in der Basisschicht 4b von Q4 und Q5 gebildet ist, der hauptsächliche Löcherstrom während des Transistorbetriebs in einer äußerst diffundierenden Weise in der Tiefenrichtung der Basisschicht 4b verglichen mit der Vergleichstechnik fließen.
Infolgedessen ist es, da die Stromkonzentration in der Basisschicht 4b von Q4 und Q5 verhindert werden kann und der äquivalente Widerstand RB1 verringert werden kann, möglich, einen Spannungsabfall in der Basisschicht 4b zu verhindern. Demgemäß ist es möglich, ein Einklinken zu verhindern, bei dem der Thyristor, der aus Q4 und Q3 sowie Q5 und Q3 besteht, einen anormalen Betrieb ausführt, wenn Q4 und Q5 während des Transistorbetriebs eingeschaltet werden, wenn Q1 eingeschaltet ist. Des weiteren kann, da die Stromträger, die in der Basisschicht 4b von Q4 und Q5 verbleiben, schnell abgezogen werden können, die Schaltzeit von dem Thyristorbetrieb in den Transistorbetrieb, wenn der oben beschriebene Thyristor einen normalen Betrieb ausführt, wie es in Fig. 4(b) gezeigt ist, weiter verringert werden.

(Zweite Ausführungsform)

Fig. 3 ist eine Querschnittsansicht, die eine Halbleitereinrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt. Man sollte beachten, daß die Halbleitereinrichtung dieser zweiten Ausführungsform in gleichen Schritten wie jene der Fig. 2(a) bis 2(d) hergestellt wird.
Bei der Halbleitereinrichtung der zweiten Ausführungsform liegt der Unterschied gegenüber der ersten Ausführungsform darin, daß die p&spplus; vergrabene Schicht (die vergrabene Schicht der ersten Leitfähigkeitsart) 43a zu den unteren Seiten der Gateelektroden 10 und 11 von Q1 und Q2 ausgedehnt ist.
In einem herkömmlichen Fall werden, wenn die p&spplus; Diffusionsschichten 41 und 42 gebildet werden, um die Leitfähigkeit in der Basisschicht 4b zu verringern, Störstellen von der Oberfläche eingeführt, so daß es notwendig gewesen ist, im Hinblick auf eine seitliche Diffusion zu achten, um zu gewährleisten, daß das Ende der p&spplus; Diffusionsschicht 41 nicht die Kanalschicht erreicht, damit der Schwellenwert der Kanäle von Q1 und Q2 nicht über einen vorbestimmten Wert erhöht wird. Aus diesem Grund ist es notwendig gewesen, einen gewissen Raum in einer horizontalen Entfernung f von dem Ende der Basisschicht 4b bis zu dem Ende des tiefsten Abschnitts der p&spplus; Diffusionsschicht 41 und eine horizontale Strecke m von einem Ende der n&spplus; Schicht 5b unterhalb der zweiten Elektrode 11 bis zu einem Ende des tiefsten Abschnitts der p&spplus; Diffusionsschicht 41 bereitzustellen.
Jedoch darf bei der zweiten Ausführungsform, nachdem die p&spplus; Schicht 431 hoher Konzentration auf dem Substrat gebildet ist, die p&spplus; Schicht 431 hoher Konzentration nach außen in die n&supmin; Schicht 3 durch Erwärmung diffundieren, wenn die n&supmin; Schicht 3 epitaktisch aufwächst, wodurch die nach außen diffundierte p&spplus; Schicht 432 nahe der p&spplus; Schicht 431 hoher Konzentration gebildet wird. Als Ergebnis wird die p&spplus; vergrabene Schicht 43a gebildet. Demgemäß wird, wenn diese p&spplus; vergrabene Schicht 43a gebildet wird, die Diffusion der Störstellen daran gehindert, jeden Kanal zu beeinträchtigen, so daß es möglich ist, eine solche Beziehung vorzusehen, daß f = m = 0.
Demgemäß ist es, indem die p&spplus; vergrabene Schicht 43a zu der unteren Seite von Q1 wie bei der zweiten Ausführungsform fortgesetzt wird, möglich, die Stromkonzentration zu verhindern und den äquivalenten Widerstand RB1 wirksamer zu verringern, und es ist möglich, den Spannungsabfall in der Basisschicht 4b von Q4 und Q5 wirksamer zu verhindern.
Des weiteren kann, indem die p&spplus; vergrabene Schicht 43a zu der unteren Seite von Q2 ausgedehnt wird, der Strom während des Transistorbetriebs verteilt werden, und der äquivalente Widerstand RB1 kann verringert werden, so daß der Spannungsabfall in der Basisschicht 4b von Q4 und Q5 verhindert werden kann.
Infolgedessen ist es in gleicher Weise wie bei der ersten Ausführungsform möglich, ein Einklinken während des Transistorbetriebs zuverlässiger zu verhindern und die Schaltzeit von dem Thyristorbetrieb in den Transistorbetrieb weiter zu verringern.
Als Beispiele der Konstruktionsabmessungen, mit denen die vorliegende Erfindung bei einem MOS mit zwei Gates der Klasse von 1200 V und 50 A angewendet wird, ist die Dicke der p&spplus; Schicht 2 gleich 400 um, die n&spplus; Basisschicht (nicht gezeigt) zur Verringerung der Auszeit während des Betriebs eines Transistors, der zwischen der n&supmin; Schicht 3 und der p&spplus; Schicht 2 vorgesehen ist, ungefähr 20 um, die Dicke der n&supmin; Schicht 31 ist 100 um; die Dicke der epitaktisch aufgewachsenen n&supmin; Schicht 30 ist 5 um und die Dicke eines Chip, der diese Schichten als Komponentenelemente in der Tiefenrichtung aufweist, ist ungefähr 500 um.
Im Hinblick auf f, wenn f < 0, d. h., wenn die p&spplus; vergrabene Schicht 43 in Richtung zu der n&supmin; Schicht hervorsteht, fällt die Spannungsfestigkeit der pn Sperrschicht, und es wird unmöglich, eine vorbestimmte Charakteristik zu erhalten. Demgemäß wird bevorzugt, f zumindest so zu bilden, daß f > 0. Der hauptsächliche Löcherstrom beim Gleichstrombetrieb des Transistors fließt entlang der unteren Seite der p&spplus; vergrabenen Schicht 43 innerhalb der Emitterschicht 2 von Q3 und der Basisschicht 3 von Q3 und entlang dem Strömungsweg der Elektronen, geht durch die pn Sperrschicht zwischen der Basisschicht 3 von Q3 und der Basisschicht 4b von Q4 auf der unteren Seite des Kanals von Q1 hindurch, fließt über die Basisschicht 4b von Q4 und fließt zu der Kurzschlußelektro de 8. In der Basisschicht 4b von Q4 und Q5 fließt, da es wahrscheinlich ist, daß der Löcherstrom in den Abschnitt geringen Widerstands fließt, d. h., in einen zentralen Abschnitt der p&spplus; vergrabenen Schicht 43, der Löcherstrom in diesem Bereich nicht in einer konzentrierten Weise, kann aber in einer diffundierten Weise fließen.
Des weiteren beeinflußt in bezug auf m, da die p&spplus; vergrabene Schicht 43 durch Vergraben gebildete wird, die p&spplus; vergrabene Schicht 43 den Kanal von Q2 nicht und kann hergestellt werden, daß sie sich zu der unteren Seite des Kanals von Q2 ausdehnt. Um zu gewährleisten, daß die vierfache pnpn Kanalschicht für den Hauptstrom während des Thyristorbetriebs auf der unteren Seite der n&spplus; Schicht 5b gebildet wird, und daß eine ausreichend niedrige Spannung während des Thyristorbetriebs erhalten wird, wird bevorzugt, daß m nicht so eingestellt wird, daß m < 0, d. h., die p&spplus; vergrabene Schicht 43 wird nicht auf der unteren Seite der n&spplus; Schicht 5b gebildet. Die Strömungswege des Löcherstroms schließen während des Transistorbetriebs bei einer Last L den Strömungsweg auf der unteren Seite der n&spplus; Schicht 5b zusätzlich zu den Strömungswegen während des Gleichstrombetriebs ein. Das heißt, Löcher fließen durch die p Emitterschicht 2 und die n Basisschicht 3, kreuzen die pn Sperrschicht zwischen der p Emitterschicht 2 und der n&spplus; Basisschicht 3 auf der unteren Seite der n&spplus; Schicht 5b, fließen auf der unteren Seite von Q2 in der p Basisschicht 4b, fließen auf der unteren Seite der n&spplus; Schicht 6, verbinden sich mit einem Löcherstrom von der Seite der n&spplus; Schicht 5a, fließen durch den Bereich, der von den n&spplus; Schichten 5a und 6 umgeben ist, fließen in die kurzschließende Elektrode 8 und werden durch Elektronen ersetzt. Demgemäß fließt, je ausgedehnter die p&spplus; vergrabene Schicht 43 auf der unteren Seite von 5b ist, um so mehr Löcherstrom in einer diffundierten Weise aus dem gleichen Grund, wie es oben angegeben wurde, und um so kleiner ist der äquivalente Widerstand RB1. Deshalb arbeitet die p&spplus; vergrabene Schicht 43 in einer Richtung, in der es schwierig ist, daß eine Einklinken auftritt, mit dem Ergebnis, daß diese Anordnung für Anwendungen geeignet ist, die einen noch größeren Strom erlauben. Eine äquivalente Schaltung zu dieser Zeit ist in Fig. 4(b) gezeigt. Q3 ist der pnp bipolare Transistor auf der unteren Seite von Q2, und der Weg des Hauptlöcherstroms, der von Q3 nach Q2 führt, ist in zwei unterteilt.
Des weiteren können wie als andere Ausführungsform die Konzentrationen der p Schicht 4b auf der unteren Seite von Q1 und der p Schicht 4b auf der unteren Seite von Q2 unabhängig gebildet werden. In diesem Fall gibt es den Vorteil, daß die Schwellenwerte von Q1 und Q2 unabhängig gesteuert werden können.
Des weiteren kann, obgleich die oben beschriebene Ausführungsform bei einem Fall angewendet wird, bei dem die Halbleitereinrichtung als eine MOS Einrichtung mit doppeltem Gate beschrieben ist, d. h., ein Fall, bei dem der Thyristormodus und der Transistormodus abwechselnd betrieben werden, die Halbleitereinrichtung, die die gleiche Ausgestaltung wie die der oben beschriebenen Ausführungsform aufweist, verwendet werden, nur im Transistormodus zu arbeiten.
Wie es oben beschrieben wurde, ist die vorliegende Erfindung dadurch gekennzeichnet, daß eine vergrabene Schicht einer ersten Leitfähigkeitsart mit einer höheren Störstellenkonzentration als die in einer zweiten Schicht der ersten Leitfähigkeitsart zumindest in einem unteren Bereich zwischen einer zweiten Schicht einer zweiten Leitfähigkeitsart und einer dritten Schicht der zweiten Leitfähigkeitsart in der Nähe einer Grenze zwischen der zweiten Schicht der ersten Leitfähigkeitsart und einer ersten Art der zweiten Leitfähigkeitsart vorhanden ist. Somit fällt die Leitfähigkeit in der Nachbarschaft der Grenze zwischen der zweiten Schicht der ersten Leitfähigkeitsart und der ersten Schicht der zweiten Leitfähigkeitsart unterhalb der Leitfähigkeit der zweiten Schicht der ersten Leitfähigkeitsart, die sich oberhalb der vergrabenen Schicht der ersten Leitfähigkeitsart befindet. Daher breitet sich der Strom, der durch die zweite Schicht der ersten Leitfähigkeitsart fließt, in der gesamten zweiten Schicht der ersten Leitfähigkeitsart verglichen mit einem Vergleichsbeispiel aus, bei dem der größte Teil des Stroms durch einen oberen Abschnitt proportional zu der Störstellenkonzentration fließt. Als Ergebnis ist es möglich, da die Stromkonzentration in der zweiten Schicht der ersten Leitfähigkeitsart verhindert werden kann und ein äquivalenter Widerstand RB verringert werden kann, möglich, einen Spannungsabfall in diesem Bereich zu verhindern. Demgemäß ist es in einem Fall, wo z. B. die zweite Schicht der ersten Leitfähigkeitsart als Basisschichten des zweiten und dritten bipolaren Transistors Q4 und Q5 verwendet wird, möglich, ein Einklinken zu verhindern, bei der ein Thyristor, der aus Q4 und Q3 sowie Q5 und Q3 besteht, einen anormalen Betrieb ausführt, wenn Q4 und Q5 während des Transistorbetriebs eingeschaltet werden, wenn Q3 eingeschaltet ist. Des weiteren kann, da die Stromträger, die in den Basisschichten von Q4 und Q5 zurückbleiben, schnell abgezogen werden kön nen, die Schaltzeit von dem Thyristorbetrieb in den Transistorbetrieb, wenn der oben beschriebene Transistor einen normalen Betrieb ausführt, weiter verringert werden.
Zusätzlich ist es, da die Stromkonzentration wirksamer verhindert werden kann und der äquivalente Widerstand RB verringert werden kann, indem eine vergrabene Schicht der ersten Leitfähigkeitsart zu der niedrigeren Seite von Q1 ausgedehnt wird, möglich, einen Spannungsabfall in diesem Bereich wirksamer zu verhindern. Als Ergebnis ist es während des Transistorbetriebs möglich, ein Einklinken zuverlässiger zu verhindern, und die Schaltzeit von dem Thyristorbetrieb in den Transistorbetrieb kann weiter verringert werden.
Des weiteren kann, indem die vergrabene Schicht der ersten Leitfähigkeitsart zu der niedereren Seite des Q2 ausgedehnt wird, der Strom während des Transistorbetriebs zur Zeit einer Induktorlast verteilt werden, und der äquivalente Widerstand RB kann verringert werden, so daß es möglich ist, einen Spannungsabfall in diesem Bereich zu verhindern. Infolgedessen ist es möglich, ein Einklinken während des Transistorbetriebs zu verhindern, und die Schaltzeit von dem Thyristorbetrieb in den Transistorbetrieb kann weiter verringert werden.
Als zusätzliche Vorteile bei der Verbesserung der anderen Eigenschaften gemäß der vorliegenden Erfindung ist es möglich, eine Verbesserung einen Betriebssicherheitsbereich für eine Rückwärtsvorspannung und eine Verbesserung der Lastkurzschlußfestigkeit zu erreichen.

Claims

1. Halbleitereinrichtung, die umfaßt:

eine erste Schicht (2) einer ersten Leitfähigkeitsart;

eine erste Schicht (3) einer zweiten Leitfähigkeitsart, die sich auf der genannten ersten Schicht (2) der ersten Leitfähigkeitsart befindet;

eine zweite Schicht (4b) der ersten Leitfähigkeitsart, die sich in einem Abschnitt der genannten ersten Schicht (3) der zweiten Leitfähigkeitsart befindet und eine Oberfläche aufweist;

eine zweite Schicht (5a) der zweiten Leitfähigkeitsart, die sich in einem Abschnitt einer Oberflächenschicht der genannten zweiten Schicht (4b) der ersten Leitfähigkeitsart befindet und von einer Grenzschicht zwischen der genannten zweiten Schicht (4b) der ersten Leitfähigkeitsart und der genannten ersten Schicht (3) der zweiten Leitfähigkeitsart beabstandet ist;

eine dritte Schicht (6) der zweiten Leitfähigkeitsart, die sich in einem Abschnitt der Oberflächenschicht der genannten zweiten Schicht (4b) der ersten Leitfähigkeitsart befindet und von der genannten zweiten Schicht (5a) der zweiten Leitfähigkeitsart beabstandet ist;

eine vierte Schicht (5b) der zweiten Leitfähigkeitsart, die sich in einem Abschnitt der Oberflächenschicht der genannten zweiten Schicht (4b) der ersten Leitfähigkeitsart befindet und von der genannten dritten Schicht (6) der zweiten Leitfähigkeitsart beabstandet ist;

eine erste Elektrode (10), die sich auf einem Isolierfilm (9a) auf der genannten Oberfläche der genannten zweiten Schicht (4b) der ersten Leitfähigkeitsart befindet und zumindest zwischen der genannten ersten Schicht (3) der zweiten Leitfähigkeitsart und der genannten zweiten Schicht (5a) der zweiten Leitfähigkeitsart angeordnet ist;

eine zweite Elektrode (11), die sich auf einem Isolierfilm (9b) auf der Oberfläche der genannten zweiten Schicht (4b) der ersten Leitfähigkeitsart befindet und zumindest zwischen der genannten dritten Schicht (6) der zweiten Leitfähigkeitsart und der genannten vierten Schicht (5b) der zweiten Leitfähigkeitsart angeordnet ist;

eine dritte Elektrode (7a), die elektrisch mit der genannten zweiten Schicht (5a) der zweiten Leitfähigkeitsart verbunden ist;

eine vierte Elektrode (7b), die elektrisch mit der genannten dritten Elektrode (7a) verbunden ist und elektrisch mit der genannten vierten Schicht (5b) der zweiten Leitfähigkeitsart verbunden ist;

eine fünfte Elektrode (8), die elektrisch die genannte dritte Schicht (6) der zweiten Leitfähigkeitsart mit der genannten zweiten Schicht (4b) der ersten Leitfähigkeitsart verbindet; und

eine vergrabene Schicht (43, 43a) der ersten Leitfähigkeitsart, die eine Störstellenkonzentration aufweist, die höher als die der genannten zweiten Schicht (4b) der ersten Leitfähigkeitsart ist, wobei die genannte vergrabene Schicht (43, 43a) zumindest zwischen der genannten zweiten Schicht (5a) der zweiten Leitfähigkeitsart und der genannten dritten Schicht (6) der zweiten Leitfähigkeitsart in der Nachbarschaft einer unteren Grenze zwischen der genannten zweiten Schicht (4b) der ersten Leitfähigkeitsart und der genannten ersten Schicht (3) der zweiten Leitfähigkeitsart in bezug auf die genannte Oberfläche der genannten zweiten Schicht (4b) der ersten Leitfähigkeitsart angeordnet ist.

2. Halbleitereinrichtung gemäß Anspruch 1, die ferner eine Schicht (42) der ersten Leitfähigkeitsart umfaßt, die zumindest an die genannte zweite Schicht (5a) der zweiten Leitfähigkeitsart und die genannte dritte Schicht (6) der zweiten Leitfähigkeitsart anstößt und sich zwischen ihnen befindet.

3. Halbleitereinrichtung gemäß einem der vorhergehenden Ansprüche, wobei sich ein Ende der genannten vergrabenen Schicht (43a) der ersten Leitfähigkeitsart unterhalb der genannten ersten Elektrode (10) erstreckt und sich das andere Ende unterhalb der genannten zweiten Elektrode (11) erstreckt.

4. Eine Halbleitereinrichtung gemäß irgendeinem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß

die genannte erste Schicht (2) der ersten Leitfähigkeitsart eine Emitterschicht eines ersten, bipolaren Transistors (Q3) ist;

die genannte erste Schicht (3) der zweiten Leitfähigkeitsart ein erster Source- oder Drainbereich eines ersten Feldeffekttransistors (Q1) mit isoliertem Gate, eine Basisschicht des genannten ersten, bipolaren Transistors (Q3), eine Kollektorschicht eines zweiten, bipolaren Transistors (Q4) bzw. eine Kollektorschicht eines dritten, bipolaren Transistors (Q5) ist,

die genannte zweite Schicht der ersten Leitfähigkeitsart eine Substratgateschicht des ersten Feldeffekttransistors (Q1) mit isoliertem Gate, eine Substratgateschicht eines zweiten Feldeffekttransistors (Q2) mit isoliertem Gate, eine Kollektorschicht des genannten ersten, bipolaren Transistors (Q3), eine Basisschicht des genannten zweiten, bipolaren Transistors (Q4) bzw. eine Basisschicht des genannten dritten, bipolaren Transistors (Q3) bildet;

die genannte zweite Schicht (5a) der zweiten Leitfähigkeitsart ein zweiter Source- oder Drainbereich des genannten ersten Feldeffekttransistors (Q1) mit isoliertem Gate und eine Emitterschicht des genannten zweiten, bipolaren Transistors (Q4) ist;

die genannte dritte Schicht (6) der zweiten Leitfähigkeitsart ein zweiter Source- oder Drainbereich des genannten zweiten Feldeffekttransistors (Q2) mit isoliertem Gate ist;

die genannte vierte Schicht (5b) der zweiten Leitfähigkeitsart eine erste Source- Drain-Bereichsschicht des genannten zweiten Feldeffekttransistors (Q2) mit isoliertem Gate und eine Emitterschicht des genannten dritten, bipolaren Transistors (5) ist; und

die genannte erste und zweite Elektrode (10, 11) eine Gateelektrode (G1, G2) des genannten ersten bzw. zweiten Feldeffekttransistors (Q1, Q2) mit isoliertem Gate ist.

5. Verfahren zur Herstellung einer Halbleitereinrichtung, wie sie in irgendeinem der Ansprüche 1 bis 4 beansprucht ist, wobei das genannte Verfahren die Schritte umfaßt:

Bilden einer ersten Nebenschicht (31) der zweiten Leitfähigkeitsart auf einer ersten Schicht (2) der ersten Leitfähigkeitsart mit einer Dicke, die dem Abstand zwischen der genannten ersten Schicht (2) der ersten Leitfähigkeitsart und der genannten zweiten Schicht (4b) der ersten Leitfähigkeitsart entspricht;

Injizieren von Ionen der ersten Leitfähigkeitsart in die genannte erste Nebenschicht (31) der zweiten Leitfähigkeitsart und Diffundieren der genannten Ionen, um eine Schicht (431) hoher Störstellenkonzentration der ersten Leitfähigkeitsart zu bilden; und

epitaktisches Aufwachsen einer zweiten Nebenschicht (32) der zweiten Leitfähigkeitsart mit einer Dicke, die der Dicke der genannten zweiten Schicht (4b) der ersten Leitfähigkeitsart entspricht und im wesentlichen die gleiche Konzentration wie die genannte erste Nebenschicht (31) der zweiten Leitfähigkeitsart auf der genannten ersten Nebenschicht aufweist, während die genannten Ionen der genannten ersten Leitfähigkeitsart der genannten Schicht (431) hoher Störstellenkonzentration nach außerhalb der genannten Schicht (431) hoher Störstellen konzentration in die genannte gewachsene, zweite Nebenschicht (32) diffundieren, um eine nach außen diffundierte Schicht (432) der ersten Leitfähigkeitsart zu bilden, so daß die genannte vergrabene Schicht (43) der ersten Leitfähigkeitsart aus der genannten Schicht (431) hoher Störstellenkonzentration und der genannten nach außen diffundierten Schicht (432) besteht und die genannte vergrabene Schicht (43) in der genannten ersten Schicht (3) der zweiten Leitfähigkeitsart gebildet wird, die aus der genannten ersten Nebenschicht (31) und der genannten zweiten Nebenschicht (32) gebildet ist.