JPH03145163A - サイリスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は複数の絶縁ゲートにそれぞれ所定の電圧を印
加することにより、スイッチング動作を行うサイリスタ
に関するものである。

〔従来の技術〕

第４図は特開昭６３−２０９１６９号等に開示されてい
る、従来のＭ　ＣＴ　（Ｍｏｓ　Ｃｏｎｔｒｏｌｌｅｄ
　Ｔｈｙｒｌｓｔｏｒ）を示す断面図である。同図にお
いて、１はｐ＋基板であり、その一方主面上にはｎエピ
タキシャル層２Ａが形成され、ｎエピタキシャル層２Ａ
上にはｎ　エピタキシャル層２Ｂが形成されている。ｎ
　エピタキシャル層２Ｂの上層部の一部領域には、ｐ型
の不純物を選択的に拡散することによりｐウェル領域３
が形成されている。このｐウェル領域３の表面の中心領
域には高濃度のｎ型の不純物を選択的に拡散することに
よりｎ　拡散領域４が形成され、さらに、このｎ　拡散
領域４の外周部にｎ型の不純物を拡散することにより、
ｎ′″拡散領域４に隣接してｎ拡散領域５が形成されて
いる。これらｎ＋拡散領域４とｎ拡散領域５の表面の境
界部付近にｐ型の高濃度の不純物を選択的に拡散するこ
とにより、ｎ　拡散領域４とｎ拡散領域５とにまたがっ
た表面領域に、ｐ　拡散領域６が形成されている。

ｎ″″エピタキシャル層２Ｂからｐウェル領域３゜ｎ拡
散領域５及びｐ＋拡散領域６の一部にかけてゲート酸化
膜７が形成され、このゲート酸化膜７上には、ポリシリ
コンから戊るゲート電極８が形成されている。また、ｎ
＋拡散領域４及びｐ＋拡散領域６の一部上に接触してア
ルミ等の金属から成るカソード電極９が設けられており
、このカソード電極９とゲート電極８とは眉間酸化膜１
０を介することにより絶縁されている。一方、ｐ　基板
１の裏面には、アルミ等の金属から戊るアノード電極１
１が形成されている。

第５図は、第４図で示したＭＣＴの等価回路図である。

同図に示すように、ｎ　エピタキシャル層２Ａとｎ″″
エピタキシャル層２Ｂ（以下、これらを総称する場合「
ｎベース層２」と称する。）。

ｐ　拡散領域３及びｎ　拡散領域４をそれぞれコレクタ
、ベース、エミッタとしてｎｐｎ　）ランジスタＴ１が
形成され、ｐ　基板１．ｎベース層２及びｐ　拡散領域
３をそれぞれエミッタ、ベース。

コレクタとしてｐｎｐ　トランジスタＴ２が形成されて
いる。また、ｎ″″エピタキシャル層２Ｂ、ｐウェル領
域３及びｎ拡散領域５により、ゲート電極８をゲートと
し、ｎ″′エピタキシャル層２Ｂとｎ拡散領域５とで挟
まれたｐウェル領域３の表面をチャネル領域としたｎＭ
ＯｓトランジスタＱ１が形成されており、ｐウェル領域
３．ｎ拡散領域５及びｐ　拡散領域６により、ゲート電
極８をゲートとしｎ拡散領域５の表面をチャネル領域と
したｐＭＯＳトランジスタＱ２が形成されている。

このような構成において、アノード側１１をカソード側
９より高電位にした状態でｎＭＯＳ）ランジスタＱ１を
所定期間オンさせることにより、第４図で示したＭＣＴ
がターンオンする。ゲート電極８に正電圧を印加すると
、ｎＭＯＳトランジスタＱ１がオンし、ゲート電極８直
下のｐウェル領域３の表面近傍に形成されたチャネルを
通じて、電子がトランジスタＴ２のベースに注入される
。

すると、トランジスタＴ２はオンし、トランジスタの増
幅作用により、そのコレクタにかけて、多量のホールが
流れる。トランジスタＴ２のコレクタはトランジスタＴ
１のベースに接続されているため、ホールがトランジス
タＴ１のベースに流れ、トランジスタＴ１がオンし、ト
ランジスタの増幅作用により、そのコレクタに多量の電
子が流れる。

トランジスタＴ１のコレクタは、トランシタＴ２のベー
スに接続されているため、さらに強く、トランジスタＴ
２がオンする。このように−旦ターンオンすると、トラ
ンジスタＴｌ、１２間に正帰還ループが形成されるため
、ｎＭＯＳトランジスタＱ１をオフさせても、互いのト
ランジスタ増幅作用によるサイリスタ動作によりトラン
ジスタＴ１．１２間を電流は流れ続ける。

一方、ｐＭＯＳトランジスタＱ２を所定期間オンさせる
ことにより、ＭＣＴがターンオフする。

ゲート電極８に負電圧を印加すると、ｐＭＯｓトランジ
スタＱ２がオンし、ゲート電極８直下のｎ拡散領域５の
表面に形成されたチャネルを通じて、トランジスタＴ１
のベースに注入されるべきホールがｐ＋拡散領域６を介
してカソード電極９に流される。その結果、トランジス
タＴ１はオフし、これに続いてトランジスタＴ２がオフ
し、サイリスタ動作が停止する。

このように、ＭＯＳトランジスタＱ１．Ｑ２の共通のゲ
ート電極８に正電圧あるいは負電圧を印加することによ
り、ＭＣＴをターンオン、ターンオフさせている。

〔発明が解決しようとする課題〕

従来のＭＣＴは以上のように構成されており、１つのケ
ート電極８に正電圧あるいは負電圧を印加し、２つのＭ
ＯＳトランジスタＱ１．Ｑ２のうち一方をオン、他方を
オフさせることにより、ターンオン、ターンオフ動作を
行っていた。

しかしながら、２つのＭＯＳ）ランジスタＱｌ。

Ｑ２を隣接して形成している関係上、必ずｎＭ。

ＳトランジスタＱ１のチャネルとなるｐウェル領域３と
９ＭＯ３）ランジスタＱ２のチャネルとなるｎ拡散領域
５が隣接して形成されている。これらのＭＯＳ）ランジ
スタＱｌ、Ｑ２それぞれのオン電圧は隣接するチャネル
領域の不純物濃度、形成中等により影響を受ける。しか
も、ｐウェル領域３．ｎ＋拡散領域４及びｐ＋拡散領域
６は３重拡散により形成されており、その表面部分の最
高濃度を一定値に制御することは困難であるため、例え
ばＭＯＳトランジスタＱ１．Ｑ２のオン電圧の絶対値を
同一レベルにする等、ＭＯＳトランジスタＱｌ、Ｑ２の
オン電圧を独立して設定することが困難であるという問
題点があった。

また、ｎＭＯＳトランジスタＱ１がオンすることにより
ＭＣＴがターンオンするが、この時、電子は不純物濃度
の低いｎ拡散領域５を経由して、ｎＭＯｓトランジスタ
Ｑ１のチャネル領域であるｐウェル領域３の表面部を通
ることになる。一方、ｐＭＯＳトランジスタＱ２がオン
することによりＭＣＴはターンオフするが、この時、ホ
ールは不純物の濃度の低いｐウェル領域３を経由して、
９ＭＯ３）ランジスタＱ２のチャネル領域であるｎ拡散
領域５の表面部を通ることになる。このように、ターン
オン、ターンオフ時に電子（ホール）が、比較的高抵抗
領域を経由する必要があるため、電流密度が小さくなっ
てしまい、ターンオン、ターンオフ時間が必要以上に長
くなるという問題点があった。

また、ターンオン用のＭＯＳ）ランジスタＱ１と、ター
ンオフ用のＭＯＳトランジスタＱ２の導電型式が異なる
ため、必要に応じ正、負の電圧をゲート電極８に印加す
る制御回路を必要とし、ターンオン、ターンオフ用制御
回路が複雑化するという問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、ターンオン、ターンオフ条件を独立して設定
することができ、スイッチングスピードが向上し、比較
的簡単にターンオン、ターンオフ制御が行えるサイリス
タを得ることを目的とする。

〔課題を解決するための手段〕

この発明にかかるサイリスタは、第１および第２の主面
を有する第１の導電型の第１の半導体層と、前記第１の
半導体層の前記第１の主面上に形成された第２の導電型
の第２の半導体層と、前記第２の半導体層の表面に選択
的に形成された第１の導電型の第１の半導体領域と、前
記第１の半導体領域の表面に選択的に独立してそれぞれ
形成された第２の導電型の第２．第３の半導体領域と、
前記第３の半導体領域の底部に形成された埋込み導電層
と、前記１２の半導体層と前記第２の半導体領域とで挟
まれた前記第１の半導体領域の表面上に形成された第１
の絶縁膜と、前記第２の半導体領域と前記第３の半導体
領域とで挟まれた前記第１の半導体領域の表面上に形成
された第２の絶縁膜と、前記第１．第２の絶縁膜上にそ
れぞれ互いに独立して形成された第１．第２の制御電極
と、前記第２の半導体領域上に形成された第１の主電極
と、前記第１の半導体層の前記第２の主面上に形成され
た第２の主電極とを備えて構成されている。

〔作用〕

この発明においては、第１．第２の半導体層及び第１．
第２の半導体領域によりサイリスタを構成している。そ
して、第１の制御電極に所定の電圧を印加し、その直下
の第１の半導体領域の表面の導電型を反転させることに
より、第１の主電極から第２の半導体領域、及び第１の
制御電極直下の第１の半導体領域の表面を介して、第２
の半導体層にキャリアを与えて、サイリスタをターンオ
ンさせている。

一方、第１の制御電極とは独立した第２の制御電極は所
定の電圧を印加し、第２の制御電極直下の第１の半導体
領域表面の導電型を反転させることにより、ｔＪｌの半
導体領域と第２の半導体領域とを、埋込み導電層、第３
の半導体領域及び第２の制御電極直下の第１の半導体領
域表面を介して短絡させ、サイリスタをターンオフさせ
ている。

〔実施例〕

第１図はこの発明の第１の実施例であるＭＣＴを示す断
面図である。同図に示すように、ｐ　基板１の一方主面
にｎエピタキシャル層２Ａが形成され、ｎエピタキシャ
ル層２Ａ上にはｎ　エピタキシャル層２Ｂが形成されて
いる。ｎ　エピタキシャル層２Ｂの表面の一部領域には
、ｐ型の不純物を選択的に拡散することにより、ｐウェ
ル領域３ａ、３ｂが形成されている。ｐウェル領域３ａ
の表面の中心領域には高濃度のｎ型の不純物を拡散する
ことにより、ｎ　拡散領域４ａが形成され、ｐウェル領
域３ｂの表面の一部領域には、高濃度のｎ型の不純物を
選択的に拡散することによりｎ　拡散領域４ｂが形成さ
れ、このｎ＋拡散領域４ｂの底部に埋込み電極２０が形
成されている。

埋込み電極２０は、例えばＣＯ，Ｗ等の高エネルギーイ
オンを注入した後、シリサイド化して形成される。

また、ｎ　エピタキシャル層２Ｂからｐウェル領域３ａ
及びｎ　拡散領域４ａの一部にかけてゲート酸化膜７ａ
が形成され、一方、ｎ１拡散領域４ａの一部からｐウェ
ル領域３ａ、３ｂ及びｎ＋拡散領域４ｂ上の一部にかけ
てゲート酸化膜７ｂが形成されている。これらのゲート
酸化膜７ａ。

７ｂ上にはそれぞれゲート電極８ａ、８ｂが形成されて
いる。そして、ｎ　拡散領域４ａ上にアルミ等の金属か
ら成るカソード電極９が設けられている。カソード電極
９はゲート電極８ａ、ｓｂと、眉間絶縁Ｈ１０を介する
ことにより絶縁されている。

第２図は、第１図で示した第１の実施例に係るＭＣＴの
等価回路図である。同図に示すように、ｎエピタキシャ
ル層２Ａとｎ−エピタキシャル層２Ｂ（以下、これらを
総称する場合、「ｎベース層２」と称する。）、ｐウェ
ル領域３ａ及びｎ＋拡散領域４ａをそれぞれコレクタ、
ベース、エミッタとしてｎｐｎトランジスタＴ１が形成
され、ｐ　基板１．ｎベース層２及びｐウェル領域３ａ
をそれぞれエミッタ、ベース、コレクタとしてｐｎｐ）
ランジスタＴ２が形成されている。また、ｎ　エピタキ
シャル層２Ｂ、ｐウェル領域３ａ及びｎ　拡散領域５と
により、ゲート電極８ａをゲートとし、ｎ−エピタキシ
ャル層２日とｎ＋拡散領域５ａとで挾まれたｐウェル領
域３ａの表面をチャネル領域としたｎＭＯｓトランジス
タＱｌ’が形成されており、ｎ　拡散領域４ｂ、ｎ＋拡
散領域４ａ及びｎ　拡散領域４ａ、４ｂ間のｐウェル領
域３ａ、３ｂとにより、ゲート電極８ｂをゲートし、ｎ
　拡散領域４ａ、４ｂ間のｐウェル領域３ａ、３ｂの表
面をチャネル領域としたｎ　Ｍ　ＯＳトランジスタＱ２
’が形成されている。

このような構成において、アノード側１１をカソード側
９より高電位に設定した状態で、ｎＭ。

ＳトランジスタＱ１′を所定期間オンさせることにより
、ＭＣＴがターンオンする。ゲート電極８ａに正電圧を
印加すると、ｎＭＯｓ）ランジスタＱｌ’がオンしゲー
ト電極８ａ直下のｐウェル領域３ａの表面近傍に形成さ
れたチャネルを通じて、電子がトランジスタＴ２のベー
スに注入されるため、トランジスタＴ２はオンし、トラ
ンジスタの増幅作用によりそのコレクタにかけて、多量
のホールが流れる。トランジスタＴ２のコレクタはトラ
ンジスタＴ１のベースに接続されているため、ホールが
トランジスタＴ１のベースに流れ、トランジスタＴ１が
オンし、トランジスタの増幅作用によりそのコレクタに
多量の電子が流れる。トランジスタＴ１のコレクタはト
ランジスタＴ２のベースに接続されているため、さらに
強く、トランジスタＴ２がオンする。このように、−旦
ターンオンすると、トランジスタＴｌ、Ｔ２間に正帰還
ループが形成されるため、ｎＭＯ８ｈランジスタＱｌ’
　をオフさせても、サイリスタ動作によりトランジスタ
Ｔｌ、７２間を電流は流れ続ける。

一方、ｎＭＯｓトランジスタＱ２’　を所定期間オンさ
せることにより、ＭＣＴがターンオフする。

ゲート電極８ｂに正電圧を印加するとｎＭＯｓ）ランジ
スタＱ２’がオンし、ゲート電極８ｂ直下のｐウェル領
域４ａ、４ｂの表面にチャネルが形成される。チャネル
が形成されると、ｐウェル領域３ａは、ｐウェル領域３
ｂ、埋込み電極２０゜ｎ　拡散領域４ｂ及び前記チャネ
ルを介してｎ＋拡散領域４ａと短絡することになる。そ
の結果、ｐウェル領域３ａとｎ　拡散領域４ａとの間に
生じる電位差（トランジスタＴ１のベース・エミッタ間
の電位差）がほとんどなくなるため、トランジスタＴ１
はオフしサイリスタ動作は停止する。

このように、第１の実施例に係るＭＣＴはターンオン用
のＭＯＳ）ランジスタＱｌ’　とターンオフ用のＭＯＳ
）ランジスタＱ２’　各々が、ｎ　拡散領域４ａは共用
するものの、互いに独立した構造になっているため、両
トランジスタＱ１’、Ｑ２′のオン／オフを独立して制
御することができる。また、そのオン電圧ｖｔｈも独立
に設定することができ、勿論同レベルに設定することも
できる。

また、ｎＭＯ３）ランジスタＱｌ’　、Ｑ２’のドレイ
ン、ソースとなるｎ　拡散領域４ａ、４ｂは高濃度（低
抵抗）であるため、ターンオン、ターンオフ動作も高速
に行うことができる。さらに、ターンオン、ターンオフ
用ＭＯＳトランジスタの導電型式は同一（ｎ型）である
ため、ターンオン。

ターンオフ時にそれぞれのゲート電極８ａ、８ｂに正電
圧を印加すればよく、ターンオン、ターンオフ用の制御
が簡略化する。

また、ｐウェル領域３ｂとｎ　拡散領域４ｂとの短絡を
、ｐウェル領域３ｂとｎ　拡散領域４ｂとの接合領域と
なる、ｎ　拡散領域４ｂの底部に埋込み電極２０を設け
ることにより行ったため、Ｐウェル領域３ｂとｎ　拡散
領域４ｂの表面上に金属層を設け、この金属層を介して
Ｐウェル領域３ｂとｎ　拡散領域４ｂとを短絡する場合
よりも、＋ 表面の金属層を経由しない分ターンオフ時の電流経路が
短くなり、ターンオフ電流経路の低抵抗化が図れ、また
埋込み電極２０の両面を、Ｐウェル領域３ｂ及びｎ　拡
散領域４ｂとの接触に用いる分、集積度も向上する。

第３図は、この発明の第２の実施例であるＭＣＴの断面
図である。同図に示すように、ｐウェル領域３ｂをｐウ
ェル領域３ａより°も深く形成すると共に、ｐウェル領
域３ａよりも深い領域を高濃度に設定している。これに
伴いｎ　拡散領域４ｂもｎ＋拡散領域３ａよりも深く形
成し、このｎ＋拡散領域４ｂの底部に埋込み電極２０を
形成している。なお、他の構成は第１の実施例と同様で
あるため、説明は省略する。

このように構成すると、ターンオフ時にｎベース層２中
にあったホールの大部分を高濃度なｐウェル領域３ｂの
底部を介して埋込み電極２０に取込むことができるため
、ターンオフ時における電流経路の低抵抗化がより一層
図れる効果がある。

〔発明の効果〕

以上説明したように、この発明によれば、第１の制御電
極に所定の電圧を印加することにより、サイリスタをタ
ーンオンさせ、第２の制御電極に所定の電圧を印加する
ことにより、サイリスクをターンオフさせている。これ
ら第１．第２の制御電極は独立しているため、ターンオ
ン及びターンオフ条件を独立して設定することができる
。

また、第１．第２の制御電極を有するトランジスタのソ
ース、ドレイン領域となる第２の半導体領域は、他に制
約を受けることがなく十分に高濃度にすることができる
ため、ターンオン、ターンオフ動作を高速に行うことが
できる。

さらに、第１．第２の制御電極を有するトランジスタは
それぞれ導電型式が同一であるため、ターンオン、ター
ンオフ制御が容易に行える。

また、第３の半導体領域の底部に形成された埋込み導電
層により第３の半導体領域と第１の半導体領域との電気
的接続を行うため、ターンオフ時の電流経路の低抵抗化
及び集積化が図れる。

【図面の簡単な説明】

第１図はこの発明の第１の実施例であるＭＣＴを示す断
面図、第２図はその等価回路図、第３図はこの発明の第
２の実施例であるＭＣＴを示す断面図、第４図は従来の
ＭＣＴを示す断面図、第５図はその等価回路図である。 図において、１はｐ　基板、２Ａはｎ　エピタキシャル
層、２Ｂはｎエピタキシャル層、３ａ。 ３ｂはｐウェル領域、４ａ、４ｂはｎ　拡散領域、７ａ
、７ｂはゲート酸化膜、８ａ、８ｂはゲート電極、９は
カソード電極、１１はアノード電極、２０は埋込み電極
である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）第１および第２の主面を有する第１の導電型の第
   １の半導体層と、 前記第１の半導体層の前記第１の主面上に形成された第
   ２の導電型の第２の半導体層と、 前記第２の半導体層の表面に選択的に形成された第１の
   導電型の第１の半導体領域と、 前記第１の半導体領域の表面に選択的に独立してそれぞ
   れ形成された第２の導電型の第２、第３の半導体領域と
   、 前記第３の半導体領域の底部に形成された埋込み導電層
   と、 前記第２の半導体層と前記第２の半導体領域とで挟まれ
   た前記第１の半導体領域の表面上に形成された第１の絶
   縁膜と、 前記第２の半導体領域と前記第３の半導体領域とで挟ま
   れた前記第１の半導体領域の表面上に形成された第２の
   絶縁膜と、 前記第１、第２の絶縁膜上にそれぞれ互いに独立して形
   成された第１、第２の制御電極と、前記第２の半導体領
   域上に形成された第１の主電極と、 前記第１の半導体層の前記第２の主面上に形成された第
   ２の主電極とを備えたサイリスタ。