[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE68924564T2 - Verfahren der Planarisierung von Halbleiterelementen. - Google Patents

Verfahren der Planarisierung von Halbleiterelementen.

Info

Publication number
DE68924564T2
DE68924564T2 DE68924564T DE68924564T DE68924564T2 DE 68924564 T2 DE68924564 T2 DE 68924564T2 DE 68924564 T DE68924564 T DE 68924564T DE 68924564 T DE68924564 T DE 68924564T DE 68924564 T2 DE68924564 T2 DE 68924564T2
Authority
DE
Germany
Prior art keywords
layer
semiconductor material
gaas
mask
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68924564T
Other languages
English (en)
Other versions
DE68924564D1 (de
Inventor
Hisashi Shichijo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of DE68924564D1 publication Critical patent/DE68924564D1/de
Publication of DE68924564T2 publication Critical patent/DE68924564T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/10—Lift-off masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Description

    HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf das Aufwachsen von Halbleitermaterialien und Bauteilen, und genauer gesagt auf das heteroepitaxiale Aufwachsen eines ersten Halbleiters (beispielsweise Galliumarsenid) auf einem maskierten zweiten Halbleiter (beispielsweise mit Siliciumdioxid maskiertes Silicium) sowie auf Bauelemente in solchen Heterostrukturen.
    • 2. Beschreibung der verwandten Technik
  • Viele Forscher haben das Aufwachsen von für die Halbleiterfertigung geeignetem Galliumarsenid (GaAs) auf Siliciumwafern und die Herstellung von aktiven Bauelementen im GaAs untersucht. Solche Bauelemente würden die höhere Beweglichkeit der Ladungsträger im Galliumarsenid mit der größeren mechanischen Belastbarkeit und thermischen Leitfähigkeit eines Siliciumsubstrats vereinigen. Beispielsweise berichten R. Fischer et al im 1985 erschienenen IEDM Tech. Digest 332 von GaAs/AlGaAs-Bipolar-Transistoren mit Heteroübergängen, die auf Siliciumsubstraten und auf Substraten mit Silicium auf Saphir aufgewachsen sind und die Stromverstärkungen von β = 13 bei einer 0,2 um dicken Basis-Elektrode haben. In ähnlicher Weise berichten G. Turner et al in der Veröffentlichung picosecond Photodetector Fabricated in GaAs Layers Grown on Silicon and Silicon On Sapphire Substrates, 1985 IEDM Tech. Digest 468, von Ansprechzeiten von 60 Picosekunden für photoleitende Detektoren, die aus einein Material hergestellt wurden, bei dem sich GaAs auf Silicium befindet. In diesen Artikeln wird weiterhin bemerkt, daß Majoritätsträger-Bauelemente, wie beispielsweise Metall-Halbleiter- Feldeffekttransistoren aus einem Material, bei dem sich GaAs auf Silicium befindet, eine Leistungsfähigkeit besitzen, die derjenigen der homoepitaxialen Bauelemente nahekommt. Dies hat dazu ermutigt, optoelektronische und Hochfrequenz-Bauelemente aus GaAs/AlGaAs und Silicium-Bauelemente auf demselben Wafer zu integrieren und optische Verbindungen mit hoher Datenübertragungsgeschwindigkeit zu verwenden, um die Anzahl der Drahtverbindungen zu verringern. Eine selektive Rekristallisation von amorphem GaAs kann den hohen spezifischen Widerstand von nichtkristallinem GaAs ausnutzen, siehe beispielsweise A. Christou et al, Formation of (100) GaAs on (100) Silicon by Laser Recrystallization, 48 Appl. Phys. Lett. 1516 (1986).
  • Einer der Hauptgründe für die steigenden Aktivitäten im Bereich des epitaxialen Wachstums von GaAs auf Siliciumsubstraten ist die Aussicht einer monolithischen Integration von GaAs- und Si-Bauelementen in derselben Anordnung. Um dieses Ziel zu erreichen, ist es jedoch erforderlich, Techniken für das Aufwachsen von Materialien und das Bearbeiten von Bauelementen zu entwickeln, die die Nebeneinanderanordnung von Schaltungsbestandteilen mit völlig unterschiedlichen Anforderungen bei der Herstellung ermöglichen. Eines der vielversprechendsten dieser Verfahren ist das strukturierte Aufwachsen von GaAs durch öffnungen in einer schützenden Maske aus Siliciumnitrid (Si&sub3;N&sub4;) oder Siliciumdioxid (SiO&sub2;) auf einem Siliciumsubstrat. Bei dieser Methode wäre die Fertigung der auf Silicium basierenden Bauelemente (die typischerweise eine Verarbeitung bei hohen Temperaturen erfordern) vor der Aufbringung einer schützenden Oxid- oder Nitriddeckschicht beendet. Einkristallines GaAs könnte daraufhin in photolithographisch festgelegten Löchern in der Deckschicht aufgewachsen werden und die Fertigung der GaAs- Bauelemente würde folgen.
  • Frühere Arbeiten haben gezeigt, daß epitaxiales GaAs erfolgreich durch eine das Muster festlegende Maske auf Siliciumsubstrate aufgebracht werden können; siehe beispielsweise B.Y. Tsaur et al, 41 Appl Phys. Lett. 347 (1982), P. Sheldon et al, 45 Appl. Phys. Lett. 274 (1984), Daniele et al, US-A-4 587 717 und Betsch et al, US-A-4 551 394. Weiterhin wurde die Integration von Bauelemente aus Si und GaAs mit Hilfe dieser Technologie demonstriert; siehe H.K. Choi et al, 7 IEEE Elec. Dev. Lett 241 und 500 (1986) und H.K. Choi et al, Heteroepitaxy on Silicon, J.C.C. Fan und J.M. Poate Eds., 67 MRS Symposia Proceedings 165 (1986).
  • Es ist inzwischen wohlbekannt, daß die Unterschiede in den Gitterparametern und den thermischen Ausdehnungskoeffizienten zwischen Si und GaAs ein ausgedehntes Netz von Fehlstellen erzeugt, das die Leistungsfähigkeit von GaAs-Bauelementen begrenzen kann. Diese Situation würde verschlimmert werden, wenn das GaAs durch Molekularstrahlepitaxie (MBE) durch Löcher in einer Maske auf eine Siliciumoberf läche aufgebracht würde. Wegen der nicht-selektiven Natur des MBE- Aufwachsprozesses wären die einkristallinen GaAs-Bereiche in engem Kontakt mit dem polykristallinem GaAs, das auf dem amorphen Material der Maske wachsen würde. Man würde selbstverständlich erwarten, daß die Anwesenheit dieser zusätzlichen fehlerhaften Zwischenschicht eine weitere Quelle von Kristallgitterfehlern bildete. Ähnliche Effekte werden bei anderen Aufwachsverfahren, wie dem metallorganischen CVD-Verfahren (MOCVD) erwartet.
  • Das einfachste Verfahren für das strukturierte Aufwachsen von GaAs auf Si würde das epitaxiale Aufwachsen des GaAs auf die ursprüngliche ebene Siliciumoberfläche einschließen. Jedoch könnte die letzte Ebene der GaAs-Oberf läche, wo die Bauteilfertigung stattfindet, mehrere um (Mikrometer) oberhalb der Ebene der vorher hergestellten Siliciumbauelemente liegen. Diese Situation würde natürlich die Verbindung dieser beiden Bauelementeanordnungen über gewöhnliche Metallisierungsverfahren erschweren. In der Tat ist für integrierte Schaltungen mit digitalen Silicium- und digitalen GaAs-Bauelementen auf einem darunterliegenden Siliciumsubstrat die Koplanarität zwischen der Oberfläche der GaAs-Bereiche und der Oberfläche des Siliciumsubstrats entscheidend. Ein Verfahren zum Erreichen dieser Koplanarität ist die Bildung von Vertiefungen in dem Siliciumsubtrat an den Stellen, wo die GaAs-Bereiche angeordnet werden sollen und darauffolgendes Aufwachsen einer GaAs-Schicht, bis die Oberfläche des GaAs in den Vertiefungen in einer Ebene mit der Oberfläche des Siliciumsubstrats außerhalb der Vertiefungen liegt. Typischerweise sind die Vertiefungen etwa 2 bis 3 um tief; Figur 1 zeigt eine Vorderansicht eines Querschnitts, in der die Vertiefung durch eine Maske aus Siliciumdioxid (Oxid) und eine Schicht aus GaAs, die durch Molekularstrahlepitaxie (MBE) aufgewachsen wurde, ohne daß die Oxidmaske entfernt wurde. Der Teil der GaAs-Schicht, der oberhalb des Siliciumsubstrats liegt, wächst als Einkristall jenseits eines dünnen Bereichs von Fehlstellungen entlang dem Übergangsbereich, während der Teil der GaAs-Schicht, der über der Oxidmaske liegt, als polykristallines GaAs wächst.
  • Um ein koplanares GaAs in Vertiefungen eines Siliciumsubstrats zu erreichen, muß das polykristalline GaAs in Figur 1 entfernt werden, ohne das einkristalline GaAs in der Vertiefung zu beeinflussen. Das Standardverfahren hierfür ist die Photolithographie: es wird Photolack verwendet und so strukturiert, daß er gerade das einkristalline GaAs in der Vertiefung bedeckt. Daraufhin wird das polykristalline GaAs durch Ätzen unter Verwendung des strukturierten Photolacks als Ätzmaske entfernt. Hierbei tritt jedoch ein Justierungsproblem für die strukturierte Maske aus Photolack auf, das durch die Stufe in der GaAs-Schicht an der Kante der Vertiefung vergrößert wird. Insbesondere wird, wenn die strukturierte Maske aus Photolack verschoben ist oder die falsche Größe besitzt, entweder der GaAs-Einkristall weggeätzt oder nicht das gesamte polykristalline GaAs entfernt (oder beides), wodurch die Koplanarität zunichte gemacht wird. Figur 2 zeigt sowohl den Einschnitt in dem einkristallinen GaAs an einer Kante der Vertiefung als auch den Streifen polykristallinen GaAs's an einer anderen Kante der Vertiefung, die von einer verschobenen Maske herrühren. Der Einschnitt kann bis zu zwei um (Mikrometer) tief sein, und der Streifen kann bis zu zwei oder drei um (Mikrometer) hoch sein. Sowohl der Einschnitt als auch der Streifen sind mit üblichen Metall- Verbindungsverfahren unvereinbar.
  • Bei den bekannten Planarisierungsverfahren für GaAs-Bereiche in einem Siliciumsubstrat treten daher die Probleme von Einschnitten im GaAs und von GaAs-Streifen im Übergangsbereich zum Silicium auf.
  • Das selektive epitaxiale Aufwachsen stark dotierter Bereiche von GaAs in Vertiefungen eines im wesentlichen undotierten GaAs-Substrats durch MBE in Zusammenhang mit einem Abhebeprozeß ist bekannt. Die stark dotierten Bereiche könnten die Source- und Drain-Bereiche eines FETS sein. Siehe A. Cho et al, Selective Lift-Off for Pref erential Growth with Molecular Beam Epitaxy, 24 IEEE Tr. Elec. Dev. 1186 (1977).
  • EP-A-0 217 288 offenbart eine Substratstruktur für ein zusammengesetztes Halbleiterbauelement, die für die Bildung zahlreicher Bauelemente geeignet ist, die eine Isolation der Elemente erfordern. Diese Substratstruktur enthält ein zusammengesetztes Substrat, das aus einem ersten und einem zweiten Halbleitersubstrat zusammengesetzt ist, deren Hauptflächen über einen zwischenliegenden isolierenden Film miteinander verbunden sind. Eine geätzte Fläche wird durch selektives Ätzen des ersten Halbleitersubstrats und des isolierenden Films gebildet, bis wenigstens das zweite Halbleitersubstrat erreicht ist. Eine epitaxiale Schicht wird auf dem zweiten Halbleitersubstrat im Ätzbereich gebildet. Die epitaxiale Schicht wird durch Gasphasenepitaxie von N-Silicium auf der Oberfläche der resultierenden Struktur monolithisch mit dem zweiten Halbleitersubstrat gebildet. Daraufhin wird die Oberfläche des ersten Teils des Halbleitersubstrats poliert.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfindung schafft ein Verfahren der Heteroepitaxie mit den Schritten der Aufbringung einer Schicht des ersten Halbleiters auf einem maskierten und mit einer Vertiefung versehenen Substrat aus dein zweiten Halbleiter, gefolgt von der Entfernung der Schicht außer in der Nachbarschaft der Vertiefungen und darauffolgendes Entfernen der verbleibenden Bereiche der Schicht, die sich nicht in den Vertiefungen befinden, durch Abheben mit der Maske oder durch Auswaschen unter Verwendung von Ultraschall. Das Verfahren ist also automatisch ausgerichtet in der Hinsicht, daß die Entfernung der Schicht auf die Vertiefungen ausgerichtet ist.
  • Dieses Verfahren erzeugt Bereiche des ersten Halbleitermaterials in den Vertiefungen des zweiten Halbleitersubstrats, wobei die Oberflächen der Bereiche und die Substrate koplanar sind und die automatische Ausrichtung die Schwierigkeiten der bekannten Verfahren, bei denen GaAs-Bereiche in einem Siliciumsubstrat auftreten, vermeidet.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Zeichnungen sind zur Erhöhung der Deutlichkeit schematisch gehalten.
  • Figur 1 ist eine Querschnittsdarstellung zur Verdeutlichung eines Verfahrens zur Aufbringung von GaAs auf mit einer Vertiefung versehenem und maskiertem Silicium nach dem Stand der Technik;
  • Figur 2 ist eine Querschnittsdarstellung zur Verdeutlichung von Problemen, die in der bekannten Technik bei der Planarisierung von GaAs, das auf mit einer Vertiefung versehenen und maskierten Silicium aufgebracht ist, auftreten;
  • Die Figuren 3a-d sind Querschnittsdarstellungen eines Verfahrens einer ersten bevorzugten Ausführungsform;
  • die Figuren 4a-c sind Querschnittsdarstellungen von Schritten eines Verfahrens einer zweiten bevorzugten Ausführungsform; und
  • Figur 5 zeigt in einer Querschnittsdarstellung miteinander verbundene Silicium- und Galliumarsenid-Bauelemente.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die Figuren 3a-d erläutern in einer Querschnittsdarstellung die Schritte des Verfahrens der ersten bevorzugten Ausführungsform zur Bildung von einkristallinen GaAs-Bereichen 104 in Vertiefungen eines einkristallinen Siliciumsubstrats 102 wie im folgenden dargestellt ist.
  • (a) Man beginnt mit einem Siliciumsubstrat 102 in Gestalt eines Siliciumwafers mit 10 cm (vier Inch) Durchmesser, das in < 100> -Richtung ausgerichtet und (p-)-dotiert ist. Es sei bemerkt, daß das Substrat 102 verschiedene Bauelemente, beispielsweise MOS- und bipolare Transistoren sowie Verbindungsleitungen für solche Bauelemente enthalten kann, die sich getrennt von denen befinden, in denen GaAs aufgebracht werden soll. Daraufhin werden 3,000 10&supmin;¹&sup0; m (3,000 Å) Siliciumdioxid 108 auf der Oberfläche des Substrates 102 aufgebracht, Photolack auf das Oxid 108 aufgeschleudert und der Photolack strukturiert (durch eine Maske belichtet und entwickelt) und dadurch die Bereiche, in denen sich die Vertiefungen im Substrat 102 befinden, festgelegt. Die Vertiefungen können jede geeignete Größe und Form besitzen und beispielsweise Quadrate mit 200 um Kantenlänge sein. Daraufhin werden das Oxid 108 und das Substrat 102 durch reaktives Ionenätzen mit dem strukturierten Photolack als Ätzmaske geätzt. Dies erzeugt Vertiefungen mit im wesentlichen senkrechten Wänden bis zu einer Tiefe von etwa zwei oder drei um (Mikrometer) in Abhängigkeit von der Anwendung. Daraufhin wird der Photolack entfernt und eine GaAs-Schicht auf die Oberfläche des mit dem Oxid 108 beschichteten und mit Vertiefungen versehenen Oberfläche des Substrats 102 aufgewachsen. Die GaAs-Schicht hat eine Dicke, die gleich der Tiefe der Vertiefungen (zwei bis drei um (Mikrometer)) ist, wenn auch ein Unterschied in den Dicken von ein oder zwei um (Mikrometer) die Planarität der Struktur nicht entscheidend stört. Dieses Aufwachsen kann durch Molekularstrahlepitaxie (MBE) bewirkt werden, was zu einer dünnen 200.10&supmin;¹&sup0; m (200 Å), Störstellen aufweisenden Schicht 110 im Übergangsbereich zwischen dein GaAs und dem Silicium führt, jedoch zu einkristallinem GaAs 104 oberhalb dieses Übergangsbereichs und zu polykristallinem GaAs 106 oberhalb des Oxids 108. Figur 1 zeigt eine Querschnittsdarstellung von einer der Vertiefungen. Es sei bemerkt, daß in den bekannten Verfahren in erster Linie ein Siliciumsubstrat 102 verwendet wird, das um einige Grad gegen die < 100> -Richtung der bevorzugten Ausführungsforin verkippt ist. Die bevorzugte Ausführungsform erlaubt daher die Herstellung qualitativ höherwertiger Siliciumbauelemente. Das MBE-Aufwachsen geschieht typischerweise bei etwa 600ºC, gefolgt von einem Ausheilschritt bei bis zu 900ºC, wobei der Schritt des Ausheilens fortgelassen werden kann, falls der an die Oberfläche angrenzende Bereich des GaAs (der später bei MESFETS die Kanalschicht bildet) während des MBE-Aufwachsens dotiert wird.
  • (b) Photolack 112 wird auf die GaAs-Schicht 104-106 aufgeschleudert, und der Photolack 112 so strukturiert, daß er die Vertiefungen mit einer Überlappung von etwa 2 bis 5 um (Mikrometern) über dem Oxid 108 bedeckt, wie in Figur 3a dargestellt ist.
  • (c) Die GaAs-Schicht 104-106 wird mit strukturiertem Photolack 112 als Ätzmaske geätzt. Es kann ein in bezug auf das Oxid 108 selektives Ätzmittel, wie beispielsweise ein Plasma aus CCL2F2 + He oder ein in bezug auf das Oxid 108 selektives isotropes Atzmittel, wie beispielsweise eine Lösung von H&sub2;O&sub2; + NH&sub4;OH in Wasser oder H&sub2;O&sub2; + H&sub2;SO&sub4; in Wasser verwendet werden. Das isotrope Ätzen ist wegen des großen Uberlappungsbereichs des Photolacks 112 oberhalb des Oxids 108 nützlich, obwohl ein Teil des GaAs 106 unterhalb der Maske 112 aus Photolack weggeätzt wird. Daraufhin wird der Photolack 112 entfernt, wie in Figur 3b dargestellt ist.
  • (d) Das Oxid 108 wird mit BELL2 (eine Lösung aus HF + NH&sub4;F in Wasser) geätzt. Dieses Ätzmittel ist selektiv in bezug auf GaAs und Silicium und entfernt das Oxid 108 selbst unterhalb des GaAs 106. Dieser Ätzprozeß entfernt entweder das GaAs 106 durch Abbrechen der GaAs-Schicht 104-106 an dem dünnen Halsstück oder läßt das GaAs 106 freitragend über dem Substrat 102 stehen. Beide Fälle sind in Figur 3c dargestellt.
  • (e) Es wird eine Ultraschall-Spülung vorgenommen, um das freitragende GaAs 106 an dem dünnen Halsstück abzubrechen und zu entfernen, 50 daß man eine ebene Oberfläche, wie in Figur 3d gezeigt, erhält.
  • Ein Verfahren einer zweiten bevorzugten Ausführungsform folgt den Schritten (a) bis (e) des Verfahrens der ersten bevorzugten Ausführungsform und kommt zur Anwendung, wenn das GaAs 106, das abgehoben wird, entlang einer eher senkrechten Linie bricht und GaAs-Vorsprünge 120 stehen läßt, wie in Figur 4a dargestellt ist. Der Ort der Bruchlinie hängt von der Dicke der GaAs-Schicht 106, der Dicke des Oxids 108 und der Größe des Überlappungsbereichs des Photolacks 112 über dem Oxid 108 ab. Die Bruchlinie für überstehendes GaAs 106 ist nach Anwendung einer Ultraschall- Spülung ähnlich. Das Verfahren der zweiten bevorzugten Ausführungsform verläuft dann wie folgt.
  • (f) Photolack 122 wird bis zu einer Dicke von etwa einem um (Mikrometer) aufgeschleudert, zur Entf erunung von Lösungsmitteln vorgetrocknet und danach nachgetrocknet (es ist keine Entwicklung erforderlich), um den Photolack 122 ausfließen zu lassen und über den Vorsprüngen 120 einzuebnen, wie in Figur 4b dargestellt ist.
  • (g) Der Photolack 122 wird in einem Sauerstoff-Plasma geätzt, bis die Vorsprünge 120 entwickelt sind. Daraufhin werden die Vorsprünge 120 mit einem Atzmittel für das isotrope Ätzen von GaAs, wie beispielsweise einer Lösung von H&sub2;O&sub2; + NH&sub4;OH in Wasser oder H&sub2;O&sub2; + H&sub2;SO&sub4; in Wasser geätzt. Die Dauer des Ätzvorgangs ist so eingestellt, daß er endet, wenn in etwa das Niveau des Substrates 102/GaAs 104 erreicht ist, wie in Figur 4c dargestellt ist. Schließlich wird der Photolack 122 entfernt.
  • Die Bildung von GaAs 104 in Vertiefungen des Substrats 102 mit den Verfahren der bevorzugten Ausführungsform und die Standard-GaAs-Verarbeitung sind Verfahren, die bei relativ geringen Temperaturen, typischerweise unterhalb von 800 Grad C, stattfinden, um das Ausdiffundieren von Arsen zu verhindern, so daß Schaltungen, die an der Oberfläche des Substrates 102 in Bereichen außerhalb der Bereiche des GaAs 104 gebildet werden, Materialien wie Siliciumverbindungen und Wolfram enthalten können. Nach der Bildung der GaAs-Bereiche 104 können Bauelemente wie MESFETS und JFETS in den GaAs- Bereichen durch Standardverfahren hergestellt werden und die GaAs-Bauelemente mit den im Siliciumsubstrat 102 außerhalb der GaAs-Bereiche 104 gebilden Schaltungen verbunden werden. Eine Aluminium- oder Goldmetallisierung würde nach der Fertigung der Bauelemente in GaAs 104 durchgeführt werden.
  • Figur 5 zeigt die Verbindung von auf einem Siliciumsubstrat 102 angeordneten MOSFETS 152 und 154 mit MESFETS 156 in einkristallinem GaAs 104. Die in Figur 5 gezeigte Anordnung ist vereinfacht, um sowohl Standard-Doppelwannen-CMOS-Bauelemente mit Polysilicium-Gates 158 als auch Feldoxidisolationen 160 mit einem n-Kanal-MESFET mit einer Bohr-Gitterfehler-Isolation 162 im GaAs 104 zu zeigen. Nach den CMOS-Verarbeitungsschritten der Bildung der Polysilicium-Gate-Zonen sowie der Implantation der Source-Drain-Zonen und der Ausheilung wird der Wafer von SiO&sub2;/Si&sub3;N&sub4;/SiO&sub2; einer Dicke von etwa 3,000.10&supmin;¹&sup0; m (3,000 Å) bedeckt, wobei das Nitrid eingefügt wird, um die Diffusion von Gallium während des MBE-Aufwachsvorgangs des GaAs zu verhindern. Wie im Verfahren der ersten bevorzugten Ausführungsform werden Fenster im Oxid/Nitrid/- Oxid geöffnet und drei Bin tiefe Vertiefungen werden durch reaktives Ionenätzen in das Siliciumsubstrat geätzt. Nach dem MBE-Aufwachsen von GaAs wird das GaAs außerhalb der Vertiefungen mit dem Verfahren der ersten bevorzugten Ausführungsform entfernt. Daraufhin werden MESFETS durch Standardverfahren zur Herstellung einer in einer Vertiefung befindlichen Gate-Zone mit einer Ti/Pt/Au-Schottky-Gate-Zone und Ohmschen Au/Ge/Ni-Source-/Drain-Kontakten hergestellt. Eine Ti:W/Au-Metallisierung 166 mit Plasmaoxid-Isolator 168 verbindet die cMOS-Bauelemente < oder andere Bauelemente aus Silicium) mit den MESFETS (oder anderen GaAs-Bauelementen). Weitere Verbindungen, Passivierungs-, Kontaktierungs- und Kapselungsschritte vervollständigen den Chip.
    • MODIFIKATIONEN UND VORTEILE
  • Verschiedene Modifikationen der Bauelemente und Verfahren der bevorzugten Ausführungsform können vorgenommen werden, während die Merkmale einer nicht kritischen photolithographischen Entfernung der aufgewachsenen Schicht, gefolgt von einer Abhebung des übrigbleibenden nicht erwünschten Teils der aufgewachsenen Schicht, wodurch eine ebene Struktur erzeugt wird, beibehalten werden.
  • Beispielsweise können andere Halbleitermaterialien zum Aufwachsen der Schichten verwendet werden, wie beispielsweise andere III-V-Verbindungen einschließlich AlxGa&sub1;-xAs und InxGa&sub1;-xAs oder Vierstoffverbindungen oder sogar II-VI-Verbindungen. Das Material in den Vertiefungen kann aus anderen Materialien bestehen, wie beispielsweise auf einem Isolator angeordnetem Silicium, Germanium, Halbleiterverbindungen, oder anderen Anordnungen einschließlich eines stark dotierten Siliciumsubstrats mit einer leicht dotierten epitaxialen Schicht, die p- und n-Wannen für CMOS-Bauelemente und bipolare Bereiche zusammen mit Graben-Isolationen zwischen den Bereichen wie bei bipolaren CMOS-Bauelementen enthält. Das Aufwachsen der Halbleiter in den Vertiefungen kann durch chemische Abscheidung aus der Gasphase einer metallorganischen Verbindung (MOCVD), metallorganische Molekularstrahlepitaxie (MOMBE), Niederdruck-CVD, Sputtern usw. geschehen. Die aufgewachsene Schicht kann eine Übereinanderschichtung von Teilschichten aus beispielsweise GaAs und Alxgal-xas sein, um die Fertigung von Bipolartransistoren mit Heteroübergang zu ermöglichen. Die Ausmaße und die Formen der Vertiefungen können verändert werden, beispielsweise können einige tiefe Vertiefungen gebildet werden, die mit einer zweiten Anwendung der Verfahren der bevorzugten Ausführungsform gefüllt werden. Weiterhin können verschiedene Verfahren zur Verbesserung von Kristallfehlern, wie beispielsweise das Aufwachsen von Übergittern in der Nähe des Heteroübergangs mit dem die Vertiefungen auffüllenden Aufwachsvorgang vereinigt werden.
  • Die Erfindung bietet den Vorteil ebener Bereiche eines ersten Halbleiters in einer Schicht eines zweiten Halbleiters.

Claims (15)

1. Verfahren zum Herstellen einer Halbleitervorrichtung, enthaltend die Schritte:
(a) Aufbringen einer Maskenschicht auf der Oberfläche einer ersten Schicht eines ersten Halbleitermaterials;
(b) Bilden wenigstens einer maskierten Vertiefung in der ersten Schicht des ersten Halbleitermaterials, wobei die Vertiefung von der Maskenschicht umgeben ist;
(c) Aufbringen einer zweiten Schicht aus einem zweiten Halbleitermaterial auf der maskierten, vertieften ersten Schicht, wobei die zweite Schicht eine Dicke hat, die etwa gleich der Tiefe der Vertiefung(en) ist;
(d) Entfernen der zweiten Schicht außer über der (den) Vertiefung(en) und den angrenzenden Bereichen; und
(e) Entfernen der Maske und dadurch Entfernen im wesentlichen des gesamten Rests der zweiten Schicht außerhalb der Vertiefung(en).
2. Verfahren nach Anspruch 1, ferner enthaltend den Schritt:
- Anwenden von Vibrationen auf das Produkt des Schritts (e), um dadurch alle verbleibenden Abschnitte der zweiten Schicht außerhalb der Vertiefung(en) zu entfernen.
3. Verfahren nach Anspruch 1, bei welchem:
- das erste Halbleitermaterial Silicium ist und
- das zweite Halbleitermaterial InxAlyGa&sub1;-x-yAs für verschiedene nichtnegative x, y-Werte im Bereich von 0 &le; x + y &le; 1,0 ist.
4. Verfahren nach Anspruch 1, bei welchem:
- das erste Halbleitermaterial Silicium ist;
- das zweite Halbleitermaterial GaAs ist;
- die Maske aus Siliciumdioxid besteht; und
- das Entfernen beim Schritt (d) durch Photolithographie erfolgt.
5. Verfahren zur Herstellung einer Halbleitervorrichtung, enthaltend die Schritte:
(a) Aufbringen einer Maskenschicht auf der Oberfläche einer ersten Schicht eines ersten Halbleitermaterials;
(b) Bilden wenigstens einer maskierten Vertiefung in der ersten Schicht des ersten Halbleitermaterials, wobei die Vertiefung von der Maskenschicht umgeben ist;
(c) Aufbringen einer zweiten Schicht aus einem zweiten Halbleitermaterial auf der maskierten, vertieften ersten Schicht, wobei die zweite Schicht eine Dicke hat, die etwa gleich der Tiefe der Vertiefung(en) ist;
(d) Entfernen der zweiten Schicht außer über der (den) Vertiefung(en) und den angrenzenden Bereichen; und
(e) Entfernen der Maske;
(f) Bilden einer ebenen Schicht auf der ersten Schicht und dem zweiten Rest der zweiten Schicht, wobei Abschnitte des Rests über die Ebene der ersten Schicht und auch durch die ebene Schicht hervorragen;
(g) Entfernen der hervorragenden Abschnitte unter Verwendung der ebenen Schicht als Maske; und
(h) Entfernen der ebenen Schicht.
6. Verfahren nach Anspruch 5, ferner enthaltend den Schritt:
- Anwenden von Vibrationen auf das Produkt des Schritts (e) vor der Bildung der ebenen Schicht.
7. Verfahren nach Anspruch 5, bei welchem:
- das erste Halbleitermaterial Silicium ist und
- das zweite Halbleitermaterial InxAlyGa&sub1;-x-yAs für verschiedene nichtnegative x, y-Werte im Bereich von 0 &le; x + y &le; 1,0 ist.
8. Verfahren nach Anspruch 5, bei welchem:
- das erste Halbleitermaterial Silicium ist;
- das zweite Halbleitermaterial GaAs ist;
- die Maske aus Siliciumdioxid besteht;
- die ebene Schicht aus Photoresist besteht; und
- das Entfernen beim Schritt (d) durch Photolithographie erfolgt.
9. Verfahren nach Anspruch 5, bei welchem:
- das Bilden im Schritt (f) durch Auf schleudern von Photoresist erfolgt, woran sich ein Rückätzen zum Freilegen der Abschnitte anschließt.
10. Verfahren nach Anspruch 1, enthaltend die folgenden Schritte zur Herstellung einer integrierten Schaltung:
- Bilden von Vorrichtungen in der ersten Schicht eines ersten Halbleitermaterials;
- Bilden der wenigstens einen maskierten Vertiefung in der ersten Schicht;
- Aufbringen der zweiten Schicht aus dem zweiten Halbleitermaterial auf der maskierten, vertieften ersten Schicht;
- Entfernen der zweiten Schicht außer über der (den) Vertiefung(en) und den angrenzenden Bereichen;
- Entfernen der Maske;
- Bilden von Vorrichtungen in dem Teil der zweiten Schicht über der (den) Vertiefung(en);
- Bilden von Elektroden für die Vorrichtungen und zu deren Verbindung in der ersten Schicht und dem Teil der zweiten Schicht; und
- Einbauen der ersten Schicht und des Teils der zweiten Schicht mit den Vorrichtungen und Elektroden sowie Verbindungen in ein Gehäuse.
11. Verfahren nach Anspruch 10, enthaltend die weiteren Schritte:
- Bilden einer ebenen Schicht auf der ersten Schicht und dem Rest der zweiten Schicht nach dem Schritt (f), wobei die Teile des Rests über die Ebene der ersten Schicht und auch durch die ebene Schicht hervorragen;
- Entfernen der Teile unter Verwenden der ebenen Schicht als Maske; und
- Entfernen der ebenen Schicht.
12. Verfahren nach Anspruch 11, ferner enthaltend den Schritt:
- Anwenden von Vibrationen auf das Produkt des Schritts (f) vor der Bildung der ebenen Schicht.
13. Verfahren nach Anspruch 10, bei welchem:
- das erste Halbleitermaterial Silicium ist und das
- das zweite Halbleitermaterial InxAlyGa&sub1;-x-yAs für verschiedene nichtnegative x, y-Werte im Bereich von 0 &le; x + y &le; 1,0 ist.
14. Verfahren nach Anspruch 11, bei welchem:
- das erste Halbleitermaterial Siliciuin ist;
- das zweite Halbleitermaterial GaAs ist;
- die Maske aus Siliciumdioxid besteht;
- die ebene Schicht aus Photoresist besteht; und
- das Entfernen beim Schritt (e) von Anspruch 10 durch Photolithographie erfolgt.
15. Verfahren nach Anspruch 10, bei welchem:
- das Bilden im Schritt (f) durch Aufschleudern von Photoresist erfolgt, woran sich ein Rückätzen zum Freilegen der Abschnitte anschließt.
DE68924564T 1988-07-27 1989-06-20 Verfahren der Planarisierung von Halbleiterelementen. Expired - Fee Related DE68924564T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/224,965 US4910164A (en) 1988-07-27 1988-07-27 Method of making planarized heterostructures using selective epitaxial growth

Publications (2)

Publication Number Publication Date
DE68924564D1 DE68924564D1 (de) 1995-11-23
DE68924564T2 true DE68924564T2 (de) 1996-03-21

Family

ID=22842969

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68924564T Expired - Fee Related DE68924564T2 (de) 1988-07-27 1989-06-20 Verfahren der Planarisierung von Halbleiterelementen.

Country Status (5)

Country Link
US (1) US4910164A (de)
EP (1) EP0352471B1 (de)
JP (1) JP2686322B2 (de)
KR (1) KR0166958B1 (de)
DE (1) DE68924564T2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014107167A1 (de) * 2014-05-21 2015-12-17 Osram Opto Semiconductors Gmbh Verfahren zur lateralen Strukturierung einer Strukturschicht mit dreidimensionalen Strukturelementen und Halbleiterbauelement
DE102020209927A1 (de) 2020-08-06 2022-02-10 Robert Bosch Gesellschaft mit beschränkter Haftung Einebnen von Materialerhebungen auf Halbleiterschichten

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013682A (en) * 1986-10-22 1991-05-07 Texas Instruments Incorporated Method for selective epitaxy using a WSI mask
EP0365875B1 (de) * 1988-10-28 1995-08-09 Texas Instruments Incorporated Abgedeckte Wärmebehandlung
GB2228617A (en) * 1989-02-27 1990-08-29 Philips Electronic Associated A method of manufacturing a semiconductor device having a mesa structure
US5202284A (en) * 1989-12-01 1993-04-13 Hewlett-Packard Company Selective and non-selective deposition of Si1-x Gex on a Si subsrate that is partially masked with SiO2
US4971928A (en) * 1990-01-16 1990-11-20 General Motors Corporation Method of making a light emitting semiconductor having a rear reflecting surface
US5084409A (en) * 1990-06-26 1992-01-28 Texas Instruments Incorporated Method for patterned heteroepitaxial growth
US5110410A (en) * 1990-08-13 1992-05-05 Texas Instruments Incorporated Zinc sulfide planarization
EP0496215B1 (de) * 1991-01-21 1995-08-30 Siemens Aktiengesellschaft Verfahren zur Herstellung eines strukturierten Aufbaus mit Hochtemperatursupraleitermaterial
FR2687008B1 (fr) * 1992-02-05 2001-06-22 Patrick Launay Procede de fabrication de structures actives et dispositifs semiconducteurs ainsi obtenus.
US5279974A (en) * 1992-07-24 1994-01-18 Santa Barbara Research Center Planar PV HgCdTe DLHJ fabricated by selective cap layer growth
US5443685A (en) * 1993-11-01 1995-08-22 At&T Corp. Composition and method for off-axis growth sites on nonpolar substrates
JP2970425B2 (ja) * 1994-09-26 1999-11-02 日本電気株式会社 バイポーラトランジスタの製造方法
KR0162865B1 (ko) * 1995-03-09 1999-02-01 김은영 반도체 패턴 측면의 에피성장율 조절방법
US5659640A (en) * 1995-06-27 1997-08-19 Lucent Technologies Inc. Integrated waveguide having an internal optical grating
US6316820B1 (en) 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
CN1430792A (zh) 2000-05-31 2003-07-16 摩托罗拉公司 半导体器件及方法
WO2002009187A2 (en) * 2000-07-24 2002-01-31 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
WO2002082551A1 (en) 2001-04-02 2002-10-17 Motorola, Inc. A semiconductor structure exhibiting reduced leakage current
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6992321B2 (en) 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US20030010992A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Semiconductor structure and method for implementing cross-point switch functionality
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US7019332B2 (en) 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6855992B2 (en) * 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US20030034491A1 (en) 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030036217A1 (en) * 2001-08-16 2003-02-20 Motorola, Inc. Microcavity semiconductor laser coupled to a waveguide
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US20040070312A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Integrated circuit and process for fabricating the same
US20040069991A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Perovskite cuprate electronic device structure and process
US7169619B2 (en) 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6885065B2 (en) 2002-11-20 2005-04-26 Freescale Semiconductor, Inc. Ferromagnetic semiconductor structure and method for forming the same
US6965128B2 (en) * 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US7020374B2 (en) * 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US20040164315A1 (en) * 2003-02-25 2004-08-26 Motorola, Inc. Structure and device including a tunneling piezoelectric switch and method of forming same
US7514328B2 (en) * 2003-06-26 2009-04-07 Mears Technologies, Inc. Method for making a semiconductor device including shallow trench isolation (STI) regions with a superlattice therebetween
KR20130047813A (ko) * 2011-10-31 2013-05-09 삼성전자주식회사 Ｉｉｉ-ｖ족 화합물 반도체층을 포함하는 반도체 소자 및 그 제조방법
US9378950B1 (en) * 2015-05-22 2016-06-28 Stratio Methods for removing nuclei formed during epitaxial growth

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3401449A (en) * 1965-10-24 1968-09-17 Texas Instruments Inc Method of fabricating a metal base transistor
US3322581A (en) * 1965-10-24 1967-05-30 Texas Instruments Inc Fabrication of a metal base transistor
US3764409A (en) * 1969-09-29 1973-10-09 Hitachi Ltd Method for fabricating a semiconductor component for a semiconductor circuit
EP0191503A3 (de) * 1980-04-10 1986-09-10 Massachusetts Institute Of Technology Verfahren zur Herstellung von Blättern aus kristallinem Material
JPS5893344A (ja) * 1981-11-30 1983-06-03 Toshiba Corp 半導体装置及びその製造方法
JPS6276645A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 複合半導体結晶体構造
DE3727517C2 (de) * 1987-08-18 1995-06-01 Licentia Gmbh Verfahren zur Herstellung isolierter Halbleiterbereiche in einem Halbleiterkörper und damit hergestellte strukturierte Halbleiterkörper

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014107167A1 (de) * 2014-05-21 2015-12-17 Osram Opto Semiconductors Gmbh Verfahren zur lateralen Strukturierung einer Strukturschicht mit dreidimensionalen Strukturelementen und Halbleiterbauelement
US10608081B2 (en) 2014-05-21 2020-03-31 Osram Oled Gmbh Method for lateral patterning of a pattern layer with three-dimensional pattern elements, and semiconductor device
DE102014107167B4 (de) 2014-05-21 2022-04-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements mit einer Strukturschicht mit einer Mehrzahl von dreidimensionalen Strukturelementen und strahlungsemittierendes Halbleiterbauelement mit einer Strukturschicht mit einer Mehrzahl von dreidimensionalen Strukturelementen
DE102020209927A1 (de) 2020-08-06 2022-02-10 Robert Bosch Gesellschaft mit beschränkter Haftung Einebnen von Materialerhebungen auf Halbleiterschichten

Also Published As

Publication number Publication date
KR0166958B1 (ko) 1999-02-01
JPH02168631A (ja) 1990-06-28
JP2686322B2 (ja) 1997-12-08
KR900002405A (ko) 1990-02-28
EP0352471B1 (de) 1995-10-18
US4910164A (en) 1990-03-20
EP0352471A3 (de) 1991-03-06
DE68924564D1 (de) 1995-11-23
EP0352471A2 (de) 1990-01-31

Similar Documents

Publication Publication Date Title
DE68924564T2 (de) Verfahren der Planarisierung von Halbleiterelementen.
DE69331816T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69233314T2 (de) Verfahren zur Herstellung von Halbleiter-Produkten
EP0838858B1 (de) Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
DE3751219T2 (de) Verfahren zur Herstellung eines Schottky-Barriere- Feldeffekttransistors.
DE3785521T2 (de) Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v.
DE4212861C2 (de) Feldeffekttransistor und Herstellungsverfahren dafür
DE69428399T2 (de) Verfahren zur Herstellung von ohmschen Kontakten für eine komplementäre Halbleiteranordnung
DE3856075T2 (de) Verfahren zur herstellung dünner einzelkristallsiliciuminseln auf einem isolator
DE102011053819A1 (de) Halbleiterbauelemente und Verfahren zu deren Herstellung
DE60128883T2 (de) Laterale pin-Diode aus Polysilicium und Verfahren zur Herstellung
DE3780484T2 (de) Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren.
DE19533754A1 (de) Isolierschicht-Vorrichtung (IG-Vorrichtung) mit einem Aufbau mit einer Source mit engem Bandabstand, und Verfahren zu deren Herstellung
US4914053A (en) Heteroepitaxial selective-area growth through insulator windows
DE69324630T2 (de) Dotierungsverfahren, Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69524516T2 (de) Verfahren zur Herstellung eines Bipolatransistors
DE69126230T2 (de) Silizium-Photodiode für monolithisch integrierte Schaltungen und Herstellungsverfahren
US5084409A (en) Method for patterned heteroepitaxial growth
DE69128123T2 (de) Verfahren zum Herstellen selbst-ausrichtender bipolarer Transistoren mit Heteroübergang
DE3686089T2 (de) Verfahren zur herstellung eines metall-halbleiter-feldeffekttransistors und dadurch hergestellter transistor.
DE10229003B4 (de) Ein Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem Rekombinationsgebiet
DE3936507C2 (de) Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben
DE3850219T2 (de) Herstellungsverfahren eines integrierten Infrarot-Photodetektors.
DE3586525T2 (de) Halbleiteranordnung mit einer integrierten schaltung und verfahren zu deren herstellung.
DE69800026T2 (de) GaAs-basierender MOSFET und Verfahren zur Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee