[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE68913109T2 - Verfahren zum Herstellen einer Regelungs- und Schutzdiode. - Google Patents

Verfahren zum Herstellen einer Regelungs- und Schutzdiode.

Info

Publication number
DE68913109T2
DE68913109T2 DE68913109T DE68913109T DE68913109T2 DE 68913109 T2 DE68913109 T2 DE 68913109T2 DE 68913109 T DE68913109 T DE 68913109T DE 68913109 T DE68913109 T DE 68913109T DE 68913109 T2 DE68913109 T2 DE 68913109T2
Authority
DE
Germany
Prior art keywords
control
layer
region
type
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68913109T
Other languages
English (en)
Other versions
DE68913109D1 (de
Inventor
Gerard Ducreux
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Publication of DE68913109D1 publication Critical patent/DE68913109D1/de
Application granted granted Critical
Publication of DE68913109T2 publication Critical patent/DE68913109T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H01L29/66106—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/174—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf den Bereich von Regeldioden und insbesondere auf solche Dioden, die eine Regelfunktion und eine Schutzfunktion sicherstellen können.
  • Eine Regeldiode ist eine Diode, die dazu bestimmt ist, in einem Bereich schwacher Leistung zu arbeiten, wie z. B. bei ca. einem Watt, mit Strömen von einigen Milliampere und bestimmten Durchbruchspannungen in einem Bereich, der sich gewöhnlich von 2 - 200 V erstreckt. Eine solche Diode gibt, wenn sie rückwärts bzw. in Sperrichtung gepolt ist, im Lawinenbereich Leistung ab (Zenereffekt oder Lawineneffekt je nach Spannung) mit einem kleinstmöglichen dynamischen Widerstand, d. h., daß die Strom- Spannungskennlinie dieser Diode einen ausgeprägten Knick aufweisen muß und die Spannung daraufhin im wesentlichen konstant bleiben muß, wenn der Strom zunimmt.
  • Ein Beispiel einer klassischen Regeldiode ist in Figur 1 dargestellt. Diese Diode wird auf einem Substrat ausgebildet, das eine stark dotierte (N++) Schicht 1 vom N-Typ aufweist, auf der eine weniger stark dotierte (N+) Schicht 2 vom N-Typ ausgebildet ist mit einem in Abhängigkeit von der gewünschten Regelspannung ausgewählten Dotierungsniveau. Von der oberen Oberfläche dieses Substrats ausgehend wird eine Schicht 3 vom P- Typ ausgebildet. Die Oberfläche des Fensters, von dem aus die Schicht 3 ausgebildet wird, wird in Abhängigkeit der während des Regelbetriebs zu erzielenden Stromdichte verringert und kalibriert. Gegenwärtig wird der Übergang zwischen der Schicht 3 und der Schicht 2 mit einem Schutzring 4 umgeben, der aus einem Gebiet vom gleichen Leitungstyp wie die Schicht 3 aufgebaut ist, jedoch mit einer schwächeren Dotierung an der Grenzfläche zwischen dieser Schicht und dem (N+)-Gebiet. Dieser Schutzring dient, wie bekannt, insbesondere dazu, ein gutes Funktionieren des angestrebten Zener- oder Lawinenphänomens sicherzustellen, wobei die Probleme vermieden werden, die mit der Krümmung des Übergangs im Randbereich zusammenhängen. Daraufhin wird die obere Fläche der Diode wie auch die untere Fläche (nicht dargestellt) mit einer Metallisierung 5 überzogen.
  • In einer solchen Zener-Diode wird die Lawinenspannung oder Regelspannung im wesentlichen durch das Dotierungsniveau der Schicht 2 vom (N+)-Typ bestimmt und nur in der zweiten Ordnung durch den Gradienten des PN-Übergangs und der besonderen Form dieses Übergangs (ebener oder abgerundeter Übergang) . Somit wählt man, wenn man unterschiedlichen Spannungen entsprechende Regeldioden verwirklichen will, Schichten 2 unterschiedlicher Dotierungsniveaus. Z. B. ist für eine Regelspannung von 3 V der spezifische Widerstand der Schicht 2 vom (N+)-Typ in der Größenordnung von 6 mohm x cm (ungefähr 10¹&sup9; Atome/cm³); für eine Regelspannung von 51 V wird dieser spezifische Widerstand 300 mohm x cm; und für eine Regelspannung von 200 V wird dieser Wert 2,5 ohm x cm (ungefähr 2 x 10¹&sup5; Atome/cm³).
  • Andererseits ist eine wie in Figur 1 dargestellte Struktur einer Zener-Diode brüchig, wenn Stromstöße mehrerer Ampere angelegt werden, weil nämlich die Stromdichte in der aktiven Zone (Grenzfläche zwischen den Schichten 3 und 2) zu stark wird und die Aufheizung stark ansteigt.
  • Weiterhin stellt man auch Dioden her, die einen Schutz durch Kappen von Impulsspitzen gewähren, bei denen sehr hohe Überintensitäten oder momentane Überspannungen örtlich begrenzt werden, indem man Stromüberlasten mehrerer Ampere in Rückwärtsrichtung zuläßt. Für dieses Ziel ist es wünschenswert, die thermische Dispersion zu begünstigen, indem man die Aufheizung über eine größtmögliche Oberfläche verteilt. Somit hat man hiermit, im Gegensatz zum Fall der Regeldioden, Übergänge großer Oberflächen.
  • Man hat im Stand der Technik vorgeschlagen, die Regel- und Schutzfunktion zu kombinieren, indem man eine Regeldiode kleiner Oberfläche und eine Schutzdiode größerer Oberfläche zusammenbringt, die bei einem geringfügig höheren Schwellwert als dem der Regeldiode arbeitet, um einzuspringen, wenn eine Überintensität angelegt wird.
  • Ein Beispiel einer solchen klassischen Diode ist in Figur 2 gezeigt. In dieser Figur bezeichnen dieselben Bezugszeichen dieselben Elemente wie in Figur 1. Zusätzlich zu den schon in Figur 1 dargestellten Übergängen ist eine Zone 6 vom P-Typ verhältnismäßig großer Oberfläche vorgesehen, welche die Regeldiodenzone 3 umgibt und sich zwischen dieser Diode und dem Schutzring 4 befindet (in gewissen Ausführungsbeispielen ist kein Schutzring vorgesehen). Mit J1 wird der Regelübergang zwischen der diffundierten Zone 3 und der Schicht 2 vom (N+)-Typ bezeichnet und mit J2 der Schutzübergang zwischen der diffundierten Zone 6 und dieser Schicht 2.
  • Die Verwirklichung einer solchen Struktur wirft zahlreiche technologische Probleme auf, weil sie es erforderlich macht, die zu den beiden Übergängen J1 und J2 gehörenden Lawinenspannungen V1 und V2 reproduzierbar einzustellen. Man muß in der Tat die dem Übergang J1 entsprechende Spannung V1 sorgfältig einstellen, um die gewünschte Regelspannung festzulegen. Um eine zufriedenstellende Schutzleistungsfähigkeit zu bekommen, muß man dann auf vorbestimmte Weise den Spannungsabstand V2 - V1 einstellen, der die Schutzleistungsfähigkeit bestimmt.
  • Klassisch wird eine Struktur wie diejenige der Figur 2 ausgehend von einem Substrat vom (N+)-Typ verwirklicht, das dem für die Schicht 2 ausgewählten Dotierungsniveau entspricht, und die hintere Fläche wird stärker dotiert, um die Schicht 1 vom (N++)- Typ auszubilden, welche dazu bestimmt ist, den spezifischen Widerstand der Diode zu verringern und die Aufnahme des ohmschen Kontakts an der hinteren Fläche zu verbessern. Daraufhin werden die Übergänge J1 und J2 ausgebildet, indem man z. B. zuerst den Schutzring 6, ausgehend von einer festen Dotierungsquelle, eindiffundiert. Die Spannung des Schutzrings wird in erster Ordnung durch die Dauer des Tempervorgangs bestimmt. Eine Diffusion des mittleren Übergangs 3 wird daraufhin, ebenfalls ausgehend von einer festen Quelle, durchgeführt.
  • Im Vorhergehenden wurde die Realisierung des Schutzrings, die auf klassische Art durchgeführt wird, nicht beschrieben.
  • Selbstverständlich können je nach Technologie andere Diffusionsverfahren verwendet werden als dasjenige, das sich aus einer Diffusion einer festen Dotierungsstoffquelle ergibt, wie z. B. Diffusionen in der Gasphase oder Implantationen, denen Tempervorgänge folgen.
  • Diese Technologien weisen verschiedene Nachteile und Grenzen auf, von denen man die folgenden aufführen kann.
  • 1) Aufgrund der Tatsache, daß die Regelspannung in erster Linie durch das Dotierungsniveau der Schicht 2 vom N-Typ bestimmt wird, muß ein Hersteller, der eine ganze Bandbreite von Dioden entsprechend unterschiedlicher Regelspannungen bereitstellen möchte, einen Siliziumvorrat über eine ganze Bandbreite von spezifischen Widerständen anlegen, die jeweils einer gewünschten Regelspannung entsprechen; daraus ergeben sich gewaltige Probleme der Lagerhaltung.
  • 2) Auf einem gegebenen Siliziumwafer gibt es eine Dispersion des spezifischen Widerstands, die eine Größenordnung von 20 % erreichen kann (Streifenbildung der Blöcke) und die zu einer Dispersion der Regelspannungen der Größenordnung von 10 % führen kann. Dies führt infolge der durch den Hersteller durchgeführten Sortierung zu einem Verlust der Herstellungsausbeute.
  • 3) Wenn die Auswahl der Regelspannung gegeben ist, muß man, um die Schutzspannung festzulegen, die Dauer der Diffusion der entsprechenden Schicht vom P-Typ (Schicht 6) auswählen. Dies wird auf empirische Weise durchgeführt, indem man vorab eine Tabelle von Diffusionsdauern ausarbeitet, wobei jeder Dauer eine Schutzspannung entspricht. Dieses Verfahren macht es sehr schwierig, einen wohlbestimmten Abstand zwischen der Schutzspannung und der Regelspannung auszuwählen. Anders ausgedrückt, man muß für jede Auswahl des spezifischen Widerstands der Schicht 2 die Diffusionsdauern der Zonen auswählen, die dem Regelübergang und dem Schutzübergang entsprechen, was eine technologisch komplexe Operation ist.
  • Somit ist es eine Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren für Regel- und Schutzdioden bereitzustellen, welche es gestattet, die oben erwähnten Nachteile zu verhindern und es insbesondere ermöglicht:
  • - nur eine einzige Art von Substraten auf Lager zu halten,
  • - sich von eventuellen Dispersionen des spezifischen Widerstands des Substrats freizumachen,
  • - einen vorbestimmten Abstand zwischen der Regel- und Schutzspannung zu erzielen.
  • Um diese Aufgaben sowie andere zu lösen, sieht die vorliegende Erfindung ein Verfahren zum Herstellen einer Regel- und Schutzdiode vor mit einer ersten dicken, hochdotierten N-Schicht und einer zweiten, niedrig dotierten N-Schicht auf dieser ersten Schicht, wobei das Verfahren die folgenden Schritte aufweist: Implantieren von Dotierungsstoffen vom N-Typ in einen ersten kleinen Oberflächenbereich in der zweiten Schicht, Ausführen eines ersten Tempervorgangs, Implantieren von Dotierungsstoffen vom N-Typ in einen zweiten Bereich, der den ersten Bereich einschließt und umgibt, Ausführen eines zweiten Tempervorgangs, Implantieren eines Dotierungsstoffs vom P-Typ in einen dritten Bereich, der den ersten Bereich und zumindest einen Teil des zweiten Bereichs einschließt, Ausführen eines dritten Tempervorgangs und Ausbilden von Elektroden auf einem Teil des dritten Bereichs und auf der gegenüberliegenden Seite des Substrats.
  • Diese und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden in der folgenden Beschreibung von besonderen Ausführungsbeispielen genauer beschrieben, die sich auf die beigefügten Figuren bezieht, wobei:
  • Figur 1 und 2 jeweils eine klassische Regeldiode und eine klassische Regel- und Schutzdiode darstellen, die zuvor beschrieben worden sind;
  • Figur 3A bis 3F aufeinanderfolgende Herstellungsschritte einer Schutz- und Regeldiode gemäß der vorliegenden Erfindung darstellen;
  • Figur 4 eine Bauart der Regel- und Schutzdiode gemäß der vorliegenden Erfindung darstellt; und
  • Figur 5 und 6 Konzentrationskurven von Dotierungsstoffen in Atomen/cm³ in Abhängigkeit der Eindringtiefe x in Mikrometern darstellen.
  • In diesen diversen Figuren erkennt man, daß die dicken und seitlichen Dimensionen der Schichten nicht maßstabsgetreu dargestellt sind, sondern daß vielmehr, wie es im Bereich der Darstellung von Halbleiterstrukturen üblich ist, die diversen Dimensionen willkürlich ausgesucht sind, um die Lesbarkeit der Figuren zu erleichtern. Ebenfalls wurden bei der Darstellung der diversen Diffusionen die seitlichen Diffusionen nicht berücksichtigt, und die Ecken sind als rechte Winkel dargestellt, wo sie doch normalerweise mehr oder weniger abgerundet sind, was für den Fachmann selbstverständlich ist.
  • Figur 3A zeigt einen ersten Herstellungsschritt einer Regel- und Schutzdiode gemäß der Erfindung. Diese Diode ist auf einer schwach dotierten Schicht 10 vom N-Typ ausgearbeitet, die ihrerseits auf einem Substrat vom gleichen Leitfähigkeitstyp, jedoch höheren Dotierungsniveau ausgebildet ist, wie man in Figur 3F sieht. Ein Fenster ist in einer Maskierungsschicht 11 geöffnet, und eine Implantierung 12 vom N-Typ ist in der Schicht 10 ausgebildet. Das Fenster entspricht der Oberfläche des Regelübergangs, den man ausbilden möchte.
  • In einem zweiten, in Figur 3B gezeigten Schritt wird ein Tempervorgang durchgeführt, woraus sich ergibt, daß ein Bereich 13 vom (N+)-Typ in der Schicht 10 ausgebildet wird.
  • In der Figur 3C ist eine zweite Maskierungsschicht 21 dargestellt, in welcher ein Fenster ausgebildet ist, dessen Dimensionen der Oberfläche der Schutzdiode, die man verwirklichen möchte, entspricht. Eine durch dieses Fenster begrenzte Implantierung 22 wird in der Schicht 10 und dem Bereich 13 durchgeführt.
  • Figur 3D stellt die Struktur nach einem zweiten Tempervorgang dar. Somit wird ein Bereich 24 in dem durch die Maskierungsschicht 21 begrenzten Fenster ausgebildet, wobei dieser diffundierte Bereich 24 an der Stelle tiefer ist, nachdem an ihr die beiden aufeinander folgenden Implantierungen stattgefunden haben.
  • In dem in Figur 3E gezeigten Schritt wird eine neue Maske 31 ausgebildet, um eine Implantierung 32 ausreichend konzentrierter Dotierungsstoffe vom P-Typ zu begrenzen, um den Leitfähigkeitstyp in allen Bereichen, wo diese Implantierung durchgeführt wird, umzukehren, d. h. sowohl in dem Substrat 10 als auch in dem Bereich 24.
  • Daraufhin wird ein Tempervorgang durchgeführt, um die in Figur 3F dargestellte Struktur bereitzustellen. In dieser Figur 3F ist dargestellt, daß die Schicht 10 an der Oberfläche eines Substrats 40 vom (N+)-Typ gebildet ist, wobei sich diese Schicht 10 z. B. durch eine Epitaxie ergibt.
  • Figur 4 stellt eine Abwandlung der Regel- und Schutzdiode von Figur 3F dar. In dieser Ausführungsform ist die zu der zweiten Implantierung (vom N-Typ) gehörende Maske größer als die zu der dritten Implantierung (vom P-Typ) gehörenden Maske. Der Fachmann kann, je nach den Ergebnissen, die er erzielen möchte, die eine oder die andere dieser Strukturen auswählen.
  • In den erfindungsgemäßen Strukturen (Figur 3 und 4) bildet somit die sich aus der Implantierung 32 ergebende Schicht 33 vom P-Typ einen ersten Übergang J1 in einem Bereich 41 mit dem sich aus einer doppelten Implantierung ergebenden Bereich vom N-Typ, und zwar einen Übergang, welcher der Regeldiode entspricht, und einen zweiten Übergang J2 in einem Bereich 42 mit dem Bereich vom N-Typ, an dem nur eine Implantierung durchgeführt wurde, und zwar den Übergang, welcher der Schutzdiode entspricht.
  • Somit hängen die Regel- und Schutzspannung von den durchgeführten aufeinanderfolgenden Implantierungen ab und nicht (oder nur sehr geringfügig) vom Dotierungsniveau der anfänglichen Schicht 10 und den eventuellen Dispersionen des spez. Widerstands dieser Schicht.
  • Die vorliegende Erfindung löst somit gut die beiden ersten, weiter oben erwähnten Nachteile des Stands der Technik (die Notwendigkeit, mehrfache Substrate bereitzustellen, und Probleme, die mit der Dispersion der Substrate zusammenhängen).
  • Es wird nun mit Bezug auf die Figuren 5 und 6 gezeigt, wie der dritte Nachteil des Stands der Technik (die Schwierigkeit, einen präzisen und konstanten Abstand zwischen der Regel- und der Schutzspannung festzulegen) durch die vorliegende Erfindung gelöst wird.
  • Figur 5 zeigt Kurven, welche die Konzentration von in die Schicht 10 eingefügten Trägern in Abhängigkeit der Tiefe x in dieser Schicht von der Oberfläche aus gemessen angibt. Im Rahmen dieses Beispiels betrachtet man eine Schicht 10 aus Silizium mit kristallografischer Orientierung (111) und mit Phosphor N- dotiert mit einer Konzentration von 2 x 10¹&sup4; Atomen/cm³. Die Implantierungen vom N-Typ sind zwei identische Implantierungen, die bei einer Energie von 80 keV und einer Dichte von 6 x 10¹&sup4; Atomen/cm² durchgeführt werden. Nach der ersten Implantierung hat man einen Tempervorgang von einer Stunde bei 1180ºC durchgeführt und nach der zweiten Implantierung einen Tempervorgang von vier Stunden bei 1180ºC. Man erzielt somit Diffusionsprofile, wie z.B. die durch die Kurven x&sub1; und x&sub2; gegebenen, welche dem Bereich der Regeldiode (oder Zenerdiode) bzw. dem Bereich der Schutzdiode entsprechen.
  • Ein wichtiges Merkmal dieser Kurven x&sub1; und x&sub2; ist es, daß sie in einem beträchtlichen Bereich im wesentlichen zueinander parallel sind.
  • Andererseits entsprechen in dieser Figur 5 die gestrichelten Kurven 51 bis 54 der Eindringtiefe der Schicht 33 vom P-Typ in Abhängigkeit vom darunterliegenden N-Dotierungspegel, und zwar für unterschiedliche Werte der Dauer des Tempervorgangs. Somit entspricht die Kurve 51 dem Fall, bei dem auf eine Implantierung vom (P+)-Typ (z. B. Boratome) ein Tempervorgang von einer Stunde bei 1050ºC folgt, die Kurve 52 dem Fall, bei dem der Tempervorgang drei Stunden bei 1050ºC gedauert hat, die Kurve 53 dem Fall, bei dem der Tempervorgang fünf Stunden bei 1050ºC gedauert hat, und die Kurve 54 dem Fall, bei dem der Tempervorgang eine Stunde bei 1150ºC gedauert hat (da der Diffusionstempervorgang der Dotierungsstoffe vom P-Typ bei einer Temperatur deutlich unterhalb derjenigen der ersten Diffusionstempervorgänge der Dotierungsstoffe vom N-Typ durchgeführt wird, hat er lediglich einen geringfügigen Einfluß auf die Umverteilung der Dotierungsstoffe vom N-Typ).
  • Die Schnittpunkte der Kurven x&sub1; und x&sub2; mit der Kurve 51 werden mit Z1, P1... und die Schnittpunkte der Kurven x&sub1; und x&sub2; mit der Kurve 54 mit Z4, P4 bezeichnet. Diese Schnittpunkte zeigen die Konzentration an Dotierungsstoffen vom N-Typ an den Übergängen an, woraus man die Regel- und Schutzspannung ableiten kann.
  • Die Tabelle 1 weiter unten gibt die Werte der Lawinenspannungen an, die jedem der Punkte Z1 bis Z4 und P1 bis P4 entsprechen, und der eingeklammerte Wert in % gibt den Abstand zwischen diesen Spannungen für homologe Punkte an. Tabelle 1
  • Man sieht, daß man für die Schnittpunkte mit den Kurven 51 bis 53 einen im wesentlichen konstanten prozentualen Abstand zwischen der Lawinenspannung des Regel- und des Schutzübergangs hat, was auch das verfolgte Ziel ist. Man kann somit für Implantierungen vom N-Typ und bestimmte Tempervorgänge und in Abhängigkeit der Diffusionsdauer der Implantierung vom P-Typ eine Reihe von Dioden konstruieren, die den ausgewählten Regelspannungswerten entsprechen, wobei die Schutzspannung diesem Regelwert automatisch angepaßt wird. Falls sich erweist, daß die Regelspannung eines Satzes Dioden unterhalb eines angestrebten Wertes liegt, kann man einen zusätzlichen Tempervorgang durchführen, um die Regelspannung zu erhöhen, ohne daß man die Beziehung zwischen der Regelspannung und der Schutzspannung beeinflußt.
  • Figur 6 stellt Kurven dar, die denjenigen von Figur 5 analog sind für eine andere Auswahl der Implantierungen vom N-Typ und der entsprechenden Tempervorgänge. Im Falle der Figur 6 geht man von demselben Substrat wie in Figur 5 aus. Die Phosphorimplantierungen werden bei 80 keV mit einer Dichte von 6 x 10¹² Atomen/cm² durchgeführt. Die Zeitdauern der Tempervorgänge sind identisch (eine Stunde und vier Stunden). Die Tabelle 2 weiter unten gibt auf ähnliche Weise wie die mit Bezug zu Figur 5 dargestellte Tabelle 1 an, daß man Lawinenspannungen der Regeldiode zwischen 30 und 73 V erzielen kann, wobei die Lawinenspannungen der Schutzdiode von diesen Werten um ungefähr 30 % abweichen. Tabelle 2
  • Somit hat man bestimmt, daß, um Regelspannungen zwischen 7,5 und 75 V zu erzielen, eine Auswahl von 5 anfänglichen Implantierungen ausreicht. Von 7 bis 9 V kann man Implantierungsdosen von 6 x 10¹&sup4; Atomen/cm², von 9 bis 14 V von 10¹&sup4; Atomen/cm², von 14 bis 18 V von 6 x 10¹³ Atomen/cm², von 19 bis 28 V von 2 x 10¹³ Atomen/cm² und von 28 bis 75 V von 6 x 10¹² Atomen/cm² auswählen, wobei alle anderen Bedingungen die in den vorhergehenden Beispielen angegebenen sind.
  • Selbstverständlich bietet sich die vorliegende Erfindung auch für Abwandlungen an, die sich für den Fachmann ergeben. Insbesondere können die klassischen Optimierungen an Regel- und Schutzdioden angewandt werden: Arten der Implantierung und des Tempervorgangs, seitliche Isolierung oder Schutzringe, Art der Kontaktaufnahme...

Claims (3)

1. Verfahren zum Herstellen einer Regel- und Schutzdiode auf einem Substrat mit einer ersten dicken, hoch dotierten N- Schicht (40) und einer zweiten, niedrig dotierten N- Schicht (10) auf dieser ersten Schicht (40), gekennzeichnet durch die folgenden aufeinanderfolgenden Schritte:
Implantieren von Dotierungsstoffen (12) vom N-Typ in einem ersten kleinen Oberflächenbereich in der zweiten Schicht,
Ausführen eines ersten Tempervorgangs,
Implantieren von Dotierungsstoffen (22) vom N-Typ in einem zweiten Bereich, der den ersten Bereich einschließt und umgibt,
Ausführen eines zweiten Tempervorgangs,
Implantieren von Dotierungsstoffen (32) vom P-Typ in einem dritten Bereich, der den ersten Bereich und zumindest einen Teil des zweiten Bereiches einschließt, Ausführen eines dritten Tempervorgangs und
Ausbilden von Elektroden auf einem Teil des dritten Bereiches und auf der gegenüberliegenden Seite des Substrates.
2. Verfahren zum Herstellen einer Regel- und Schutzdiode nach Anspruch 1, dadurch gekennzeichnet, daß das Verfahren zudem einen Schritt zum Einstellen der Regelspannung mit folgenden Schritten aufweist:
- Messen der Regelspannung und
- Verlängern des dritten Tempervorgangs, wenn diese Regelspannung niedriger als der gewünschte Wert ist, wobei die Regelspannung entsprechend erhöht wird und die Differenz zwischen der Regelspannung und der Schutzspannung konstant bleibt.
3. Verfahren zum Herstellen einer Regel- und Schutzdiode nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die ersten und zweiten Schritte der Implantation mit N- Typ-Stoffen mit der gleichen Implantationsdosis ausgeführt werden.
DE68913109T 1988-09-09 1989-09-06 Verfahren zum Herstellen einer Regelungs- und Schutzdiode. Expired - Fee Related DE68913109T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8812346A FR2636474B1 (fr) 1988-09-09 1988-09-09 Procede de fabrication d'une diode de regulation et de protection

Publications (2)

Publication Number Publication Date
DE68913109D1 DE68913109D1 (de) 1994-03-24
DE68913109T2 true DE68913109T2 (de) 1994-10-06

Family

ID=9370235

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68913109T Expired - Fee Related DE68913109T2 (de) 1988-09-09 1989-09-06 Verfahren zum Herstellen einer Regelungs- und Schutzdiode.

Country Status (6)

Country Link
US (1) US5032534A (de)
EP (1) EP0359679B1 (de)
JP (1) JP2731602B2 (de)
KR (1) KR900005608A (de)
DE (1) DE68913109T2 (de)
FR (1) FR2636474B1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69228046T2 (de) * 1991-12-16 1999-07-01 Koninklijke Philips Electronics N.V., Eindhoven Zener-Diode mit Bezugs- und Schutzdiode
DE69322384T2 (de) * 1993-09-10 1999-05-12 Stmicroelectronics S.R.L., Agrate Brianza, Mailand/Milano Herstellungsverfahren einer Zenerdiode für Flash-EEPROM Bauteile
FR2776827B1 (fr) * 1998-03-31 2000-06-16 Sgs Thomson Microelectronics Procede de fabrication d'une diode a avalanche a seuil reglable
US6300017B1 (en) * 1998-08-20 2001-10-09 Micron Technology, Inc. Stencil masks and methods of manufacturing stencil masks
US6187481B1 (en) * 1998-08-20 2001-02-13 Micron Technology, Inc. Semiconductive material stencil mask and methods of manufacturing stencil masks from semiconductive material, utilizing different dopants
US6791161B2 (en) * 2002-04-08 2004-09-14 Fabtech, Inc. Precision Zener diodes
KR100564355B1 (ko) * 2003-05-21 2006-03-27 한국원자력연구소 다단 용매추출장치용 시료채취장치
KR101148509B1 (ko) * 2003-12-19 2012-05-22 길슨, 인크. 액체 크로마토그래피 자동 샘플 충전 기구 및 방법
CN102157516B (zh) * 2010-12-20 2013-01-16 杭州士兰集成电路有限公司 Led保护二极管的结构及其制造方法
US8936130B2 (en) 2011-03-29 2015-01-20 Komatsu Ltd. Electric forklift
CN112635304B (zh) * 2020-12-21 2023-08-01 扬州扬杰电子科技股份有限公司 一种改善平面肖特基产品保护环区域esd失效的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2554426C3 (de) * 1975-12-03 1979-06-21 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor
US4177095A (en) * 1977-02-25 1979-12-04 National Semiconductor Corporation Process for fabricating an integrated circuit subsurface zener diode utilizing conventional processing steps
JPS55156373A (en) * 1979-05-25 1980-12-05 Hitachi Ltd Manufacture of semiconductor device
DE3151437A1 (de) * 1981-12-24 1983-07-07 Deutsche Itt Industries Gmbh, 7800 Freiburg "verfahren zum herstellen einer vergrabenen zenerdiode"
JPS5988871A (ja) * 1982-11-12 1984-05-22 バ−・ブラウン・コ−ポレ−ション 高安定低電圧集積回路表面下降状ダイオ−ド構造体及びその製造方法
US4771011A (en) * 1984-05-09 1988-09-13 Analog Devices, Incorporated Ion-implanted process for forming IC wafer with buried-Zener diode and IC structure made with such process
US4717678A (en) * 1986-03-07 1988-01-05 International Business Machines Corporation Method of forming self-aligned P contact

Also Published As

Publication number Publication date
FR2636474A1 (fr) 1990-03-16
EP0359679B1 (de) 1994-02-16
EP0359679A1 (de) 1990-03-21
JP2731602B2 (ja) 1998-03-25
FR2636474B1 (fr) 1990-11-30
DE68913109D1 (de) 1994-03-24
US5032534A (en) 1991-07-16
JPH02106976A (ja) 1990-04-19
KR900005608A (ko) 1990-04-14

Similar Documents

Publication Publication Date Title
DE2711562C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69625815T2 (de) Durchbruchtransierter niederspannungs-unterdrücker mit zweischichtiger basis
EP0018520B1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE69122190T2 (de) Einrichtung zum Schutz gegen Überspannungen und ihre monolithische Herstellung
DE2160427C3 (de)
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
DE3882849T2 (de) Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.
EP0343369A1 (de) Verfahren zum Herstellen eines Thyristors
DE3511229A1 (de) Verfahren zur herstellung isolierter bipolartransistoren in verbindung mit cmos-halbleiterstrukturen
DE3002051A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen
DE2429705B2 (de) Schottky-Diode und Verfahren zu ihrer Herstellung
DE19640311A1 (de) Halbleiterbauelement mit Lateralwiderstand
DE68913109T2 (de) Verfahren zum Herstellen einer Regelungs- und Schutzdiode.
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE69415500T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang
DE68910360T2 (de) Methode zur Herstellung eines MOS-Halbleiter-Leistungsbauelementes (HIMOS) mit Leitfähigkeitsmodulation.
DE69719527T2 (de) VERFAHREN ZUM DOTIEREN EINES BEREICHES MIT BOR IN EINER SiC-SCHICHT
DE69531783T2 (de) Herstellungsverfahren für Leistungsanordnung mit Schutzring
DE3888462T2 (de) Verfahren zur Herstellung einer gegen Überspannungen selbst-geschützten Halbleiteranordnung.
DE10015884A1 (de) Schottky-Diode
DE69229927T2 (de) Integrierte Struktur einer bipolaren Leistungsanordnung mit hoher Stromdichte und einer schnellen Diode und Verfahren zu ihrer Herstellung
DE102014115072B4 (de) Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung
DE10203820A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE69322384T2 (de) Herstellungsverfahren einer Zenerdiode für Flash-EEPROM Bauteile
DE69834096T2 (de) Verfahren zur herstellung einer halbleiteranordnung mit schottky-übergang

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee