DE68911715T2 - Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren. - Google Patents
Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.Info
- Publication number
- DE68911715T2 DE68911715T2 DE68911715T DE68911715T DE68911715T2 DE 68911715 T2 DE68911715 T2 DE 68911715T2 DE 68911715 T DE68911715 T DE 68911715T DE 68911715 T DE68911715 T DE 68911715T DE 68911715 T2 DE68911715 T2 DE 68911715T2
- Authority
- DE
- Germany
- Prior art keywords
- gate electrode
- insulator
- semiconductor film
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000012212 insulator Substances 0.000 claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- 230000005669 field effect Effects 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000007790 solid phase Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 claims 19
- 239000004065 semiconductor Substances 0.000 claims 14
- 239000010410 layer Substances 0.000 description 75
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 239000000377 silicon dioxide Substances 0.000 description 10
- 229910052681 coesite Inorganic materials 0.000 description 9
- 229910052906 cristobalite Inorganic materials 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 229910052682 stishovite Inorganic materials 0.000 description 9
- 229910052905 tridymite Inorganic materials 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/082—Ion implantation FETs/COMs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/15—Silicon on sapphire SOS
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
- Die vorliegende Erfindung betrifft einen Dünnfilm-Feldeffekttransistor, der bei einer hohen Spannung einsetzbar ist, sowie ein Verfahren zur Herstellung desselben.
- Die Miniaturisierung von MOS-Feldeffekttransistoren wird wichtig, wenn die Integrationsdichte zunimmt. Zur Einsparung von Fläche wurde ein MOS-Dünnfilm-Feldeffekttransistor vorgeschlagen, der einen stufenförmigen Kanalteil besitzt (siehe IEEE Transactions on Electron Devices, Vol. ED-32, Nr. 2 (Februar 1985), Seiten 258 - 281, und US-A-4 633 284). Die Struktur eines derartigen Dünnfilmtransistors wird unter Bezugnahme auf Fig. 1, die eine Schnittansicht des Transistors nach dem Stand der Technik zeigt, erläutert.
- Der MOS-Dünnfilm-Feldeffekttransistor wird auf einer ersten Isolationsschicht 1 hergestellt, welche als dünne Schicht auf einem anderen Substrat oder einem Oberflächenteil eines isolierenden Substrats erzeugt wurde. Auf der ersten Isolationsschicht 1 wird mit Hilfe polykristallinen Siliziums eine Gate-Elektrode 2 erzeugt. Auf die Ober- und die Seitenfläche der Gate-Elektrode 2 wird eine zweite Isolationsschicht 3 so aufgebracht, daß sie als Gate-Isolationsschicht dienen kann. Über dein Stufenteil an der Kante der Gate-Elektrode 2 wird eine polykristalline Siliziumschicht 4 so aufgebracht, daß ein durchgehender Kontakt mit der Oberfläche der ersten Isolationsschicht 1 und der Seitenund Oberfläche der zweiten Isolationsschicht 3 vorhanden ist. Mittels Implantation von Störstellen werden eine Source-Region 6 und eine Drain-Region 7 erzeugt. Der vertikale Teil der polykristallinen Siliziumschicht 4 dient als Kanal-Region 8.
- Ein derartiger MOS-Dünnfilm-Feldeffekttransistor wird unter Verwendung von Ionen-Implantation zur Herstellung der Source- und Drain-Regionen 6 und 7 erzeugt. Die Kanal-Region 8 besitzt dieselbe Stärke wie die polykristalline Siliziumschicht 4. Weiterhin besitzt die Gate-Elektrode 2 eine geringe Stärke. Deshalb liegt die Drain-Region 7 sehr dicht an der Source-Region 6, was zu einer geringen Spannungsfestigkeit der Drain-Region und zu einem großen Leckstrom durch die Kanal-Region zwischen der Source- und Drain-Region führt.
- Dementsprechend ist die Hauptaufgabe der vorliegenden Erfindung, einen MOS-Dünnfilm-Feldeffekttransistor zu entwikkeln, der eine miniaturisierte Struktur, eine große Spannungsfestigkeit und einen geringen Leckstrom besitzt.
- Eine andere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung eines MOS-Dünnfilm-Feldeffekttransistors zu entwickeln, der einfach aufgebaut ist, eine miniaturisierte Struktur besitzt, den Betrieb mit hoher Leistung gestattet und eine geringe Leckstromcharakteristik aufweist.
- Entsprechend einem ersten Aspekt der vorliegenden Erfindung wird ein MOS-Dünnfilm-Feldeffekttransistor vorgestellt, bestehend aus einem isolierenden Körper mit einer Hauptfläche, auf der eine Gate-Elektrode ausgebildet ist, wobei die Gate-Elektrode eine Seitenfläche und eine obere Oberfläche besitzt, einer isolierenden Schicht, die so geformt ist, daß sie die Seitenfläche und die obere Oberfläche der Gate- Elektrode bedeckt, einer durchgehenden Siliziumschicht, die mit der isolierenden Schicht auf der oberen Oberfläche und der Seitenfläche der Gate-Elektrode im Kontakt steht und sich über den isolierenden Körper erstreckt, welcher von der Gate-Elektrode und der isolierenden Schicht freigelegt ist, so daß sie einen gebogenen Teil bildet, einem Seitenwandisolator auf der Außenseite der Siliziumschicht an ihrem gebogenen Abschnitt, wobei der Seitenwandisolator einen Boden besitzt, der die Siliziumschicht direkt über dem isolierenden Körper berührt, und eine Seite, die die Siliziumschicht berührt, die parallel zur Seitenfläche der Gate- Elektrode angeordnet ist, und wobei ein Teil der Siliziumschicht, die parallel zur Oberfläche der Gate-Elektrode angeordnet ist, als eine der Source- bzw. Drain-Regionen verwendet wird, und ein anderer Teil der Siliziumschicht, der direkt oberhalb und freigelegt vom Seitenwandisolator angeordnet ist, als die andere Source- bzw. Drain-Region verwendet wird.
- Entsprechend einem anderen Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines MOS-Dünnfilm- Feldeffekttransistors vorgestellt, mit Arbeitsschritten zur Ausbildung einer Gate-Elektrode auf einem isolierenden Körper, wobei die Gate-Elektrode eine Seiten- und eine obere Oberfläche besitzt, zur Ausbildung einer isolierenden Schicht auf der Seitenfläche und der oberen Oberfläche der Gate-Elektrode, zur Ausbildung einer Siliziumschicht auf der isolierenden Schicht bis direkt über den isolierenden Körper, wobei die erzeugte Siliziumschicht eine gebogene Form besitzt und aus einem ersten Teil, der sich direkt über den isolierenden Körpers befindet, einem zweiten Teil, der parallel zur Seitenfläche der Gate-Elektrode angeordnet ist, und einem dritten Teil, der über der oberen Oberfläche der Gate-Elektrode liegt, besteht, zur Ausbildung eines Seitenwandisolators mit einem Boden, der sich im Kontakt mit dem ersten Teil der Siliziumschicht befindet, und einer Seitenfläche, die sich im Kontakt mit dem zweiten Teil der Siliziumschicht befindet, und zum Einbringen von Störstellen in die Siliziumschicht unter Verwendung des Seitenwandisolators als Maske, um die Source- und Drain-Regionen in der Siliziumschicht zu erzeugen.
- Zum ersten Aspekt der vorliegenden Erfindung gehört eine Offset-Region in der Siliziumschicht, die unter und in Kontakt mit dem Boden des Seitenwandisolators angeordnet ist. Diese Offset-Region liegt zwischen der Drain-Region und der Kanal-Region, welche aus dem Abschnitt der Siliziumschicht besteht, die parallel zur Seitenfläche der Gate-Elektrrode angeordnet ist. Infolge der Existenz der Offset-Region wird die Drain-Spannungsfestigkeit verbessert und erreicht einen höheren Wert. Der Leckstrom, welcher durch die Kanal-Region zwischen der Drain-Region und der Source-Region fließt, wird minimiert. Weiterhin werden entsprechend dem zweiten Aspekt der vorliegenden Erfindung die Kanal-Region und die Offset-Region automatisch durch Einbringung von Störstellen gebildet, wobei der Seitenwandisolator als Maske verwendet wird. Es ist kein Prozeß, der einen präzisen Abgleich erfordert, in dem Herstellungsvorgang nicht enthalten.
- Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung sollen durch die folgende ausführliche Beschreibung deutlicher werden, die in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird, von denen:
- Fig. 1 eine Querschnittsansicht eines MOS-Dünnfilm-Feldeffekttransistor nach dem Stand der Technik darstellt;
- Fig. 2 eine Schnittsansicht eines MOS-Dünnfilm-Feldeffekttransistor entsprechend einem ersten Ausführungsbeispiel der vorliegenden Erfindung darstellt;
- Fign. 3(a) bis 3(c) Schnittansichten für die Erläuterung des Herstellungsprozesses eines MOS-Dünnfilm-Feldeffekttransistors entsprechend einem ersten Ausführungsbeispiel der vorliegenden Erfindung darstellen; und
- Fig. 4 die Schnittansicht eines MOS-Dünnfilm-Feldeffekttransistors entsprechend einem zweiten Ausführungsbeispiel der vorliegenden Erfindung darstellt.
- Das in Fig. 2 gezeigte erste bevorzugte Ausführungsbeispiel wird auf einem isolierenden Körper 1 hergestellt, welcher aus einem isolierenden Substrat oder einer SiO&sub2;-Schicht bestehen kann, die auf einem Substrat, wie zum Beispiel Silizium, erzeugt wurde. Auf dem isolierenden Körper 1 wird aus phosphordotiertem polykristallinem Silizium eine Gate-Elektrode 12 mit einer Stärke von 5,000 Å (10 Å 0 1 nm) gebildet. Die polykristalline Silizium-Gate-Elektrode 12 ist von einer isolierenden Schicht 13 aus SiO&sub2; mit einer Stärke von 300 Å bedeckt, welche zum Beispiel mittels thermischer Oxidation erzeugt wird. Eine andere Möglichkeit besteht darin, die isolierende Schicht 13 durch Dampfphasen-Ahscheidung zu erzeugen. Auf der isolierenden Schicht 13 wird eine polykristalline Siliziumschicht 14 mit einer Stärke von 1,000 Å gebildet, die sich bis über den isolierenden Körper 11 erstreckt. Die erzeugte Siliziumschicht 14 besitzt eine gebogene Form und ist über der oberen Oberfläche des isolierenden Körpers 11, der vertikalen Seitenfläche der isolierenden Schicht 13 und der horizontalen oberen Oberfläche der isolierenden Schicht 13 angeordnet. Auf dem gebogenen Abschnitt der Siliziumschicht 14 zwischen dem horizontalen Teil über dem isolierenden Körper 11 und dem vertikalen Teil, der mit der isolierenden Schicht 13 an der vertikalen Seite der Gate-Elektrode 12 in Kontakt steht, ist ein Seitenwandisolator 15 aufgebracht. Der Seitenwandisolator 15 besitzt eine Basisbreite von 2,000 Å bis 5,000 Å und eine Höhe gleich der vertikalen Höhe des vertikalen Teiles der Siliziumschicht 14. Die Source- und die Drain-Region 16 und 17 werden durch Einbringung von Störstellen in die Siliziumschicht 14 unter Verwendung des Seitenwandisolators als Maske erzeugt. Die Störstellen können mittels Ionenimplantation, Festphasen-Diffusion oder Dampfphasen-Diffusion eingebracht werden. Die Störstellen bestehen zum Beispiel aus Bor, und die Störstellendichte beträgt zum Beispiel 1 x 10²&sup0; cm&supmin;³. Die Source-Region 16 ist ein Teil der Siliziumschicht 14, die über der Gate-Elektrode 12 angeordnet ist. Die Drain-Region 17 ist ein Teil der Siliziumschicht 14, die über dem isolierenden Körper 11 angeordnet ist. Die Kanal-Region 18 besteht aus dem vertikalen Teil der Siliziumschicht 14. In dem Teil der Siliziumschicht 14, der sich auf dem isolierenden Körper 11 befindet, ist zwischen der Drain-Region 17 und der Kanal-Region 18 eine Offset-Region 19 vorhanden. Sie liegt unter dem Seitenwandisolator 15 und ist durch den Seitenwandisolator 15 vor der Einbringung von Störstellen geschützt.
- Infolge der Existenz der Offset-Region 19 wird die Drain- Region 17 von der Source-Region 16 und der Gate-Elektrode 12 fern gehalten. Dadurch werden die elektrischen Felder zwischen der Drain-Region 17 und der Source-Region 16 und zwischen der Drain-Region 17 und der Gate-Elektrode 12 reduziert. Folglich kann eine hohe Spannung an die Drain-Region 17 angelegt werden, um eine höhere Leistung zu ermöglichen. Aus dem gleichen Grund wird der Leckstrom, der durch die Kanal-Region 18 und die Offset-Region 19 fließt, auf einen sehr kleinen Wert reduziert. Die Kanal- und die Offset-Region 18 und 19 werden mittels des Seitenwandisolators 15 passiviert. Deshalb kann eine sehr stabile Arbeitsweise erwartet werden.
- Als nächstes wird der Herstellungsprozeß des in Fig. 2 gezeigten ersten Ausführungsbeispiels unter Bezugnahme auf die Fign. 3(a) bis 3(b) erläutert. Entsprechend Fig. 3(a) besteht der isolierende Körper 11 aus einer SiO&sub2;-Schicht, die auf einem Siliziumsubstrat (nicht gezeigt) erzeugt wurde. Eine polykristalline Siliziumschicht wird in einer Stärke von 5,000 Å auf dem isolierenden Körper 11 aufgebracht und mittels thermischer Diffusion mit Störstellenionen aus Phosphor dotiert. Die polykristalline Siliziumschicht wird einem Fotoätzprozeß unterworfen, um die Gate- Elektrode 12 zu erzeugen. Die Oberfläche der Gate-Elektrode 12 wird mittels thermischer Oxidation des polykristalinen Siliziums in eine isolierende Schicht 13 aus SiO&sub2; umgewandelt. Die bevorzugte Stärke der isolierenden Schicht 13 beträgt 300 Å. Die isolierende Schicht 13 kann alternativ durch Dampfphasen-Abscheidung aufgebracht werden.
- Danach wird eine weitere polykristalline Schicht auf die freigelegte Oberfläche des isolierenden Körpers 11 und der isolierenden Schicht 13 aufgebracht. Die polykristalline Siliziumschicht wird mit Hilfe eines weiteren Fotoätzprozesses so ausgebildet, daß sie eine gebogene Form besitzt, wie in Fig. 3(b) gezeigt wird. Die gebogene Form wird automatisch durch Verwendung des Randteiles der Gate-Elektrode 12 gewonnen. Die geformte Siliziumschicht 14 besitzt einen oberen horizontalen Teil, der oberhalb der Gate-Elektrode 12 angeordnet ist, einen vertikalen Teil, der parallel zur Seitenkante der Gate-Elektrode 12 verläuft, und einen unteren horizontalen Teil, der auf der freigelegten Oberfläche des isolierenden Körpers 11 liegt. Ein Isolator 10, wie z.B. SiO&sub2;, wird mittels Dampfphasenabscheidung in einer Stärke von 2,000 Å auf der gesamten Oberfläche aufgebracht. Der Isolator 10 wird in einem reactiven Ionenätz-Prozeß anisotrop geätzt, um den in Fig. 3(c) gezeigten Seitenwandisolator 15 zu erzeugen. Der Seitenwandisolator 15 besitzt einen Boden, der eine Breite von 2,000 Å besitzt und auf dem unteren horizontalen Teil der geformten Siliziumschicht 14 aufliegt, und eine vertikale Seite, die mit dem vertikalen Teil der geformten Siliziumschicht 14 im Kontakt steht. Unter Verwendung des Seitenwandisolators 15 als Maske werden Störstellenionen aus Bor in die Siliziumschicht 14 implantiert Die bevorzugte Störstellenkonzentration der implantierten Regionen beträgt etwa 1 x 10²&sup0; cm&supmin;³. Auf diese Weise wird der obere horizontale Teil der geformten Siliziumschicht 14 dotiert und als Source-Region 16 verwendet. Ein Teil des unteren horizontalen Abschnittes der geformten Siliziumschicht 14, welcher von dem Seitenwandisolator 15 freigelegt ist, wird ebenfalls dotiert und als Drain-Region verwendet. Der übrige Teil des unteren horizontalen Abschnittes der geformten Siliziumschicht 14, welche unter dem Seitenwandisolator 15 liegt, bleibt undotiert und wird als Offset-Region 16 verwendet. Der vertikale Teil der geformten Siliziumschicht 14 bildet die Kanal-Region, deren Leitfähigkeit von der Gate-Elektrode 12 gesteuert wird.
- Wie oben erläutert, wird die Positionierung der Source-, Drain, Offset- und Kanal-Regionen durch Selbstabgleich definiert. Um den Herstellungsprozeß zu erleichtern, ist keine präzise Steuerung der Positionierung erforderlich.
- Entsprechend einem in Fig. 4 gezeigten zweiten Ausführungsbeispiel der vorliegenden Erfindung wird über die gesamte Struktur, welche den gleichen Aufbau wie der in Fig. 2 gezeigte MOS-Dünnfilm-Feldeffekttransistor besitzt, eine passivierende Schicht 20 aus SiO&sub2; gezogen. Das heißt, auf dem isolierenden Körper wird eine Gate-Elektrode 22 aus polykristallinem Silizium erzeugt und mit einer isolierenden Schicht 23 aus oxidiertem SiO&sub2; überzogen. Über der Kante der Gate-Elektrode 22 wird eine gebogen geformte Siliziumschicht erzeugt, die einen unteren horizontalen Teil auf dem isolierenden Körpers 21, einen vertikalen Teil am Seitenrand der Gate-Elektrode 22 und einen oberen horizontalen Teil über der Gate-Elektrode 22 besitzt. In der Ecke der gebogen geformten Siliziumschicht wird zwischen dem unteren horizontalen Teil und dem vertikalen Teil ein Seitenwandisolator 25 erzeugt.
- Zurück zur passivierenden Schicht 20, welche hier erzeugt wird, indem eine Lösung, die Kieselsäure und Bor enthält, auf die gesamte Oberfläche aufgetragen und dann einer Wärmebehandlung unterworfen wird, um die Lösung in eine bordotierte SiO&sub2;-Schicht umzuwandeln. Während dieser Wärmebehandlung diffundiert das dotierte Bor in die Siliziumschicht und bildet die Source-Region 26 und die Drain-Region 27.
- Der Seitenwandisolator 25 wirkt als Maske für die Diffusion des Bors. Die SiO&sub2;-Schicht 20 ist als Passivierungs-Schicht anwendbar oder als Isolations-Zwischenschicht, auf welcher eine Verdrahtungsschicht hergestellt werden kann.
- Folglich werden entsprechend dem zweiten Ausführungsbeispiel der vorliegenden Erfindung die Störstellendiffusion für die Source- und Drain-Regionen und die Ausbildung der Passivierungs-Schicht oder Isolations-Zwischenschicht gleichzeitig erreicht, was zum Einsparen von Prozeßschritten führt.
- Es ist überflüssig, zu sagen, daß die Isolationsschichten 13 und 23 auch mittels Dampfphasen-Abscheidung gebildet werden können. In diesem Fall erstrecken sich die Isolationsschichten 13 und 23 über die isolierenden Körper 11 beziehungsweise 21, auf welchen die Drain-Regionen 17 und 27 und die Offset-Regionen 19 und 29 gebildet werden. Bei dieser Modifikation können die gleichen Effekte und Vorteile wie bei dem ersten und zweiten Ausführungsbeispiel der vorliegenden Erfindung erzielt werden. Das Einbringen der Störstellen in die Source- und Drain-Regionen kann mittels Diffusion aus der Dampfphase durchgeführt werden. Die Länge der Offset-Region, das heißt, die Breite der Basis des Seitenwandisolators kann beliebig gewählt werden, jedoch ist es effektiv für die Wirkungsweise, wenn sie zwischen 2,000 Å und 5,000 Å liegt. Andere Abmessungen, wie die Stärke, Länge und Breite der Gate-Elektrode 12, 22 und der Source-, Kanal-, Offset- und Drain-Pegionen, können beliebig gewählt werden.
Claims (8)
1. Dünnfilm-Feldeffekttransistor vom MOS-Typ, bestehend
aus:
einem Substrat (11) mit einer isolierenden Hauptfläche;
einer Gate-Elektrode (12), die auf der isolierenden
Hauptfläche ausgebildet ist, mit einer oberen Fläche und einer
Seitenfläche an einem Rand;
einem isolierenden Film (13), der wenigstens die oberen und
Seitenflächen der Gate-Elektrode bedeckt;
einem Halbleiterfilm (14), mit drei fortlaufenden
Abschnitten (16, 17, 18, 19) erster, zweiter und dritter
Abschnitte, wobei der erste Abschnitt (16) oberhalb der
oberen Fläche der Gate-Elektrode Positioniert ist, der zweite
Abschnitt (18) in Kontakt mit dem Isolierfilm an der
Seitenfläche der Gateelektrode ausgebildet ist;
wobei der Feldeffekttransistor
dadurch gekennzeichnet ist, daß der dritte
Abschnitt (17, 19) oberhalb des Substrats ohne
dazwischenliegende Gate-Elektrode angeordnet ist; und weiterhin
aufweist
einen Seitenwand-Isolator (15), der auf einem Teil (19) des
dritten Abschnittes des Halbleiterfilms geformt ist und
eine dritte Seitenfläche hat, die den zweiten Abschnitt des
Halbleiterfilms kontaktiert; und
Source- und Drainbereiche, die durch Dotieren mit
Fremdatomen in den ersten Abschnitt und einen anderen Teil (17) des
dritten Abschnittes des Halbleiterfilms gebildet sind,
wobei der Teil und der andere Teil des dritten Abschnittes
miteinander in Kontakt sind.
2. Dünnfilm-Feldeffekttransistor vom MOS-Typ nach Anspruch
1,
dadurch gekennzeichnet, daß die
Gateelektrode und der Halbleiterfilm aus polykristallinem Silizium
gebildet sind.
3. Dünnfilm-Feldeffekttransistor vom MOS-Typ nach Anspruch
2,
dadurch gekennzeichnet, daß der
Seitenwandisolator einen Boden hat, der den Teil des dritten
Abschnittes des Halbleiterfilms kontaktiert, wobei der
Boden eine Breite im Bereich von 200 nm (2000 Å) bis 500 mn
(5000 Å) hat.
4. Dünnfilm-Feldeffekttransistor vom MOS-Typ nach Anspruch
2,
dadurch gekennzeichnet, daß der
Feldeffekttransistor weiterhin aufweist eine Isolatorabdeckung, die
den Halbleiterfilm und den Seitenwandisolator abdeckt,
wobei die Isolatorabdeckung Fremdatome enthält, die die
gleichen sind, wie diejenigen, mit welchen die Source- und
Drainbereiche dotiert sind.
5. Verfahren zum Herstellen eines Feldeffekttransistors vom
MOS-Typ, mit den Arbeitsschritten:
Bilden einer Gateelektrode an einer isolierenden
Hauptfläche eines Substrats;
Bilden eines isolierenden Films auf wenigstens den oberen
und seitlichen Flächen der Gate-Elektrode;
Bilden eines Halbleiterfilms mit fortlaufenden ersten,
zweiten und dritten Abschnitten, wobei der erste Abschnitt
auf dem isolierenden Film an der oberen Fläche der Gate-
Elektrode ausgebildet wird, der zweite Abschnitt in Kontakt
mit dem isolierenden Film an der seitlichen Fläche der
Gate-Elektrode und der dritte Abschnitt auf dem Substrat
ohne dazwischenliegende Gate-Elektrode ausgebildet wird;
Bilden eines Seitenwand-Isolators mit einem Boden und einer
seitlichen Fläche, wobei der Boden einen Teil des dritten
Abschnittes des Halbleiterfilms kontaktiert und die
seitliche Fläche des Seitenwandisolators den zweiten Abschnitt
des Halbleiterfilms kontaktiert; und
Dotieren des vom Seitenwandisolator nicht gedeckten
Halbleiterfilms mit Fremdatomen unter Verwendung des
Seitenwandisolators als Maske, um Drain- und Source-Bereiche zu
bilden.
6. Verfahren zum Herstellen eines Feldeffekttransistors vom
MOS-Typ nach Anspruch 5,
dadurch gekennzeichnet, daß der Schritt
Dotieren mit Fremdatomen ein Ionen-Implantationsprozeß ist,
bei dem die Fremdatome in den Halbleiterfilm, welcher von
dem Seitenwandisolator nicht bedeckt ist, unter Verwendung
des Seitenwandisolators als Maske, implantiert werden.
7. Verfahren zum Herstellen eines Feldeffekttransistors vom
MOS-Typ nach Anspruch 5,
dadurch gekennzeichnet, daß der Schritt
Dotieren mit Fremdatomen durchgeführt wird, indem der
Halbleiterfilm und der Seitenwandisolator mit einem Isolator
abgedeckt werden, der die Fremdatome enthält; und dann
einer Wärmebehandlung unterzogen wird, um die Fremdatome aus
dem Isolator in den vom Seitenwandisolator nicht bedeckten
Halbleiterfilm einzuführen.
8. Verfahren zum Herstellen eines Feldeffekttransistors vom
MOS-Typ nach Anspruch 7,
dadurch gekennzeichnet,
daß der Isolator eine Lösung ist, die Silizium und die
Fremdatome enthält, und durch die Wärmebehandlung in einen
Isolator in fester Phase umgewandelt wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63057422A JPH01231376A (ja) | 1988-03-11 | 1988-03-11 | 薄膜トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE68911715D1 DE68911715D1 (de) | 1994-02-10 |
| DE68911715T2 true DE68911715T2 (de) | 1994-07-07 |
Family
ID=13055215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE68911715T Expired - Fee Related DE68911715T2 (de) | 1988-03-11 | 1989-03-10 | Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren. |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5001540A (de) |
| EP (1) | EP0332217B1 (de) |
| JP (1) | JPH01231376A (de) |
| DE (1) | DE68911715T2 (de) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5181088A (en) * | 1988-09-14 | 1993-01-19 | Kabushiki Kaisha Toshiba | Vertical field effect transistor with an extended polysilicon channel region |
| US5770892A (en) * | 1989-01-18 | 1998-06-23 | Sgs-Thomson Microelectronics, Inc. | Field effect device with polycrystalline silicon channel |
| US5801396A (en) * | 1989-01-18 | 1998-09-01 | Stmicroelectronics, Inc. | Inverted field-effect device with polycrystalline silicon/germanium channel |
| US5602403A (en) * | 1991-03-01 | 1997-02-11 | The United States Of America As Represented By The Secretary Of The Navy | Ion Implantation buried gate insulator field effect transistor |
| JP2602132B2 (ja) * | 1991-08-09 | 1997-04-23 | 三菱電機株式会社 | 薄膜電界効果素子およびその製造方法 |
| JPH0555527A (ja) * | 1991-08-28 | 1993-03-05 | Nippon Steel Corp | 半導体装置 |
| KR950001159B1 (ko) * | 1991-12-27 | 1995-02-11 | 삼성전자 주식회사 | 반도체 메모리장치의 박막트랜지스터 및 그 제조방법 |
| JPH05183164A (ja) * | 1991-12-28 | 1993-07-23 | Nec Corp | 半導体素子 |
| US5173754A (en) * | 1992-02-03 | 1992-12-22 | Micron Technology, Inc. | Integrated circuit device with gate in sidewall |
| US5324960A (en) * | 1993-01-19 | 1994-06-28 | Motorola, Inc. | Dual-transistor structure and method of formation |
| US5374572A (en) * | 1993-07-22 | 1994-12-20 | Motorola, Inc. | Method of forming a transistor having an offset channel section |
| US5510278A (en) * | 1994-09-06 | 1996-04-23 | Motorola Inc. | Method for forming a thin film transistor |
| US5716879A (en) * | 1994-12-15 | 1998-02-10 | Goldstar Electron Company, Ltd. | Method of making a thin film transistor |
| US5700727A (en) * | 1995-07-24 | 1997-12-23 | Micron Technology, Inc. | Method of forming a thin film transistor |
| US5640023A (en) * | 1995-08-31 | 1997-06-17 | Sgs-Thomson Microelectronics, Inc. | Spacer-type thin-film polysilicon transistor for low-power memory devices |
| US5574294A (en) * | 1995-12-22 | 1996-11-12 | International Business Machines Corporation | Vertical dual gate thin film transistor with self-aligned gates / offset drain |
| US6140684A (en) * | 1997-06-24 | 2000-10-31 | Stmicroelectronic, Inc. | SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers |
| KR100298438B1 (ko) * | 1998-01-26 | 2001-08-07 | 김영환 | 박막트랜지스터및이의제조방법 |
| US5915199A (en) * | 1998-06-04 | 1999-06-22 | Sharp Microelectronics Technology, Inc. | Method for manufacturing a CMOS self-aligned strapped interconnection |
| US6323538B1 (en) * | 1999-01-12 | 2001-11-27 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and method for fabricating the same |
| US6222201B1 (en) | 1999-07-22 | 2001-04-24 | Worldwide Semiconductor Manufacturing Corp. | Method of forming a novel self-aligned offset thin film transistor and the structure of the same |
| TW538271B (en) * | 2001-02-09 | 2003-06-21 | Hannstar Display Corp | Method for preventing ITO opening |
| GB0111424D0 (en) * | 2001-05-10 | 2001-07-04 | Koninkl Philips Electronics Nv | Electronic devices comprising thin film transistors |
| JP4247377B2 (ja) * | 2001-12-28 | 2009-04-02 | 独立行政法人産業技術総合研究所 | 薄膜トランジスタ及びその製造方法 |
| US7532184B2 (en) * | 2003-04-17 | 2009-05-12 | Samsung Mobile Display Co., Ltd. | Flat panel display with improved white balance |
| US20090320440A1 (en) * | 2007-02-22 | 2009-12-31 | General Electric Company | Wet compression systems in turbine engines |
| TWI544633B (zh) * | 2012-12-05 | 2016-08-01 | 元太科技工業股份有限公司 | 半導體元件及其製作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4232327A (en) * | 1978-11-13 | 1980-11-04 | Rca Corporation | Extended drain self-aligned silicon gate MOSFET |
| US4300150A (en) * | 1980-06-16 | 1981-11-10 | North American Philips Corporation | Lateral double-diffused MOS transistor device |
| US4449285A (en) * | 1981-08-19 | 1984-05-22 | The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland | Method for producing a vertical channel transistor |
| JPS59208783A (ja) * | 1983-05-12 | 1984-11-27 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS6089674A (ja) * | 1983-10-21 | 1985-05-20 | 株式会社神戸鋳鉄所 | 洗浄物の脱液乾燥方法 |
| JPS6094778A (ja) * | 1983-10-28 | 1985-05-27 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタおよびその製造方法 |
| US4633284A (en) * | 1983-11-08 | 1986-12-30 | Energy Conversion Devices, Inc. | Thin film transistor having an annealed gate oxide and method of making same |
| US4701996A (en) * | 1984-12-19 | 1987-10-27 | Calviello Joseph A | Method for fabricating edge channel FET |
| JP2537202B2 (ja) * | 1986-07-07 | 1996-09-25 | 株式会社東芝 | 半導体装置 |
| GB2201544A (en) * | 1987-02-27 | 1988-09-01 | Philips Electronic Associated | Vertical thin film transistor |
-
1988
- 1988-03-11 JP JP63057422A patent/JPH01231376A/ja active Pending
-
1989
- 1989-03-10 EP EP89104322A patent/EP0332217B1/de not_active Expired - Lifetime
- 1989-03-10 DE DE68911715T patent/DE68911715T2/de not_active Expired - Fee Related
- 1989-03-13 US US07/321,923 patent/US5001540A/en not_active Expired - Lifetime
-
1990
- 1990-10-31 US US07/607,340 patent/US5039622A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE68911715D1 (de) | 1994-02-10 |
| JPH01231376A (ja) | 1989-09-14 |
| EP0332217B1 (de) | 1993-12-29 |
| US5001540A (en) | 1991-03-19 |
| EP0332217A2 (de) | 1989-09-13 |
| EP0332217A3 (en) | 1990-09-19 |
| US5039622A (en) | 1991-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68911715T2 (de) | Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren. | |
| DE3525396C2 (de) | ||
| DE3587231T2 (de) | Verfahren zum herstellen einer dmos-halbleiteranordnung. | |
| DE3780369T2 (de) | Verfahren zum herstellen einer halbleiterstruktur. | |
| DE1764056C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE69121535T2 (de) | Feldeffekttransistor mit inverser T-förmiger Silizid-Torelektrode | |
| DE4224793C2 (de) | Dünnfilmfeldeffektelement und Herstellungsverfahren dafür | |
| DE2916364C2 (de) | ||
| DE4208537C2 (de) | MOS-FET-Struktur und Verfahren zu deren Herstellung | |
| DE3932621A1 (de) | Halbleitervorrichtung und verfahren zur herstellung derselben | |
| DE3688057T2 (de) | Halbleitervorrichtung und Methode zur Herstellung. | |
| DE19806838A1 (de) | Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben | |
| DE3326534A1 (de) | Schottkybarrieren-mos-bauelemente | |
| DE3525418A1 (de) | Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung | |
| DE3437512A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
| DE2445879C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
| DE3939319A1 (de) | Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung | |
| DE3603470A1 (de) | Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat | |
| DE3588129T2 (de) | Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips | |
| DE4101130C2 (de) | MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung | |
| EP0038994A2 (de) | Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| EP0029900A2 (de) | Als bipolarer Transistor in einem Halbleitersubstrat ausgebildetes selbstjustiertes Schaltungs- oder Bauelement und Verfahren zur Herstellung | |
| DE19907201A1 (de) | Vertikal-MESFET und Verfahren zu dessen Herstellung | |
| EP0000545B1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung | |
| DE3931127C2 (de) | Verfahren zum Herstellen einer Halbleitereinrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP |
|
| 8339 | Ceased/non-payment of the annual fee |