DE60017049T2

DE60017049T2 - Linearer Regler mit niedrigem Reihenspannungsabfall

Info

Publication number: DE60017049T2
Application number: DE60017049T
Authority: DE
Inventors: Nicolas Marty
Original assignee: STMicroelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1999-10-13
Filing date: 2000-10-12
Publication date: 2006-01-12
Anticipated expiration: 2020-10-13
Also published as: US6445167B1; FR2799849A1; EP1093044B1; FR2799849B1; EP1093044A1; DE60017049D1

Description

Die Erfindung betrifft das Gebiet der linearen Spannungsregler mit der Bestimmung, ausgehend von einer Bezugsspannung und einer nicht-stabilisierten Speisespannung eine geregelte Spannung zu liefern. Die Erfindung betrifft im besonderen die Regler mit einem in Reihe mit der zu speisenden Verbraucherlast liegenden Leistungselement, die so ausgelegt sind, dass sie einen schwachen Reihenspannungsabfall (LDO) einführen, derart dass sie mit minimaler Speisespannung betrieben werden können.
1 zeigt ein herkömmliches Beispiel eines linearen Reglers, auf welchen sich die vorliegende Erfindung bezieht. Ein derartiger Regler ist zur Speisung einer Verbraucherlast (Q) 2 bestimmt. Der Regler besteht im wesentlichen aus einem zur Reihenschaltung mit der Verbraucherlast 2 bestimmten Leistungs-MOS-Transistor 1. Diese Reihenschaltungsanordnung liegt zwischen einem Anschluss 3 zum Anlegen eines positiveren Potentials Vbat und einem Anschluss 4 zum Anlegen eines negativeren Potentials (beispielsweise Masse). Die Spannung Vbat wird beispielsweise von einer (nicht dargestellten) Batterie geliefert. Der Transistor 1 wird von einer Reglerschaltung 5 gesteuert, die im allgemeinen auf einem Differenzverstärker beruht. Ein erster invertierender Eingang der Schaltung 5 erhält eine Bezugsspannung Vref zugeführt, an einem zweiten nicht-invertierenden Eingang wird die Ausgangsspannung Vout zugeführt, die am Knotenpunkt des Reihenschaltungsglieds aus dem Transistor 1 mit der Verbraucherlast 2 abgenommen wird. Dieser Knotenpunkt bildet den Ausgangsanschluss 6 des Reglers. Ein Kondensator C ist im allgemeinen zwischen dem Anschluss 6 und Masse vorgesehen, zum Filtern und Stabilisieren der Ausgangsspannung Vout.
Die Arbeits- und Funktionsweise eines Reglers der beispielshalber in 1 veranschaulichten Art ist vollkommen herkömmlich und wird nicht im einzelnen erläutert. Man kann sich auf den Hinweis beschränken, dass der Verstärker 5 zumeist durch die Spannung Vbat gespeist wird und dass die Bezugsspannung Vref im allgemeinen von einer zur Lieferung einer stabilen und genauen Spannung geeigneten Bezugsschaltung geliefert wird, beispielsweise einer Schaltung des unter der angelsächsischen Bezeichnung ,bandgap' bekannten Typs.
Ein Anwendungsbeispiel für lineare Regler ist das Gebiet der Mobiltelefone. Bei diesem Anwendungstyp dient die Telefonbatterie zur Speisung eines oder mehrerer linearen Reglers bzw. Regler, die stromabwärts die erforderlichen Speiseversorgungen für verschiedene Vorspannschaltungen, Steuerschaltungen und digitale und analoge Verarbeitungsschaltungen liefern müssen. Die von dem Regler gelieferte Spannung Vout muss im allgemeinen sehr genau sein. Beispielsweise wünscht man in einer Telefonieanwendung eine Genauigkeit von plus oder minus 3%.
Der Leistungstransistor 1 ist im allgemeinen voluminös und sperrig, insofern der Regler über den gesamten Bereich des Strombetriebs der stromabwärts gespeisten Schaltungen arbeiten muss. Beispielsweise liegt für einen Regler, der einen bis zu 100 mA gehenden Strom liefern können muss, der für die Realisierung des Leistungstransistors erforderliche Oberflächenbedarf in der Größenordnung von 1 mm². Die Größe des Oberflächenbedarfs ist auch an die Tatsache gebunden, dass, um der Zwangsbedingung eines geringen Reihenspannungsabfalls zu genügen, der Widerstand des Transistors 1 im leitenden Zustand (RdsON) so gering wie möglich sein muss.
Eine Konsequenz des großen Raumbedarfs des Leistungstransistors ist, dass die Gate-Kapazität im allgemeinen verhältnismäßig groß ist. Beispielsweise erhält man für einen Transistor des oben beispielshalber genannten Typs eine Gate-Kapazität in der Größenordnung von 100 pF.
Ein Problem, das sich dann stellt, ist mit dem Auftreten von Überspannungen beim Start des Reglers verbunden. Tatsächlich ist bei ausgeschalteter Schaltung die Ausgangsspannung Null und der Verstärker 5 ist daher nicht abgeglichen.
Wird die Schaltung an Spannung gelegt oder, genauer gesagt, durch ein spezifisches Signal eingeschaltet, liefert der Transistor 1 dann einen hohen Strom an den Kondensator C, der sich auflädt. Solange die Spannung Vout nicht die gewünschte oder Soll-Spannung Vref im Ausgang erreicht, bleibt der Verstärker 5 unabgeglichen. Wenn die Spannungen Vout und Vref gleich werden, schaltet der Ausgangsanschluss des Verstärkers 5, um die Zufuhr des hohen Stroms in dem Transistor 1 zu beenden. Wegen der hohen Gate-Kapazität des Transistors 1 wird das Gate jedoch nicht sofort geladen und es kommt zu einer Verzögerung in der Reaktion der Schaltung. Die Ausgangsspannung überschreitet dann den gewünschten oder Soll-Wert und man hat eine Überspannung.
Diese Überspannung muss in den akzeptablen Grenzen bleiben, in Abhängigkeit von den für die Ausgangsspannung erforderlichen Toleranzen, Je höher die Gate-Kapazität ist, um so schwieriger ist die Erfüllung dieser Bedingung.
Die (in 1 nicht dargestellte) Ausgangsstufe des Verstärkers 5 wird im allgemeinen durch einen MOS-Transistor mit N-Kanal (genauer gesagt mit einem Kanaltyp entgegengesetzt dem Kanaltyp des Leistungstransistors) in Reihe mit einer Stromquelle gebildet. Die Stromquelle liegt ihrerseits parallel zu einem Widerstand, der als Gate-Widerstand bezeichnet wird und der genau die Aufgabe hat, die Gate-Kapazität des Leistungstransistors 1 zu laden, sobald der Ausgang des Verstärkers umschaltet. Der Gate-Widerstand dient auch zur Festlegung des Verstärkungsfaktors des Verstärkers und konditioniert die Stabilität der Schaltung. Eine andere Funktion dieses Widerstands ist die Vorspannung der Ausgangsstufe des Verstärkers 5. Demzufolge konditioniert der Betrag dieses Widerstands auch den Leistungsverbrauch der Schaltung. Nun wünscht man natürlich in Anwendungsfällen, wo eine hohe Miniaturisierung angestrebt wird, auch eine Minimierung des Leistungsverbrauchs, aus offensichtlichen Gründen der Versorgungsautonomie.
Aus dem Vorstehenden ist ersichtlich, dass es nicht erwünscht ist, auf diesen Widerstand einzuwirken, sofern man keine Verschlechterungen der Eigenschaften des Reglers im stationären Betrieb hinnehmen möchte.
Die vorliegende Erfindung bezweckt die Schaffung einer neuen Lösung zur Vermeidung oder Verringerung der Probleme der Überspannung beim Start der herkömmlichen linearen Regler.
Die vorliegende Erfindung bezweckt insbesondere die Schaffung einer Lösung, die mit einem geringen Verbrauch der Schaltung im stationären Betrieb vereinbar ist.
Die Erfindung bezweckt auch die Schaffung einer Lösung, die leicht parametrierbar ist, zur Regelung der Ansprechdauer der Schaltung beim Start.
Eine erste Lösung bestünde darin, die Bezugsspannung des Verstärkers während des Startvorgangs zu modifizieren. Jedoch ist diese Lösung in der Praxis nicht erwünscht, insofern ein und dieselbe Bezugsspannung im allgemeinen für mehrere lineare Regler dient. Daher würde man bei Modifizierung dieser Bezugsspannung Gefahr laufen, die Arbeits- und Betriebsweise anderer Regler, die sich ihrerseits in stationärem Betrieb befinden, zu beeinträchtigen.
Die vorliegende Erfindung bezweckt die Schaffung einer Lösung, welche mit einem individuellen Betrieb mehrerer Regler, welche ein und dieselbe Bezugsspannung verwenden, vereinbar ist.
Zur Erreichung dieser Ziele sieht die vorliegende Erfindung vor die Schaffung eines linearen Reglers vom Typ mit einem Leistungs-MOS-Transistor eines ersten Kanaltyps, gesteuert durch einen Verstärker mit einer Ausgangsstufe, welche zwischen zwei Anschlüssen zum Anlegen einer Speisespannung einen ersten Widerstand und einen ersten Steuer-MOS-Transistor eines zweiten, dem Kanaltyp des Leistungs-MOS-Transistors entgegengesetzten Kanaltyps aufweist, wobei der Regler eine Anlauf- bzw. Startschaltung umfasst, welche einen zu dem genannten ersten Widerstand parallelen schaltbaren Widerstand aufweist.
Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass die Anlauf- bzw. Startschaltung in Reihe zwischen dem Source-Anschluss und dem Gate-Anschluss des Leistungs-MOS-Transistors den genannten schaltbaren Widerstand und erste und zweite Steuer-MOS-Transistoren vom ersten Kanaltyp aufweist.
Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass die beiden Steuer-MOS-Transistoren der Anlauf- bzw. Startschaltung beim Einschalten des Reglers leitend sind und dass das Sperren des ersten Transistors fortschreitend mit Hilfe einer Steuerrampe erfolgt.
Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass der zweite Transistor der Anlauf- bzw. Startschaltung zu Ende der Rampe zum Sperren des ersten Transistors gesperrt wird.
Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass die Dauer der Rampe zum Sperren des ersten Transistors so gewählt ist, dass sie deutlich größer als die erforderliche Zeit ist, um im Ausgang des linearen Reglers eine gewünschte oder Soll-Spannung zu erreichen.
Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass die Anlauf- bzw. Startschaltung einen Rampengenerator zur Steuerung des ersten Steuertransistors und eine Verriegelungs-Logikschaltung (32) zum abrupten Öffnen des zweiten Steuertransistors am Ende der Steuerrampe des ersten Transistors umfasst.
Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass der Widerstand der Anlauf- bzw. Startschaltung wenigstens zehnmal kleiner als der Widerstand der Ausgangsstufe des Steuerverstärkers ist.
Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass der Leistungstransistor einen P-Kanal besitzt, zur Bildung eines positiven Spannungsreglers.
Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, dass der Leistungstransistor einen N-Kanal besitzt, zur Bildung eines negativen Spannungsreglers.
Die Erfindung betrifft auch ein Verfahren zur Steuerung eines linearen Reglers, der aus einem Leistungs-MOS-Transistor und einem Regelverstärker gebildet wird, wobei eine Ausgangsstufe des Regelverstärkers in Reihe zwischen zwei Speiseanschlüssen einen Widerstand und einen Steuer-MOS-Transistor eines Kanaltyps, der dem Kanaltyp des Leistungstransistors entgegengesetzt ist, aufweist, und wobei das Verfahren in einer Verringerung des genannten Widerstands beim Start des Reglers besteht.
Gemäß einer Ausführungsform der vorliegenden Erfindung besteht das Verfahren in der Umschaltung eines zu dem Widerstand der Ausgangsstufe des Verstärkers parallelen Widerstands.
Diese und weitere Gegenstände, Ziele, Eigenschaften, Merkmale und Vorteile der vorliegenden Erfindung werden in der folgenden nicht-einschränkenden Beschreibung spezieller Ausführungsbeispiele im einzelnen auseinandergesetzt, unter Bezug nahme auf die Zeichnungsfiguren der beigefügten Zeichnung; in dieser zeigen:
die bereits beschriebene 1 die Darlegung des Standes der Technik und der Problemstellung,
2 in schematischer Weise eine vereinfachte Ausführungsform eines linearen Reglers gemäß der vorliegenden Erfindung,
3 ein Detail einer Anlauf- bzw. Startschaltung eines Reglers gemäß einer Ausführungsform der vorliegenden Erfindung,
4 ein detailliertes elektrisches Schaltschema einer Anlauf- bzw. Startschaltung gemäß einer Ausführungsform der vorliegenden Erfindung, sowie
5A bis 5F in Form von Zeitdiagrammen die Arbeits- und Wirkungsweise eines linearen Reglers gemäß der vorliegenden Erfindung.
In den verschiedenen Zeichnungsfiguren sind gleiche Elemente mit denselben Bezugsziffern bezeichnet. Aus Gründen der Klarheit und Übersichtlichkeit sind in den Figuren nur diejenigen Elemente des linearen Reglers, die für das Verständnis der Erfindung notwendig sind, dargestellt und anschließend beschrieben. Insbesondere ist der Aufbau des Differenzverstärkers des Reglers, da vollständig herkömmlich, nicht im einzelnen erläutert, ebenso wie die Schaltung zur Lieferung der Bezugsspannung eines linearen Reglers.
Ein charakteristisches Merkmal der vorliegenden Erfindung ist, dass zwischen dem Gate des Leistungstransistors (beispielsweise mit P-Kanal) und dem (der Verbraucherlast entgegengesetzten) Anschluss zum Anlegen der Speisespannung, mit welchem dieser Transistor in Durchlassrichtung direkt verbunden ist, ein schaltbarer Widerstand vorgesehen ist. Gemäß der Erfindung ist dieser Widerstand so gesteuert, dass er nur beim Anlaufen bzw. beim Start des Reglers in die Schaltung eingesetzt wird und einen Wert kleiner als der des Widerstands der Ausgangsstufe des Regelverstärkers besitzt.
Durch die Einfügung eines zusätzlichen Widerstands parallel zu dem Widerstand, welcher den Verstärkungsgrad des Regelverstärkers festlegt, verringert man den Widerstand für die Aufladung des Gates des Leistungstransistors und beschleunigt damit die Aufladung seiner Gate-Kapazität beim Start. 2 stellt in sehr schematischer Form einen Regler 10 gemäß einer Ausführungsform der vorliegenden Erfindung dar.
Wie zuvor weist der Regler einen Regelverstärker 5 auf, der zwischen einem Anschluss 3 zum Anlegen einer positiven Spannung Vbat und Masse 4 angeschlossen ist und der die Aufgabe hat, einen Leistungs-MOS-Transistor 1 zu steuern, der zwischen dem Anschluss 3 und einem Ausgangsanschluss 6, mit dem eine Verbraucherlast 2 verbunden ist, angeschlossen ist. Im folgenden wird auf einen linearen Verstärker Bezug genommen, der einen Leistungs-MOS-Transistor mit P-Kanal verwendet und eine positive Spannung liefert. Man erkennt jedoch, dass die Erfindung sich in gleicher Weise im Fall eines Reglers für eine negative Spannung eignet oder im Fall eines Reglers, dessen Leistungs-MOS-Transistor einen N-Kanal besitzt.
Der herkömmliche Verstärker 5 besteht im wesentlichen aus einer Differenzstufe 11, welche an einem invertierenden Anschluss die Bezugsspannung Vref, welche den gewünschten Betrag der Ausgangsspannung festlegt, und an einem nichtinvertierenden Anschluss die am Drain-Anschluss 6 des Transistors 1 abgenommene Ausgangsspannung Vout des Reglers zugeführt erhält. Gegebenenfalls kann zwischen dem Anschluss 6 und dem nicht-invertierenden Eingang des Verstärkers 5 eine Widerstands-Spannungsteilerbrücke eingeführt werden, um eine Spannung Vout größer als die Spannung Vref zu erhalten. Die Differenzstufe 11 wird aus einer mit dem Anschluss 3 verbundenen Stromquelle 12 gespeist. Die Ausgangsgröße 13 der Differenzstufe wird einer Ausgangsstufe 14 zugeführt, die aus einer Reihenschaltung zwischen den Anschlüssen 3 und 4 aus einer Stromquelle 15 und einem MOS-Transistor (in diesem Fall mit N-Kanal) 16 gebildet wird, dessen Gate mit dem Anschluss 13 verbunden ist. Der Knotenpunkt 17 der Reihenschaltung aus der Stromquelle 15 und dem Transistor 16 bildet die Ausgangsklemme des Verstärkers 5, die mit dem Gate des Transistors 1 verbunden ist. Parallel über der Stromquelle 15 ist ein Widerstand Rg angeschlossen, der die Aufgabe hat, den Verstärkungsgrad des Verstärkers 5 festzulegen, seine Stabilität zu gewährleisten und das Gate des Transistors 1 zu laden.
Gemäß der Erfindung ist parallel zum Widerstand Rg eine Anlauf- bzw. Startschaltung 20 angeschlossen, die funktionell aus einem Schalter 21 in Reihe mit einem Widerstand 22 besteht. Der Wert des Widerstands 22 ist klein (vorzugsweise in einem Verhältnis von 10 zu 100) relativ bezüglich dem Wert des Widerstands Rg. Somit wählt man für einen Widerstand Rg in der Größenordnung von einigen hundert kΩ vorzugsweise einen Widerstand 22 zwischen 1 und 10 kΩ.
Wenn der Schalter 21 geschlossen ist, vermindert die Parallelanordnung der Widerstände Rg und 22 den Gate-Widerstand des Transistors 1 relativ gegenüber dem einfachen Betrag des Widerstands Rg, was die Aufladedauer der Kapazität des Gates des Transistors 1 verringert.
Es ist ersichtlich, dass die Steuerung der Startschaltung, d. h. die Umschaltung des Schalters 21 bestimmte Zwangsbedingungen erfüllen muss. Insbesondere muss darauf geachtet werden, dass bei der Schaltbetätigung dieses Schalters nicht die für den Betrieb der herkömmlichen Regler nachteilige Schaltverzögerung ebenfalls wieder auftritt.
Somit gibt man sich gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung nicht mit der Verwendung eines MOS-Transistors für die Realisierung des Schalters 21 zufrieden. Tatsächlich bestünde, wenn man einen einzigen MOS-Transistor in Reihe mit dem Widerstand 22 vorsieht, die Gefahr des Auftretens eines störenden Übergangseffekts an diesem Transistor, was sich wiederum in einer Verzögerung in der Umsteuerung des Leistungstransistors äußern würde.
Demgemäß ist gemäß einem anderen charakteristischen Merkmal der Erfindung vorgesehen, in Reihe mit dem Widerstand 22 der Anlauf- bzw. Startschaltung zwei Schalter (vorzugsweise zwei MOS-Transistoren) vorzusehen, die in besonderer Weise wie aus dem folgenden ersichtlich gesteuert werden.
3 zeigt in Teilansicht eine Ausführungsform einer Startschaltung gemäß der Erfindung, welche einen Schalter 21 in Reihe mit einem Widerstand 22 umfasst. Der Schalter 21 besteht hier, zwischen dem Anschluss 3 und einem ersten Anschluss des Widerstands 22, dessen zweiter Anschluss mit dem Anschluss 17 verbunden ist, aus einem ersten MOS-Transistor MR mit P-Kanal, in Reihe mit einem zweiten MOS-Transistor ML mit P-Kanal. Der Transistor MR wird durch ein Signal STARTUP gesteuert, während der Transistor ML durch ein Signal LOCK gesteuert wird.
Gemäß der Erfindung hat das Signal STARTUP die Form einer Rampe, die die Aufgabe hat, den Transistor MR linear so zu steuern, dass im Anschluss an die Einschaltung sein Reihenwiderstand (RdsON) zunimmt, der sich dem Widerstand 22 hinzufügt, da sich der Transistor ML beim Einschalten der Schaltung in einem normalerweise geschlossenen Ruhezustand befindet. Das Signal STARTUP befindet sich normalerweise im niedrigen Zustand, derart dass beim Starten des Reglers der Transistor MR sich im geschlossenen Zustand befindet, mit einem minimalen Reihenwiderstand (RdsON). Die fortschreitende Erhöhung des Reihenwiderstands des Transistors MR erhöht fortschreitend den Widerstand parallel zu dem Widerstand Rg und hat im Wege der Konsequenz eine fortschreitende Durchschaltung der Startschaltung der Erfindung in den Öffnungszustand zur Folge.
Die Steuerrampe zum Öffnen des Transistors MR muss hinreichend langsam verlaufen, damit der Startvorgang am Ende der Rampe beendet ist. Mit anderen Worten: Man muss gewährleisten, dass der Kondensator C den gewünschten Spannungspegel vor dem Ende der Rampe mit dem Öffnen des Transistors MR erreicht hat.
Die Funktion des Transistors ML ist eine Verriegelung des Öffnungszustands der Startschaltung, um zu vermeiden, dass eine eventuelle Störung der Batteriespannung Vbat den Transistor MR nicht unter der Wirkung einer parasitären Leitung des Rampengenerators wieder leitend macht, wie im folgenden ersichtlich.
Der Transistor ML wird durch eine Kante bzw. Flanke gesteuert, was nicht störend ist, insofern, sobald die Öffnung dieses Transistors herbeigeführt wird, die Startschaltung in der Praxis bereits durch den Transistor MR geöffnet ist.
4 zeigt eine bevorzugte Ausführungsform einer Startschaltung 20 gemäß der vorliegenden Erfindung. 4 zeigt nicht nur die Reihenanordnung der den Schalter 21 bildenden Transistoren MR und ML mit dem Widerstand 22, sondern auch die Schaltung zur Erzeugung der Signale STARTUP und LOCK zur Steuerung der Transistoren MR und ML.
Die Schaltung 20 beruht auf der Grundlage eines Rampengenerators 31 zur Bildung des Signals STARTUP, in Verbindung und Zuordnung mit einer logischen Verriegelungsschaltung 32 zur Erzeugung des Signals LOCK, sobald das Signal STARTUP seinen hohen Zustand erreicht hat. In 4 sind auch beispielshalber Stufen 33, 34 zur Bildung der Signale BP und BN zur Vorspannung der MOS-Transistoren mit P-Kanal bzw. mit N-Kanal dargestellt.
Die Schaltung 20 der Erfindung wird bestimmungsgemäß nur durch das Betätigungssignal des linearen Reglers gesteuert. Dieses Signal wird von einem Logiksignal PD und seiner Inversion PDN gebildet. In 4 ist der Inversionsmechanismus des Abschaltsignals PD oder des Zündsignals PDN nicht wiedergegeben.
Die Vorspannschaltung 33 besteht beispielsweise in Reihe zwischen den Anschlüssen 3 und 4 aus einem MOS-Transistor MP1 mit P-Kanal sowie einer Stromquelle 35. Der Transistor MP1 ist als Diode geschaltet, sein Source-Anschluss ist mit dem Anschluss 3 verbunden und sein Drain-Anschluss ist mit einem ersten Anschluss der Stromquelle 35 verbunden, deren anderer Anschluss mit Masse 4 verbunden ist. Die Drain-Elektrode des Transistors MP1 ist auch mit seinem Gate und mit der Drain-Elektrode des Transistors MP5 verbunden und bildet den Ausgangsanschluss der Schaltung 33, welche das Signal BP liefert. Die Stromquelle 35 wird beispielsweise von einem Widerstand oder einem MOS-Transistor mit N-Kanal in geeigneter Vorspannung gebildet.
Die Vorspannschaltung 34 besteht beispielsweise in Reihe zwischen dem Anschluss 3 und dem Anschluss 4 aus einer Stromquelle 36 und einem MOS-Transistor MN1 mit N-Kanal. Der Transistor MN1 ist als Diode geschaltet, wobei sein Source-Anschluss mit dem Anschluss 4 und sein Drain-Anschluss mit einem ersten Anschluss der Stromquelle 36 verbunden ist, deren anderer Anschluss mit dem Anschluss 3 verbunden ist. Der Drain-Anschluss des Transistors MN1 ist gleichzeitig mit seinem Gate sowie mit dem Gate des Transistors MN5 verbunden und bildet den Ausgangsanschluss der Schaltung 34 zur Lieferung des Signals BN. Die Stromquelle 36 wird beispielsweise aus einem Widerstand oder einem MOS-Transistor mit P-Kanal, in geeigneter Vorspannung, gebildet.
Steht das System unter Spannung, d. h. wenn eine Spannung Vbat zwischen den Anschlüssen 3 und 4 angelegt wird, haben die Signale BP und BN im wesentlichen die Potentiale Vbat-Vtp (wobei Vtp die Schwellwertspannung eines P-Kanal-MOS-Transistors darstellt) bzw. Vtn (wobei Vtn die Schwellwertspannung eines N-Kanal-MOS-Transistors darstellt).
Gemäß der in 4 veranschaulichten Ausführungsform der Erfindung beruht der Rampengenerator 31 auf der Verwendung einer Reihenschaltung zwischen den Anschlüssen 3 und 4 aus einem P-Kanal-MOS-Transistor MP3 in Verbindung mit einem Kondensator C1 und einem N-Kanal-MOS-Transistor MN3, für die nachfolgend ersichtliche Verriegelung. Der Source-Anschluss des Transistors MP3 ist mit dem Anschluss 3 verbunden. Sein Drain-Anschluss ist mit einem ersten Anschluss des Kondensators C1 verbunden, der die Zeitkonstante der Rampe festlegt. Der andere Anschluss des Kondensators C1 ist mit dem Drain-Anschluss des Transistors MN3 verbunden, dessen Source-Anschluss mit Masse verbunden ist. Das Gate des Transistors MP3 ist über einen P-Kanal-MOS-Transistor MP4 mit dem Anschluss 3 verbunden. Der Transistor MP4 wird durch das Signal PDN gesteuert und sein Drain-Anschluss ist außer mit dem Gate des Transistors MP3 mit dem Source-Anschluss eines P-Kanal-MOS-Transistors MP5 verbunden, dessen Drain-Anschluss das Signal BP zugeführt erhält und dessen Gate das Signal PD erhält. Der Drain-Anschluss des Transistors MP3, der den Ausgangsanschluss 37 des Rampengenerators 31 bildet, ist des weiteren über einen durch das Signal PD gesteuerten N-Kanal-MOS-Transistor MN4 mit dem Anschluss 4 verbunden.
Der Transistor MP4 hat die Aufgabe, da er sich im leitenden Zustand befindet, die Sperrung des Transistors MP3 zu erzwingen, wenn das Signal PDN sich im niedrigen Zustand befindet, d. h. wenn der Regler abgeschaltet ist.
Der Transistor MP5 umgekehrt hat die Aufgabe, den Leitungszustand des Transistors MP3 zu erzwingen, da er sich im leitenden Zustand befindet, wenn das Signal PD seinen niedrigen Zustand hat, d. h. wenn der Regler eingeschaltet ist.
Die Aufgabe des Transistors MN4 ist, den Kondensator C1 und den Transistor MN3 kurzzuschließen, wenn das Signal PD sich in seinem hohen Zustand befindet, d. h. wenn der Regler ausgeschaltet ist.
Das von dem Ausgangsanschluss 37 des Rampengenerators 31 gelieferte Signal STARTUP wird direkt dem Gate des Transistors MR zugeführt sowie dem Eingang der Verriegelungsschaltung 32.
Die Schaltung 32 umfasst, in Reihe zwischen den Anschlüssen 3 und 4, einen P-Kanal-MOS-Transistor MP6 sowie zwei N-Kanal-MOS-Transistoren MN5 und MN6. Der Source-Anschluss des Transistors MP6 ist mit dem Anschluss 3 verbunden. Sein Gate erhält das Signal STARTUP zugeführt. Sein Drain-Anschluss ist mit dem Drain des Transistors MN6 verbunden, der an seinem Gate das Signal PDN zugeführt erhält. Der Source-Anschluss des Transistors MN6 ist mit der Drain-Elektrode des Transistors MN5 verbunden, dessen Source-Anschluss mit dem Anschluss 4 verbunden ist und dessen Gate das Signal BN zugeführt erhält. Der gemeinsame Drain-Anschluss der Transistoren MP6 und MN6 ist des weiteren mit dem Eingang eines Inverters 38 verbunden, dessen Ausgangsgröße einer Kippschaltung 39 zugeführt wird, die beispielsweise aus zwei Gattern 40 und 41 vom NOR-Typ besteht. Die Ausgangsgröße des Inverters 38. wird einem ersten Eingang des Gatters 40 zugeführt, dessen Ausgangsgröße am ersten Eingang des Gatters 41 zugeführt wird. Der Ausgang des Gatters 41 bildet den Ausgang der Kippschaltung 39, dessen Ausgangsgröße dem zweiten Eingang des Gatters 40 zugeführt wird. Der zweite Eingang des Gatters 41 erhält das Signal PD zugeführt. Der Ausgang der Kippstufe 39 liefert das Signal LOCK. Die Ausgangsgröße der Kippstufe 39 wird auch vorzugs weise über einen Inverter 42 dem Gate des Transistors MN3 zugeführt.
Der Transistor MN3 hat die Aufgabe, außerhalb der Anlauf- bzw. Startperioden einen permanenten Leistungsverbrauch zu vermeiden, indem er den Rampengenerator isoliert, wenn das Signal LOCK in seinen hohen Zustand übergeht.
Der Transistor MP6 hat die Funktion, den Eingangszweig der Schaltung 32 zu öffnen, wenn der Regler ausgeschaltet ist, und so den Leistungsverbrauch in der Schaltung 32 zu unterdrücken.
Es sei darauf hingewiesen, dass die baulichen Einzelheiten der Inverter und der logischen Gatter der Schaltung 32, da sie vollständig von herkömmlicher Art sind, nicht beschrieben werden, ebenso wie die Stromquellen 35 und 36.
Die Arbeits- und Funktionsweise der in 4 gezeigten Schaltung ist in den 5A bis 5F erläutert, die in Form von Zeitdiagrammen jeweils ein Beispiel des Verlaufs bzw. der Form charakteristischer Signale eines Reglers gemäß der Erfindung wiedergeben. 5A stellt den Verlauf bzw. die Form des Signals PDN dar. 5B gibt den Verlauf bzw. die Form des Signals PD wieder. 5C zeigt den Verlauf bzw. die Form des Signals STARTUP. 5D zeigt den Verlauf bzw. die Form des Signals LOCK. 5E gibt den Verlauf bzw. die Form des Signals V17 am Gate des Leistungstransistors 1 des Reglers wieder. 5F stellt den Verlauf bzw. die Form der Ausgangsspannung Vout des Reglers dar.
Anfänglich, d. h. im abgeschalteten Zustand des Reglers, befinden sich die Signale PDN und PD im niedrigen bzw. im hohen Zustand. Der Schaltungspunkt 37 wird durch den Transistor MN4, der leitend ist, nach Massepotential gezogen und das Signal STARTUP befindet sich daher im niedrigen Zustand. Der Transistor MR ist daher leitend, Desgleichen wird der Transistor MP6 durch den niedrigen Zustand des Knotenpunkts 37 leitend gemacht, während der Transistor MN6 durch den niedrigen Zustand des Signals PDN gesperrt ist. Daraus folgt ein hoher Pegel am Eingang des Inverters 38 und infolgedessen ein niedriger Zustand im Ausgang der Kippschaltung 39, d. h. am Eingang des Inverters 42. Der Transistor ML ist daher gut leitend, da das Signal LOCK sich im niedrigen Zustand befindet. Des weiteren ist auch der Transistor MN3 leitend. Der Rampengenerator 31 ist somit betriebsbereit.
Es sei angenommen, dass in einem Zeitpunkt t0 die Signale PD und PDN im Sinne einer Einschaltung des Reglers umschalten, d. h. dass das Signal PD in den niedrigen Zustand übergeht, während das Signal PDN in den hohen Zustand übergeht. Dies äußert sich an der Verriegelungsschaltung 32 in einem Übergang des ersten äußeren Eingangs der Kippstufe 39 (d. h. dem zweiten Eingang des Gatters 41) in den niedrigen Zustand. Der Ausgang der Kippschaltung 39 ändert jedoch seinen Zustand nicht (der Ausgang des Gatters 40 befindet sich weiterhin im hohen Zustand), solange sein zweiter äußerer Eingang, d. h. der mit dem Ausgang des Inverters 38 verbundene Eingang des Gatters 40 seinen Zustand nicht ändert. Der Transistor MN3 bleibt daher leitend.
Auf der Seite des Rampengenerators wird der Transistor MP4 durch den Übergang des Signals PDN in den hohen Zustand gesperrt. Des weiteren wird der Transistor MP5 durch den Übergang des Signals PD in den niedrigen Zustand leitend gemacht.
Daraus folgt, dass der Transistor MP3 leitend wird, da der Strom in dem Transistor MP3 durch den Strom in dem Transistor MP1 und damit durch das Signal BP fixiert ist. Da der Transistor MN4 im Zeitpunkt t0 durch den Übergang des Signals PD in den niedrigen Zustand gesperrt ist, wird der Kondensator C1 durch den Transistor MP3 aufgeladen. Solange der Transistor MP3 sich im Sättigungszustand befindet, liefert er einen konstanten Ladestrom für den Kondensator C1. Die Schaltung 33 und insbesondere die Abmessungen der Transistoren MP1 und MP5 sind geeignet so gewählt, dass der Transistor MP3 sich im Sättigungszustand befindet. Die Aufladung des Kondensators C1 unter konstantem Strom liefert so eine wachsende Rampenspannung am Gate des Transistors MR (5C) und damit eine fortschreitende Öffnung dieses Transistors durch Erhöhung seines Reihenwiderstands (RdsON).
Sobald das Potential des Knotenpunkts 37 die Spannung Vbat-Vtp erreicht (Zeitpunkt t₁, 5C), schaltet der Ausgang der Kippstufe 39 um. Tatsächlich wird der Transistor MP6 gesperrt. Da der Transistor MN6 durch das im hohen Zustand befindliche Signal PDN leitend ist und der Transistor MN5 gleichfalls leitet, sobald das System unter Spannung steht, geht der Eingang des Inverters 38 in den niedrigen Zustand über. Sein Ausgang schaltet in den hohen Zustand um und der Ausgang des Gatters 40 in den niedrigen Zustand. Die Ausgangsgröße des Gatters 41 geht in den hohen Zustand über und durch die Rück-Vermaschung zum Eingang des Gatters 40 ist der dann erhaltene Zustand stabil. Der im hohen Zustand befindliche Ausgang der Kippschaltung 39 (Signal LOCK) sperrt den Transistor ML. Diese Sperrung des Transistors ML erfolgt, nachdem der Transistor MR bereits selbst durch die Rampe des Signals STARTUP ganz gesperrt ist.
Im Zeitpunkt t₁ ist der Transistor MN3 durch den Übergang des Ausgangs der Kippstufe 39 in den hohen Zustand und die Inversion durch den Inverter 42 gesperrt, derart dass der Rampengenerator 31 abgeschaltet ist.
Die Funktion der Kippstufe 39 besteht tatsächlich in einer Speicherung des Signals STARTUP, wenn es zum ersten Mal nach dem Einschalten des Reglers sich der Spannung Vbat annähert.
Falls die Spannung Vbat variieren sollte, während der Regler sich im stationären Betrieb befindet, könnten diese Änderungen eine Wiederaufladung des Kondensators C1 und eine neue Sperrung der Transistoren MR und ML nach sich ziehen, was die Arbeits- und Betriebsweise des stationären Betriebs stören könnte. Dank der Transistoren MN3 und MN4 kann sich das Potential des Knotenpunkts 37 nicht mehr ändern, nachdem das Signal LOCK einmal in den hohen Zustand übergegangen ist, solange das Signal PD nicht umschaltet, d. h. solange es sich nicht um eine bewusste Wiedereinschaltung bzw. Wiederzündung handelt.
Beim Abschalten des Reglers, wenn das Signal PD wieder in den hohen Zustand übergeht, entlädt der Transistor MN4 den Kondensator C1 des Rampengenerators, um diesen in eine richtige Betriebsstellung für die folgende Einschaltung zu bringen.
Man erkennt, dass, wenn der Transistor MP6 im Zeitpunkt t₁ gesperrt wird, es keinerlei Leistungsverbrauch weder in der Kippschaltung 39 noch im Rampengenerator 31 gibt. Der einzige Verbrauch rührt von den Transistoren MP1 und MN1 her. Diese Transistoren befinden sich jedoch im allgemeinen in einem Vorspannblock der Globalschaltung, welche die Spannungen BP und BN erzeugt, die für andere Schaltungen dienen können. Der Verbrauch der Vorspannschaltungen 33 und 34 kann daher als außerhalb des Reglers liegend betrachtet werden.
5E veranschaulicht den Verlauf der Spannung V17 am Gate des Transistors 1. Man stellt fest, dass im Zeitpunkt t₀ die Spannung V17 abfällt, um den Transistor 1 leitend zu machen. Der Kondensator lädt sich daher unter einem beträchtlichen Strom auf und daraus folgt ein Anstieg der Spannung Vout. Sobald die Spannung Vout die Bezugsspannung Vref erreicht (Zeitpunkt t₂, 5F), kippt der Verstärker 5 (2) und der Transistor 1 sperrt. Da man sich am Beginn der Rampe des Signals STARTUP befindet, liegt der Widerstand 22 dann vollständig parallel zu dem Widerstand Rg, was die Sperrung des Transistors 1 gegenüber einer herkömmlichen Schaltung beträchtlich beschleunigt. Die zur Sperrung des Transistors 1 erforderliche Zeit τ ist gleich Cg·RgR22/Rg + R22), worin R22 und Rg die entsprechenden Werte der Widerstände 22 und Rg sind und worin Cg die Gate-Kapazität des Transistors 1 bedeutet. Vorzugsweise wird der Betrag des Widerstands 22 so gewählt, dass er wenigstens zehnmal größer als der Widerstand Rg der Ausgangsstufe des Steuerverstärkers ist, um die Zeit τ zu minimieren.
Ein Vorteil der vorliegenden Erfindung ist, dass sie die Überspannungen beim Start eines linearen Reglers zu vermeiden gestattet.
Ein weiterer Vorteil der vorliegenden Erfindung ist, dass sie keinerlei andere Steuersignale benötigt als die, die herkömmlicherweise für die Steuerung eines Reglers verfügbar sind. Tatsächlich sind, wie aus 4 hervorgeht, die einzigen für den Betrieb der Startschaltung erforderlichen Signale die Signale PD und PDN, die zum Einschalten/Abschalten des Reglers dienen.
Ein weiterer Vorteil der vorliegenden Erfindung ist, dass sie keinerlei zusätzlichen Verbrauch in dem Regler im stationären Betrieb mit sich bringt.
Selbstverständlich ist die vorliegende Erfindung verschiedenen Abwandlungen und Modifikationen zugänglich, die sich für den Fachmann ergeben. Insbesondere kann die Bemessung und Auslegung der verschiedenen Komponenten der erfindungsgemäßen Schaltung durch den Fachmann in Abhängigkeit von der jeweiligen Anwendung und insbesondere in Abhängigkeit von den gewünschten Strömen. und der für die Startschaltung gewünschten Dauer der Rampe gewählt werden. Des weiteren erfolgte zwar die vorstehende Beschreibung der Erfindung anhand eines Reglers, bei dem ein Leistungs-MOS-Transistor mit P-Kanal verwendet ist, jedoch ist die Anpassung der Startschaltung gemäß der Erfindung an einen Regler unter Verwendung eines MOS-Leistungstransistors mit N-Kanal im Bereich des fachmännischen Könnens, ausgehend von den hier erfolgten funktionellen Angaben. Ebenso liegt die Anpassung der Startschaltung und des Reglers zur Lieferung einer negativen Spannung, im Bereich des Fachmanns.

Claims

Linearer Regler vom Typ mit einem Leistungs-MOS-Transistor (1) eines ersten Kanaltyps (P), gesteuert durch einen Verstärker (5) mit einer Ausgangsstufe, welche zwischen zwei Anschlüssen (3, 4) zum Anlegen einer Speisespannung (Vbat) einen ersten Widerstand (Rg) und einen ersten Steuer-MOS-Transistor (16) eines zweiten, dem Kanaltyp des Leistungs-MOS-Transistors entgegengesetzten Kanaltyps (N) aufweist, dadurch gekennzeichnet, dass der Regler eine Anlauf- bzw. Startschaltung (20) umfasst, welche einen zu dem genannten ersten Widerstand (Rg) parallelen schaltbaren Widerstand (22) aufweist.
Regler nach Anspruch 1, dadurch gekennzeichnet, dass die Anlauf- bzw. Startschaltung (20) in Reihe zwischen dem Source-Anschluss und dem Gate-Anschluss des Leistungs-MOS-Transistors (1) den genannten schaltbaren Widerstand (22) und erste (MR) und zweite (ML) Steuer-MOS-Transistoren vom ersten Kanaltyp (P) aufweist.
Regler nach Anspruch 2, dadurch gekennzeichnet, dass die beiden Steuer-MOS-Transistoren der Anlauf- bzw. Startschaltung (20) beim Einschalten des Reglers leitend sind und dass das Sperren des ersten Transistors (MR) fortschreitend mit Hilfe einer Steuerrampe (STARTUP) erfolgt.
Regler nach Anspruch 3, dadurch gekennzeichnet, dass der zweite Transistor (ML) der Anlauf- bzw. Startschaltung (20) zu Ende der Rampe (STARTUP) zum Sperren des ersten Transistors (MR) gesperrt wird.
Regler nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass die Dauer der Rampe (STARTUP) zum Sperren des ersten Transistors (MR) so gewählt ist, dass sie deutlich größer als die erforderliche Zeit ist, um im Ausgang des linearen Reglers eine gewünschte oder Soll-Spannung zu erreichen,
Regler nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass die Anlauf- bzw. Startschaltung (20) einen Rampengenerator (31) zur Steuerung des ersten Steuertransistors (MR) und eine Verriegelungs-Logikschaltung (32) zum abrupten Öffnen des zweiten Steuertransistors (ML) am Ende der Steuerrampe (STARTUP) des ersten Transistors umfasst.
Regler nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der Widerstand (22) der Anlauf- bzw. Startschaltung (20) wenigstens zehnmal kleiner als der Widerstand (Rg) der Ausgangsstufe des Steuerverstärkers (5) ist.
Regler nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Leistungstransistor (1) einen P-Kanal besitzt, zur Bildung eines positiven Spannungsreglers.
Regler nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Leistungstransistor einen N-Kanal besitzt, zur Bildung eines negativen Spannungsreglers.
Verfahren zur Steuerung eines linearen Reglers gemäß einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Verfahren in einer Verringerung des genannten Widerstands beim Starten erfolgt infolge der Parallelanordnung des ersten Widerstands (Rg) der Ausgangsstufe des Verstärkers (5) zu dem schaltbaren Widerstand (22).