[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE4338706A1 - Mehrschicht-Substrat - Google Patents

Mehrschicht-Substrat

Info

Publication number
DE4338706A1
DE4338706A1 DE4338706A DE4338706A DE4338706A1 DE 4338706 A1 DE4338706 A1 DE 4338706A1 DE 4338706 A DE4338706 A DE 4338706A DE 4338706 A DE4338706 A DE 4338706A DE 4338706 A1 DE4338706 A1 DE 4338706A1
Authority
DE
Germany
Prior art keywords
layer
copper
heat sink
substrate according
layer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4338706A
Other languages
English (en)
Inventor
Juergen Dr Ing Schulz-Harder
Steve Edwards
Peter Maier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE4328353A priority Critical patent/DE4328353C2/de
Priority claimed from DE4328353A external-priority patent/DE4328353C2/de
Application filed by Individual filed Critical Individual
Priority to DE4338706A priority patent/DE4338706A1/de
Priority to US08/293,510 priority patent/US5650662A/en
Publication of DE4338706A1 publication Critical patent/DE4338706A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

Die Erfindung bezieht sich auf ein Mehrschicht-Substrat gemäß Oberbegriff Patentanspruch 1.
Zur Herstellung von elektrischen Schaltkreisen oder Bau­ elementen, die wenigstens einen Halbleiter-Chip aufweisen, eignen sich Mehrschicht-Substrate, die in mehreren Schichten aufeinanderfolgend Metallisierungen und Keramikschichten besitzen, wobei die Metallisierungen zumindest teilweise elektrische Verbindungen, innere Anschlüsse für den Halb­ leiter-Chip sowie äußere Anschlüsse bilden, mit denen das elektrische Bauelement mit einer äußeren Schaltung oder einer Leiterplatte verbunden werden kann.
Der Halbleiter-Chip ist beispielsweise ein Mikroprozes­ sor-Chip.
Aufgabe des Hauptpatentes ist es, ein Mehrschicht-Substrat aufzuzeigen, welches bei einer Vielzahl von Metallisierungen bzw. Leiterbahnen und/oder Anschlüssen auch für höhere Leistungen geeignet ist.
Aufgabe der Erfindung des Zusatzpatentes ist es, die Kühl­ wirkung bei einem Substrat nach dem Hauptpatent zu ver­ bessern.
Zur Lösung dieser Aufgabe ist ein Mehrschicht-Substrat entsprechend dem kennzeichnenden Teil des Patentanspruches 1 ausgebildet.
Bei der Herstellung wird zunächst das Mehrschicht-Substrat als solches, d. h. die von den Keramikschichten und den Metallisierungen (Anschlüsse, Leiterbahnen, usw.) gebildete Schichtfolge in einer geeigneten Technik hergestellt. Im Anschluß daran wird in einem gesonderten Arbeitsgang der Kühlkörper an der einen Oberflächenseite dieses Mehrsc­ hicht-Substrates befestigt bzw. hergestellt, und zwar unter Verwendung der DCB-Technik. Um dies zu ermöglichen, bestehen die Metallisierungen aus einem Metall oder einer Metal­ legierung mit einem Schmelzpunkt, der deutlich über dem Schmelzpunkt von Kupfer liegt.
Durch die Herstellung bzw. Befestigung des Kühlkörpers mittels der DCB-Technik werden die Kühlwirkung beeinträchti­ gende Zwischenschichten vermieden.
Dadurch, daß auch zwischen dem Halbleiter-Bauelement und der benachbarten Schicht des Mehrschicht-Substrates, vorzugsweise einer benachbarten Metallisierung dieses Substrates eine weitere Metallschicht zw. Kupferschicht vorgesehen ist, ist eine großflächige homogene Übertragung von Verlustwärme vom Bauelement an das Substrat und von diesem an den Kühlkörper gewährleistet.
Weiterbildungen der Erfindung sind Gegenstand der Unteran­ sprüche.
Die Erfindung wird im Folgenden anhand der Figuren an Ausführungsbeispielen näher erläutert. Es zeigen:
Fig. 1 in vereinfachter Darstellung und im Schnitt ein Mehrschicht-Substrat gemäß der Erfindung, zusammen mit einem an diesem Substrat vorgesehenen Halb­ leiter-Schaltkreis;
Fig. 2 eine Draufsicht auf den Schaltkreis gemäß Fig. 1;
Fig. 3-5 in Draufsicht einen Blech- bzw. Folienzuschnitt für den profilierten Kühlkörper in unbearbeiteter Form, nach dem Einbringen von schlitzförmigen Öffnungen bzw. nach dem Profilieren;
Fig. 6-7 in ähnlicher Darstellung wie die Fig. 1 und 2 eine weitere mögliche Ausführungsform Erfindung;
Fig. 8 in einer Darstellung wie Fig. 6 das Mehrschicht- Substrat der Fig. 6 und 7 mit einem weiteren Kühlkörper;
Fig. 9 wie Fig. 1 ein Substrat gemäß der Erfindung;
Fig. 10 in einer Darstellung wie Fig. 9 eine weitere mögliche Ausführungsform;
Fig. 11 und 12 in einer Darstellung ähnlich Fig. 1 sowie in einer vergrößerten Detaildarstellung eine weitere Ausführungsform des Substrates gemäß der Erfindung;
Fig. 13 und 14 in einer Darstellung ähnlich Fig. 1 sowie in einer vergrößerten Teildarstellung einen Schnitt durch eine weitere Ausführungsform des Substrates gemäß der Erfindung;
Fig. 15 eine abgewandelte Ausführungsform des Substrates der Fig. 1.
In den Figuren ist mit 1 allgemein ein Mehrschicht-Substrat bezeichnet, welches aus einer Vielzahl von übereinander angeordneten Keramikschichten 2 und dazwischenliegenden Metallisierungen 3 besteht. Diese bilden eine Schichtfolge 2/3. Für eine übersichtlichere Darstellung sind nur die Metallschichten 3 jeweils schraffiert und die Keramikschich­ ten 2 ohne Schraffur in der Fig. 1 wiedergegeben. Die Metallisierungen 3, die elektrische Leiterbahnen bzw. Anschlüsse bilden, sind in einer für die Herstellung von Mehrschicht-Substraten geeigneten und bekannten Technik, beispielsweise im Siebdruckverfahren hergestellt und bestehen aus einem Metall oder einer Metallegierung mit einem Schmelz­ punkt, der höher liegt als der Schmelzpunkt von Kupfer. Für die Metallisierungen 3 eignet sich beispielsweise Platin, Palladium, Molybdän, Wolfram oder Legierungen, die zwei oder mehrere der vorgenannten Metalle enthalten.
Die Keramikschichten 2 bestehen aus einer Aluminium-Keramik (Al₂O₃-Keramik), die auch einen geringen Anteil an Metall­ oxid, beispielsweise an Eisen-, Mangan- und/oder Poly­ bdän-Oxid enthält, wobei der Oxidanteil beispielsweise kleiner 10% ist, beispielsweise in der Größenordnung zwischen 4 und 10% liegt.
Bei der für die Fig. 1 gewählten Darstellung ist das Mehr­ schicht-Substrat 1 an seiner Unterseite mit einer Ausnehmung 4 derart versehen, daß die Ausnehmung nach oben hin durch eine Metallisierung 3 verschlossen ist, auf die dann die in der Fig. 1 oberste Keramikschicht 2 folgt. An den Rändern ist die Ausnehmung 4 stufenförmig ausgebildet, und so derart, daß an den Stufen die Metallisierungen 3 jeweils freiliegen und somit Anschlüsse 5 (Drahtbonds) von den freiliegenden Metallisierungen 3 an die Anschlüsse des in der Ausnehmung 4 angeordneten Halbleiter-Chip 6 (z. B. Mikroprozessor-Chip 6) möglich ist.
Der Chip 6 ist mit seiner in der Fig. 1 oben liegenden Seite mittels eines geeigneten Lotes oder wärmeleitend geklebt an der die Ausnehmung 4 nach oben hin abschließenden Metallisie­ rung 3 befestigt.
An der der Ausnehmung 4 gegenüberliegenden, oberen Seite der obersten Keramikschicht 2 ist auf dem Mehrschicht-Substrat 1 ein Kühlkörper 7 befestigt. Dieser besteht bei der darge­ stellten Ausführungsform aus einer ebenen Schicht 8 aus Kupfer bzw. aus einer Kupferlegierung. Diese Schicht 8 ist flächig mit der in der Fig. 1 oberen Seite des Mehrschicht- Substrates 1 bzw. mit der diese Oberseite bildenden obersten Keramikschicht 2 verbunden. Auf der flachen Schicht 8 ist ein profiliertes Kühlkörperelement 9, das aus einer Folie oder einem dünnen Blech aus Kupfer- bzw. aus der Kupferlegierung besteht, befestigt. Bei der dargestellten Ausführungsform ist dieses Element 9 gewellt bzw. wellblechartig ausgebildet und jeweils mit den in der Fig. 1 unteren Abschnitten der Profilierung (Wellentälern) mit der Oberseite der Schicht 8 verbunden.
Die Verbindung der Schicht 8 mit dem Mehrfach-Substrat sowie die Verbindung des Elementes 9 mit der Schicht 8 erfolgt jeweils mit der dem Fachmann bekannten DCB-Technik (Direct- Copper-Bonding), bei der auf die Oberseite des Mehrschicht- Substrates 1 ein die Kupferschicht 8 bildender und an seinen Oberflächenseiten oxidierter Zuschnitt aus der Kupferfolie oder dem Kupferblech und auf diesen Zuschnitt dann der ebenfalls an seinen Oberflächenseiten oxidierte und das Element 9 bildende profilierte Zuschnitt aufgelegt werden und die Anordnung in einem Ofen in einer Schutzgas-Atmosphäre, beispielsweise in einer Stickstoff-Atmosphäre, auf eine Prozeßtemperatur erhitzt wird, die oberhalb der euthektischen Temperatur des Kupferoxides bzw. des Systems Kupfer-Sauer­ stoff, aber unterhalb der Schmelztemperatur des Kupfers der Schicht 8 und des Elementes 9 liegt. Diese Prozeßtemperatur, die beispielsweise 1072°C beträgt, liegt weiterhin auch deutlich unterhalb der Schmelztemperatur der Metallisierungen 3, so daß insgesamt gesehen ein komplexes Mehrschicht-Sub­ strat 1 mit dem Kühlkörper 7 erhalten wird.
Zur Steigerung der Kühlwirkung ist das profilierte Element 9 im Bereich der über die Schicht 8 vorstehenden Wellungen geschlitzt (Schlitze 10), und zwar quer zur Achse der Profilierung bzw. der Wellung. Aus Gründen der Festigkeit ist das profilierte Kühlkörperelement 9 so ausgebildet, daß es an seinen parallel zu der Profilierung verlaufenden Rändern unmittelbar mit der Kupferschicht 8 verbunden ist, d. h. diese Ränder des Kühlkörperelementes 9 von unteren, mit der Kupferschicht 8 verbundenen Abschnitten der Profilierung gebildet sind.
Wie die Fig. 2 zeigt, nimmt der Kühlkörper 7 bei der darge­ stellten Ausführungsform nur den mittleren Bereich der Oberseite des Mehrschichtsubstrates 1 ein, d. h. an der Oberseite ist eine den Kühlkörper 7 umgebende ebene Fläche 11 vorgesehen, die durch die oberste Keramikschicht 2 des Mehrschicht-Substrates 1 bestimmt ist und eine definierte Auflagefläche und damit eine exakte Positionierung des Substrates in einer Vorrichtung gewährleistet, die beispiels­ weise zum Herstellen der Anschlüsse 5 zwischen dem Halb­ leiter-Chip 6 und den Metallisierungen 3 dient.
Mit 12 ist schematisch eine Durchkontaktierung im Bereich des Mehrschicht-Substrates 1 angegeben, die eine im Inneren dieses Substrates vorgesehene Metallisierung 3 mit einem an der Unterseite des Mehrschicht-Substrates vorgesehenen und von einer dortigen Metallisierung gebildeten Kontakt ver­ bindet. Tatsächlich weist das Mehrschicht-Substrat 1 mehrere derartige Durchkontaktierungen 12 auf, die ebenfalls aus dem Metall hergestellt sind, dessen Schmelzpunkt höher liegt als der Schmelzpunkt von Kupfer.
Die Fig. 3 und 4 zeigen in schematischer Darstellung die Herstellung des Kühlkörperelementes 9. Mit 9′ ist in der Fig. 3 ein rechteckförmiger Zuschnitt aus einem Blech oder einer Folie aus Kupfer bzw. aus einer Kupferlegierung wiederge­ geben. Dieser Zuschnitt 9′ wird in einem ersten Arbeitsgang hergestellt. Anschließend erfolgt in einem zweiten Arbeits­ gang das Einbringen der Schlitze 10, so daß ein mit diesen Schlitzen 10 versehener Zuschnitt 9′′ erhalten wird (Fig. 4). In einem weiteren Arbeitsgang erfolgt dann das Profilieren des Zuschnittes 9′′ in das Kühlkörperelement 9 durch Wellen, wobei die Achse der Profilierung bzw. der Wellungen senkrecht zu den Schlitzen 10 verläuft (Fig. 5).
Es versteht sich, daß anstelle der Wellung für das Kühl­ körperelement auch eine andere Profilierung gewählt werden kann, beispielsweise eine trapezförmige oder dreieckförmige Profilierung.
Nach der Fertigstellung des Kühlkörpers 7, d. h. nach dem Befestigen der Kupferschicht 8 und des Kühlkörperelementes 9 erfolgt bevorzugt eine Oberflächen-Veredelung des Kühlkörpers 7, beispielsweise durch vernickeln. Diese Oberflächen-Ver­ edelung kann galvanisch oder chemisch (außenstromlos) durchgeführt werden.
Der Kühlkörper 7 und dabei insbesondere die Kupferschicht 8 dienen gleichzeitig auch als Abschirmung des Halbleiter-Chip 6 insbesondere gegenüber elektrischen Spannungsfeldern (z. B. Wechselspannungsfeldern) oder elektromagnetischen Wellen. Bevorzugt ist der Kühlkörper 7 mit einem Anschluß 13 ver­ sehen, über den der Kühlkörper 7 mit einem Massepotential verbunden werden kann.
Die Fig. 6 und 7 zeigen in einer Schnittdarstellung und in einer Draufsicht ein Mehrschicht-Substrat 1a, welches sich von dem Substrat 1 nur dadurch unterscheidet, daß anstelle des Kühlkörpers 7 ein Kühlkörper 7a vorgesehen ist, der bei der dargestellten Ausführungsform wiederum aus der Kupfer­ schicht 8 und einem profilierten Kühlkörperelement 9a besteht. Die Kupferschicht 8 ist mittels der DCB-Technik flächig auf der obersten Keramikschicht 2 befestigt. Das Kühlkörperelement 9a, welches wiederum aus Kupfer bzw. aus der Kupferlegierung besteht, ist mit seiner Unterseite flächig mit der Oberseite der Kupferschicht 8 verbunden, und zwar wiederum mittels der DCB-Technik. An der Oberseite besitzt das plattenförmige Kühlkörperelement 9a eine Profi­ lierung in Form von über diese Oberseite vorstehenden Vorsprünge 14, die bei der in den Fig. 6 und 7 darge­ stellten Ausführungsform quaderförmig ausgebildet sind, aber auch eine andere Form, beispielsweise eine Pyramidenform, Noppenform, Zapfenform usw. aufweisen können.
Die Vorsprünge 14 sind beispielsweise durch bleibende Ver­ formung (Tiefziehen oder Prägen bzw. Drücken) einer den Kühl­ körper 7a bildenden Kupferfolie hergestellt. Der Kühlkörper 7a mit den Vorsprüngen 14 kann aber auch massiv als platten­ förmiges Element aus Kupfer oder aus der Kupferlegierung hergestellt sein, und zwar beispielsweise aus einem strang­ gepreßten Profil-Material, welche an einer Oberflächenseite Längsstege und dazwischenliegende Längsnuten aufweist. Zur Erzielung der quaderförmigen Vorsprünge 14 wird dann dieses Profil-Material an der genannten Oberflächenseite quer zur Profillängsrichtung gefräst, so das von den Längsstegen nur die Vorsprünge 14 stehenbleiben. Auch andere Herstellungs­ methoden für den Kühlkörper 7a mit den Vorsprüngen 14 sind denkbar.
Insbesondere dann, wenn das Kühlkörperelement 9a massiv hergestellt ist, kann auf die Kupferschicht 8 verzichtet werden, d. h. es ist möglich das Kühlkörperelement 9a mittels der DCB-Technik direkt auf der obersten Keramikschicht 2 zu befestigen.
Die Fig. 8 zeigt als weiter Ausführungsform ein Mehrschicht- Substrat 1b, welches sich von dem Mehrschichtsubstrat 1a im wesentlichen nur dadurch unterscheidet, daß der Kühlkörper 7b zusätzlich zu dem profilierten Kühlkörperelement 9a, welches bei dieser Ausführungsform direkt auf der obersten Keramik­ schicht 2 mittels des DCB-Verfahrens befestigt ist, ein weiterer Kühlkörperelement 9b aufweist, welche an dem Kühlkörperelement 9a befestigt ist und großflächig vom Kühlkörperelement 9a wegsteht. Das Kühlkörperelement 9b besitzt für diesen Zweck an seiner Unterseite einen profi­ lierten Abschnitt 15, der Nuten und dazwischenliegende Stege aufweist und in die Profilierung der Kühlkörperelemente 9a paßt, so daß ein großflächiger, ineinandergreifender Übergang zwischen den Kühlkörperelementen 9a und 9b erreicht ist. Die Befestigung ist beispielsweise durch einen Wärmeleit-Kleber erzielt. Anstelle hiervon oder zusätzlich hierzu ist auch eine Schraubverbindung zwischen den Kühlkörperelement 9a und 9b möglich.
Fig. 9 zeigt als weitere Ausführungsform ein Mehrschicht- Substrat 1c, welches in gleicher Weise wie das Mehrschicht- Substrat 1 der Fig. 1 und 2 ausgebildet ist, allerdings mit dem Unterschied, daß am Boden der Ausnehmung 4 auf der dort freiliegenden Metallisierung 3 des Mehrschicht-Substra­ tes eine Platine 16 befestigt ist, die aus einem Zuschnitt eines Kupferbleches besteht. Die Abmessungen der Platine 16 sind bei der dargestellten Ausführungsform kleiner als der Querschnitt, den die Ausnehmung 4 im Bereich ihres Bodens bzw. an der diesen Boden bildenden Metallisierung 3 aufweist, so daß die Platine 16 an ihrem gesamten Umfang von den benachbarten Schichten (Keramikschicht 2 und Metallisierung 3) ausreichend beabstandet ist. Die Platine 16 ist an dem Mehrschicht-Substrat 1 bzw. an der von den Schichten 2 und 3 gebildeten und mit der Ausnehmung 4 versehenen Schichtfolge 2/3 nach deren Herstellung befestigt, und zwar wiederum mit der DCB-Technik, was ebenfalls dadurch möglich ist, daß die Metallisierungen 3 in der eingangs erwähnten Weise aus einem Metall oder einer Metall-Legierung mit einem Schmelzpunkt hergestellt sind, der höher liegt als der Schmelzpunkt des für die Platine 16 verwendeten Kupfers.
Die Fig. 10 zeigt als weitere Ausführungsform ein Mehr­ schicht-Substrat 1d, welches sich von dem Mehrschicht- Substrat der Fig. 9 im wesentlichen nur dadurch unterschei­ det, daß die Platine 16 nicht an einer am Boden der Ausneh­ mung 4 freiliegenden Metallisierung 3, sondern unter Ver­ wendung der DCB-Technik mit der dort freiliegenden Unterseite der obersten Keramikschicht 2 flächig verbunden ist. In der am Boden der Ausnehmung 4 vorgesehenen Metallisierung 3 ist hierfür ein Fenster oder eine Ausnehmung vorgesehen, durch welche die Unterseite der obersten Keramikschicht 2 zugäng­ lich ist. Im Bereich dieser Ausnehmung ist die Platine 16 vorgesehen, und zwar derart, daß diese an ihrem gesamten Umfang einen Abstand von der in der Ebene des Bodens der Ausnehmung 4 vorgesehenen Metallisierung 3 aufweist, so daß letztere ebenfalls für an den Halbleiter-Chip 6 führende Leiterbahnen verwendet werden kann.
Die Fig. 11 und 12 zeigen ein Mehrschicht-Substrat 1e, bei dem die von den Keramikschichten 2 und den Metallschichten 3 in Dickfilm-Technik bzw. im Siebdruck-Verfahren hergestellte Schichtfolge 2/3 eine Ausnehmung 4′ aufweist, die im wesent­ lichen der Ausnehmung 4 entspricht, allerdings mit dem Unterschied, daß der geschlossene Boden der Ausnehmung 4′ nicht von einer Metallisierung 3 oder von einer Keramik­ schicht 2 der in Dickfilm-Technik hergestellten Schichtfolge gebildet ist, sondern bei der Ausführungsform der Fig. 11 und 12 von einer Kupferschicht 17, die unter Verwendung eines Lotes 18 auf eine Metallisierung 3 aufgebracht ist, welche bei dieser Ausführungsform die obere Schicht der von den Keramikschichten und Metallisierungen 3 gebildeten, in Dickfilm-Technik hergestellten Schichtfolge 2/3 bildet. Grundsätzlich ist es auch möglich, daß die Kupferschicht 17 ohne Verwendung des Lotes 18 direkt auf die Oberseite der Schichtfolge 2/3 aufgebracht ist, und zwar mit Hilfe der DCB-Technik, wobei dann diese Oberseite der Schichtfolge 2/3 bevorzugt von der Oberseite einer Keramikschicht 2 gebildet ist. Auf die der Schichtfolge abgewandte Oberseite der Kupferschicht 17 ist eine weitere Keramikschicht 19 aufge­ bracht, die mit ihrer Unterseite den Boden der Ausnehmung 4 bildet und auf deren Oberseite mit Hilfe der DCB-Technik der Kühlkörper 7 aufgebracht ist, und zwar bestehend aus der Kupferschicht 8 und dem Kühlkörperelement 9. Am Boden der Ausnehmung 4′ ist der Halbleiter-Chip 6 mit Hilfe eines Lotes oder auf andere geeignete Weise befestigt.
Die Herstellung des Substrates 1e erfolgt dementsprechend in der Form, daß zunächst eine Mehrschicht-Folge bestehend aus den Keramikschichten 2 und Metallisierungen 3 hergestellt wird, die eine die spätere Öffnung 4′ bildende durchgehende Öffnung aufweist. Auf die Oberseite dieser Mehrschicht-Folge wird dann die Keramikschicht 19 mit der Kupferschicht 17 und dem Kühlkörper 7 aufgebracht, und zwar entweder mittels des Lotes 18 oder durch DCB-Technik, wobei auch die Kupferschicht 19 und der Kühlkörper 7 mit der Keramikschicht 19 verbunden sind.
Das Löten erfolgt dabei gleichzeitig mit dem Löten von Kontakt-Pins. Der von der Keramikschicht 19, der Kupfer­ schicht 17 und dem Kühlkörper 7 gebildete Teil des Mehrfach- Substrates 1e besitzt bei der dargestellten Ausführungsform die gleichen Abmessungen wie die Schichtfolge 2/3 aus den Keramikschichten 2 und den Metallisierungen 3. Grundsätzlich können aber die Abmessungen der Keramikschicht 19, der Kupferschicht 17 und/oder des Kühlkörpers 7 auch kleiner oder größer sein als die Abmessungen der Schichtfolge 2/3. Die Keramikschicht 19 besteht beispielsweise aus Aluminiumoxyd- Keramik oder Aluminiumnitrid-Keramik.
Die Fig. 13 und 14 zeigen als weitere mögliche Ausfüh­ rungsform ein Mehrfach-Substrat 1f, welches sich von dem Mehrfach-Substrat 1e im wesentlichen dadurch unterscheidet, daß auf die Oberseite der von den Keramikschichten 2 und Metallisierungen 3 gebildeten Schichtfolge 2/3 lediglich die Kupferschicht 17 aufgebracht ist, und zwar auf eine die Oberseite dieser Schichtfolge bildenden Metallisierung 3 mit Hilfe des Lotes 18 oder ohne das Lot 18 direkt auf die Metallisierung 3 gebondet.
Die Kupferschicht 17 kann in diesem Fall weiterhin auch mit Hilfe der DCB-Technik direkt auf die von einer Keramikschicht 2 gebildeten Oberseite der Schichtfolge 2/3 aufgebracht sein. Der Boden der Ausnehmung 4′ ist von der Unterseite der Kupferschicht 17 gebildet, auf die im Bereich der Ausnehmung eine weitere Keramikschicht 20 aufgebracht ist, die ihrer­ seits an der Unterseite eine weitere, der Platine 16 ent­ sprechende Kupferschicht 21 trägt, auf welcher der Halb­ leiter-Chip 6 unter Verwendung eines Lotes innerhalb der Ausnehmung 4′ gehalten ist. Die Keramikschicht 20 und die Kupferschichten 17 und 21 sind wiederum mit der DCB-Technik miteinander verbunden. Die Keramikschicht 20 ist vorzugsweise eine solche mit hoher Wärmeleitfähigkeit, d. h. eine Schicht aus einer Aluminiumnitrid-Keramik.
Die Fig. 15 zeigt schließlich ein Mehrschicht-Substrat 1g, welches im wesentlichen dem Mehrschicht-Substrat der Fig. 1 entspricht, allerdings einen Kühlkörper 7c aufweist, der bei der dargestellten Ausführungsform in gleicher Weise wie der Kühlkörper 7 ausgebildet ist, jedoch über die Schichtfolge 2/3 vorsteht.
Diese Ausbildung des Kühlkörpers ist grundsätzlich auch bei den anderen Mehrschicht-Substraten möglich. Weiterhin kann der überstehende Kühlkörper grundsätzlich auch eine andere Ausbildung aufweisen.
Das Mehrschicht-Substrat 1f zeichnet sich durch eine beson­ ders einfache Konstruktion aus.
Die Erfindung wurde voranstehend an Ausführungsbeispielen beschrieben. Es versteht sich, daß zahlreiche Änderungen sowie Abwandlungen möglich sind, ohne daß dadurch der der Erfindung zugrundeliegende Erfindungsgedanke verlassen wird.
Bezugszeichenliste
1, 1a, 1b, 1c Mehrschicht-Substrat
1d, 1e, 1f, 1g Mehrschicht-Substrat
2 Keramikschicht
3 Metallisierung
2/3 Schicht folge
4, 4′ Ausnehmung
5 Anschlüsse
6 Halbleiter-Chip
7, 7a, 7b, 7c Kühlkörper
8 Kupferschicht
9, 9a, 9b profiliertes Kühlkörperelement
10 Schlitz
11 Fläche
12 Durchkontaktierung
13 Kontaktierung
14 Vorsprung
15 Abschnitt
16 Platine
17 Kupferschicht
18 Lot
19, 20 Keramikschicht
21 Kupferschicht

Claims (27)

1. Mehrschicht-Substrat bestehend aus wenigstens zwei, jeweils wenigstens eine Metallisierung (3) aufweisenden Keramikschichten (2), die zusammen mit der wenigstens einen Metallisierung (3) zu einer Schichtfolge (2/3) miteinander verbunden sind, wobei die wenigstens eine Metallisierung (3) aus wenigstens einem Metall oder einer Metall-Legierung mit einem Schmelzpunkt besteht, der höher ist als der Schmelzpunkt von Kupfer, und wobei an einer Seite des Mehrschicht-Substrates (1-1g) wenig­ stens ein Kühlkörper (7, 7a, 7b) aus Kupfer oder aus einer Kupferlegierung mittels der DCB-Technik nach dem Herstellen der Schichtfolge (2/3) befestigt ist, und wobei das Mehrschicht-Substrat eine Fläche aus Metall zum Befestigen eines elektrischen Bauelementes (6) aufweist, nach Patent (Patentanmeldung P 43 28 353.5), dadurch gekennzeichnet, daß die Fläche aus Metall zur Befestigung eines elektrischen Bauelementes (6) von einer mit der Schichtfolge (2/3) verbundenen Platine (16, 21) oder Schicht (17) aus Kupfer gebildet ist.
2. Mehrschicht-Substrat nach Anspruch 1, dadurch gekenn­ zeichnet, daß die die Fläche für die Befestigung des elektrischen Bauelementes (6) bildende Kupferplatine (16, 21) oder Kupferschicht (17) auf einer von einer Keramik­ schicht (2) oder von einer Metallisierung (3) des Substrates (1-1g) gebildeten, dem Kühlkörper (7-7c) abgewandten Seite des Mehrschicht-Substrates vorgesehen ist.
3. Mehrschicht-Substrat nach Anspruch 2, dadurch gekenn­ zeichnet, daß die die Fläche zur Befestigung eines elektrischen Bauelementes (6) bildende Kupferplatine (16) oder Kupferschicht (17) an einer Keramikschicht (2) oder an einer Metallisierung (3) der Schichtfolge (2/3) befestigt ist.
4. Mehrschicht-Substrat nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß die die Fläche zur Befesti­ gung des elektrischen Bauelementes (6) bildende Kupfer­ platine (21) an einer Keramikschicht (20) befestigt ist, die ihrerseits über eine weitere Kupferschicht (17) mit einer Keramikschicht (2) oder einer Metallisierung (3) der Schichtfolge (2, 3) verbunden ist.
5. Mehrschicht-Substrat nach Anspruch 4, dadurch gekenn­ zeichnet, daß die weitere Kupferschicht sowie die Fläche zur Befestigung des elektrischen Bauelementes (6) bildende Kupferplatine (21) oder Kupferschicht mit der weiteren Keramikschicht (20) mittels der DCB-Technik verbunden sind.
6. Mehrschicht-Substrat nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die weitere Kupferschicht (17) Teil des Kühlkörpers ist.
7. Mehrschicht-Substrat nach einem der Ansprüche 1-6, dadurch gekennzeichnet, daß der Kühlkörper (7) über wenigstens eine Keramikschicht (19) mit der die Fläche zur Befestigung des elektrischen Bauelementes (6) bildenden Kupferplatine oder Kupferschicht (17) oder mit einer zusätzlichen Kupferschicht verbunden ist, mit der über wenigstens eine weitere Keramikschicht (20) die die Fläche zur Befestigung des elektrischen Bauelementes (6) bildende Kupferplatine (21) verbunden ist, und daß die Verbindungen zwischen den vorgenannten Schichten unter Verwendung der DCB-Technik realisiert sind.
8. Mehrschicht-Substrat nach einem der Ansprüche 1-7, dadurch gekennzeichnet, daß der Kühlkörper (7-7c) wenigstens ein profiliertes Kühlkörperelement (9, 9a, 9b) aufweist.
9. Mehrschicht-Substrat nach einem der Ansprüche 1-8, dadurch gekennzeichnet, daß das Mehrschicht-Substrat wenigstens eine Ausnehmung (4, 4′) aufweist, die zu der dem Kühlkörper (7-7c) abgewandten anderen Oberflächen­ seite des Mehrschicht-Substrates (1-1g) hin offen ist.
10. Mehrschicht-Substrat nach einem der Ansprüche 1-9, dadurch gekennzeichnet, daß die Keramikschichten (2) aus einer Aluminium-Oxid-Keramik, vorzugsweise aus einer Aluminium-Oxid-Keramik mit einem Anteil an Eisen-, Mangan-, und/oder Molybdän-Oxid bestehen.
11. Mehrschicht-Substrat nach einem der Ansprüche 1-10, dadurch gekennzeichnet, daß die Keramikschichten (2) aus einer Aluminium-Nitrid-Keramik, vorzugsweise aus einer Aluminium-Nitrid-Keramik mit einem Anteil an Eisen-, Mangan-, und/oder Molybdän-Oxid bestehen.
12. Mehrschicht-Substrat nach einem der Ansprüche 1-11, dadurch gekennzeichnet, daß die Metallisierungen (3) aus Molybdän, Wolfram, Platin und/oder Palladium oder aus einer Legierung hergestellt sind, die wenigstens zwei der vorgenannten Metalle enthält.
13. Mehrschicht-Substrat nach einem der Ansprüche 1-12, dadurch gekennzeichnet, daß die Metallisierung (3) durch Drucktechnik hergestellt ist.
14. Mehrschicht-Substrat nach einem der Ansprüche 1-13, dadurch gekennzeichnet, daß der Kühlkörper (7-7c) wenigstens aus einer flächig auf der einen Oberflächen­ seite des Mehrschicht-Substrates (1-1g) befestigten Schicht aus Kupfer oder aus der Kupferlegierung sowie aus dem auf dieser Schicht befestigten, wenigstens einen Kühlkörperelement (9) aus Kupfer oder aus der Kupfer­ legierung besteht.
15. Mehrschicht-Substrat nach einem der Ansprüche 1-14, dadurch gekennzeichnet, daß das Kühlkörperelement (9) eine wellenförmige, dreieckförmige, rechteckförmige oder trapezförmige Profilierung aufweist.
16. Mehrschicht-Substrat nach einem der Ansprüche 1-15, dadurch gekennzeichnet, daß das Kühlkörperelement (9) im Bereich seiner vom Mehrschicht-Substrat (1-1g) beab­ standeten Profilabschnitte Öffnungen, vorzugsweise Schlitze (10) aufweist.
17. Mehrschicht-Substrat nach einem der Ansprüche 1-16, dadurch gekennzeichnet, daß der wenigstens eine Kühl­ körper (7-7c) der Ausnehmung (4, 4′) gegenüberliegend vorgesehen ist.
18. Mehrschicht-Substrat nach einem der Ansprüche 1-17, dadurch gekennzeichnet, daß an der einen Oberflächenseite des Mehrschicht-Substrates (1-1g) seitlich vom Kühl­ körper (7-7c) eine von dem Mehrschicht-Substrat bzw. von einer Keramikschicht (2) oder einer Metallisierung (3) gebildete ebene Fläche (11) vorgesehen ist.
19. Mehrschicht-Substrat nach Anspruch 18, dadurch gekenn­ zeichnet, daß die ebene Fläche (11) wenigstens beidseitig von dem wenigstens einem Kühlkörper (7-7c) gebildet ist, vorzugsweise den Kühlkörper (7-7c) umschließt.
20. Mehrschicht-Substrat an einen der Ansprüche 1-19, dadurch gekennzeichnet, daß das Kühlkörperelement (9a) eine Profilierung in Form von Vorsprüngen, beispielsweise in Form von quaderförmigen, pyramidenförmigen, zapfen­ förmigen oder noppenartigen Vorsprüngen (14) aufweist, die über die den Keramikschichten (2) abgewandte Ober­ flächenseite des Kühlkörperelementes (9a) wegstehen.
21. Mehrschicht-Substrat nach Anspruch 20, dadurch gekenn­ zeichnet, das an dem Kühlkörperelement (9a) ein weiteres Kühlkörperelement (9b) befestigt ist.
22. Mehrschicht-Substrat nach einem der Ansprüche 1-21, dadurch gekennzeichnet, daß die Metallplatine (16) aus Kupfer besteht.
23. Mehrschicht-Substrat nach einem der Ansprüche 1-22, dadurch gekennzeichnet, daß die Metallplatine (16) am Boden der Ausnehmung (4, 4′) des Mehrschicht-Substrates befestigt ist.
24. Mehrschicht-Substrat nach Anspruch 23, dadurch gekenn­ zeichnet, daß der Boden der Ausnehmung (4) von einer Keramikschicht (2) oder einer Metallisierung (3) der Schichtfolge (2/3) gebildet ist.
25. Mehrschicht-Substrat nach Anspruch 23, dadurch gekenn­ zeichnet, daß der Boden der Ausnehmung (4′) von einer mit der Schichtfolge (2/3) verbundenen Kupferschicht (17) oder Keramikschicht (19) gebildet ist.
26. Mehrschicht-Substrat nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die die Fläche für die Befestigung des elektrischen Bauelementes (6) bildende Kupferplatine (21) über eine zusätzliche Keramikschicht (20) mit dem Boden der Ausnehmung (4′) verbunden ist.
27. Mehrschicht-Substrat nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Kühlkörper (7c) seitlich über das Mehrschicht-Substrat (1g) oder die Schichtfolge (2/3) dieses Substrates wegsteht.
DE4338706A 1993-08-17 1993-11-12 Mehrschicht-Substrat Ceased DE4338706A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE4328353A DE4328353C2 (de) 1993-08-17 1993-08-24 Mehrschicht-Substrat
DE4338706A DE4338706A1 (de) 1993-08-24 1993-11-12 Mehrschicht-Substrat
US08/293,510 US5650662A (en) 1993-08-17 1994-08-19 Direct bonded heat spreader

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4328353A DE4328353C2 (de) 1993-08-17 1993-08-24 Mehrschicht-Substrat
DE4336944 1993-10-29
DE4338706A DE4338706A1 (de) 1993-08-24 1993-11-12 Mehrschicht-Substrat

Publications (1)

Publication Number Publication Date
DE4338706A1 true DE4338706A1 (de) 1995-05-04

Family

ID=27205477

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4338706A Ceased DE4338706A1 (de) 1993-08-17 1993-11-12 Mehrschicht-Substrat

Country Status (1)

Country Link
DE (1) DE4338706A1 (de)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19729677A1 (de) * 1997-07-11 1999-01-14 Curamik Electronics Gmbh Gehäuse für Halbleiterbauelemente, insbesondere für Leistungsbauelemente
EP0901166A1 (de) * 1997-08-16 1999-03-10 Abb Research Ltd. Leistungshalbleitermodul mit in Submodulen integrierten Kühlern
DE19749987A1 (de) * 1997-07-11 1999-06-02 Curamik Electronics Gmbh Gehäuse für Halbleiterbauelemente, insbesondere für Leistungsbauelemente
EP0942468A2 (de) * 1998-03-13 1999-09-15 ABB Daimler-Benz Transportation (Technology) GmbH Modulgrundplatte zur Kühlung elektrischer Bauelemente
DE10007414A1 (de) * 2000-02-18 2001-09-06 Eupec Gmbh & Co Kg Substrat für Leistungshalbleitermodule mit Durchkontaktierung durch Lot, und Verfahren zu deren Herstellung
DE10102619A1 (de) * 2001-01-20 2002-05-08 Conti Temic Microelectronic Leistungsmodul
WO2003078353A1 (de) * 2002-03-13 2003-09-25 Schulz-Harder Juergen Verfahren zum herstellen eines metal-keramik-subtrats, vorzugsweise eines kupfer-keramik-substrats
WO2009101551A1 (en) * 2008-02-12 2009-08-20 Koninklijke Philips Electronics N.V. Light emitting device
US8342384B2 (en) 2002-03-13 2013-01-01 Curamik Electronics Gmbh Method for the production of a metal-ceramic substrate, preferably a copper ceramic substrate
EP2645416A1 (de) * 2012-03-28 2013-10-02 Fujitsu Limited Stapelmodul
US10615097B2 (en) 2016-10-12 2020-04-07 Infineon Technologies Ag Chip carrier with electrically conductive layer extending beyond thermally conductive dielectric sheet

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554575A (en) * 1983-05-12 1985-11-19 Westinghouse Electric Corp. Low stress leadless chip carrier and method of assembly
DE2703956C2 (de) * 1976-02-03 1986-01-02 International Business Machines Corp., Armonk, N.Y. Verfahren zur Herstellung einer Mehrschichtkeramik
EP0223220A2 (de) * 1985-11-16 1987-05-27 Sumitomo Metal Ceramics Inc. Bei niedriger Temperatur gefrittete keramische Mehrschichtschaltungsplatte
EP0144866B1 (de) * 1983-11-25 1988-09-07 Kabushiki Kaisha Toshiba Halbleiteranordnung mit einem Substrat
DE4117004A1 (de) * 1990-05-25 1991-11-28 Toshiba Kawasaki Kk Verfahren zur herstellung einer schaltungsplatte

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2703956C2 (de) * 1976-02-03 1986-01-02 International Business Machines Corp., Armonk, N.Y. Verfahren zur Herstellung einer Mehrschichtkeramik
US4554575A (en) * 1983-05-12 1985-11-19 Westinghouse Electric Corp. Low stress leadless chip carrier and method of assembly
EP0144866B1 (de) * 1983-11-25 1988-09-07 Kabushiki Kaisha Toshiba Halbleiteranordnung mit einem Substrat
EP0223220A2 (de) * 1985-11-16 1987-05-27 Sumitomo Metal Ceramics Inc. Bei niedriger Temperatur gefrittete keramische Mehrschichtschaltungsplatte
DE4117004A1 (de) * 1990-05-25 1991-11-28 Toshiba Kawasaki Kk Verfahren zur herstellung einer schaltungsplatte

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Abstract zur JP 4-48757 (A) *
Intern. J. for Hybrid Microelectronics (Nov. 1982), Bd. 5, Nr. 2, S. 103-109 *
Solid State Technology, Mai 1975, S. 42-44 *
TUMMALA, R.R., RYMASZEWSKI, E.J.: "Microelectro- nics Packaging Handbook" Verl. Van Nostrand, New York (1989), S. 489 u. 505-509 *

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19729677B4 (de) * 1997-07-11 2006-05-18 Curamik Electronics Gmbh Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente
DE19749987A1 (de) * 1997-07-11 1999-06-02 Curamik Electronics Gmbh Gehäuse für Halbleiterbauelemente, insbesondere für Leistungsbauelemente
DE19749987B4 (de) * 1997-07-11 2008-09-25 Curamik Electronics Gmbh Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente
DE19729677A1 (de) * 1997-07-11 1999-01-14 Curamik Electronics Gmbh Gehäuse für Halbleiterbauelemente, insbesondere für Leistungsbauelemente
EP0901166A1 (de) * 1997-08-16 1999-03-10 Abb Research Ltd. Leistungshalbleitermodul mit in Submodulen integrierten Kühlern
DE19810919A1 (de) * 1998-03-13 1999-09-16 Abb Daimler Benz Transp Modulgrundplatte zur Kühlung elektrischer Bauelemente
EP0942468A3 (de) * 1998-03-13 2002-05-15 DaimlerChrysler AG Modulgrundplatte zur Kühlung elektrischer Bauelemente
EP0942468A2 (de) * 1998-03-13 1999-09-15 ABB Daimler-Benz Transportation (Technology) GmbH Modulgrundplatte zur Kühlung elektrischer Bauelemente
US6715203B2 (en) 2000-02-18 2004-04-06 Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter Mbh & Co. Kg Substrate for power semiconductor modules with through-plating of solder and method for its production
DE10007414A1 (de) * 2000-02-18 2001-09-06 Eupec Gmbh & Co Kg Substrat für Leistungshalbleitermodule mit Durchkontaktierung durch Lot, und Verfahren zu deren Herstellung
DE10007414B4 (de) * 2000-02-18 2006-07-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat
DE10102619A1 (de) * 2001-01-20 2002-05-08 Conti Temic Microelectronic Leistungsmodul
WO2003078353A1 (de) * 2002-03-13 2003-09-25 Schulz-Harder Juergen Verfahren zum herstellen eines metal-keramik-subtrats, vorzugsweise eines kupfer-keramik-substrats
US8342384B2 (en) 2002-03-13 2013-01-01 Curamik Electronics Gmbh Method for the production of a metal-ceramic substrate, preferably a copper ceramic substrate
WO2009101551A1 (en) * 2008-02-12 2009-08-20 Koninklijke Philips Electronics N.V. Light emitting device
EP2645416A1 (de) * 2012-03-28 2013-10-02 Fujitsu Limited Stapelmodul
US8981881B2 (en) 2012-03-28 2015-03-17 Fujitsu Limited Stacked module
US10615097B2 (en) 2016-10-12 2020-04-07 Infineon Technologies Ag Chip carrier with electrically conductive layer extending beyond thermally conductive dielectric sheet

Similar Documents

Publication Publication Date Title
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
DE10066443B4 (de) Halbleitervorrichtung mit Abstrahlungsbauteilen
EP3262666B1 (de) Elektrisches bauelement und verfahren zur herstellung eines elektrischen bauelements
DE68910385T2 (de) Herstellungsverfahren einer elektronischen Speicherkarte und elektronische Speicherkarte, die nach diesem Verfahren hergestellt ist.
DE19928788A1 (de) Elektronische Keramikkomponente
DE69033226T2 (de) Wärmeleitendes Mischmaterial
DE102010003533B4 (de) Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE10223035A1 (de) Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul
EP3401950B1 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
DE102013211405A1 (de) Verfahren zur herstellung eines halbleitermoduls
DE1956501C3 (de) Integrierte Schaltungsanordnung
DE4338706A1 (de) Mehrschicht-Substrat
DE60033353T2 (de) Elektronisches gerät und herstellung
DE3875174T2 (de) Verfahren zur herstellung einer verbindung zu einem kontaktstift auf einer integrierten schaltung und zugehoerige kontaktstruktur.
EP0632684B1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates
WO2001008219A1 (de) Halbleitermodul
DE19614501C2 (de) Verfahren zum Herstellen eines Keramik-Metall-Substrates sowie Keramik-Metall-Substrat
DE4328353C2 (de) Mehrschicht-Substrat
DE4443424B4 (de) Anordnungen aus einem mehrschichtigen Substrat und einem Leistungselement und Verfahren zu ihrer Herstellung
DE69427865T2 (de) Halbleiteranordnung mit einer Wärmesenke und Herstellungsverfahren der Wärmesenke
DE102021112577A1 (de) Verfahren zur herstellung eines gehäuses für ein elektrisches bauelement mit plattierbaren einkapselungsschichten
DE102010000951B4 (de) Leistungshalbleitermodul mit verringertem Leitungswiderstand und Verfahren
WO2003100854A2 (de) Elektronisches bauelement-modul und verfahren zu dessen herstellung
DE102021104793B4 (de) Leistungshalbleitermodul mit externem kontaktelement
DE19708363C1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrats und Metall-Keramik-Substrat

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 4328353

Format of ref document f/p: P

OP8 Request for examination as to paragraph 44 patent law
AF Is addition to no.

Ref country code: DE

Ref document number: 4328353

Format of ref document f/p: P

8178 Suspension cancelled
8131 Rejection