[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE4329260A1 - Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement - Google Patents

Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement

Info

Publication number
DE4329260A1
DE4329260A1 DE4329260A DE4329260A DE4329260A1 DE 4329260 A1 DE4329260 A1 DE 4329260A1 DE 4329260 A DE4329260 A DE 4329260A DE 4329260 A DE4329260 A DE 4329260A DE 4329260 A1 DE4329260 A1 DE 4329260A1
Authority
DE
Germany
Prior art keywords
barrier layer
diffusion barrier
layer
transition metal
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4329260A
Other languages
English (en)
Other versions
DE4329260B4 (de
DE4329260B9 (de
Inventor
Chang-Soo Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4329260A1 publication Critical patent/DE4329260A1/de
Publication of DE4329260B4 publication Critical patent/DE4329260B4/de
Application granted granted Critical
Publication of DE4329260B9 publication Critical patent/DE4329260B9/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement, insbesondere in einem Kontaktlöcher aufweisenden Halbleiterbauelement, nach dem Oberbegriff des Patentanspruches 1.
Der Verdrahtungsvorgang wird als wichtigster Punkt der Herstel­ lungstechnologie von Halbleiterbauelementen angesehen, weil er die Leistungsfähigkeit (z. B. die Betriebsgeschwindigkeit), die Ausbeute und die Zuverlässigkeit der Bauelemente bestimmt. Die Stufenbedeckung des Metalls stellte in weniger dicht gepackten, konventionellen Halbleiterbauelementen wegen den diesen Bauele­ menten mit größeren Strukturabmessungen inhärenten Eigenschaf­ ten, z. B. Kontaktlöcher mit geringem Seitenverhältnis (Tiefe/ Breite-Verhältnis) und flachen Stufen, keine ernsthafte Schwie­ rigkeit dar.
In den letzten Jahren wurden jedoch mit wachsender Integra­ tionsdichte der Halbleiterbauelemente die Kontaktlöcher be­ trächtlich schmäler (mit Durchmessern von weniger als einem halben Mikrometer), während die im Oberflächenbereich des Halb­ leitersubstrats gebildeten störstellendotierten Gebiete viel flacher wurden. Aufgrund des daraus resultierenden größeren Seitenverhältnisses der Kontaktlöcher und der größeren Stufen ist es für diese gegenwärtigen Halbleiterbauelemente größerer Packungsdichte notwendig geworden, den üblichen Aluminium-Me­ tallisierungsprozeß zu verbessern, um die standardgemäßen Ent­ wurfsziele einer hohen Betriebsgeschwindigkeit, einer hohen Ausbeute und einer guten Zuverlässigkeit des Halbleiterbauele­ ments zu erreichen. Mit der konventionellen Vorgehensweise ist es außerdem schwierig, Kontaktlöcher mit Durchmessern von weni­ ger als 1 µm zu füllen, wobei die Gefahr der Bildung von Hohl­ räumen in den Kontaktlöchern des Halbleiterbauelements besteht.
Im Bemühen, die unzureichende Stufenbedeckung durch Aluminium zu überwinden, sind Verfahren zur Füllung der Kontaktlöcher durch Schmelzen des Aluminiums z. B. in der JP 62-132848 (A), der JP 63-99545 (A) und der JP 62-109341 (A) offenbart. Zudem ist ein Verfahren in der US-Patentschrift 4 907 176 angegeben, in dem eine erste Metallschicht bei geringer Temperatur gebil­ det und zur Erzeugung einer zweiten Metallschicht ein weiteres Metall darauf abgeschieden wird, während die Temperatur erhöht wird, um die Stufenbedeckung zu verbessern.
Darüber hinaus hat der Erfinder der vorliegenden Anmeldung ein Verfahren entwickelt, das einen Schritt zur Abscheidung von Aluminium oder einer Aluminiumlegierung bei niedriger Tempera­ tur zur Bildung einer Metallschicht und einen Schritt zur Wär­ mebehandlung der Metallschicht im Vakuum bei einer hohen Tempe­ ratur (unterhalb des Schmelzpunkts) beinhaltet, um die Metall­ schichtpartikel fließfähig zu machen, siehe DE 40 28 776 A1.
Anfangs wurde bei der Herstellung von Halbleiterbauelementen reines Aluminium zur Bildung der metallischen Verdrahtungs­ schicht verwendet, aber aufgrund der Temperaturerhöhung in einem nachfolgenden Sinterschritt absorbiert die Aluminium­ schicht Siliziumatome aus dem Siliziumsubstrat, weshalb das konventionelle Verfahren zur Bildung von Sperrschichtkurz­ schlüssen neigt. Aus diesem Grund ist es gängig, Al-1%Si, d. h. mit Silizium übersättigtes Aluminium, als Material für die me­ tallische Verdrahtungsschicht zu verwenden.
Wenn jedoch eine Metallverdrahtung in einem Halbleiterbauele­ ment unter Benutzung des obigen Al-1%Si-Materials erzeugt wird, wird während der Wärmebehandlung des Halbleiterwafers bei einer Temperatur von größer als ungefähr 450°C in einem nachfolgenden Sinterschritt Si aus dem Al-Film unter Bildung einer Si-Ablage­ rung zwischen dem Al-Film und seinen benachbarten Schichten ausgeschieden und wächst festkörperepitaktisch unter Bildung eines Si-Klümpchens in den Kontaktlöchern, was den Widerstand der Verdrahtungsschicht oder deren Kontaktwiderstand erhöhen kann.
Um die Bildung von Al-Spitzen aufgrund der oben beschriebenen Reaktion zwischen der metallischen Verdrahtungsschicht und dem Siliziumsubstrat oder die Erzeugung von Si-Ausscheidungen und Si-Klümpchen zu unterbinden, ist die Erzeugung einer Diffusions­ barrierenschicht zwischen der Verdrahtungsschicht und dem Sili­ ziumsubstrat oder einer Isolationsschicht vorgeschlagen worden. Zum Beispiel wird in der US-Patentschrift 4 897 709 (Yokohama et al.) ein Verfahren zur Erzeugung eines Titannitrid (TiN)- Films als Diffusionsbarrierenschicht an der Innenseite des Kon­ taktlochs offenbart. Außerdem ist aus der JP 61-183942 (A) ein Verfahren bekannt, bei dem eine aus einer hochschmelzenden Me­ tallschicht und einer Titannitridschicht bestehende Doppel­ schicht als Barrierenschicht gebildet und anschließend wärmebe­ handelt wird. Die Titannitridschicht reagiert mit dem Halblei­ tersubstrat im unteren Teil des mit dem Halbleitersubstrat ver­ bindenden Kontaktlochs, um auf diese Weise eine Silizidschicht aus einem hochschmelzenden Metall zu erzeugen, die aus thermisch stabilen Komponenten besteht, wodurch der Barriereneffekt ver­ stärkt und der Kontaktwiderstand verringert werden kann.
Die Erzeugung der oben erwähnten Diffusionsbarrierenschicht ist angesichts der Tatsache, daß Halbleiterbauelemente auf Struk­ turdimensionen kleiner als 1 µm herunterskaliert wurden, ziem­ lich unumgänglich. Diese Diffusionsbarrierenschicht wird im allgemeinen zur Verbesserung der Diffusionsbarriereneigenschaft wärmebehandelt. Dieser Vorgang der Wärmebehandlung der Diffu­ sionsbarrierenschicht wird üblicherweise durch Tempern der Diffusionsbarrierenschicht in einer Stickstoffatmosphäre durch­ geführt. Solange die Diffusionsbarrierenschicht nicht getempert ist, kann unerwünschterweise während des Sputterns von Al oder einer Al-Legierung bei einer Temperatur von wenigstens 450°C oder während eines nachfolgenden Sinterns dieses Materials der Sperrschichtkurzschlußeffekt auftreten.
Anhand der Fig. 7 bis 10 wird ein Beispiel zur Bildung einer Verdrahtung in einem Halbleiterbauelement unter Verwendung einer konventionellen Diffusionsbarrierenschicht erläutert.
Fig. 7 veranschaulicht einen Schritt zur Durchführung einer Ionenimplantation in das Halbleitersubstrat. Im einzelnen wird nach der Bildung einer Feldoxidschicht (3) auf dem Halbleiter­ substrat (1) zur Unterteilung des Halbleitersubstrats (1) in zwei Bereiche, d. h. einen aktiven Bereich und einen Isolations­ bereich, eine Kontaktstellenoxidschicht (5) in einer Dicke von ungefähr 30 nm durch thermische Oxidation gebildet. Anschließend wird As in einer Dosis von 5×1015 Atomen/cm2 zur Bildung eines n⁺-störstellendotierten Bereichs sowie BF2 in einer Dosis von 5×1015 Molekülen/cm2 zur Bildung eines p⁺-störstellendotierten Bereiches implantiert.
Fig. 8 veranschaulicht einen Oxidationsschritt. Nach dem Schritt von Fig. 7 wird bei 950°C in einer trockenen O2-Atmos­ phäre eine Oxidation durchgeführt. Dabei werden die in Fig. 7 gezeigten, eindotierten Störstellen erstmals aktiviert, um die n⁺ - und p⁺-dotierten Gebiete (7 und 8) zu erzeugen.
Fig. 9 veranschaulicht einen Schritt zur Bildung von Kontakt­ löchern. Hierzu wird eine isolierende Zwischenschicht (9) auf die gesamte Oberfläche der erhaltenen Struktur aufgebracht und anschließend bei 950°C in einer N2-Atmosphäre für 240 Minuten getempert, so daß sie planarisiert wird. Dabei werden die ein­ dotierten Störstellen ein zweites Mal aktiviert. Danach werden die Kontaktlöcher (10) durch die isolierende Zwischenschicht (9) hindurch mittels eines üblichen Fotolithographieprozesses erzeugt.
Fig. 10 veranschaulicht Schritte zur Bildung einer Diffusions­ barrierenschicht und einer darüberliegenden metallischen Ver­ drahtungsschicht. Hierzu werden nach dem Schritt von Fig. 9 Titan und Titannitrid ganz flächig auf der resultierenden Struk­ tur abgeschieden, um die aus einer Titanschicht (11) und einer Titannitridschicht (13) zusammengesetzte Diffusionsbarrieren­ schicht zu erzeugen. Anschließend wird der Wafer in einer Stickstoffatmosphäre bei einer Temperatur von 450°C getempert. Auf der Diffusionsbarrierenschicht wird dann eine Al-Si-Cu-Le­ gierung zur Bildung einer Metallschicht abgeschieden, die durch einen fotolithographischen Prozeß strukturiert wird, um eine Verdrahtungsschicht (15) für ein Halbleiterbauelement bereitzu­ stellen. Die Verdrahtungsschicht (15) wird 30 Minuten lang bei 400°C gesintert.
Wenn die metallische Verdrahtungsschicht nach der oben erläu­ terten konventionellen Vorgehensweise auf der Diffusionsbarrie­ renschicht gebildet wird, weisen das Titan und das Titannitrid bezüglich eines Kontaktlochs mit großem Seitenverhältnis (z. B. größer als 1,2) eine unzureichende Stufenbedeckung auf und wer­ den zudem leicht während des Tempervorgangs im Ofen oxidiert, wodurch ein höherer Kontaktwiderstand entsteht. Dieser Effekt wird insbesondere für Kontaktlöcher mit Ausdehnungen im Submi­ krometerbereich noch bedeutsamer.
Zur Überwindung der obigen Schwierigkeiten (beispielsweise, um den Kontaktwiderstand im p⁺-Kontaktgebiet zu reduzieren) wurde von Yoshikawa et al. ein Verfahren vorgeschlagen, das die Er­ zeugung der Kontaktlöcher, eine BF2-Ionenimplantation in das Substrat mit einer Dosis von 1×1015Molekülen/cm2 und dann eine Aktivierung der p⁺-Störstellen durch eine Kurzzeittemperung (RTA) für 10 sec oder länger bei einer Temperatur von 800°C oder höher beinhaltet, um den Kontaktwiderstand im p+-Kontakt­ gebiet herabzusetzen (siehe Semiconductor World, November 1989, S. 36 bis 38). Diese Vorgehensweise ist jedoch unbefriedigend, da ein zusätzlicher, zweischrittiger Prozeß (Ionenimplantation und Aktivierung) anzufügen ist, was den Metallverdrahtungsvor­ gang aufwendiger macht, so daß sich der Durchsatz an Halblei­ terbauelementen verringern kann.
Der Erfindung liegt als technisches Problem die Bereitstellung eines Verfahrens zur Herstellung einer Verdrahtung in einem Halbleiterbauelement zugrunde, welches, insbesondere für Kon­ taktlöcher mit hohem Seitenverhältnis, zu einem geringen Kon­ taktwiderstand zwischen dem unter der Diffusionsbarrieren­ schicht gelegenen Halbleitersubstrat und der auf der Dif­ fusionsbarrierenschicht liegenden Metallverdrahtungsschicht führt.
Dieses Problem wird durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst. Nach dem Aufbringen der Diffusions­ barrierenschicht findet hierbei eine Wärmebehandlung für eine vorbestimmte Zeitdauer in einem Vakuum statt. An diese Wärme­ behandlung kann sich der oben erwähnte, übliche Temperprozeß ggf. anschließen, bevor dann die Metallverdrahtungsschicht auf­ gebracht wird. Es stellt sich heraus, daß der Kontaktwiderstand für die Metallverdrahtungsschicht gegenüber den bekannten Ver­ fahren, die den Wärmebehandlungsschritt unter Vakuumbedingungen nicht enthalten, beträchtlich reduziert ist. Dies verbessert auch die Gleichmäßigkeit der Kontaktwiderstandswerte für die verschiedenen, über den Halbleiterwafer verteilt angeordneten Kontaktlöcher, woraus sich eine höhere Betriebsgeschwindigkeit des Halbleiterbauelements ergibt.
Günstige Bereiche der Parameter für den Wärmebehandlungsschritt sind im Anspruch 2 angegeben. Bevorzugt ist hierbei eine Wärme­ behandlung zwischen 5 Minuten und 1 Stunde bei 550°C oder zwi­ schen 2 Minuten und 5 Minuten bei 625°C.
In den übrigen Unteransprüchen sind weitere vorteilhafte Wei­ terbildungen der Erfindung angegeben.
Nachfolgend beschriebene erfindungsgemäße Verfahren sowie das zu deren besserem Verständnis oben erläuterte Verfahren sind in den Zeichnungen dargestellt. Es zeigen:
Fig. 1 und 2 Querschnitte durch ein Halbleiterbauelement, das mit einer nach einem ersten erfindungsgemäßen Verfahren hergestellten Verdrahtung versehen wird,
Fig. 3 bis 6 Querschnitte durch ein Halbleiterbauelement, das mit einer nach einem zweiten erfindungsgemäßen Verfahren hergestellten Verdrahtung versehen wird und
Fig. 7 bis 10 Querschnitte durch ein Halbleiterbauelement, das mit einer nach einem konventionellen Verfahren hergestellten Verdrahtung versehen wird.
Die erfindungsgemäßen Ausführungsbeispiele werden nachfolgend im einzelnen beschrieben.
Ausführungsbeispiel 1
Das erste erfindungsgemäße Beispiel eines Verfahrens zur Er­ zeugung einer Verdrahtung in einem Halbleiterbauelement wird anhand der Fig. 1 und 2 erläutert.
Fig. 1 veranschaulicht einen Schritt zur Bildung von Kontakt­ löchern und einer Diffusionsbarrierenschicht. Hierfür wird zunächst nach der Bildung einer Feldoxidschicht (33) auf dem Halbleitersubstrat (31) zur Festlegung eines aktiven Bereiches und eines Isolationsbereiches eine thermische Oxidschicht (35) in einer Dicke von ungefähr 50 nm durch thermische Oxidation erzeugt. Als nächstes erfolgt eine Ionenimplantation in übli­ cher Vorgehensweise, um n⁺- und p⁺-Störstellen zu implantieren. Danach wird die resultierende Struktur ganz flächig getempert, um die ionenimplantierten Störstellen zu aktivieren, so daß sich die n⁺- und p⁺-störstellendotierten Gebiete (37 und 37′) bilden.
Anschließend wird unter Verwendung von Borphosphorglas (BPSG) eine isolierende Zwischenschicht (39) ganz flächig auf die re­ sultierende Struktur in einer Dicke von ungefähr 1050 nm aufge­ bracht und dann auf der isolierenden Zwischenschicht (39) ein (nicht gezeigtes) Fotolackmuster zur Erzeugung der Kontaktlö­ cher gebildet. Die resultierende Struktur wird in eine Tiefe von ungefähr 300 nm durch Naßätzen unter Verwendung eines ge­ pufferten Oxidätzmittels (BOE) geätzt, wonach die isolierende Zwischenschicht (39) sowie die thermische Oxidschicht (35) mittels reaktivem Ionenätzen (RIE) geätzt werden, bis das Halb­ leitersubstrat (31) freiliegt, um vier Kontaktlöcher (41) mit jeweiligen Maßen (Breite/Länge) von 0,45 µm/0,55 µm, 0,5 µm/0,6 µm, 0,6 µm/0,7 µm und 1,0 µm/1,0 µm zu erzeugen. Nach dem Ablösen des Fotolackmusters wird dann eine entstandene natürliche Oxid­ schicht unter Verwendung von heißer Schwefelsäure und verdünn­ ter Flußsäure (HF) entfernt.
Anschließend wird ganzflächig auf die resultierende Struktur, d. h. auf der Innenseite der Kontaktlöcher (41), dem freiliegen­ den Oberflächenteil des Halbleitersubstrats (31) und der iso­ lierenden Zwischenschicht (39), eine aus Titan bestehende Diffusionsbarrierenschicht (43) in einer Dicke von ungefähr 30 nm durch einen konventionelles Sputterverfahren aufgebracht.
Fig. 2 veranschaulicht einen Schritt zur Wärmebehandlung der Diffusionsbarrierenschicht und zum Aufbringen einer Metall­ schicht. Hierzu wird, nachdem der in Fig. 1 erhaltene Halb­ leiterwafer einer Atmosphärenumgebung ausgesetzt wurde, der Halbleiterwafer in einer Vakuumkammer gehalten, deren Druck auf 10-7 Torr eingestellt ist, während ein Inertgas, z. B. Ar mit einem Druck von 4 mTorr in die Kammer gepumpt wird. Der Halb­ leiterwafer wird danach für ungefähr 5 Minuten bei einer Tempe­ ratur von 550°C wärmebehandelt.
Als nächstes wird eine Al-Si-Cu-Legierung ganz flächig auf der resultierenden Struktur abgeschieden, um auf der Diffusions­ barrierenschicht (43) eine Metallschicht (45) zu bilden, aus der dann mittels eines konventionellen Prozesses eine Metall­ verdrahtungsschicht für das Halbleiterbauelement gewonnen wird.
Die Kontaktlochwiderstände von solchermaßen hergestellten Ver­ drahtungsschichten wurden gemessen, die Resultate hiervor sind in Tabelle 1 gezeigt. Der Widerstandswert wurde dabei zwischen zwei Endpunkten einer Kontaktkettenstruktur gemessen. Die Kon­ taktkette beinhaltet Metallverbindungsleitungen, das störstel­ lendotierte Gebiet des Halbleitersubstrats und ohmsche Kontak­ te. In allen erfindungsgemäßen Beispielen wurde zur Messung des Kontaktlochwiderstands eine Kontaktkettenstruktur verwendet, in der 1200 Kontaktlöcher seriell angeordnet sind.
Ausführungsbeispiel 2
Für dieses Beispiel der Herstellung einer Verdrahtung in einem Halbleiterbauelement wird das Vorgehen nach Beispiel 1 wieder­ holt, mit der Ausnahme, daß die Wärmebehandlung für eine Zeit­ dauer von 15 Minuten durchgeführt wird.
Die Kontaktlochwiderstände einer solchermaßen erzielten Ver­ drahtung wurden wiederum gemessen, und die Resultate hiervon sind ebenfalls in Tabelle 1 gezeigt.
Ausführungsbeispiel 3
Für dieses Beispiel der Herstellung einer Verdrahtung in einem Halbleiterbauelement wird die Vorgehensweise nach Beispiel 1 wiederholt, mit der Ausnahme, daß die Wärmebehandlung für eine Zeitdauer von 30 Minuten durchgeführt wird.
Die Kontaktlochwiderstände einer solchermaßen erhaltenen Ver­ drahtung wurden wiederum gemessen, und die Resultate hiervon sind wiederum in Tabelle 1 gezeigt.
Ausführungsbeispiel 4
Bei diesem Beispiel der Herstellung einer Verdrahtung in einem Halbleiterbauelement wird das Vorgehen von Beispiel 1 mit fol­ genden Ausnahmen wiederholt. Zum einen wird als Diffusionsbar­ rierenschicht (43) eine Doppelschicht verwendet, die von einer ersten Diffusionsbarrierenschicht aus Titan in einer Dicke von ungefähr 30 nm und einer zweiten Diffusionsbarrierenschicht aus Titannitrid in einer Dicke von ungefähr 90 nm gebildet ist. Zum anderen wird die Wärmebehandlung anschließend 15 Minuten lang durchgeführt, ohne den Wafer einer Atmosphärenumgebung auszu­ setzen.
Die Kontaktlochwiderstände einer solchermaßen erhaltenen Ver­ drahtung wurden wiederum gemessen, und die Resultate hiervon sind ebenfalls in Tabelle 1 gezeigt.
Tabelle 1
Kontaktwiderstandswerte für die Beispiele 1 bis 4 und das Ver­ gleichsbeispiel 1 in Einheiten von Ohm/Kontaktloch. Die Werte basieren jeweils auf einer Kontaktkettenstruktur mit 1200 Kontaktlöchern. Die Zahlen in Klammern bedeuten eine Standard­ abweichung über 44 Meßpunkte.
Vergleichsbeispiel 1
Hierfür wird zur Herstellung einer Verdrahtung in einem Halb­ leiterbauelement die Vorgehensweise nach Beispiel 1 wiederholt, mit der Ausnahme, daß nach der Bildung der Diffusionsbarrieren­ schicht eine Wärmebehandlung bei 450°C in einer Stickstoff­ atmosphäre für 30 Minuten in einem Ofen gemäß dem oben erwähn­ ten konventionellen Verfahren durchgeführt wird.
Die Kontaktwiderstände einer solchermaßen erhaltenen Verdrah­ tung wurden gemessen, und die Resultate hiervon sind gleich­ falls in Tabelle 1 wiedergegeben.
Wie aus Tabelle 1 ersichtlich ist, sind die Kontaktwiderstands­ werte für das konventionelle Herstellungsverfahren weder son­ derlich einheitlich noch sonderlich niedrig. Ein größeres Sei­ tenverhältnis und ein kleinerer Kontaktlochdurchmesser erhöht dort den Kontaktwiderstand und die Ungleichmäßigkeit. Im Ver­ gleich dazu werden der Kontaktwiderstandswert bei erfindungs­ gemäßer Herstellung der Verdrahtung unabhängig von der Art der Störstellen im störstellendotierten Bereich beträchtlich ver­ ringert und die Gleichmäßigkeit der Kontaktwiderstandswerte erhöht. Darüber hinaus ist in Beispiel 4 zu erkennen, daß, wenn die Wärmebehandlung nach der Erzeugung der Diffusionsbarrieren­ schicht anschließend durchgeführt wird, ohne den Wafer Atmos­ phärenbedingungen auszusetzen, ein geringerer Kontaktwiderstand erhalten wird als in dem Fall, in dem die Diffusionsbarrieren­ schicht nach ihrer Bildung der Atmosphäre ausgesetzt ist.
Ausführungsbeispiel 5
Das zweite erfindungsgemäße Beispiel eines Verfahrens zur Her­ stellung einer Verdrahtung in einem Halbleiterbauelement wird anhand der Fig. 3 bis 6 erläutert.
Fig. 3 zeigt einen Schritt zur Erzeugung von Kontaktlöchern (61). Nach Bildung einer Feldoxidschicht (53) und einer ther­ mischen Oxidschicht (55) auf einem Halbleitersubstrat (51) in derselben Weise, wie dies zu Fig. 1 im Beispiel 1 beschrieben ist, wird eine Ionenimplantation durchgeführt, um n⁺- und p⁺- Störstellen in den Oberflächenbereich der aktiven Gebiete des Halbleitersubstrats (51) zu implantieren. Anschließend wird ein Temperprozeß ausgeführt, um die implantierten n⁺- und p⁺-Stör­ stellen zu aktivieren, so daß n⁺- und p⁺-störstellendotierte Gebiete (57 und 57′) entstehen.
Als nächstes wird ganz flächig auf die resultierende Struktur Borphosphorglas (BPSG) abgeschieden, um eine isolierende Zwi­ schenschicht (59) mit einer Dicke von 400 nm zu bilden, wonach ein (nicht gezeigtes) Fotolackmuster zur Erzeugung der Kontakt­ löcher auf der isolierenden Zwischenschicht (59) gebildet wird. Danach wird ein RIE-Schritt unter Verwendung des Fotolackmu­ sters als Ätzmaske durchgeführt, um die Kontaktlöcher (61) durch die isolierende Zwischenschicht (59) hindurch zu erzeu­ gen, wonach das Fotolackmuster abgelöst wird. Hierbei werden vier Kontaktlöcher mit den jeweiligen Ausdehnungen (Breite/ Länge) wie in Tabelle 1 erzeugt, d. h. mit 0,45 µm/0,55 µm, 0,5 µm/0,6 µm, 0,6 µm/0,7 µm und 1,0 µm/1,0 µm.
Fig. 4 veranschaulicht einen Schritt zur Bildung von Abstands­ haltern (63) an den Seitenwänden der Kontaktlöcher (61). Hierzu wird nach dem Schritt von Fig. 3 ein Oxid, das eine gute Stu­ fenbedeckung aufweist, zum Beispiel ein Hochtemperaturoxid (HTO), ganzflächig auf die resultierende Struktur aufgebracht, um eine Isolationsschicht mit einer Dicke von 150 nm zu bilden.
Anschließend wird die Isolationsschicht durch einen RIE-Prozeß anisotrop geätzt, so daß sich an den Seitenwänden der Kontakt­ löcher (61) Oxidschicht-Abstandshalter (63) bilden. Auf diese Weise wird die Ausdehnung der Kontaktlöcher (61) in jeder Richtung um 0,3 µm verringert, so daß Kontaktlöcher mit je­ weiligen Abmessungen von 0,15 µm/0,25 µm, 0,2 µm/0,3 µm, 0,3 µm/ 0,4 µm und 0,7 µm/0,7 µm entstehen.
Fig. 5 veranschaulicht einen Schritt zur Bildung und Wärmebe­ handlung einer ersten Diffusionsbarrierenschicht (65). Hierbei wird in derselben Weise wie im Beispiel 1 ganzflächig auf der resultierenden Struktur, d. h. auf dem freiliegenden Oberflä­ chenteil des Halbleitersubstrats (51), auf den Abstandshaltern (63) und auf der isolierenden Zwischenschicht (59), Titan durch einen Sputterprozeß abgeschieden, wodurch die erste Diffusions­ barrierenschicht (65) mit einer Dicke von ungefähr 20 nm bis 30 nm entsteht. Als nächstes wird, nachdem der auf diese Weise erhaltene Halbleiterwafer der Atmosphäre ausgesetzt und dann in eine Vakuumkammer mit einem Druck von 10-7 Torr gebracht wurde, ein Inertgas, z. B. Ar, in die Kammer geleitet, bis ein Druck von 4 mTorr erreicht wird, woraufhin der Wafer für zwei Minuten bei 600°C wärmebehandelt wird.
Fig. 6 veranschaulicht einen Schritt zur Bildung und Wärmebe­ handlung einer zweiten Diffusionsbarrierenschicht (67) sowie zur Bildung einer Metallverdrahtungsschicht (69). Hierzu wird nach dem Schritt von Fig. 9 zunächst Titannitrid auf der ersten Diffusionsbarrierenschicht (65) abgeschieden, um die zweite Diffusionsbarrierenschicht (67) mit einer Dicke von ungefähr 20 nm bis 30 nm zu bilden. Danach wird der Halbleiterwafer in derselben Weise wie im Vergleichsbeispiel 1 in einem Ofen in einer Stickstoffatmosphäre 30 Minuten lang bei 450°C wärmebe­ handelt. Dann wird eine Al-Si-Cu-Legierung ganzflächig auf der resultierenden Struktur in derselben Weise wie im Beispiel 1 zur Bildung der Metallverdrahtungsschicht (69) abgeschieden, die dann nach einer konventionellen Vorgehensweise strukturiert wird, um eine Verdrahtung in dem Halbleiterbauelement zu erhal­ ten.
Die Kontaktlochwiderstände von solchermaßen erhaltenen Ver­ drahtungsschichten wurden gemessen, und die Resultate hiervon sind in Tabelle 2 dargestellt.
Ausführungsbeispiel 6
Bei diesem Beispiel zur Herstellung einer Verdrahtung in einem Halbleiterbauelement wird die Vorgehensweise von Beispiel 5 wiederholt, mit der Ausnahme, daß die Wärmebehandlung der ersten Diffusionsbarrierenschicht (65) bei einer Temperatur von 625°C durchgeführt wird.
Die Kontaktlochwiderstände von solchermaßen erhaltenen Verdrah­ tungsschichten wurden wiederum gemessen, und die diesbezüg­ lichen Resultate sind ebenfalls in Tabelle 2 dargestellt.
Vergleichsbeispiel 2
Bei diesem Beispiel zur Herstellung einer Verdrahtung in einem Halbleiterbauelement wird die Vorgehensweise von Beispiel 5 wiederholt, mit der Ausnahme, daß nach Bildung der ersten und der zweiten Diffusionsbarrierenschicht (65, 67) ein Wärmebe­ handlungsprozeß nach einem konventionellen Vorgehen in einer Stickstoffatmosphäre für 30 Minuten bei 450°C durchgeführt wird.
Die Kontaktlochwiderstände von solchermaßen erhaltenen Verdrah­ tungsschichten wurden wiederum gemessen, und die Resultate hiervon sind ebenfalls in Tabelle 2 dargestellt.
Tabelle 2
Kontaktwiderstandswerte für die Beispiele 5 und 6 sowie das Vergleichsbeispiel 2 in Einheiten von Ohm/Kontaktloch. Die Werte basieren jeweils auf einer Kontaktkettenstruktur mit 1200 Kontaktlöchern. Die Zahlen in Klammern bedeuten eine Standardabweichung über 44 Meßpunkte.
Wie aus Tabelle 2 ersichtlich ist, wird der Kontaktlochwider­ stand analog zu den Beispielen 1 bis 4 auch bei diesen erfin­ dungsgemäßen Verfahrensvarianten zur Herstellung einer Verdrah­ tung in einem Halbleiterbauelement im Vergleich zur konventio­ nellen Vorgehensweise beträchtlich verringert.
Es ist zudem festzustellen, daß der Widerstandswert der Kon­ taktlöcher in diesen Beispielen wegen der erfindungsgemäßen Art der Wärmebehandlung beträchtlich reduziert wird, und zwar in stärkerem Maße am p⁺-störstellendotierten Gebiet (57′) als am n⁺-störstellendotierten Gebiet (57). Auch wenn die Temperatur im Wärmebehandlungsschritt auf 650°C erhöht wurde, wurden ver­ gleichbare Widerstandswerte wie in den Beispielen 5 und 6 er­ halten.
Während die Erfindung unter Bezugnahme auf spezielle Ausfüh­ rungsbeispiele genauer erläutert wurde, ist es klar, daß der Fachmann verschiedene Änderungen und Modifikationen hiervon vornehmen kann, ohne den Umfang der Erfindung zu verlassen, wie er sich aus den beigefügten Patentansprüchen unter Berück­ sichtigung der Beschreibung ergibt.

Claims (13)

1. Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement, das folgende Schritte aufweist:
  • - Aufbringen einer Diffusionsbarierenschicht (43; 65, 67) auf ein Halbleitersubstrat (31; 51),
  • - Wärmebehandeln der Diffusionsbarrierenschicht und
  • - Aufbringen einer Metallverdrahtungsschicht (45; 69) auf die Diffusionsbarrierenschicht,
dadurch gekennzeichnet, daß
  • - die Wärmebehandlung der Diffusionsbarrierenschicht (43; 65, 67) für eine festgelegte Zeitdauer im Vakuum erfolgt.
2. Verfahren nach Anspruch 1, weiter dadurch gekennzeich­ net, daß der Wärmebehandlungsschritt für eine Zeitdauer zwischen 2 Minuten und 1 Stunde bei einer Temperatur zwischen 450°C und 650°C durchgeführt wird.
3. Verfahren nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, daß die Diffusionsbarrierenschicht (43; 65, 67) aus wenigstens einem Material einer Materialgruppe besteht, die Übergangsmetalle, Übergangsmetallegierungen und Übergangsme­ tallverbindungen enthält.
4. Verfahren nach Anspruch 3, weiter dadurch gekenn­ zeichnet, daß die Diffusionsbarrierenschicht aus einer ersten (65) und einer zweiten Diffusionsbarrierenschicht (67) mit folgenden Schritten gebildet wird:
  • - Abscheiden eines Übergangsmetalls auf dem Substrat (51) zur Bildung der ersten Diffusionsbarrierenschicht (65) und
  • - Abscheiden einer Übergangsmetallverbindung oder einer Über­ gangsmetallegierung auf der ersten Diffusionsbarrierenschicht zur Bildung der zweiten Diffusionsbarrierenschicht (67).
5. Verfahren nach Anspruch 4, weiter dadurch gekennzeich­ net, daß der Wärmebehandlungsschritt für die Diffusionsbarrie­ renschicht (65, 67) zwischen dem Schritt zur Bildung der ersten Diffusionsbarrierenschicht (65) und dem Schritt zur Bildung der zweiten Diffusionsbarrierenschicht (67) durchgeführt wird.
6. Verfahren nach Anspruch 4 oder 5, weiter dadurch gekennzeichnet, daß als Übergangsmetall Ti, als Übergangs­ metallverbindung TiN und als Übergangsmetallegierung TiW ver­ wendet werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, weiter dadurch gekennzeichnet, daß der Wärmebehandlungsschritt unter einem Vakuumdruck eines Inertgases von 4 mTorr oder weniger durchgeführt wird.
8. Verfahren nach Anspruch 7, weiter dadurch gekennzeich­ net, daß als Inertgas Ar, N2 oder He verwendet wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, weiter dadurch gekennzeichnet, daß nach dem Aufbringen der Diffusions­ barrierenschicht (43; 65, 67) der Wärmebehandlungsschritt an­ schließend durchgeführt wird, ohne den Halbleiterwafer zuvor einer Atmosphärenumgebung auszusetzen.
10. Verfahren nach einem der Ansprüche 1 bis 9, weiter dadurch gekennzeichnet, daß
  • - vor dem Aufbringen der Diffusionsbarrierenschicht (43) eine Isolationsschicht (39; 59) auf ein mit störstellendotierten Gebieten (37, 37′; 57, 57′) versehenes Halbleitersubstrat (31) aufgebracht wird,
  • - Kontaktlöcher (41; 61) durch die Isolationsschicht hindurch zur Freilegung der störstellendotierten Gebiete des Halblei­ tersubstrats erzeugt werden,
  • - die Diffusionsbarrierenschicht als einzige (43) oder erste Diffusionsbarrierenschicht (65) auf die Innenseiten der Kontaktlöcher (41; 61) und auf den durch die Kontaktlöcher freigelegten Oberflächenteil des Halbleitersubstrats (31; 51) aufgebracht wird,
  • - zur Bildung der Metallverdrahtung eine Metallschicht (45; 69) auf die Diffusionsbarrierenschicht (43; 65, 67) aufgebracht und anschließend die Metallschicht und die Diffusionsbarrie­ renschicht strukturiert werden.
11. Verfahren nach einem der Ansprüche 4 bis 10, weiter dadurch gekennzeichnet, daß nach dem Aufbringen der zweiten Diffusionsbarrierenschicht (67) eine Wärmebehandlung der zwei­ ten Diffusionsbarrierenschicht in einer Stickstoffatmosphäre durchgeführt wird.
12. Verfahren nach Anspruch 11, weiter dadurch gekennzeich­ net, daß der Wärmebehandlungsschritt für die zweite Diffusions­ barrierenschicht (67) für eine Zeitdauer zwischen 30 Minuten und einer Stunde bei einer Temperatur zwischen 400°C und 500°C durchgeführt wird.
DE4329260A 1992-10-05 1993-08-31 Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement Expired - Fee Related DE4329260B9 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR92-18178 1992-10-05
KR1019920018178A KR960002061B1 (ko) 1992-10-05 1992-10-05 반도체 장치의 배선층 형성방법

Publications (3)

Publication Number Publication Date
DE4329260A1 true DE4329260A1 (de) 1994-04-07
DE4329260B4 DE4329260B4 (de) 2007-01-25
DE4329260B9 DE4329260B9 (de) 2007-05-24

Family

ID=19340585

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4329260A Expired - Fee Related DE4329260B9 (de) 1992-10-05 1993-08-31 Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement

Country Status (4)

Country Link
US (1) US5502004A (de)
JP (1) JP3245269B2 (de)
KR (1) KR960002061B1 (de)
DE (1) DE4329260B9 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116009A (ja) * 1995-10-23 1997-05-02 Sony Corp 接続孔の形成方法
TW319891B (en) * 1996-02-02 1997-11-11 Taiwan Semiconductor Mfg Method for improved aluminium-copper deposition and robust via contact resistance
US5554565A (en) * 1996-02-26 1996-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Modified BP-TEOS tungsten-plug contact process
DE19621855C2 (de) 1996-05-31 2003-03-27 Univ Dresden Tech Verfahren zur Herstellung von Metallisierungen auf Halbleiterkörpern unter Verwendung eines gepulsten Vakuumbogenverdampfers
US6482734B1 (en) 1998-01-20 2002-11-19 Lg Semicon Co., Ltd. Diffusion barrier layer for semiconductor device and fabrication method thereof
US20090026618A1 (en) * 2007-07-25 2009-01-29 Samsung Electronics Co., Ltd. Semiconductor device including interlayer interconnecting structures and methods of forming the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183942A (ja) * 1985-02-08 1986-08-16 Fujitsu Ltd 半導体装置の製造方法
US5010032A (en) * 1985-05-01 1991-04-23 Texas Instruments Incorporated Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects
US5278099A (en) * 1985-05-13 1994-01-11 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having wiring electrodes
JPS62109341A (ja) * 1985-11-07 1987-05-20 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6384024A (ja) * 1986-09-26 1988-04-14 Seiko Epson Corp 半導体装置の製造方法
JP2776826B2 (ja) * 1988-04-15 1998-07-16 株式会社日立製作所 半導体装置およびその製造方法
JPH01276743A (ja) * 1988-04-28 1989-11-07 Fujitsu Ltd 半導体装置の製造方法
US4985372A (en) * 1989-02-17 1991-01-15 Tokyo Electron Limited Method of forming conductive layer including removal of native oxide
DD291877A5 (de) * 1990-01-31 1991-07-11 Mikroelektronik "Karl Marx" Erfurt,De Verfahren zum herstellen selbstjustierender silizidkontakte auf halbleiteranordnungen
DE69033234T2 (de) * 1990-02-20 2000-02-03 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur mehrschichtigen Metallisierung der Rückseite einer Halbleiterscheibe
US5094981A (en) * 1990-04-17 1992-03-10 North American Philips Corporation, Signetics Div. Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C.
US5236868A (en) * 1990-04-20 1993-08-17 Applied Materials, Inc. Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system
DE4028776C2 (de) * 1990-07-03 1994-03-10 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement
JPH0467622A (ja) * 1990-07-09 1992-03-03 Fujitsu Ltd 半導体装置の製造方法
KR920006533A (ko) * 1990-09-28 1992-04-27 제임스 조셉 드롱 증착된 박막의 장벽성을 개선하기 위한 플라즈마 어닐링 방법
FR2670605B1 (fr) * 1990-12-13 1993-04-09 France Etat Procede de realisation d'une barriere de diffusion electriquement conductrice a l'interface metal/silicium d'un transistor mos et transistor correspondant.
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
US5270254A (en) * 1991-03-27 1993-12-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit metallization with zero contact enclosure requirements and method of making the same
KR940004256B1 (en) * 1991-04-09 1994-05-19 Samsung Electronics Co Ltd Making method of semiconductor device
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization

Also Published As

Publication number Publication date
DE4329260B4 (de) 2007-01-25
JPH06196572A (ja) 1994-07-15
KR940010194A (ko) 1994-05-24
US5502004A (en) 1996-03-26
JP3245269B2 (ja) 2002-01-07
KR960002061B1 (ko) 1996-02-10
DE4329260B9 (de) 2007-05-24

Similar Documents

Publication Publication Date Title
DE2951734C2 (de)
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE4400200C2 (de) Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4342047B4 (de) Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
DE3231987C2 (de) Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement
DE69215926T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung, wobei ein selbstregistrierendes Kobalt- oder Nickelsilizid gebildet wird
EP0123309B1 (de) Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE2832740A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE19629886A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE1302005C2 (de) Verwendung eines metallischen ueberzugs als grossflaechiger anschluss fuer plenare halbleiterbauelemente
WO2000001010A2 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE2734982A1 (de) Verfahren zum herstellen von silicium enthaltenden leiterzuegen
DE3743591C2 (de)
DE19608208A1 (de) Verfahren zur Herstellung von Metallzwischenverbindungen in Halbleitereinrichtungen
DE3625860A1 (de) Halbleitervorrichtung mit einem kontakt und vorrichtung zur herstellung derselben
DE4244115C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE69022836T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Monosiliziumgebieten und Polysiliziumleiterbahnen, die mit einer Metallsiliziddeckschicht versehen sind.
DE4313042A1 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE4329260A1 (de) Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR

8125 Change of the main classification

Ipc: H01L 21283

8397 Reprint of erroneous patent document
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110301