DE4211999A1 - Reducing hot electron current density of submicron integrated circuits - using surface doping or lightly doped source-drain region in regions under spacer oxide, of the opposite impurity type - Google Patents
Reducing hot electron current density of submicron integrated circuits - using surface doping or lightly doped source-drain region in regions under spacer oxide, of the opposite impurity typeInfo
- Publication number
- DE4211999A1 DE4211999A1 DE4211999A DE4211999A DE4211999A1 DE 4211999 A1 DE4211999 A1 DE 4211999A1 DE 4211999 A DE4211999 A DE 4211999A DE 4211999 A DE4211999 A DE 4211999A DE 4211999 A1 DE4211999 A1 DE 4211999A1
- Authority
- DE
- Germany
- Prior art keywords
- conductivity type
- dopant
- diffused
- regions
- ldd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 22
- 239000012535 impurity Substances 0.000 title abstract 7
- 239000002784 hot electron Substances 0.000 title abstract 2
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000005368 silicate glass Substances 0.000 claims abstract description 5
- 239000002019 doping agent Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 31
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 2
- LJCZNYWLQZZIOS-UHFFFAOYSA-N 2,2,2-trichlorethoxycarbonyl chloride Chemical compound ClC(=O)OCC(Cl)(Cl)Cl LJCZNYWLQZZIOS-UHFFFAOYSA-N 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 7
- 238000002513 implantation Methods 0.000 abstract 4
- 239000007943 implant Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 abstract 1
- 239000002344 surface layer Substances 0.000 abstract 1
- 239000002800 charge carrier Substances 0.000 description 13
- 229910052796 boron Inorganic materials 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 210000003608 fece Anatomy 0.000 description 2
- 206010013496 Disturbance in attention Diseases 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
Die vorliegende Erfindung befaßt sich mit einem LDD-Transi stor und mit einem Verfahren zur dessen Herstellung. Der Begriff "LDD-Transistor" steht als Abkürzung des englischen Begriffes "lightly doped drain transistor" und bedeutet soviel wie "schwach dotierter Drain-Transistor".The present invention is concerned with an LDD transi stor and with a process for its manufacture. The The term "LDD transistor" stands as an abbreviation of the English Term "lightly doped drain transistor" and means as much as "weakly doped drain transistor".
Die Fig. 1a bis 1d veranschaulichen ein Verfahren zur Her stellung eines N-Typ-Transistors mit einem bekannten schwach dotierten (LDD-)Aufbau. Figs. 1a to 1d illustrate a method for Her position of an N-type transistor with a known lightly doped (LDD) structure.
Nach diesem Verfahren wird, wie in Fig. 1a gezeigt, auf einem P-Typ-Substrat 1 ein Gate 2 gebildet. Daraufhin wer den, wie in Fig. 1b gezeigt, auf dem Substrat 1 durch In jektion mit N⁻-Typ-Ionen Source-/Drain-Bereiche schwacher Konzentration gebildet.According to this method, as shown in FIG. 1a, a gate 2 is formed on a P-type substrate 1 . Then who, as shown in Fig. 1b, formed on the substrate 1 by injection with N⁻-type ions source / drain regions of weak concentration.
Danach werden, wie in Fig. 1c gezeigt, Seitenwand-Ab standsschichten 3 ("spacer") gebildet. Dann wird das Sub strat 1 einem thermischen Prozeß zur Eindiffusion der inji zierten N⁻-Typ-Ionen unterworfen, so daß sich darauf Source- /Drain-Bereiche 4 schwacher Konzentration bilden. An schließend werden, wie in Fig. 1d gezeigt, zur Bildung von Source-/Drain-Bereichen 5 hoher Konzentration, N⁺-Typ-Ionen injiziert und in das Substrat 1 eindiffundiert.Thereafter, as shown in Fig. 1c, side wall spacer layers 3 ("spacer") are formed. Then the substrate 1 is subjected to a thermal process for the diffusion of the injected Ni-type ions, so that source / drain regions 4 of weak concentration form thereon. Then, as shown in Fig. 1d, to form source / drain regions 5 of high concentration, N Drain-type ions are injected and diffused into the substrate 1 .
Die vorstehend beschriebene Bildung von Source-/Drain-Be reichen hoher und schwacher Konzentration dient zur Redu zierung starker elektrischer Felder, die sich nahe den Source-/Drain-Bereichen konzentrieren. Dadurch kann dieser Stand der Technik den durch (ein) starke(s) elektrische(s) Feld(er) verursachten Effekt heißer Ladungsträger ("hot carrier effect") reduzieren, wodurch die Zuverlässigkeit des letzlich hergestellten Elementes zwar verbessert wird. Es werden jedoch heiße Ladungsträger in Niedertemperatur oxid- (bzw. "Low-Temperature-Oxyd-")-Filmen (LTO-Filmen) eingefangen, welche die Seitenwand-Abstandsschichten bil den. Daher verbleibt ein elektrisches Feld nahe den den Source-/Drain-Bereichen, was die Zuverlässigkeit einer Gate-Oxid-Schicht aufgrund der heißen Ladungsträger ver ringert.The formation of source / drain Be described above rich high and weak concentration serves to reduce decoration of strong electric fields, which are close to the Concentrate source / drain areas. This allows this State of the art by (a) strong (s) electrical (s) Field (s) caused effect of hot charge carriers ("hot carrier effect "), reducing reliability of the element ultimately produced is improved. However, it becomes hot charge carriers in low temperature oxide (or "low-temperature oxide") films (LTO films) captured which the sidewall spacers bil the. Therefore, an electric field remains close to that Source / drain areas, which is the reliability of a Gate oxide layer due to the hot charge carriers wrestles.
Es ist daher ein Ziel der vorliegenden Erfindung, die mit dem vorstehend beschriebenen Stand der Technik verbundenen Probleme zumindest weitgehend zu beseitigen und somit einen LDD-Transistor mit einem verbesserten Aufbau zu schaffen, mit dem die durch ein starkes elektrisches Feld eingefan genen heißen Ladungsträger verringert werden. Ein weiteres Ziel der vorliegenden Erfindung besteht darin, ein Verfah ren zur Herstellung eines derartigen LDD-Transistors zu schaffen.It is therefore an object of the present invention to use related to the prior art described above Eliminate problems at least to a large extent and thus one To provide LDD transistor with an improved structure with which they are caught by a strong electric field genes hot charge carriers can be reduced. Another one The aim of the present invention is a method ren to manufacture such an LDD transistor create.
Das erfindungsgemäße Ziel wird durch einen LDD-Transistor erreicht, mit: einem Substrat vom ersten Leitungstyp, einer auf dem Substrat gebildeten Gate-Elektrode, Bereichen schwacher Konzentration einer eindiffundierten Dotiersub stanz eines zweiten Leitungstypes, die auf der Oberfläche des Substrates jeweils an gegenüberliegenden Seiten der Gate-Elektrode gebildet sind, Bereichen einer hohen Konzen tration einer eindiffundierten Dotiersubstanz vom zweiten Leitungstyp, die jeweils auf der Oberfläche des Substrates nahe zu einer Seite jeden Bereiches schwacher Konzentration einer eindiffundierten Dotiersubstanz vom zweiten Leitungs typ gebildet sind, an gegenüberliegenden Seiten der Gate-- Elektrode gebildeten Seitenwand-Abstandsschichten, die je weils oberhalb der Bereiche schwacher Konzentration einer eindiffundierten Dotiersubstanz vom zweiten Leitungstyp an geordnet sind, und Bereichen einer eindiffundierten Dotier substanz vom ersten Leitungstyp, die in den Bereichen schwacher Konzentration einer eindiffundierten Dotiersub stanz vom zweiten Leitungstyp jeweils unterhalb der Seiten wand-Abstandsschichten gebildet sind.The aim of the invention is achieved by an LDD transistor achieved with: a substrate of the first conductivity type, one areas formed on the substrate weak concentration of a diffused dopant punch a second type of wire on the surface of the substrate on opposite sides of the Gate electrode are formed, areas of a high concentration tration of a diffused dopant from the second Conduction type, each on the surface of the substrate close to one side of each area of poor concentration a diffused dopant from the second line type are formed on opposite sides of the gate-- Electrode formed sidewall spacers, each because above the areas of weak concentration one diffused dopant of the second conductivity type are ordered, and areas of a diffused dopant Substance of the first line type, which in the areas weak concentration of a diffused dopant punch the second line type below the sides Wall spacer layers are formed.
Im Hinblick auf das Verfahren wird das erfindungsgemäße Ziel durch ein Verfahren zur Herstellung eines LDD-Transi stors mit folgenden Schritten erreicht: eine Gate-Elektrode wird auf einem Substrat eines ersten Leitungstypes gebil det, Ionen eines zweiten Leitungstypes werden in geringer Konzentration in die Oberfläche des Substrates an gegen überliegenden Seiten der Gate-Elektrode injiziert und ein diffundiert, um derart Bereiche schwacher Konzentration einer eindiffundierten Dotiersubstanz vom zweiten Leitungs typ zu bilden, ein mit einer Dotiersubstanz vom ersten Leitungstyp dotiertes Material wird auf die gesamte frei liegende Oberfläche aufgebracht und Seitenwand-Ab standsschichten werden mittels Ätzens an gegenüberliegenden Seiten der Gate-Elektrode gebildet, die in den Seitenwand- Abstandsschichten enthaltene Dotiersubstanz wird in die Bereiche schwacher Konzentration einer eindiffundierten Dotiersubstanz vom zweiten Leitungstyp eindiffundiert, um derart jeweils unterhalb der Seitenwand-Abstandsschichten Bereiche einer eindiffundierten Dotiersubstanz vom ersten Leitungstyp zu bilden, und Ionen vom zweiten Leitungstyps werden in hoher Konzentration nahe zu den Bereichen schwa cher Konzentration einer eindiffundierten Dotiersubstanz vom zweiten Leitungstyp injiziert und eindiffundiert, um derart Bereiche einer eindiffundierten Dotiersubstanz vom ersten Leitungstyp unterhalb der jeweiligen Seitenwand-Ab standsschichten zu bilden.With regard to the method, the invention Aim through a process of making an LDD Transi achieved with the following steps: a gate electrode is formed on a substrate of a first conductivity type det, ions of a second conductivity type are reduced Concentration in the surface of the substrate against overlying sides of the gate electrode and injected diffuses to such areas of weak concentration a diffused dopant from the second line type, one with a dopant of the first Conduction type doped material is released on the whole lying surface applied and sidewall-Ab base layers are etched on opposite layers Sides of the gate electrode formed in the side wall Dopant contained in spacer layers is in the Areas of weak concentration of a diffused Second conductivity type dopant diffuses to such as below the side wall spacing layers Areas of a diffused dopant from the first Form conductivity type, and ions of the second conductivity type become black in high concentration close to the areas concentration of a diffused dopant of the second conduction type injected and diffused to such areas of a diffused dopant from first line type below the respective side wall-Ab to form layers.
Zusammengefaßt kann der verbesserte Aufbau des erfindungs gemäßen LDD-Transistors den durch elektrische Felder nahe den Source-/Drain-Bereichen verursachten Effekt heißer Ladungsträger verringern.In summary, the improved structure of the Invention according to LDD transistor close by electric fields effect hotter in the source / drain regions Reduce load carriers.
Im folgenden wird die Erfindung anhand von Ausführungsbei spielen im Zusammenhang mit der Zeichnung ausführlicher erläutert. Dabei werden auch weitere Vorteile der Erfindung deutlich. Es zeigen:In the following the invention is based on exemplary embodiments play in more detail in connection with the drawing explained. This also includes other advantages of the invention clear. Show it:
Fig. 1a-1d schematische Schnittansichten, die ein Ver fahren zur Herstellung eines Transistors mit eines bekannten schwach dotierten Drain aufbaus veranschaulichen; Fig. 1a-1d are schematic sectional views showing a drive Ver for manufacturing a transistor with a known lightly doped drain structure illustrate;
Fig. 2a-2e schematische Ansichten, die ein erfindungs gemäßes Verfahren zur Herstellung eines LDD- Transistors veranschaulichen; FIGS. 2a-2e are schematic views illustrating a method according to Invention for the preparation of a LDD transistor;
Fig. 3a und 3b Diagramme, die Potentialverteilungen von Stoßionen des bekannten bzw. des erfindungs gemäßen Aufbaus veranschaulichen;FIGS . 3a and 3b are diagrams illustrating the potential distributions of impact ions of the known and the construction according to the invention;
Fig. 4a und 4b Diagramme, die Dotierungsprofile von LDD-Be reichen bekannter bzw. erfindungsgemäßer LDD-Transistoren veranschaulichen; FIGS. 4a and 4b are diagrams, the doping profiles of the LDD-Be-rich known illustrate the invention and LDD transistors;
Fig. 4c einen Vergleich zwischen Dotierprofilen be kannter und erfindungsgemäßer LDD-Transisto ren; Fig. 4c ren a comparison between doping profiles be known per and inventive LDD Transisto;
Fig. 5a und 5b Diagramme, die Parameter zur Beurteilung der Charakteristiken bekannter und erfin dungsgemäßer LDD-Transistoren veranschauli chen; FIGS. 5a and 5b are diagrams, the parameters for evaluating the characteristics and known OF INVENTION dung according LDD transistors veranschauli chen;
Fig. 5c den Vergleich zwischen Stromstärken Isub ei nes bekannten und eines erfindungsgemäßen Aufbaus; Fig. 5c the comparison between currents I sub egg nes known and a structure according to the invention;
Fig. 6a und 6b Diagramme, die andere Parameter zur Beurtei lung von Charakteristiken bekannter und er findungsgemäßer LDD-Transistoren veran schaulichen. Figs. 6a and 6b diagrams showing other parameters ASSESSING known characteristics of, and illustrate he invention according LDD transistors veran.
Die Fig. 2a bis 2e zeigen ein erfindungsgemäßes Verfahren zur Herstellung eines erfindungsgemäßen LDD-Transistors mit einem verbesserten Aufbau. FIGS. 2a to 2e show an inventive method for producing a LDD transistor according to the invention having an improved structure.
Auf einem P-Typ-Substrat 10 mit einer Konzentration von 2×1015 (cm-3) werden, wie in Fig. 2a dargestellt, zuerst eine Gate-Oxid-Schicht 11 und ein Gate 12 gebildet. Zur Bildung von Source-/Drain-Bereichen schwacher Konzentration wird das Substrat 10, wie in Fig. 2b gezeigt, einer Injektion mit Phosphorionen einer Dosis bzw. einer Stromdichte von 2×1013 (cm-2) unterworfen, wobei eine Energie von 40 keV ver wendet wird. Indem BF2 mit einer Stromdichte von 2×1013 (cm-2) in den Bereich des Substrates 10 unterhalb des Gates 12 unter Verwendung einer Energie von 40 keV injiziert wird, wird auf dem Substrat 10 ein Kanal 10a gebildet.First, a gate oxide layer 11 and a gate 12 are formed on a P-type substrate 10 with a concentration of 2 × 10 15 (cm -3 ), as shown in FIG. 2a. To form source / drain regions of weak concentration, the substrate 10 , as shown in FIG. 2 b, is subjected to an injection with phosphorus ions at a dose or a current density of 2 × 10 13 (cm −2 ), an energy of 40 keV is used. By injecting BF 2 with a current density of 2 × 10 13 (cm -2 ) into the region of the substrate 10 below the gate 12 using an energy of 40 keV, a channel 10 a is formed on the substrate 10 .
Danach wird Silikat-Glas (oder Silikat-Quarz), welches mit Bor vom P-Typ in einer Konzentration von 6×1018 (cm-3) dotiert ist (auch als BSG bezeichnet) auf die ganzen frei liegenden Oberflächen des Substrates 10 und des Gates 12 aufgebracht. Die aufgebrachte Silikat-Glasschicht wird einem Trockenätzen unterworfen. Dabei wird ein Reaktiv-Ion- Ätzverfahren (RIE) "reactive ion etching" angewendet. Da durch werden Gate-Seitenwände 13 mit einer jeweiligen Dicke T von 1500 A gebildet. Danach werden die injizierten Phosphorionen durch einen thermischen Prozeß in das Sub strat 10 eindiffundiert, wodurch darauf Source-/Drain-Be reiche 14 schwacher Konzentration gebildet werden.Thereafter, silicate glass (or silicate quartz) which is doped with P-type boron in a concentration of 6 × 10 18 (cm -3 ) (also referred to as BSG) is applied to the entire exposed surfaces of the substrate 10 and the gate 12 applied. The applied silicate glass layer is subjected to dry etching. A reactive ion etching (RIE) method is used. Since by gate side walls 13 are formed with a respective thickness T of 1500 A. Thereafter, the injected phosphorus ions are diffused by a thermal process into the substrate 10 , whereby source / drain regions 14 of weak concentration are formed thereon.
Ein nachfolgendes Ausheizen (bzw. Tempern oder Ausheilen) dient dazu, die Verdichtung bzw. Dichteverteilung ("densi fication") der mit Bor dotierten Gate-Wände 13 zu verbes sern und Bor in die gebildeten Source-/Drain-Bereiche 14 schwacher Konzentration einzudiffundieren. Während dieses nachfolgenden Ausheilens wird Bor in die unterhalb der Gate-Wände 13 angeordneten Source-/Drain-Bereiche 14 schwa cher Konzentration eindiffundiert, wodurch sich, wie in Fig. 2d gezeigt, P-Typ-Schichten 15 bilden.A subsequent baking (or annealing or annealing) serves to improve the compression or density distribution ("densi fication") of the gate walls 13 doped with boron and to diffuse boron into the formed source / drain regions 14 of weak concentration . During this subsequent annealing, boron is diffused into the source / drain regions 14 of weak concentration arranged below the gate walls 13 , as a result of which, as shown in FIG. 2d, P-type layers 15 are formed.
Wie in Fig. 2e gezeigt, werden daraufhin im Substrat durch Injektion von Arsen (As) mit einer Stromdichte von 5×1015 (cm-2) unter Verwendung einer Energie von 60 keV Source- /Drain-Bereiche 16 hoher Konzentration gebildet.As shown in FIG. 2e, source / drain regions 16 of high concentration are then formed in the substrate by injecting arsenic (As) with a current density of 5 × 10 15 (cm −2 ) using an energy of 60 keV.
Aus der vorstehenden Beschreibung wird deutlich, daß die vorliegende Erfindung einen N-Typ-Transistor mit einem spezifischen LDD-Aufbau mit Gate-Seitenwänden 13 aus BSG und P-Typ-Schichten 15 schafft. Die P-Typ-Schichten 15 werden während des nachfolgenden Ausheilens durch das Ein diffundieren von Bor in den Substratbereich unterhalb jeder der Gate-Seitenwände 13 gebildet. Die dem Typ der Source- /Drain-Bereiche entgegengesetzten P-Typ-Schichten 15 dienen dazu, heiße Ladungsträger daran zu hindern, auf die Gate- Oxidschicht 11 und die Gate-Seitenwände 13 zuzustreben.From the above description, it is clear that the present invention provides an N-type transistor with a specific LDD structure with gate sidewalls 13 made of BSG and P-type layers 15 . The P-type layers 15 are formed during the subsequent annealing by diffusing boron into the substrate area below each of the gate sidewalls 13 . The P-type layers 15 opposite the type of the source / drain regions serve to prevent hot charge carriers from striving towards the gate oxide layer 11 and the gate side walls 13 .
Genauer betrachtet dient die dreiwertige Dotiersubstanz bzw. der Dotant "Bor" als Puffer zur Vermeidung der Bildung eines starken elektrischen Feldes aufgrund des fünfwertigen Dotanten Phosphor, des starken Flußes heißer Ladungsträger vom Source-Bereich zum Drain-Bereich und des Einfangens heißer Ladungsträger von der Gate-Oxidschicht zu den Gate- Seitenwänden.The trivalent dopant serves more closely or the dopant "boron" as a buffer to avoid formation a strong electric field due to the pentavalent Dopant phosphorus, the strong flow of hot charge carriers from the source area to the drain area and trapping hot charge carrier from the gate oxide layer to the gate Sidewalls.
Die Fig. 3a bis 6b veranschaulichen Simulationsergebnisse des bekannten und des erfindungsgemäßen LDD-Transistors. FIGS. 3a to 6b illustrate the simulation results of the prior art and the inventive LDD transistor.
Die Fig. 3a und 3b zeigen in Diagrammform Potentialvertei lungen von Stoßionen im bekannten bzw. im erfindungsgemäßen Aufbau. Beim in Fig. 3a gezeigten bekannten Aufbau tritt in der Gate-Oxidschicht eine weite Potentialverteilung von Stoßionen auf, so daß heiße Ladungsträger dazu neigen, in der Gate-Oxidschicht eingefangen zu werden. Dagegen wird beim in Fig. 3b gezeigten erfindungsgemäßen Aufbau durch die Wirkung der durch die Eindiffusion von Bor unterhalb der Seitenwand-Abstandsschichten gebildeten P-Typ-Schichten eine schmale Potentialverteilung von Stoßionen erreicht. Da heiße Ladungsträger mit Borionen rekombinieren, reduziert sich das Phänomen ihres Zustrebens auf die Gate-Oxid schicht. Als ein Ergebnis wird die Charakteristik eines letztlich hergestellten Elementes verbessert. Bei der obi gen Simulation wurde eine Drainspannung Vds von 3,3 Volt und eine Gatespannung von 5 Volt angelegt. FIGS. 3a and 3b show in diagram form Potentialvertei lungs of impact ion in the known or in the inventive structure. In the known structure shown in FIG. 3a, a wide potential distribution of impact ions occurs in the gate oxide layer, so that hot charge carriers tend to be trapped in the gate oxide layer. In contrast, in the construction according to the invention shown in FIG. 3b, the effect of the P-type layers formed by the diffusion of boron below the side wall spacing layers achieves a narrow potential distribution of impact ions. Since hot charge carriers recombine with boron ions, the phenomenon of their striving is reduced to the gate oxide layer. As a result, the characteristic of an element ultimately manufactured is improved. In the above simulation, a drain voltage V ds of 3.3 volts and a gate voltage of 5 volts were applied.
Die Fig. 4a und 4b veranschaulichen in Diagrammform Dotier profile von LDD-Bereichen (in Fig. 2e der Bereich A-A′) bekannter bzw. erfindungsgemäßer LDD-Transistoren. Im Ge gensatz zum in Fig. 4a gezeigten bekannten LDD-Dotierprofil ergibt sich im in Fig. 4b gezeigten erfindungsgemäßen LDD- Dotierprofil ein gebogener Abschnitt durch die Wirkung der Bor-Konzentration in den Seitenwandabstandsschichten des vorliegenden Transistors. Fig. 4c veranschaulicht den Ver gleich zwischen Dotierprofilen bekannter und erfin dungsgemäßer LDD-Transistoren. FIGS. 4a and 4b illustrate in diagram form doping profile of LDD regions (in Fig. 2e the range AA ') of known or inventive LDD transistors. In contrast to the known LDD doping profile shown in FIG. 4a, in the LDD doping profile according to the invention shown in FIG. 4b, a curved section results from the effect of the boron concentration in the side wall spacing layers of the present transistor. Fig. 4c illustrates the comparison between doping profiles of known and invented LDD transistors.
Die Fig. 5a und 5b veranschaulichen in Diagrammform geeig nete Parameter zur Beurteilung von Charakteristiken bekann ter und erfindungsgemäßer LDD-Transistoren. Der jeweils dargestellte Parameter zeigt die Größe des durch das Sub strat mittels Löcherleitung fließenden Stromes Isub gegen eine am Gate angelegte (Grund-)Spannung. Beim bekannten Aufbau ergibt sich ein maximaler Stromwert Isub von 1,506×10-6 (Ampere/Mikrometer), bei einer anliegenden Gatespannung V, von 1,8 V (siehe Fig. 5a). Dagegen ergibt sich beim erfindungsgemäßen Aufbau ein Maximalstromwert Isub von 3,016×10-7 (Ampere/Mikrometer) bei einer anliegenden Gate-Span nung Vgs von 1,6 V (siehe Fig. 5b). Durch den erfindungs gemäßen Aufbau werden nämlich viele heiße Ladungsträger beim mit Bor dotierten, unterhalb jeder Seitenwand-Ab standsschicht angeordneten, P-Typ-Bereich rekombiniert, so daß beim Auftreffen heißer Ladungsträger gegen ein elektri sches Drainfeld Elektron-/Loch-Paare gebildet werden. Da durch wird die Menge des durch das Substrat fließenden Stromes verringert. Es wird somit deutlich, daß das Simu lationsergebnis der vorliegenden Erfindung eine gute Cha rakteristik bzw. ein Reduzieren des Stromes auf gut 1/5 im Vergleich zur Charakteristik des bekannten Aufbaus dar stellt. Der Strom Isub ist ein Parameter, mit dem indirekt der beim Anliegen einer Grundspannung am Gate generierte Gatestrom gemessen werden kann. Entsprechend ist er auch ein Parameter, der dazu geeignet ist, die Qualität einer durch heiße Ladungsträger verschlechterten Gate-Oxidschicht einzuschätzen. Fig. 5c zeigt den Vergleich zwischen den Stromgrößen Isub beim bekannten und beim erfindungsgemäßen Aufbau. FIGS. 5a and 5b illustrate geeig designated in diagram form parameter for the evaluation of characteristics and well-ter invention LDD transistors. The parameter shown in each case shows the size of the current I sub flowing through the sub strate by means of a perforated line against a (basic) voltage applied to the gate. In the known structure, a maximum current value I sub of 1.506 × 10 -6 (amperes / micrometer) results, with an applied gate voltage V, of 1.8 V (see FIG. 5a). In contrast, in the structure according to the invention there is a maximum current value I sub of 3.016 × 10 -7 (amperes / micrometer) with an applied gate voltage V gs of 1.6 V (see FIG. 5b). Because of the construction according to the invention, many hot charge carriers are recombined when the boron-doped, arranged below each side wall spacing layer, P-type region so that electron / hole pairs are formed when hot charge carriers strike an electrical drain field. Since the amount of current flowing through the substrate is reduced. It is thus clear that the simulation result of the present invention represents a good characteristic or a reduction of the current to a good 1/5 in comparison to the characteristic of the known construction. The current I sub is a parameter with which the gate current generated when a basic voltage is applied to the gate can be measured indirectly. Accordingly, it is also a parameter that is suitable for assessing the quality of a gate oxide layer deteriorated by hot charge carriers. Fig. 5c shows the comparison between the current quantities I sub in the prior art and the inventive structure.
Die Fig. 6a und 6b veranschaulichen in Diagrammform andere zur Beurteilung der Charakteristiken bekannter und erfin dungsgemäßer LDD-Transistoren geeignete Parameter. Der jeweils gezeigte Parameter veranschaulicht die Menge eines beim Anliegen einer Grundspannung am Gate durch das Sub strat fließenden Elektronenstromes Ig. Beim bekannten Aufbau beträgt der Maximalstromwert I 1×10-15 (Ampere/Mikrometer), beim Anliegen einer Gate-Spannung Vgs von 3,0V (wie in Fig. 6a gezeigt). Dagegen beträgt der Maximalstromwert Ig bei der vorliegenden Erfindung beim Anliegen derselben Gate-Span nung (Vgs 3×10-18 (Ampere/Mikrometer), wie in Fig. 6b ge zeigt. Aus den Fig. 6a und 6b wird damit deutlich, daß die Größe bzw. Menge des Stromes Ig beim erfindungsgemäßen Aufbau beachtlich geringer ist als beim bekannten Aufbau. Figs. 6a and 6b illustrate suitable in diagram form other to evaluate the characteristics and known OF INVENTION dung according LDD transistors parameters. The parameter shown in each case illustrates the amount of an electron current I g flowing through the substrate when a basic voltage is applied to the gate. In the known structure, the maximum current value I is 1 × 10 -15 (amperes / micrometer) when a gate voltage V gs of 3.0 V is applied (as shown in FIG. 6 a). In contrast, the maximum current value I g in the present invention when the same gate voltage is present (V gs 3 × 10 -18 (amperes / micrometer), as shown in FIG. 6b. From FIGS. 6a and 6b it is thus clear that that the size or amount of the current I g in the structure according to the invention is considerably less than in the known structure.
Aus der vorstehenden Beschreibung wird ersichtlich, daß bei der vorliegenden Erfindung ein dotierter Bereich unterhalb jeder Seitenwand-Abstandschicht gebildet wird, der dem Typ des Substrates entspricht. Damit ist es möglich, den Effekt heißer Ladungsträger, die in der Gate-Oxidschicht und den Gate-Seitenwänden aufgrund eines starken elektrischen Fel des eingefangen sind, zu verringern. Dies verbessert sowohl die Charakteristika als auch die Zuverlässlichkeit des Transistors.From the above description it can be seen that at a doped region below the present invention each sidewall spacer that is of the type corresponds to the substrate. With this it is possible the effect hot charge carriers in the gate oxide layer and the Gate sidewalls due to a strong electrical field of the captured are reduced. This improves both the characteristics as well as the reliability of the Transistor.
Claims (13)
- a) einem Substrat (10) eines ersten Leitungstypes,
- b) einer auf dem Substrat (10) gebildeten Gate-Elek trode (12),
- c) Bereichen (14) schwacher Konzentration einer ein diffundierten Dotiersubstanz eines zweiten Lei tungstypes, die auf der Oberfläche des Substrates (10) jeweils an gegenüberliegenden Seiten der Gate-Elektrode (12) gebildet sind,
- d) Bereichen (16) einer hohen Konzentration der ein diffundierten Dotiersubstanz vom zweiten Leitungs typ, die jeweils auf der Oberfläche des Sub strates (10) nahe zu einer Seite jeden Bereiches (14) schwacher Konzentration der eindiffundierten Dotiersubstanz vom zweiten Leitungstyp gebildet sind,
- e) an gegenüberliegenden Seiten der Gate-Elektrode (12) gebildeten Seitenwand-Abstandsschichten (13), die jeweils über den Bereichen (14) schwa cher Konzentration der eindiffundierten Dotier substanz vom zweiten Leitungstyp angeordnet sind, und
- f) Bereichen (15) einer eindiffundierten Dotiersub stanz vom ersten Leitungstyp, die in den Berei chen (14) schwacher Konzentration der eindiffun dierten Dotiersubstanz vom zweiten Leitungstyp jeweils unterhalb der Seitenwand-Abstandsschich ten (13) gebildet sind.
- a) a substrate ( 10 ) of a first conductivity type,
- b) a gate electrode ( 12 ) formed on the substrate ( 10 ),
- c) regions ( 14 ) of weak concentration of a diffused dopant of a second line type, which are formed on the surface of the substrate ( 10 ) on opposite sides of the gate electrode ( 12 ),
- d) regions ( 16 ) of a high concentration of a diffused dopant of the second conductivity type, each of which is formed on the surface of the substrate ( 10 ) close to one side of each region ( 14 ) of weak concentration of the diffused dopant of the second conductivity type,
- e) on opposite sides of the gate electrode ( 12 ) formed sidewall spacers ( 13 ), which are each arranged over the regions ( 14 ) weak concentration of the diffused dopant of the second conductivity type, and
- f) areas ( 15 ) of a diffused-in dopant of the first conductivity type, which are formed in the areas ( 14 ) weak concentration of the diffused-in dopant of the second conductivity type below the side wall spacing layers ( 13 ).
- a) eine Gate-Elektrode wird auf einem Substrat eines ersten Leitungstypes gebildet,
- b) Ionen eines zweiten Leitungstypes werden in ge ringer Konzentration in die Oberfläche des Sub strates an gegenüberliegenden Seiten der Gate- Elektrode injiziert und eindiffundiert, um Berei che schwacher Konzentration einer eindiffundier ten Dotiersubstanz vom zweiten Leitungstyp zu bilden,
- c) ein mit einer Dotiersubstanz vom ersten Leitungs typ dotiertes Material wird auf die gesamte frei liegende Oberfläche aufgebracht und Seitenwand- Abstandsschichten werden mittels Ätzens an gegen überliegenden Seiten der Gate-Elektrode gebildet,
- d) die in den Seitenwand-Abstandsschichten enthalte ne Dotiersubstanz wird in die Bereiche schwacher Konzentration der eindiffundierten Dotiersubstanz vom zweiten Leitungstyp eindiffundiert, um je weils unterhalb der Seitenwand-Abstandsschichten Bereiche der eindiffundierten Dotiersubstanz vom ersten Leitungstyp zu bilden, und
- e) Ionen des zweiten Leitungstyps werden in hoher Konzentration nahe zu den Bereichen schwacher Konzentration der eindiffundierten Dotiersubstanz vom zweiten Leitungstyp injiziert und eindiffun diert, um derart Bereiche der eindiffundierten Dotiersubstanz vom ersten Leitungstyp unterhalb der jeweiligen Seitenwand-Abstandsschichten zu bilden.
- a) a gate electrode is formed on a substrate of a first conductivity type,
- b) ions of a second conductivity type are injected and diffused in low concentration into the surface of the substrate on opposite sides of the gate electrode in order to form regions of low concentration of a diffused-in dopant of the second conductivity type,
- c) a material doped with a dopant of the first conductivity type is applied to the entire exposed surface and side wall spacer layers are formed by means of etching on opposite sides of the gate electrode,
- d) the dopant contained in the side wall spacer layers is diffused into the areas of weak concentration of the diffused dopant of the second conductivity type, in order to form regions of the diffused dopant of the first conductivity type below the side wall spacer layers, and
- e) ions of the second conductivity type are injected in high concentration close to the regions of weak concentration of the diffused dopant of the second conductivity type and diffused so as to form regions of the diffused dopant of the first conductivity type below the respective side wall spacer layers.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910005714A KR920020594A (en) | 1991-04-10 | 1991-04-10 | LDD transistor structure and manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4211999A1 true DE4211999A1 (en) | 1992-10-15 |
| DE4211999C2 DE4211999C2 (en) | 1999-06-10 |
Family
ID=19313084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4211999A Expired - Fee Related DE4211999C2 (en) | 1991-04-10 | 1992-04-09 | LDD transistor and method for its production |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2547690B2 (en) |
| KR (1) | KR920020594A (en) |
| DE (1) | DE4211999C2 (en) |
| TW (1) | TW268136B (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5518945A (en) * | 1995-05-05 | 1996-05-21 | International Business Machines Corporation | Method of making a diffused lightly doped drain device with built in etch stop |
| US7183573B2 (en) * | 1999-10-22 | 2007-02-27 | International Business Machines Corporation | Disposable spacer for symmetric and asymmetric Schottky contact to SOI mosfet |
| DE112008000638B4 (en) * | 2007-03-28 | 2013-01-17 | Intel Corporation | Method of making a semiconductor device with self-aligned epitaxial extensions of sources and sinks |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6143477A (en) * | 1984-08-08 | 1986-03-03 | Hitachi Ltd | Manufacture of mos transistor |
| JPH06105715B2 (en) * | 1985-03-20 | 1994-12-21 | 株式会社日立製作所 | Method for manufacturing semiconductor integrated circuit device |
| JPH01309376A (en) * | 1988-06-07 | 1989-12-13 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
-
1991
- 1991-04-10 KR KR1019910005714A patent/KR920020594A/en not_active Application Discontinuation
-
1992
- 1992-03-26 TW TW081102330A patent/TW268136B/zh active
- 1992-04-09 DE DE4211999A patent/DE4211999C2/en not_active Expired - Fee Related
- 1992-04-10 JP JP4116768A patent/JP2547690B2/en not_active Expired - Fee Related
Non-Patent Citations (4)
| Title |
|---|
| ibid, Vol. 11, No. 5, 1990, pp. 221-223 * |
| IEDM, 1985, pp. 234-237 * |
| IEEE El. Dev. Lett., Vol. 9, No. 8, Aug. 1988, pp. 408-410 * |
| IEEE Tr. o. El. Dev., Vol. 36, No. 6, June 1989, pp. 1125-1132 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5518945A (en) * | 1995-05-05 | 1996-05-21 | International Business Machines Corporation | Method of making a diffused lightly doped drain device with built in etch stop |
| US7183573B2 (en) * | 1999-10-22 | 2007-02-27 | International Business Machines Corporation | Disposable spacer for symmetric and asymmetric Schottky contact to SOI mosfet |
| DE112008000638B4 (en) * | 2007-03-28 | 2013-01-17 | Intel Corporation | Method of making a semiconductor device with self-aligned epitaxial extensions of sources and sinks |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920020594A (en) | 1992-11-21 |
| JPH0629308A (en) | 1994-02-04 |
| TW268136B (en) | 1996-01-11 |
| JP2547690B2 (en) | 1996-10-23 |
| DE4211999C2 (en) | 1999-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68911702T2 (en) | Compound substrate semiconductor device made of two semiconductor substrates in close contact. | |
| DE69209678T2 (en) | Semiconductor device for high voltage use and manufacturing method | |
| DE69029942T2 (en) | Method of manufacturing vertical current MOS power transistors | |
| DE4224793C2 (en) | Thin film field effect element and manufacturing method therefor | |
| DE4229574C2 (en) | Field effect transistor and method for its production | |
| DE4344285B4 (en) | Method of making a transistor | |
| DE2512373A1 (en) | BARRIER LAYER SURFACE FIELD EFFECT TRANSISTOR | |
| DE2455730B2 (en) | Field effect transistor | |
| DE19749345A1 (en) | MOSFET semiconductor component with SOI structure | |
| DE69518178T2 (en) | Thin film transistor with a drain offset zone | |
| DE19517002C2 (en) | Semiconductor device and method of manufacturing the same | |
| DE19733974C2 (en) | MOSFET device and manufacturing method | |
| DE102004063691B4 (en) | Method for implanting ions in a semiconductor device | |
| DE19620032C2 (en) | Semiconductor device with compensation implantation and manufacturing process | |
| DE2262943A1 (en) | METHODS TO PREVENT ADVERSE INVERSION | |
| DE112004000495B4 (en) | Method for producing a power device as a superjunction device | |
| DE2447354A1 (en) | METHOD OF MANUFACTURING A FIELD EFFECT TRANSISTOR | |
| DE2926334A1 (en) | METHOD FOR PRODUCING SEMICONDUCTOR COMPONENTS, ESPECIALLY CHARGE-COUPLED COMPONENTS | |
| DE4112044A1 (en) | SEMICONDUCTOR DEVICE WITH AT LEAST TWO FIELD EFFECT TRANSISTORS AND MANUFACTURING METHOD FOR THE SAME | |
| DE4335851C2 (en) | Method of manufacturing a MOS transistor with LDD structure | |
| DE102006007096A1 (en) | Metal oxide semiconductor field effect transistor, comprises drift zone having sub zone arranged between another sub zone and body zone, and drift zone is doped more strongly than sub zone | |
| DE69619487T2 (en) | Insulating layer field effect transistor with a diffused channel | |
| DE4211999C2 (en) | LDD transistor and method for its production | |
| DE4340592C2 (en) | Method for producing a non-volatile semiconductor memory and a semiconductor memory produced using this method | |
| DE2911726C2 (en) | Process for the production of a field effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8125 | Change of the main classification |
Ipc: H01L 29/78 |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
| 8339 | Ceased/non-payment of the annual fee |