DE4200754C2

DE4200754C2 - Flachplattenanzeigevorrichtung

Info

Publication number: DE4200754C2
Application number: DE4200754A
Authority: DE
Inventors: Sang-Cheol Kim
Original assignee: Samsung Electron Devices Co Ltd
Current assignee: Samsung SDI Co Ltd
Priority date: 1991-09-28
Filing date: 1992-01-14
Publication date: 2002-11-28
Anticipated expiration: 2012-01-15
Also published as: DE4200754A1; KR940002290B1; US5329288A; GB9200750D0; KR930006618A; TW250544B; GB2260013A; JPH0643826A; GB2260013B

Description

Die Erfindung betrifft eine Flachplattenanzeigevorrichtung nach dem Gattungsbegriff des Patentanspruchs 1 bzw. 11, sowie ein Verfahren zum Betreiben einer Flachplattenanzeigevorrichtung nach dem Gattungsbegriff des Patentanspruchs 8.

Kathodenstrahlröhren haben eine erhebliche Tiefe und ein großes Gewicht für Fernsehgeräte mit großformatigem Bildschirm, die gegenwärtig entwickelt werden. Das war der Grund dafür, daß Flachplattenanzeigevorrichtungen entwickelt wurden, die jedoch gleichfalls mit Problemen verbunden sind, die zu lösen sind.

Unter den Flachplattenanzeigevorrichtungen zeigen die Plasmaanzeigevorrichtungen eine gute Anzeigequalität, sie sind jedoch mit einem hohen Energieverbrauch verbunden. Um diesen Nachteil zu beseitigen, wird üblicherweise ein Strombegrenzungswiderstand durch eine Konstantstromquelle ersetzt, die den Energieverbrauch bei der Verwendung eines Strombegrenzungswiderstandes herabsetzt. Bei einem sogannten Laptop-Computer, d. h. einem Tischcomputer mit aufklappbarem Bildschirm, der eine Flachplattenanzeigevorrichtung verwendet und von einer Batterie angetrieben wird, ist die Verringerung des Energieverbrauchs jedoch nicht bedeutend. Wenn weiterhin eine große Anzahl von Bildelementen angeregt wird, nimmt der durch die Bildelemente fließende Gesamtstrom zu, was die Spannung aufgrund des steigenden Spannungsabfalls über einem Widerstand herabsetzt, so daß der Potenti alunterschied zwischen den Anoden- und Kathodenelektroden jedes Bildelementes abnimmt. Wenn das der Fall ist, nimmt der Strom und dadurch wiederum die Luminanz oder Helligkeit der Bildelemente ab.

Bei einer herkömmlichen Treiberschaltung, bei der durch einen Helligkeitsbegrenzungswiderstand Energie verbraucht wird, wird die Helligkeit der Bildpunkte herabgesetzt, um einen Temperaturanstieg der Bildpunkte zu vermeiden. Eine derartige Treiberschaltung ist hinsichtlich der Herabsetzung des Gesamtenergieverbrauchs jedoch wirkungslos.

Aus der JP 03-182792 AA und OS ist eine Flachplattenanzeigevorrichtung mit einer Anzeigeeinrichtung bekannt, die erste und zweite Elektroden zum Anzeigen von n × m Bildpunktdaten, einen ersten Treiber zum Ansteuern der ersten Elektrode und einen zweiten Treiber zum Ansteuern der zweiten Elektrode aufweist, wobei der erste Treiber die erste Elektrode aufgrund eines Signals ansteuert, welche durch eine Zähleinrichtung, die die Anzahl der Bildelemente, die sich in einem Anzustand befinden, aufgrund der Bildpunktarten zählt, eine Einrichtung, die aufgrund des Ausgangsignals der Zähleinrichtung und eines zweiten Signals eine erste Frequenz erzeugt, eine Einrichtung, die aufgrund des zweiten Signals eine zweite Frequenz erzeugt, und eine Einrichtung, die in Abhängigkeit der Frequenzen der ersten und der zweiten Frequenz erzeugenden Einrichtung ein Signal erzeugt, durch das die Anzeigevorrichtung in einen Modus kleiner oder großer Helligkeit geschaltet wird, um den Energieverbrauch herabzusetzen.

Aus DE-Z: "Electronic-Applikation" No. 17, 3. September 1985, Seite 59-64 ist weiterhin eine Ansteuerung für Vakuumfloureszenz-Displays zu entnehmen, bei der die Helligkeit und damit der Energieverbrauch der Anzeige durch die Variation der Ansteuerzeit der Digits, bzw. der Bildelemente in Abhängigkeit eines Signals geändert werden kann.

Die der Erfindung zugrunde liegende Aufgabe besteht demgegenüber darin, eine Flachplattenanzeigevorrichtung sowie ein Verfähren zum Betreiben einer Flachplattenan zeigevorrichtung der eingangs genannten Art zu schaffen, mit denen der Energieverbrauch herabgesetzt werden kann, indem die Anodenansteuerzeit variiert wird, um dadurch den Strom zu begrenzen, der dann ansteigt, wenn eine große Anzahl vom Bildelementen angesteuert wird.

Diese Aufgabe wird gemäß der Erfindung durch die Ausbildung gelöst, die in den Patentansprüchen 1, 8 und 11 jeweils angegeben ist.

Bevorzugte Weiterbildungen der erfindungsgemäßen Vorrichtung und des erfindungsgemäßen Verfahrens sind Gegenstand der Patentansprüche 2 bis 7, 9, 10, 12.

Im folgenden wird anhand der zugehörigen Zeichnung ein besonders bevorzugtes Ausführungsbeispiel der Erfindung näher beschrieben. Es zeigen

Fig. 1 eine Treiberschaltung für ein Ausführungsbei spiel der erfindungsgemäßen Flachplattenanzeigevorrichtung,

Fig. 2 die Anodenansteuerzeitschaltung für die Treiberschaltung gemäß der Erfindung,

Fig. 3 in einem Zeitdiagramm die Arbeitsweise der in Fig. 2 dargestellten Schaltung,

Fig. 4 in Diagrammen die Ansteuerzeitsignalformen nach Maßgaben der Grautakte und -pegel der Eingangsdaten, wenn die Ausgangsfrequenz eines Frequenzgenerators zwischen 3 MHz und 5 MHz liegt, und

Fig. 5 die Treiberschaltung einer herkömmlichen Flach plattenanzeigevorrichtung.

Im folgenden wird zunächst die Treiberschaltung für eine herkömmliche Flachplattenanzeigevorrichtung beschrie ben.

Fig. 5 zeigt eine Zeile einer Flachplattenanzeigevor richtung mit 640 × 480 Bildelementen oder Bildpunkten. Wie es in Fig. 5 dargestellt ist, liegt eine Seite eines Helligkeitbegrenzungswiderstandes R an der positiven Elektrode einer Spannungsquelle Vp und ist die andere Seite mit Ano denansteuerzeitschaltungen, die die Anodenansteuerzeit jedes der 640 Bildelemente einer Zeile steuern, und mit den Emit tern von Transistoren verbunden, die über die Ausgangssig nale der Anodenansteuerzeitschaltungen gesteuert werden. Der Kollektor jedes Transistors ist mit einer Seite von Wider ständen R₁, R₂ . . . R₆₄₀ verbunden, die auf der anderen Seite an Anodenelektroden A₁, A₂ . . . A₆₄₀ liegen. Die Kathoden elektroden C₁ aller Bildelemente sind gemeinsam mit dem Kollektor eines Steuer- oder Treibertransistors zum Ansteu ern einer Zeile verbunden. Ein Impuls ϕC₁ liegt an der Basis des Treibertransistors und der Emitter des Treiber transistors ist mit der negativen Elektrode der Spannungs quelle Vp verbunden. Der gemeinsame Verbindungspunkt der Kathoden aller Bildelemente ist weiterhin mit einem Vorspan nungswiderstand R_BIAS verbunden, dessen andere Seite am Emitter des Treibertransistors liegt.

Bei einem derartigen Aufbau liegt ein Zeilentreiber impuls ϕC₁ zum Ansteuern einer Zeile von Bildelementen an, wodurch der Treibertransistor durchgeschaltet wird. Auf ein Anodenansteuerzeitsignal für jedes Bildelement gibt das Bildelement Licht aus. Dabei läßt sich die Gesamtenergie P, die vom Helligkeitsbegrenzungswiderstand R verbraucht wird, wenn mehrere Bildelemente angesteuert werden, ausdrücken als:

Der obige Ausdruck zeigt, daß die Helligkeit der Bildelemen te abnimmt, um einen Temperaturanstieg zu vermeiden, daß jedoch der Gesamtenergieverbrauch nicht wesentlich verrin gert ist.

Im folgenden wird eine Anodentreiberschaltung zum Ansteuern der Anoden einer Plasmaanzeigevorrichtung gemäß eines Aus führungsbeispiels der Erfindung beschrieben.

Wie es in Fig. 1 dargestellt ist, fehlt der bei der herkömmlichen Schaltung vorgesehene Begrenzungswiderstand und sind mehrere Anodenansteuerzeitschaltungen vorgesehen, um die Anodenansteuerzeit herabzusetzen, wenn viele der Bildelemente unter den 640 Bildelementen einer Zeile ange steuert werden. Die Energie P beim Ansteuern einer großen Anzahl von Bildelementen läßt sich dann durch den folgenden Ausdruck wiedergeben:

Da die Gesamtansteuerzeit eines Bildelementes verringert ist und keine Energie durch einen Widerstand R verbraucht wird, der gemäß Fig. 5 vorgesehen ist, ist der Energieverbrauch insgesamt geringer.

Fig. 2 zeigt das Ausführungsbeispiel einer Schaltung mit zwei Anodenansteuerzeitschaltungen für ein Ausführungs beispiel der Erfindung. Es sei insbesondere angenommen, daß eine Zeile 640 Bildelemente aufweist und ein Bildelement oder ein Bildpunkt 4 Bits hat. Die in Fig. 2 dargestellte Schaltung setzt die Anodenansteuerzeit während eines näch sten Vertikalabtastintervalls herab, wenn die Anzahl der angesteuerten Bildelemente in einer Zeile größer als 320 ist.

An einem ODER-Glied 10 liegen Dateneingangssignale D₀, D₁, D₂ und D₃, und an einem UND-Glied 20 liegen das Aus gangssignal des ODER-Gliedes sowie ein Datenfreigabetaktsig nal DCLK. Ein 12-Bit-Zähler 40 empfängt das Ausgangssignal des UND-Gliedes 20 am Taktsignaleingang CLK und ein Horizontalsynchronsignal H_sync, das durch einen Inverter 30 umgekehrt ist, am Freigabeeingang EN. Ein UND-Glied 50 emp fängt die Signale von den Ausgängen Q₇ und Q₉ des 12-Bit- Zählers.

Eine D-Flip-Flop-Schaltung 60, die an der positiven Signalflanke getriggert wird, empfängt das Ausgangssignal des UND-Gliedes 50 am Taktsignaleingang CLK. Eine +5 V-Ver sorgungsspannung liegt am Vorstelleingang PRE und am Daten eingang D der Flip-Flop-Schaltung 60, und ein Vertikalsyn chronsignal V_sync liegt am Löschsignaleingang CL der Flip- Flop-Schaltung 60. Der Ausgang Q der D-Flip-Flop-Schaltung 60 ist mit einer Seite eines Widerstandes R1 verbunden, dessen andere Seite mit einer Seite eines Kondensators C₁ verbunden ist. Die andere Seite des Kondensators C₁ liegt an Masse.

Der Dateneingang D einer weiteren D-Flip-Flop-Schaltung 70, die auch an der positiven Signalflanke getriggert wird, liegt an dem gemeinsamen Verbindungspunkt zwischen dem Wi derstand R₁ und dem Kondensator C₁ und an ihrem Vorstell eingang PRE liegt eine Energieversorgungsspannung (+5 V). Am Taktsignaleingang CLK der Flip-Flop-Schaltung 70 liegt das Vertikalsynchronsignal V_sync, nachdem es durch einen Inver ter 80 umgekehrt ist.

Ein ODER-Glied 100 empfängt das Vertikalsynchronsignal V_sync und das Ausgangssignal Q einer an der positiven Sig nalflanke getriggerten D-Flip-Flop-Schaltung 90, während ein ODER-Glied 110 das Vertikalsynchronsignal und das Ausgangs signal Q der Flip-Flop-Schaltung 90 empfängt. Der Ausgang des ODER-Gliedes 100 ist mit einem Löscheingang CL der D- Flip-Flop-Schaltung 70 verbunden.

Am Vorstelleingang PRE einer D-Flip-Flop-Schaltung 120, die an der positiven Signalflanke getriggert wird, liegt die Versorgungsspannung (+5 V). Ihr Dateneingang D ist mit dem gemeinsamen Verbindungspunkt zwischen dem Widerstand R₁ und dem Kondensator C₁ verbunden. Ihr Taktsignaleingang PLK ist mit dem Ausgang des Inverters 80 verbunden und ihr Löschein gang CL ist mit dem Ausgang des ODER-Gliedes 110 verbunden. Ein ODER-Glied 130 ist mit den Ausgängen Q der D-Flip-Flop- Schaltung 70 und 120 verbunden.

Ein Löscheingang CL eines ersten variablen Frequenzge nerators 140 ist mit dem Ausgang des ODER-Gliedes 130 ver bunden. Das Ausgangssignal des ODER-Gliedes 130 liegt wei terhin nach einer Umkehr durch einen Inverter 160 am Lösch eingang CL eines zweiten variablen Frequenzgenerators 150. Die Versorgungsspannung (+5 V) liegt am Versorgungseingang des ersten und des zweiten variablen Frequenzgenerators 140 und 150 über einen Regelwiderstand R. Der Steueranschluß eines Dreizustandspuffers 170 ist mit dem Ausgang des ODER- Gliedes 130 verbunden, während sein Eingang mit dem Ausgang des ersten variablen Frequenzgenerators 140 verbunden ist. Der Steueranschluß eines Dreizustandspuffers 180 ist mit dem Ausgang des Inverters 160 verbunden, während sein Eingang mit dem Ausgang des zweiten variablen Frequenzgenerators 150 verbunden ist.

Der Eingang eines Treppentaktgenerators 190 ist schließlich mit den Ausgängen der Dreizustandspuffer 170 und 180 verbunden. Der Eingang einer Anodentreiberschaltung 200 liegt am Ausgang des Treppentaktgenerators 190.

Im folgenden wird anhand von Fig. 3 die Arbeitsweise der in Fig. 2 dargestellten Schaltung beschrieben. Eine ausgezogene Linie in dem in Fig. 3 dargestellten Zeitdia gramm bezeichnet den Fall, in dem mehr als 320 Bildelemente angesteuert sind, und eine gestrichelte Linie des Zeitdia gramms bezeichnet den Fall, in dem weniger als 320 Bildele mente angesteuert sind.

Das ODER-Glied 10 gibt ein Signal mit hohem Pegel aus, wenn wenigstens 1 Bit unter den 4 Bit Bildpunktdaten D₀ bis D₃ einen hohen Pegel hat. Das UND-Glied 20 empfängt den Datentakt DCLK und das Ausgangssignal des ODER-Gliedes 10 und gibt ein Signal mit hohem Pegel aus, wenn diese beiden Signale einen hohen Pegel haben. Der 12-Bit-Zähler 40 wird angestoßen, wenn das umgekehrte Horizontalsynchronsignal H_sync an seinem Freigabeeingang EN einen niedrigen Pegel hat, woraufhin der Zähler 40 immer um 1 aufzählt, wenn das Ausgangssignal des UND-Glieds 20 vom hohen Pegel auf den niedrigen Pegel umschaltet. Wenn der 12-Bit-Zähler gezählt hat, daß von den 640 Bildelementen einer horizontalen Zeile 320 angesteuert sind, dann kommen das siebte und das neunte Bit auf einen hohen Pegel. Das UND-Glied 50 gibt ein Signal mit hohem Pegel aus, wenn das siebte und das neunte Bit einen hohen Pegel haben. Wenn jedoch die Anzahl der ange steuerten Bildelemente in einer Zeile unter 320 liegt, dann hat das Ausgangssignal des UND-Gliedes 50 einen niedrigen Pegel. Wenn das Ausgangssignal des UND-Gliedes 50 vom nied rigen Pegel auf den hohen Pegel umschaltet, dann gibt die D- Flip-Flop-Schaltung 60 ein Signal mit hohem Pegel an ihrem Ausgang Q aus. Die D-Flip-Flop-Schaltung 60 wird gelöscht, wenn das Vertikalsynchronsignal V_sync auf den niedrigen Pegel kommt. Der Widerstand R₁ und der Kondensator C₁ ver zögern das Ausgangssignal der D-Flip-Flop-Schaltung 60.

Das vom Widerstand R₁ und vom Kondensator C₁ verzögerte Signal liegt an der D-Flip-Flop-Schaltung 70, die ein Signal mit hohem Pegel ausgibt, wenn das umgekehrte Vertikalsyn chronsignal V_sync vom niedrigen Pegel auf den hohen Pegel umschaltet. Die D-Flip-Flop-Schaltung 90 gibt ein Impuls signal Q aus, das immer dann ausgelöst wird, wenn das Ver tikalsynchronsignal V_sync vom niedrigen Pegel auf den hohen Pegel umschaltet. Wenn das Vertikalsynchronsignal V_sync und das Impulssignal Q beide den niedrigen Pegel haben, dann gibt das ODER-Glied 100 ein Signal mit niedrigem Pegel aus. Wenn das Vertikalsynchronsignal V_sync und das invertierte Impulssignal Q von der D-Flip-Flop-Schaltung 90 beide einen niedrigen Pegel haben, dann gibt das ODER-Glied 110 ein Signal mit niedrigem Pegel aus. Die D-Flip-Flop-Schaltung 120 gibt dasselbe Signal wie die D-Flip-Flop-Schaltung 70 aus und wird durch das Ausgangssignal vom ODER-Glied 110 gelöscht, wodurch der Zustand des Ausgangssignals mit nied rigem Pegel beibehalten wird. Wenn die Ausgangssignal der D- Flip-Flop-Schaltungen 70 und 120 beide den niedrigen Pegel haben, dann gibt das ODER-Glied 130 ein Signal mit niedrigem Pegel aus. Wenn insbesondere die Anzahl der angesteuerten Bildelemente unter 320 liegt, dann gibt das ODER-Glied 130 ein Signal mit niedriegem Pegel aus, während dann, wenn die Anzahl der angesteuerten Bildelemente gleich oder größer als 320 ist, das ODER-Glied 130 ein Signal mit hohem Pegel aus gibt. Wenn das Ausgangssignal des ODER-Gliedes 130 einen niedrigen Pegel hat, dann wird der erste variable Frequenz generator 140 gelöscht und wird vom zweiten variablen Fre quenzgenerator 150 eine variable Frequenz von 3 MHz bis 5 MHz erzeugt. Wenn das Ausgangssignal des ODER-Gliedes 130 einen hohen Pegel hat, dann wird der zweite variable Fre quenzgenerator 150 gelöscht und wird vom ersten variablen Frequenzgenerator 140 eine variable Frequenz von 5 MHz bis 8 MHz erzeugt. Wenn die variable Frequenz von 3 MHz bis 5 MHz über den Dreizustandspuffer 180 anliegt, dann erzeugt der Treppentaktgenerator 190 einen normalen Treppentakt, so daß sich eine normale Taktansteuerzeit ergibt. Wenn jedoch über den Dreizustandspuffer 170 ein Signal mit einer Fre quenz von 5 MHz bis 8 MHz anliegt, dann wird die Treppen taktzeit auf einen Wert kleiner als die normale Zeit ver kürzt.

Wenn daher die Anzahl der angesteuerten Bildelemente gleich oder größer als 320 ist, dann kann der Gesamtenergie verbrauch dadurch herabgesetzt werden, daß die Treppentakt zeit herabgesetzt wird und das entsprechende Taktsignal der Anodentreiberschaltung geliefert wird. Gemäß der Erfindung wird dementsprechend der Energieverbrauch während des näch sten Vertikalabtastintervalls herabgesetzt.

Fig. 4 zeigt die Ansteuerzeitsignalformen nach Maßgabe der Treppentakte und der Treppenpegel, die dann erzeugt werden, wenn die Ausgangsfrequenz eines Frequenzgenerators 3 MHz bis 5 MHz beträgt. Wie es in Fig. 4 dargestellt ist, steigt die Ansteuerzeit mit dem Treppenpegel an. Wenn eine Frequenz zwischen 5 MHz und 8 MHz anliegt, dann wird der Treppentakt vor einem Horizontalfrequenzintervall erzeugt und ist die Ansteuerzeit nach Maßgabe der Treppenpegel auf einen Wert verringert, der kleiner als der Wert für den Fall ist, daß die Eingangsfrequenz 3 MHz bis 5 MHz beträgt.

Bei einer Flachplattenanzeigevorrichtung mit hohem Energieverbrauch bewirkt die erfindungsgemäße Ausbildung eine Abnahme des Energieverbrauches, indem die Ansteuerzeit der ersten Elektrode geändert wird, wenn mehr als eine be stimmte Anzahl von Bildelementen angesteuert wird.

Die erfindungsgemäße Ausbildung ist nicht auf das oben genannte Ausführungsbeispiel mit nur zwei variablen Frequen zen beschränkt, es können auch mehrere variable Frequenzen erforderlichenfalls vorgesehen sein.

Claims

1. Flachplattenanzeigevorrichtung mit einer Anzeigeeinrichtung, die erste und zweite Elektroden zum Anzeigen von n × m Bildpunktdaten, einen ersten Treiber zum Ansteuern der ersten Elektrode und einen zweiten Treiber zum Ansteuern der zweiten Elektrode aufweist, wobei der erste Treiber die erste Elektrode aufgrund eines ersten Signals ansteuert, gekennzeichnet durch eine Zähleinrich tung, die die Anzahl der Bildelemente aufgrund des ersten Signals und der Bildpunktdaten zählt und prüft, ob die Anzahl der angesteuerten Bildelemente einer Zeile unter den m Zeilen größer oder gleich einem bestimmten Wert ist, eine Einrichtung, die aufgrund des Ausgangssignals der Zähleinrichtung und eines zweiten Signals eine erste Frequenz erzeugt, eine Einrichtung, die aufgrund des zweiten Signals eine zweite Frequenz erzeugt, und eine Einrichtung, die die Ansteuerzeit der ersten Elektrode in Abhängigkeit der Frequenzen der ersten und der zweiten Frequenz erzeugenden Einrichtung verändert.

2. Flachplattenanzeigevorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Zähleinrichtung
eine erste logische Einrichtung (10), die feststellt, daß 1 Bit der Bildpunktdaten jeweils angeschaltet ist,
eine zweite logische Einrichtung (20), an der das Aus gangssignal der ersten logischen Einrichtung (10) und ein Datentaktsignal liegen,
einen Zähler (40), der durch das invertierte erste Signal angestoßen wird und durch das Ausgangssignal der zweiten logischen Einrichtung (20) bis zu einer bestimmten Zahl aufzählt, und
eine dritte logische Einrichtung (50) umfaßt, an der das Ausgangssignal des Zählers (40) liegt und die entschei det, ob bis zu der bestimmten Zahl gezählt worden ist oder nicht.

3. Flachplattenanzeigevorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß
die die erste Frequenz erzeugende Einrichtung eine erste D-Flip-Flop-Schaltung (60), die an der positiven Signalflanke getriggert wird und ein Signal von der dritten logischen Einrichtung an ihrem Taktsignaleingang, die Ver sorgungsspannung am invertierenden Vorstellsignaleingang und am Dateneingang und das zweite Signal am Löschsignaleingang empfängt,
eine Verzögerungseinrichtung (R₁, C₁), die das Aus gangssignal der ersten D-Flip-Flop-Schaltung (60) verzögert,
eine zweite D-Flip-Flop-Schaltung (70), die an der positiven Signalflanke getriggert wird und das Ausgangs signal der Verzögerungseinrichtung an ihrem Dateneingang, die Versorgungsspannung am invertierenden Vorstellsignal eingang und das invertierte zweite Signal am Taktsignalein gang empfängt, und
eine Einrichtung (140) umfaßt, die eine erste Frequenz auf das Signal von der zweiten D-Flip-Flop-Schaltung (70) erzeugt.

4. Flachplattenanzeigevorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß
die eine zweite Frequenz erzeugende Einrichtung eine dritte D-Flip-Flop-Schaltung (90), die an der positiven Signalflanke getriggert wird und das zweite Signal am Takt signaleingang und die Versorgungsspannung am invertierenden Löschsignaleingang und am invertierenden Vorstellsignalein gang empfängt, wobei der Dateneingang mit einem invertierenden Datenausgang verbunden ist,
eine vierte logische Einrichtung (100), die das zweite Signal logisch zum Ausgangssignal der dritten D-Flip-Flop- Schaltung addiert und das Ergebnis der zweiten D-Flip-Flop- Schaltung zuführt,
eine vierte logische Einrichtung (110), die logisch das zweite Signal zum invertierten Ausgangssignal der dritten D-Flip-Flop-Schaltung addiert,
eine vierte D-Flip-Flop-Schaltung (120), die an der positiven Signalflanke getriggert wird und das invertierte zweite Signal am Taktsignaleingang, die Versorgungsspannung am invertierten Vorstellsignaleingang, das Ausgangssignal der Verzögerungseinrichtung am Dateneingang und das Aus gangssignal der fünften logischen Einrichtung am invertie renden Löscheingang empfängt,
eine sechste logische Einrichtung (130), die logisch das Ausgangssignal der vierten D-Flip-Flop-Schaltung zum Ausgangssignal der zweiten D-Flip-Flop-Schaltung addiert, und
eine Einrichtung (150) umfaßt, die auf das Ausgangssi gnal der sechsten logischen Einrichtung die zweite Frequenz erzeugt.

5. Flachplattenanzeigevorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß
die Einrichtung, die die Ansteuerzeit der ersten Elek trode verändert, einen Taktgenerator (190), der auf ein Signal vom ersten oder zweiten Frequenzgenerator einen Takt erzeugt, und
eine die Ansteuerzeit der ersten Elektrode verändernde Schaltung (200) umfaßt, die die Ansteuerzeit dieser Elek trode auf das Signal vom Taktgenerator verändert.

6. Flachplattenanzeigevorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß das erste Signal ein Horizon talsynchronsignal ist.

7. Flachplattenanzeigevorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß das zweite Signal ein Vertikal synchronsignal ist.

8. Verfahren zum Betreiben einer Flachplattenanzeige vorrichtung mit einer Anzeigeeinrichtung, die eine erste und eine zweite Elektrode zum Anzeigen von n × m Bildpunktdaten, einen ersten Treiber zum Ansteuern der ersten Elektrode und einen zweiten Treiber zum Ansteuern der zweiten Elektrode aufweist, dadurch gekennzeichnet, daß aufgrund eines ersten Signals und der Bildpunktdaten Bildelemente gezählt werden, um zu prüfen, ob die Anzahl der angesteuerten Bildelemente in einer Zeile unter den m Zeilen größer als oder gleich ein bestimmter Wert ist und dem ersten Treiber während der nächsten Periode eines zweiten Signals entweder eine erste entsprechende Ansteuerzeit aufgrund eines ersten Zählwertes oder eine zweite Ansteuerzeit aufgrund eines zweiten Zählwertes geliefert wird.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß ein Horizontalsynchronsignal als erstes Signal verwandt wird.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß ein Vertikalsynchronsignal als zweites Signal verwandt wird.

11. Flachplattenanzeigevorrichtung mit m Spaltenelek troden, n Zeilenelektroden, einem Spaltenelektrodentreiber, der auf Bildpunktdaten die m Spaltenelektroden ansteuert, und einem Zeilenelektrodentreiber, der die n Zeilenelektro den nach einem Abtastverfahren ansteuert, bei dem immer nur eine Zeile abgetastet wird, dadurch gekennzeichnet, daß der Spaltenelektrodentreiber eine Detektoreinrichtung, die prüft, ob die Anzahl der angesteuerten Spaltenelektroden unter den m Spaltenelektroden größer als ein bestimmter Wert ist, und eine die Ansteuerzeit ändernde Einrichtung umfaßt, die die Ansteuerzeit der Spaltenelektroden aufgrund des Ausgangssignals des Detektors verkürzt.

12. Flachplattenanzeigevorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß sie eine Gasentladeanzeigevor richtung ist.