[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE4020478C2 - Mos Halbleitervorrichtung - Google Patents

Mos Halbleitervorrichtung

Info

Publication number
DE4020478C2
DE4020478C2 DE4020478A DE4020478A DE4020478C2 DE 4020478 C2 DE4020478 C2 DE 4020478C2 DE 4020478 A DE4020478 A DE 4020478A DE 4020478 A DE4020478 A DE 4020478A DE 4020478 C2 DE4020478 C2 DE 4020478C2
Authority
DE
Germany
Prior art keywords
zone
insulating layer
oxide layer
layer
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4020478A
Other languages
English (en)
Other versions
DE4020478A1 (de
Inventor
Tatsuhiko Fujihira
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2053084A external-priority patent/JP2650456B2/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE4020478A1 publication Critical patent/DE4020478A1/de
Application granted granted Critical
Publication of DE4020478C2 publication Critical patent/DE4020478C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung betrifft eine MOS Halbleitervorrichtung nach dem Oberbegriff des Patentanspruchs 1. Bei der MOS Halbleitervorrichtung handelt es sich etwa Hochspannungs ICs, intelligente Leistungsvorrichtungen, MOSFETs oder Bipolartransistoren mit isoliertem Gate (IGBTs).
Es sind verschiedene Arten von MOS Halbleitervorrichtungen verwendet worden, die eine kanalbildende Zone in der Oberflächenschicht des Halbleitersubstrats und außerdem eine MOS Struktur auf der Oberfläche zur Bildung eines Kanals in dieser kanalbildenden Zone aufweisen, da solche MOS Halbleitervorrichtungen unter Spannungssteuerung arbeiten können und die Auslegung einer Steuerschaltung erleichtern.
Fig. 1 zeigt eine dieser MOS Halbleitervorrichtungen, nämlich einen Lateral-p-Kanal MOSFET. Wie in Fig. 1 dargestellt, sind im Oberflächenbereich einer n Basisschicht 1 eine Sourcezone 2 und eine Drainzone 3 ausgebildet. Im Kontaktbereich zwischen der Sourcezone 2 und einer Sourceelektrode 11 ist eine p+ Zone 21 mit hoher Störstellenkonzentration ausgebildet. Eine weitere p+ Zone 31 mit hoher Störstellenkonzentration befindet sich im Kontaktbereich zwischen der Drainzone 3 und einer Drainelektrode 12. Der kanalbildende Bereich dieses MOSFETs ist der Bereich 4 zwischen der p Sourcezone 2 und der p Drainzone 3 in der Oberflächenschicht der n Basisschicht 1. Oberhalb des Bereichs 4 befindet sich auf einer Gateoxidschicht 5 eine Gateelek­ trode 6. Ein Teil der Gateoxidschicht 5, nämlich der der Drainelektrode 12 zugewandte, geht in eine dicke Feldoxidschicht 7 über, die dazu dient, das Halbleitersubstrat von der Gateelektrode 6 zu isolieren, die sich über diese Feldoxidschicht ausdehnt und als Feldplatte dient. Eine Isolier­ schicht 13 aus PSG oder anderen Komponenten bedeckt die Gateelektrode 6, um sie von der Sourceelektrode 11 und der Drainelektrode 12 zu isolieren. Es ist bekannt, daß, wenn der im Bereich 4 durch Änderung der p+ Zone 31 in eine n+ Zone gebildete p Kanal entsteht, dieser MOSFET zu einem Lateral-IGBT wird, der das Ausmaß der Leitung moduliert, wenn Löcher von der Sourcezone 2 zur Drainzone 3 geschickt werden, und einen großen Stromfluß erlaubt.
Fig. 2 zeigt einen Lateral-n-Kanal MOSFET, dessen Leitungstyp gegenüber dem des MOSFETs von Fig. 1 umgekehrt ist. In Fig. 2 dienen dieselben Bezugszahlen zur Bezeichnung entsprechen­ der Teile wie in Fig. 1. In diesem Fall umfaßt die Sourcezone nur die n+ Zone 21, jedoch keine n Zone. Die Sourceelektrode 11 ist über eine p+ Zone 14 mit der p-Basisschicht 1 kurz geschlos­ sen. Dieser n-Kanal MOSFET kann auch in einen Lateral-n-Kanal IGBT geändert werden, indem man die n+ Zone 31 zur einer p+ Zone macht.
Fig. 3 zeigt einen Vertikal-n-Kanal MOSFET unter Verwendung der gleichen Bezugszahlen wie in Fig. 2. Dieser Vertikal-n-Kanal MOSFET kann zu einem Vertikal-n-IGBT gemacht werden, indem die n+ Zone 31 zu einer p+ Zone geändert wird.
Die oben beschriebenen MOS Halbleitervorrichtungen leiden daran, daß sie nicht in der Lage sind, eine Hochspannung zu blockieren. Der Grund dafür ist, daß, wenn Hochspannung im Abschaltzustand über Drainelektrode 12 und Sourceelektrode 11 angelegt wird, eine Feldkonzen­ tration an der Drainzone 3 unmittelbar unterhalb des Niveausprungs 8 zwischen der Gateoxid­ schicht 5 und der Feldoxidschicht 7 unter der Gateelektrode 6 auftritt.
Aus der Druckschrift IEEE Transactions an Electron Devices, Band ED-33, Nr. 12, Dezember 1986, Seiten 1948-1952, sind verschiedene Hochspanungs-Transistorstrukturen, nämlich ein Lateral-DMOS, ein Lateral-IGT und ein IBT, bekannt, die alle den voranstehend erläuterten Niveausprung in der Gateelektrode von einer relativ dünnen Gateoxidschicht zu einer relativ dicken Feldoxidschicht aufweisen. Über das Verhältnis der Dicken von Gateoxidschicht und Feldoxidschicht sagt die Druckschrift nichts aus. Aus der Druckschrift IEDM, 1987, Seiten 778- 781 ist ebenfalls ein Lateral-IGT bekannt, der den beschriebenen Niveausprung ausweist. Auch diese Druckschrift sagt über das Verhältnis der Dicken von Gateoxidschicht und Feldoxidschicht nichts aus, abgesehen davon, daß letzere selbstverständlich dicker als erstere ist.
Aufgabe der Erfindung ist es, eine MOS Halbleitervorrichtung der angegebenen Art zu schaffen, die in der Lage ist, im Ausschaltzustand einer hohen Sperrspannung standzuhalten, indem eine Feldkonzentration, die von dem Niveausprung zwischen den Isolierschichten unter der Gateelek­ trode herrührt, verhindert wird.
Diese Aufgabe wird erfindungsgemäß durch eine MOS Halbleitervorrichtung gemäß Patentan­ spruch 1 bzw. Patentanspruch 2 gelöst.
Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Schnittansicht eines Lateral-p-Kanal MOSFETs,
Fig. 2 eine Schnittansicht eines Lateral-n-Kanal MOSFETs,
Fig. 3 eine Schnittansicht eines Vertikal-n-Kanal MOSFETs,
Fig. 4 ein Diagramm des Zusammenhangs zwischen der Durchbruchspannung und des Verhältnisses der Dicke der Feldoxidschicht zur Dicke der Gateoxidschicht,
Fig. 5 ein Ausführungsbeispiel der Erfindung bei einem Lateral-p-Kanal MOSFETs, wobei (a) eine Draufsicht und (b) eine Schnittansicht längs der Linie A-A sind,
Fig. 6 und 7 Draufsichten auf zwei Varianten der Ausführungsform von Fig. 5 und
Fig. 8 eine Schnittansicht einer Ausführungsform der Erfindung bei einem n-Kanal MOSFET.
Fig. 4 illustriert als Beispiel die Änderung der Durchbruchsspannung über der Basisschicht 1 und der Drainzone 3 des Lateral-n-Kanal MOSFETs, der in Fig. 2 gezeigt ist, im Verhältnis zur Änderung des Verhältnisses der Dicke der Feldoxidschicht 7 zur Dicke der Gateoxidschicht 5. Im Bereich A, wo dieses Dickenverhältnis 12 oder mehr beträgt, fällt die Durchbruchspannung ab, wenn die Feldoxidschicht 7 dicker wird. Dies beruht auf der Feldkonzentration innerhalb der Drainzone 3 unmittelbar unterhalb des Niveausprungs 8 zwischen den Schichten. Im Bereich C, wo das Dickenverhältnis 3 oder weniger beträgt, ist die Durchbruchsspannung sehr niedrig. Dies beruht auf der Feldkonzentration innerhalb der Drainzone 3 unmittelbar unterhalb des Drainendes 7' der Gateelektrode 6. Diese Feldkonzentration läßt sich demnach dadurch vermeiden, daß man das Dickenverhältnis von Feldisolierschicht zu Gateisolierschicht im Bereich von 3 bis 12 hält.
Wenn eine Hochspannung über der ersten Zone und der zweiten Zone des zweiten Leitungstyps der MOS Halbleitervorrichtung im Ausschaltzustand angelegt wird, verursacht die Potentialdiffe­ renz zwischen der Gateelektrode und der zweiten Zone eine Inversionsschicht an der Oberfläche der zweiten Zone gegenüber der Gateelektrode, die auf der dünnen Gateisolierschicht auf der zweiten Zone angeordnet ist. Diese Inversionsschicht verursacht, daß sich eine Feldrelaxations­ schicht, die unterhalb des Niveausprungs zwischen der Gateisolierschicht und der Feldisolier­ schicht erzeugt wird, auf der Potentialdifferenz befindet, die derjenigen der Zone des ersten Leitungstyps, die die kanalbildenden Zone einschließt, gleicht. Daher wird die Feldkonzentration unterhalb des Niveausprungs zwischen den Isolierschichten, die auf der Potentialdifferenz zwischen der Zone des ersten Leitungstyps und der zweiten Zone des zweiten Leitungstyps beruht, gemindert.
Ein Ausführungsbeispiel der Erfindung ist ein MOSFET, wie er in den Fig. 1 bis 3 gezeigt ist, mit einer Gateoxidschicht 5 einer Dicke von 50 nm und einer Feldoxidschicht 7 mit einer Dicke von 150 bis 600 µm. Bei dem Lateral-n-Kanal MOSFET, der in Fig. 2 gezeigt ist, beträgt die Durchbruchsspannung zwischen der Basisschicht 1 und der Drainzone 3 134 V bei einer Dicke der Feldoxidschicht 7 von 250 µm. Wie sich aus Fig. 4 ergibt, bedeutet dies eine merkliche Verbesserung gegenüber der Durchbruchsspannung von 123 V bei einer Dicke der Feldoxid­ schicht 7 von 1000 µm. Bei dem Vertikal-n-Kanal MOSFET, wie er in Fig. 3 gezeigt ist, beträgt die Durchbruchsspannung 275 V bei einer Dicke der Feldoxidschicht 7 von 500 µm, verglichen mit 255 V bei einer Dicke der Feldoxidschicht 7 von 1000 µm.
Die Fig. 5(a) und (b) illustrieren als zweite Ausführungsform der Erfindung eine beispielhafte Ausführungsform des Lateral-p-Kanal MOSFETs. Fig. 5(a) ist eine Draufsicht und Fig. 5(b) eine Schnittansicht längs der Linie A-A in Fig. 5(a). In Fig. 5 werden die gleichen Bezugszahlen zur Bezeichnung von Teilen verwendet, die solchen in Fig. 1 entsprechen. Die Feldoxidschicht 7 weist Öffnungen 71 und 72 auf, die durch ausgezogene Linien dargestellt sind. Die Öffnung 71 enthält die Gateoxidschicht 5. In einer Öffnung 140 der Isolierschicht 13 ist die Sourceelektrode 11 mit der p+ Zone 21 kontaktiert. In der Öffnung 72 befindet sich die Drainelektrode 12 in Kontakt mit der p+ Zone 31 in der Öffnung 15 der Isolierschicht 13. Die Feldrelaxationszone gemäß der Erfindung ist die n Zone 9, die in Fig. 5(a) strichpunktiert dargestellt ist. Sie wird unmittelbar unterhalb des Niveausprungs 8 zwischen der Gateoxidschicht 5 und der Feldoxid­ schicht 7 ausgebildet. Ein solcher MOSFET wird dadurch hergestellt, daß zuerst die Oberfläche des n- Siliciumsubstrats mit einer Oxidschichtmaske für die Ausbildung der p+ Zonen 21 und 31 bedeckt wird. Dann wird durch Ionenimplantation mit einer Dosis von 1 × 1012 bis 5 × 1012 cm-3 die n Zone 9 ausgebildet. Dann wird der unerwünschte Teil der dicken Oxidschicht zur Ausbil­ dung der dünnen Gateoxidschicht entfernt und darauf polykristallines Silicium aufgeschichtet und die Form der Gateelektrode 6 gebracht. Schließlich wird die Feldoxidschicht 7 zur Ausbildung der p+ Kontaktzonen 21 und 31 maskiert. Bei diesem Aufbau mit einem spezifischen Widerstand der Basisschicht von 3 Ωcm betrug die Sperrspannung 140 V, verglichen mit der herkömmlichen Sperrspannung von 60 V, wobei der Einschaltwiderstand genauso groß wie im herkömmlichen Fall war.
Die Fig. 6 und 7 sind Draufsichten anderer beispielhafter Ausführungsformen der Erfindung hinsichtlich der Feldrelaxationszone 9. In beiden Figuren erstreckt sich die n Zone 9 aus dem Bereich der Drainzone 3 bis zum Kontakt mit der Basisschicht 1 heraus. Daher hat die Feldrela­ xationszone 9, die in Fig. 5 schwimmend dargestellt ist, dasselbe elektrische Potential wie die Basisschicht 1 und führt zu ähnlichen Wirkungen.
Fig. 8 zeigt eine beispielhafte Ausführungsform eines Vertikal-n-Kanal MOSFETs, wobei gleiche Teile wie in Fig. 3 mit denselben Bezugszahlen wie dort gezeichnet sind. In diesem Fall ist die Feldrelaxationszone 9 eine p+ Zone, die durch Störstellendiffusion ausgebildet wird. Diese Störstellendiffusion erfolgt gleichzeitig mit der Ausbildung der p+ Basiszone 14 hoher Konzentra­ tion, wobei die mittlere Konzentration 1 × 1018 cm-3 beträgt. Diese p+ Zone wird zuerst ausge­ bildet. Dann werden die Gateoxidschicht 5 und die Gateelektrode 6 hergestellt. Schließlich wird eine Diffusion zur Herstellung der p- Basiszone 1 und der n+ Zonen 21 und 31 ausgeführt.
Nach den gleichen Verfahren, wie sie gemäß Beschreibung zur Herstellung des Lateral- und des Vertikal-MOSFETs verwendet werden, können Lateral- und Vertikal-IGBTs mit unterschiedlichem Leitungstyp für die Zone 31 hergestellt werden. Das gleiche Verfahren kann für eine MOS Halbleitervorrichtung des normal eingeschalteten Typs verwendet werden, wo die Sourcezone über eine Zone gleichen Leitungstyps wie Source- und Drainzone mit der Drainzone verbunden ist. Diese Zone gleichen Leitungstyps wird an der Oberfläche der Basisschicht 1 unmittelbar unterhalb der Gateoxidschicht 5 zwischen der Sourcezone 2 oder 21 und der Drainzone 3 ausgebildet.
Erfindungsgemäß erhält man eine MOS Halbleitervorrichtung mit einer hohen Sperrspannungs­ festigkeit während des Ausschaltzustands, da die Feldkonzentration unmittelbar unterhalb des Niveausprungs zwischen der Gateisolierschicht und der Feldisolierschicht entweder durch Einstellung des Verhältnisses der Dicke der Feldisolierschicht zur Dicke der dünnen Gateisolier­ schicht auf einen Wert von 3 bis 12 oder durch Ausbilden einer Zone unterschiedlichen Leitungs­ typs an der Oberfläche der Zone, die unmittelbar unterhalb des Niveausprungs zwischen der Gateisolierschicht und der Feldisolierschicht liegt, vermindert wird.

Claims (2)

1. MOS Halbleitervorrichtung mit einer kanalbildenden Zone (4) an der Oberflächenschicht einer dritten Zone (1) eines ersten Leitungstyps zwischen einer ersten und einer zweiten Zone (2, 3) des zweiten Leitungstyps, die gesondert mit Elektroden (11, 12) an der Oberfläche des Halbleiter­ substrats verbunden sind, wobei sich über einer dünnen Gateisolierschicht (5) eine Gateelektrode (6) auf der ka­ nalbildenden Zone befindet und eine dicke Feldisolier­ schicht (7) mit der Gateisolierschicht zur Isolation zwi­ schen der Gateelektrode und dem Halbleitersubstrat verbun­ den ist, dadurch gekennzeichnet, daß die Dicke der Feldisolierschicht (7) 3 bis 12 mal größer als die der Gateisolierschicht (5) ist.
2. MOS Halbleitervorrichtung nach dem Oberbegriff des Anspruchs 1, dadurch gekennzeichnet, daß eine elektrische Feldrelaxationszone (9) des ersten Leitungstyps an der Oberfläche der zweiten Zone (3) des zweiten Lei­ tungstyps unmittelbar unterhalb des Niveausprungs (8) zwi­ schen der Gateisolierschicht (5) und der Feldisolierschicht (7) ausgebildet ist.
DE4020478A 1989-07-04 1990-06-27 Mos Halbleitervorrichtung Expired - Lifetime DE4020478C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17274089 1989-07-04
JP2053084A JP2650456B2 (ja) 1989-07-04 1990-03-05 Ｍｏｓ半導体装置

Publications (2)

Publication Number Publication Date
DE4020478A1 DE4020478A1 (de) 1991-01-17
DE4020478C2 true DE4020478C2 (de) 2001-03-29

Family

ID=26393794

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4020478A Expired - Lifetime DE4020478C2 (de) 1989-07-04 1990-06-27 Mos Halbleitervorrichtung

Country Status (2)

Country Link
US (1) US5089871A (de)
DE (1) DE4020478C2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1250406B (it) * 1991-02-07 1995-04-07 Sgs Thomson Microelectronics Circuito logico cmos per alta tensione con porte logiche configurate nand e ridotto numero di transistori n-mos richiedenti una diffusione graduata limitatamente al solo drain
JPH05299649A (ja) * 1991-03-19 1993-11-12 Nec Corp 半導体装置
GB9106108D0 (en) * 1991-03-22 1991-05-08 Philips Electronic Associated A lateral insulated gate field effect semiconductor device
JPH06143574A (ja) * 1992-11-05 1994-05-24 Xerox Corp エンハンスされた相互コンダクタンスを持つパワーｍｏｓドライバデバイスを有するサーマルインクジェットプリントヘッド
DE4336054A1 (de) * 1993-10-22 1995-04-27 Bosch Gmbh Robert Monolithisch integriertes p-Kanal-Hochspannungs-Bauelement
US5521105A (en) * 1994-08-12 1996-05-28 United Microelectronics Corporation Method of forming counter-doped island in power MOSFET
JP3228093B2 (ja) * 1995-06-28 2001-11-12 富士電機株式会社 高耐圧ｉｃ
JP3191747B2 (ja) * 1997-11-13 2001-07-23 富士電機株式会社 Ｍｏｓ型半導体素子
DE19750992A1 (de) * 1997-11-18 1999-06-02 Bosch Gmbh Robert Halbleiterbauelement
EP1492232A1 (de) * 2003-06-27 2004-12-29 Dialog Semiconductor GmbH Komparator mit Hochspannungseingängen in einem erweiterten CMOS-Prozess für Hochspannungspegel
US7893507B2 (en) * 2008-01-23 2011-02-22 O2Micro International Limited Metal oxide semiconductor (MOS) transistors with increased break down voltages and methods of making the same
US8704312B2 (en) * 2010-01-05 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage devices and methods of forming the high voltage devices
DE102011087845B4 (de) 2011-12-06 2015-07-02 Infineon Technologies Ag Laterales transistorbauelement und verfahren zu dessen herstellung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823173A (en) * 1986-01-07 1989-04-18 Harris Corporation High voltage lateral MOS structure with depleted top gate region
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEDM, 1987, pp 778-781 *
IEEE Tr.o.El.Dev., Vol. ED-33, No. 12, Dec. 1986, pp 1948-1952 *

Also Published As

Publication number Publication date
US5089871A (en) 1992-02-18
DE4020478A1 (de) 1991-01-17

Similar Documents

Publication Publication Date Title
DE69513680T2 (de) Laterale hochspannungs-dmos-anordnung mit höherer driftzone
DE2706623C2 (de)
DE3856480T2 (de) MOS-Feldeffekt-Transistor mit Leitfähigkeitsmodulation
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE69534919T2 (de) Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE69936839T2 (de) Laterales dünnfilm-silizium-auf-isolator-(soi)-jfet-bauelement
DE3443854C2 (de) Halbleiteranordnung mit isoliertem Gate
DE69512021T2 (de) DMOS-Anordnung-Struktur und Verfahren zur Herstellung
DE3816002A1 (de) Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
DE4020478C2 (de) Mos Halbleitervorrichtung
DE3855603T2 (de) Integrierter bipolarer Hochspannungsleistungstransistor und Niederspannungs-MOS-Transistorstruktur in Emitterumschaltkonfiguration und Herstellungsverfahren
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
EP0833386A1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
EP0080523A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von komplementären Feldeffekttransistoren und mindestens einem Bipolartransistor
DE2903534A1 (de) Feldeffekttransistor
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE68928312T2 (de) Leistungshalbleitervorrichtung
DE3883889T2 (de) Verfahren zur Herstellung lateraler Feld-Effekt-Transistoren mit isolierter Gate.
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE102007013848B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE19923466A1 (de) Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter
DE3711033A1 (de) Mosfet-halbleitervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: HOFFMANN, E., DIPL.-ING., PAT.-ANW., 82166 GRAEFEL

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP