DE3919978A1 - Feldeffekthalbleitervorrichtung und -schaltung - Google Patents
Feldeffekthalbleitervorrichtung und -schaltungInfo
- Publication number
- DE3919978A1 DE3919978A1 DE3919978A DE3919978A DE3919978A1 DE 3919978 A1 DE3919978 A1 DE 3919978A1 DE 3919978 A DE3919978 A DE 3919978A DE 3919978 A DE3919978 A DE 3919978A DE 3919978 A1 DE3919978 A1 DE 3919978A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- main
- base
- electrode
- main connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000005669 field effect Effects 0.000 title claims description 26
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 230000015556 catabolic process Effects 0.000 claims description 36
- 230000002457 bidirectional effect Effects 0.000 claims 2
- 239000000969 carrier Substances 0.000 claims 2
- 230000007704 transition Effects 0.000 description 15
- 230000003071 parasitic effect Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
Die Erfindung bezieht sich auf Feldeffektvorrichtungen und
-schaltungen und betrifft insbesondere Vorrichtungen und
Schaltungen zum Steuern des Stromflusses und zum Sperren von
Spannungen beider Polaritäten.
Ein diskreter Feldeffekttransistor hat eine Source- und eine
Drainzone, welche durch eine zwischen ihnen angeordnete
Basiszone getrennt sind, und weist eine Steuer- oder Gate-
Elektrode auf, welche benachbart zu der Basiszone zwischen
der Source- und der Drainzone zum Steuern der Leitfähig
keit der Kanalzone, welche sich zwischen der Source- und
der Drainzone erstreckt, angeordnet ist. Ein solcher dis
kreter Feldeffekttransistor ist eine Vorrichtung mit drei
Anschlüssen, die eine Source-, eine Drain- und eine Gate-
Elektrode hat, wobei die Source-Elektrode in ohmschem Kon
takt sowohl mit der Sourcezone als auch mit einem Teil der
Basiszone ist, welcher von der Kanalzone entfernt ist.
Daher schließt die Source-Elektrode den Teil des Source/
Basis-PN-Übergangs, über den sie sich erstreckt, kurz. In
folgedessen können Feldeffekttransistoren mit dieser Struk
tur hohe Spannungen in nur einer Richtung sperren, da
nur ihr Basis/Drain-PN-Übergang in der Lage ist, Vorspan
nungen in Sperrichtung zu führen.
Es gibt einen Bedarf an Wechselstromschaltern, die in der
Lage sind, das Fließen von Wechselstrom in jeder Richtung
in Fällen relativ niedriger Spannung bei niedrigem EIN-
Widerstand zu steuern, d.h. in Fällen, in denen die an den
Feldeffekttransistor im AUS-Zustand angelegte Spannung
niedriger als etwa 25-50 Volt und der Spannungsabfall an
dem Transistor im EIN-Zustand klein ist, also üblicher
weise weniger als etwa 10 Millivolt beträgt.
Demgemäß ist es ein Hauptziel der Erfindung, einen Feld
effekttransistorwechselstromschalter zu schaffen, der ei
nen niedrigen EIN-Widerstand hat und in der Lage ist,
eine Wechselspannung beider Polaritäten zu sperren.
Weiter soll durch die Erfindung ein Wechselstromschalter
geschaffen werden, in welchem ein einzelnes Steuersignal
die Stromleitung unabhängig von der Polarität des an
Hauptanschlüsse der Vorrichtung angelegten Signals steuern
kann.
Ferner soll durch die Erfindung ein Feldeffekttransistor
wechselstromschalter geschaffen werden, bei dem nur eine
einzelne Feldeffektvorrichtung benutzt wird.
Schließlich soll durch die Erfindung eine Feldeffekt
transistorschaltung geschaffen werden, die in der Lage
ist, einen Stromfluß beider Polaritäten zu steuern, und
dabei einen minimalen EIN-Widerstand aufweist.
Vorstehende und weitere Ziele der Erfindung werden erreicht
durch eine vier Anschlüsse aufweisende Feldeffekthalbleiter
vorrichtung, die eine erste und eine zweite Hauptanschluß
zone oder eine Source- und eine Drainzone, eine zwischen
diesen angeordnete Basiszone und eine isolierte Gate(IG)-
Elektrode hat, welche benachbart zu der Basiszone ange
ordnet, von dieser aber isoliert ist. Die vier Anschlüsse
umfassen eine erste Hauptelektrode, eine zweite Haupt
elektrode und eine IG-Elektrode - also die drei Elektroden,
die für bekannte diskrete FETs typisch sind - und darüber
hinaus eine Basis-Elektrode, die in ohmschem Kontakt mit
der Basiszone angeordnet ist. Die Vorrichtung ist frei von
Source-Basis- und Drain-Basis-Zonenkurzschlüssen. Die
Leitfähigkeit dieser Vorrichtung zwischen den Hauptelektro
den wird durch das Potential der Gate-Elektrode relativ
zu der Basiszone gesteuert.
In einer bevorzugten Ausführungsform ist die erste Haupt
zone benachbart zu einer ersten Oberfläche des Halbleiter
körpers angeordnet, und die zweite Hauptzone ist benach
bart zu einer zweiten, entgegengesetzten Oberfläche des
Halbleiterkörpers angeordnet. Die IG- oder isolierte Gate-
Elektrode ist in Gräben angeordnet, welche sich durch die
erste Hauptzone und die Basiszone in den Halbleiterkörper
erstrecken, um die Leitfähigkeit eines Kanalzonenteils
der Basiszone zu steuern, welcher sich von der ersten
Hauptzone zu der zweiten Hauptzone erstreckt.
In einer Ausführungsform der Vorrichtung, welche in der Lage
ist, höhere Spannungen zu sperren, enthält die zweite Haupt
zone einen schwach dotierten Teil, der zwischen der Basis
zone und einem stark dotierten (eine hohe Leitfähigkeit
aufweisenden) Teil der zweiten Hauptzone angeordnet ist.
Schaltungen, welche diese Vorrichtung enthalten, ermög
lichen eine zwangsläufige Steuerung einer Wechselstrom
schaltung unabhängig von der augenblicklichen Polarität
des Wechselstromsignals. Das Vorsehen einer Klemmschaltung
schützt vor unerwünschten Spannungs- und Stromzuständen
in der Vorrichtung und begrenzt die Spannung an den Haupt
anschlüssen der Vorrichtung, wodurch eine Aktivierung des
parasitären bipolar Transistors verhindert wird, welcher
in der Feldeffektvorrichtung von Haus aus vorhanden ist.
Ausführungsbeispiele der Erfindung werden im folgenden
unter Bezugnahme auf die Zeichnungen näher beschrieben.
Es zeigt:
Fig. 1 eine perspektivische, weggeschnittene
Ansicht eines Teils einer Vorrichtung
nach der Erfindung,
Fig. 2 einen Teil einer alternativen Struktur
für eine Vorrichtung nach der Erfin
dung,
Fig. 3 ein Schaltbild einer Schaltung zum
Steuern einer Vorrichtung nach Fig. 1
oder nach Fig. 2, und
Fig. 4 und 5 Schaltbilder von alternativen Steuer
schaltungen.
Eine Technik, die benutzt werden könnte, um einen Wechsel
stromfluß beider Polaritäten zu steuern, besteht darin,
zwei Feldeffekttransistoren in Reihe gegeneinander zu
schalten (Source-Anschluß an Source-Anschluß), so daß
jeder hohe Spannungen einer anderen Polarität sperrt. Eine
solche Konfiguration würde den Nachteil haben, daß der
EIN-Widerstand des Schalters gegenüber dem eines einzelnen
FET vergrößert würde, da diese Reihenschaltung von zwei
identischen FETs den zweifachen EIN-Widerstand eines der
selben aufweisen würde. Das würde einen beträchtlichen Nach
teil bei Schaltungen darstellen, welche beträchtlichen
Strom leiten, weil es sowohl den Spannungsabfall an dem
Schalter als auch die Verlustleistung in dem Schalter ver
größern würde.
In Fig. 1 ist eine N-Kanal-Anreicherungs-Feldeffekthalb
leitervorrichtung 10 nach der Erfindung dargestellt. Diese
Vorrichtung umfaßt einen Körper 12 aus Halbleitermaterial,
der eine stark dotierte N(N+) -Substrat- oder erste Haupt-
(Drain)-Zone 20 umfaßt, die benachbart zu einer ersten
Hauptfläche 13 a des Halbleiterkörpers 12 angeordnet ist,
eine P-Basiszone 26, die benachbart zu der N⁺-Substratzone
20 angeordnet ist und mit dieser einen PN-Übergang 25
bildet, und eine zweite N⁺-Haupt(Source)-Zone 28,
die benachbart zu der Basiszone 26 angeordnet ist und mit
dieser einen PN-Übergang 27 bildet. Die zweite Hauptzone
28 hat Abstand von der ersten Hauptzone und erstreckt sich
bis zu einer zweiten Hauptfläche 13 b des Halbleiterkörpers.
Mehrere Gräben 14 erstrecken sich abwärts in den Halbleiter
körper 12 von dessen oberer oder zweiter Hauptfläche 13 b
aus und erzeugen oder bilden Mesas 15, die sich von den
Sohlen der Gräben aus aufwärts bis zu der zweiten Haupt
fläche 13 b erstrecken. Die Mesas 15 trennen die Gräben 14
voneinander. Jeder Graben 14 erstreckt sich durch die
erste Hauptzone 28 und die Basiszone 26 bis zu der oder
in die Substrat- oder zweite Hauptzone 20. Die Mesaseiten
wände 16, welche die Seiten der Gräben bilden, haben eine
Gate-Isolierschicht 32, welche auf ihren Oberflächen ange
ordnet ist. Der Teil 32 a dieser Gateoxidschicht, wo sich
die Basiszone 26 zu den Grabenwänden erstreckt, ist relativ
dünn, wogegen der Teil 32 b der Schicht 32, welcher den
Grabensohlen oder den unteren Wänden 18 benachbart ist,
und der Teil 32 c, welcher der ersten Hauptzone benachbart
ist, dicker sein können, um die Durchbruchspannung des
Gateoxids, das der ersten und der zweiten Hauptzone be
nachbart ist, zu vergrößern. Ausgenommen in Fällen, in
denen symmetrische Kenndaten erwünscht sind, hat jedoch die
gesamte Gateoxidschicht 32 vorzugsweise eine einzelne,
gleichmäßige Dicke.
Der übrige Teil des Grabens wird von einem leitfähigen
Material 36 eingenommen, das als der elektrisch leitende
Teil der isolierten Gate-Elektrode dient. Ein externer
Gate-Kontakt 38 ist auf der linken Seite von Fig. 1
schematisch gezeigt. Das leitfähige Material 36 und die
Oxidschicht 32 sind bei dem rechten Graben in Fig. 1
weggelassen worden, um die innere Struktur der Mesas 15
sichtbar zu machen. Die Isolierschicht 32 und das leit
fähige Material 36 bilden zusammen mit dem externen Gate-
Kontakt 38 die isolierte Gate-Elektrode 30 zum Steuern der
Leitfähigkeit einer Kanalzone 24 der Basiszone, die sich
von der ersten Hauptzone zu der zweiten Hauptzone er
streckt. Eine Isolierschicht 39 ist über dem leitfähigen
Material 36 angeordnet, um es von der darüber gelegenen
zweiten Hauptelektrode 29 zu isolieren.
Weitere Information über Halbleiterscheiben und -vorrich
tungen, welche Grabenstrukturen dieser allgemeinen Konfigu
ration aufweisen, findet sich in weiteren deutschen Patent
anmeldungen der Anmelderin, für die die Prioritäten der
US-Patentanmeldungen Serial No. 9 38 692 und 9 38 666, je
weils vom 5. Dezember 1986, in Anspruch genommen worden
sind und auf die bezüglich weiterer Einzelheiten verwiesen
wird.
Die Vorrichtung 10 hat eine erste Hauptanschluß(Drain)-
Elektrode 21, die in ohmschem Kontakt mit dem N⁺-Substrat
20 angeordnet ist, und eine zweite Hauptanschluß(Source)-
Elektrode 29, die in ohmschem Kontakt mit der N⁺-leitenden
zweiten Hauptzone 28 angeordnet ist. Die zweite Haupt
elektrode 29 ist in Fig. 1 nur nach hinten zu gezeigt, um
die darunter gelegene Struktur sichtbar zu machen. In einer
tatsächlichen Vorrichtung erstreckt sich die Elektrode 29
vorzugsweise über die Gräben 14 und bildet eine durchgehende,
großflächige Elektrode, die sich so weit wie möglich über
die obere Fläche der zweiten Hauptzone 28 erstreckt und
mit dieser so weit wie möglich in ohmschem Kontakt ist,
wie es die Vorrichtungsauslegung und Entwurfsregeln ge
statten.
Eine Basiselektrode 23 ist in ohmschem Kontakt mit der Basis
zone 26 angeordnet. Gemäß der Darstellung in Fig. 1 wird
es als bevorzugt angesehen, daß sich die Basiszone 26 bis
zu der zweiten Oberfläche 13 b des Halbleiterkörpers an dem
Umfang der Vorrichtung oder an den Enden der Mesas 15 er
streckt, um den Prozeß des Herstellens eines ohmschen Kon
takts mit der Basiszone zu vereinfachen. Wenn jedoch bevor
zugt würde, diesen Basiskontakt auf einer der Seitenflächen
des Halbleiterkörpers oder auf einer Hauptfläche der Vor
richtung, die von ihrem Rand entfernt ist, herzustellen,
wäre das ebenfalls machbar. Bei Bedarf kann, um das Her
stellen eines ohmschen Kontakts mit der Basiszone 26 zu
unterstützen, eine P⁺-Zone (nicht gezeigt) in der P-Basis
zone 26 gebildet werden, wo die Basiselektrode mit der
Basiszone in Kontakt ist.
Die Vorrichtung 10 kann vorzugsweise hergestellt werden,
indem mit einem N⁺-Substrat begonnen wird, welches in der
endgültigen Vorrichtung zu der ersten Hauptzone wird,
und indem man eine P-Schicht auf einer Oberfläche dieser
Scheibe epitaxial aufwachsen läßt. In der endgültigen Vor
richtung wird die epitaxiale P-Schicht die Basiszone 26.
Die N⁺-leitende zweite Hauptzone 28 wird in die P-Basis
zone 26 diffundiert. Zum Schaffen der in Fig. 1 gezeigten
Struktur wird die N⁺-leitende zweite Hauptdiffusion teil
weise maskiert, um einen Teil der Basiszone 26 freizulassen,
der sich zu der oberen Oberfläche erstreckt, wo die Basis
elektrode 23 gebildet oder darauf aufgebracht werden kann.
Nach der Bildung der Hauptzonen und der Basiszone werden
die Gräben 14 gebildet, indem Material aus dem Körper 12
entfernt wird, und zwar beginnend an der oberen Oberfläche
des Körpers. Das kann unter Anwendung einer Ätzung mit
reaktionsfähigen Ionen (reactive ion etching oder RIE) oder
durch eine andere Technik erfolgen, je nach Bedarf. Nach
dieser Ätzung sollten geeignete Putzprozeduren benutzt
werden, um die durch die Ätzung verursachte Oberflächen
beschädigung zu reduzieren. Eine derartige Putzprozedur
besteht darin, eine Oxidschicht auf den Grabenwänden wachsen
zu lassen und dann dieses Oxid durch einen Prozeß wie Naß
ätzen zu entfernen, durch den die Halbleiteroberfläche,
welche die Grabenwand bildet, nicht beschädigt wird.
Nach der Herstellung der Gräben und irgendwelchen Putz-
oder anderen Vorbereitungsprozessen werden die Oberflächen
der Gräben oxidiert, um die Gateisolierschicht 32 in Form
von Siliciumoxid herzustellen. Die Gräben werden dann mit
einem leitfähigen Material 36 wie polykristallinem Silicium
gefüllt, welches als der leitfähige Teil der Gate-Elektrode
dient. Anschließend, wenn das Gatematerial sich nicht bis
zu dem oberen Ende der Gräben erstreckt, wird die Isolier
schicht 39 über dem Gate-Elektrodenmaterial 36 in den
Gräben angeordnet. Andernfalls kann der obere Teil der
Gate-Elektrode in ein Oxid verwandelt oder auf andere
Weise von den später aufzutragenden Schichten isoliert
werden. Danach wird eine Schicht leitfähigen Materials,
welches einen ohmschen Kontakt sowohl mit der N⁺-leitenden
zweiten Hauptzone als auch mit der P-Basiszone (oder einem
P⁺-Kontaktteil der Basiszone) bilden wird, auf die obere
Oberfläche der Scheibe aufgetragen. Dieses Elektroden
material wird anschließend in einem photolithographischen
Prozeß definiert, um es in separate Basis- und zweite
Hauptelektrodenteile zu trennen. Dieselbe Metallisierungs
schicht kann auch definiert werden, um eine Kontaktmetalli
sierung für die Gate-Elektrode zu erzeugen, wenn ein Teil
des Gate-Elektrodenmaterials 36 vor dem Auftragen der
Metallschicht freigelassen wird und der Metalldefinitions
schritt den Gate-Elektrodenkontakt von der Basis- und der
ersten Hauptelektrode isoliert.
In Fig. 3 ist eine Steuerschaltung 200 zum Steuern der Vor
richtung 10 nach Fig. 1 dargestellt. Die Steuerschaltung
200 enthält zwei PETs 210 und 220 sowie eine Spannungs
quelle 230, die als eine Batterie dargestellt ist. Diese
Elemente sind mit der Vorrichtung 10 verbunden, um deren
leitenden Zustand zu steuern. Der NPN-Transistor 45 (in
Fig. 4 strichpunktiert gezeigt), der mit dem FET 10
parallel verbunden ist, ist ein parasitärer Bipolartran
sistor, welcher in der FET-Struktur von Haus aus vorhanden
ist. Die Basis-Emitter- und Basis-Kollektor-PN-Übergänge
des parasitären Transistors 45 sind die Übergänge zwischen
der Basiszone und der ersten bzw. zweiten Hauptzone des
in Fig. 1 gezeigten
FET 10. Wenn die Vorrichtung 10, die in
Fig. 3 gezeigt ist, im AUS-Zustand ist, in welchem der FET
210 leitend und der FET 220 nichtleitend ist, bewirken
Streuströme des Transistors 45, daß die Basiszone 26 des
in Fig. 1 gezeigten FET 10 ein Potential annimmt, welches
in bezug auf die negativeren Hauptzonen 20 und 28 etwa
0,7 Volt positiv ist. Wenn man sich an die normale N-Ka
nal-FET-Anschlußbezeichnungsübereinkunft hält, dann bedeuten
die Anschlußnamen "Source" und "Drain", daß der mit "Drain"
bezeichnete Anschluß auf einem höheren Potential als der
mit "Source" bezeichnete Anschluß ist. Wenn der Haupt
anschluß 21 in bezug auf den Hauptanschluß 29 positiv
ist, bildet daher der Anschluß 21 (1) den Drainanschluß des
FET 10 und (2) den Kollektoranschluß des parasitären Bi
polartransistors 45, während gleichzeitig der Anschluß
29 den Sourceanschluß des FET 10 und den Emitteranschluß
desparasitären Bipolartransistors 45 bildet. Wenn die
Polarität der angelegten Spannung umgekehrt wird, kehren
sich die Funktionsbezeichnungen der Hauptanschlüsse eben
falls um. In Fällen von Schaltungen ist es allgemein er
forderlich, daß der parasitäre Bipolartransistor 45 zu
allen Zeiten inaktiv gehalten wird, indem sein Basis-
Emitter-Übergang daran gehindert wird, Ladungsträger (bei
spielsweise solche, die aus Hitze, hoher Spannung oder
hoher Änderungsgeschwindigkeit der Spannung resultieren)
in die Basiszone zu injizieren.
In der Steuerschaltung 200 ist der FET 210 zwischen den
Basisanschluß 23 und den Gateanschluß 38 der Vorrichtung
10 geschaltet. Wenn der FET 210 leitend gemacht wird,
wird die Vorrichtung 10 im AUS-Zustand gehalten, weil
die Gate-Elektrode 38 auf demselben Potential wie die
Basiszone 26 der in Fig. 1 gezeigten Vorrichtung 10 ist.
In der Schaltung nach Fig. 3 ist eine Reihenschaltung
des zweiten FET 220 und der Spannungsquelle oder Batterie
230 zwischen den Gateanschluß 38 und den Basisanschluß
23 der Vorrichtung 10 geschaltet. Die Spannungsquelle
230 ist so gerichtet, daß sie den Gateanschluß 38 relativ
zu dem Basisanschluß 23 positiv macht, wenn der FET 220
leitend ist (bei einer Vorrichtung 10, die eine P-Basis
zone und eine erste und eine zweite N-Hauptzone hat). Um
die Vorrichtung 10 leitend zu machen, wird der FET 220
leitend und der FET 210 nichtleitend gemacht, um das Po
tential der Gate-Elektrode relativ zu der Basiszone zu
erhöhen.
Die Schaltung 200 steuert den leitenden Zustand der Vor
richtung 10. Sie kann jedoch zur Aktivität des parasitären
NPN-Transistors 45 innerhalb der Vorrichtung 10 führen,
da die Basiszone 26 der Vorrichtung 10, welche in Fig. 1
gezeigt ist, relativ zu der ersten und der zweiten Haupt
zone potentialmäßig nicht festgelegt ist. Dieses Problem
wird durch die in Fig. 4 gezeigte Steuerschaltung 200′
vermieden, in welcher ein Klemmsystem 240 vorgesehen ist,
um sicherzustellen, daß die Basiszone 26 der in Fig. 1
gezeigten Vorrichtung 10 keinen Strom in den Emitter des
parasitären NPN-Transistors 45 injiziert. Das Klemmsy
stem 240 in der Schaltung nach Fig. 4 umfaßt zwei Dioden
242 und 244, die in einem Punkt C mit ihren Anoden mit
einander und mit dem positiven Ende der Spannungsquelle
230 verbunden sind. Die Spannungsquelle 232 ist fakulta
tiv, und ihre Funktion wird im folgenden noch näher er
läutert. Die Dioden 242 und 244 sind mit ihren Katoden
mit dem ersten bzw. zweiten Hauptanschluß der Vorrichtung
10 verbunden.
Im Betrieb gewährleistet die Klemmschaltung 240, daß der
Punkt C immer auf einer Spannung ist, die um nicht mehr
als einen Diodendurchlaßspannungsabfall positiver ist
als der negativere der beiden Hauptanschlüsse der Vor
richtung 10. Der Grund dafür ist, daß, wenn die Spannung
in dem Punkt C positiver als das werden würde, die Diode
242 oder 244, die mit dem negativeren der beiden Haupt
anschlüsse verbunden ist, leitend würde und die Spannung
in dem Punkt C herunter auf diesen Wert ziehen würde. Auf
diese Weise hält, solange die Spannung V der Spannungs
quelle 230 größer als ein Diodenspannungsabfall ist, die
se Klemmschaltung die Basiszone 26 der in Fig. 1 gezeigten
Vorrichtung 10 negativ relativ zu sowohl der ersten als
auch der zweiten Hauptzone, wodurch gewährleistet wird,
daß die PN-Übergänge zwischen den Hauptzonen und der Ba
siszone nicht in Durchlaßrichtung vorgespannt werden.
Jeder Strom über einen dieser in Sperrichtung vorgespann
ten Übergänge (ungeachtet dessen, ob es sich um einen
durch Wärme verursachten Streustrom, einen Verschiebungs
strom der Kapazität dieses Übergangs oder einen Lawinen-
oder Zener-Durchbruchstrom handelt) fließt in der in
Fig. 4 gezeigten Schaltung durch die Spannungsquelle 230
und eine der Dioden 242 und 244 (statt durch den anderen
dieser Übergänge), wodurch der parasitäre NPN-Transistor
45 in einem inaktiven Zustand gehalten wird.
Falls die an den Source- und den Drainanschluß der Vor
richtung 10 angelegte Wechselspannung eine Amplitude hat,
die sich der Lawinendurchbruchspannung des Source- oder
des Drainübergangs nähert, und es erwünscht ist, einen
Lawinendurchbruch innerhalb des FET zu verhindern, sollte
die Amplitude der Spannungsquelle 230 so groß gemacht
werden, daß sie nahe bei einem Diodenspannungsabfall
liegt, um die Spannung zu minimieren, die an den Übergang
der Source- oder Drainzone angelegt wird, je nach dem,
welche auf dem positiveren Potential ist. Auf diese Weise
wird, wenn die angelegte Wechselspannung (von Scheitel zu
Scheitel) kleiner als die Sourcezonenlawinenspannung und
die Drainzonenlawinenspannung ist, die Zunahme des Über
gangsstreustroms, wenn man sich der Lawinenspannung nähert,
verhindern, daß die Basiszone 26 der in Fig. 1 gezeigten
Vorrichtung 10 eine Spannung annimmt, die ausreichend
negativ ist, um zu bewirken, daß entweder der Source-
oder der Drainübergang zum Lawinendurchbruch gelangt. Da
jedoch die Feldeffektschwellenspannung im allgemeinen
größer als ein Diodenspannungsabfall ist, wird dann die
zweite Spannungsquelle 232 in der Schaltung nach Fig. 4
benötigt, um die erforderliche Gatespannung zum Einschal
ten der Vorrichtung 10 in den vollständig leitenden Zu
stand zu liefern. Die Spannungsquelle 232 kann weggelassen
werden, wenn die Spannung der Spannungsquelle 230 aus
reicht, um den FET vollständig einzuschalten.
Wenn symmetrisches Begrenzen der Wechselstromspannung er
wünscht ist, wird bevorzugt, daß die Dioden 242 und 244
diese Begrenzung auf eine Spannung bewirken, die niedriger
als die Lawinendurchbruchspannung der Übergänge innerhalb
der Vorrichtung 10 ist. Die Dioden 242 und 244 weisen des
halb gleiche Lawinendurchbruchspannungen auf, welche nie
driger als die Lawinendurchbruchspannung des Übergangs
innerhalb der Vorrichtung 10 sind, welcher die niedrigere
Lawinendurchbruchspannung hat. Die Benutzung des Lawinen
durchbruchs innerhalb der Dioden 242 und 244 zum Begren
zen der Spannung an den Hauptelektroden erfordert, daß
die Dioden in der Lage sind, die Energie zu verbrauchen,
welche durch den vollen Lawinendurchbruchstrom erzeugt
wird, weshalb diese Dioden Leistungsdioden sein müssen,
um die hohen Energien auszuhalten, welchen sie in einer
Leistungsschaltung ausgesetzt sind. In einer Schaltung,
in welcher der Lawinendurchbruch nicht erfolgen sollte,
d.h. die Lawinenspannungen von sämtlichen Übergängen
größer als die Spitzenamplitude der Wechselspannung sind,
brauchen die Dioden 242 und 244 keine Hochleistungsdioden
zu sein, da sie unter diesen Umständen nur leiten, um den
Punkt C innerhalb eines Diodendurchlaßspannungsabfalls
der negativeren der beiden Hauptzonen zu halten. Das er
fordert normalerweise keinen hohen Energieverbrauch,
weil nur die Vorwärtsleitung des transienten Verschiebungs
stroms der Übergangskapazität beteiligt ist.
Andernfalls, wenn die an den Source- und den Drainanschluß
der Vorrichtung angelegte Spannung eine Amplitude hat,
welche die Lawinendurchbruchspannung des Source- oder des
Drainübergangs übersteigen kann oder übersteigt, und es
erwünscht ist, den Lawinendurchbruch innerhalb der Vor
richtung 10 zu benutzen, um die Spannung an der Vorrich
tung 10 zu begrenzen, wird die Spannung der Spannungsquel
le 230 gemäß der gewünschten Begrenzungs- oder Klemmspan
nung und der Lawinenspannung der Vorrichtungsübergänge
gewählt. Wenn beispielsweise in der Schaltung nach Fig. 4
die Source- und Drainübergangslawinenspannungen in der
Vorrichtung 10 beide 15 Volt betragen und es erwünscht
ist, die Spannung an der Vorrichtung 10 auf 10 Volt zu
begrenzen, wird die Spannungsquelle 230 auf eine Spannung
von 5 Volt plus dem EIN-Zustand-Durchlaßspannungsabfall
der Dioden 242 und 244 eingestellt. Auf diese Weise wird
der Basiszonenanschluß 23 auf einer Spannung von im
wesentlichen -5 Volt relativ zu dem negativeren der An
schlüsse 21 und 29 gehalten. Infolgedessen wird, wenn
der Anschluß 21 relativ zu dem Anschluß 29 positiv ist
und die Spannung der ersten Hauptzone der Vorrichtung 10
einen Wert von +10 Volt relativ zu der zweiten Hauptzone
erreicht, der Punkt C auf einer Spannung von + einem
Diodenspannungsabfall durch die Diode 244 gehalten, und
der Basisanschluß 23 wird auf -5 Volt gehalten. Infolge
dessen werden 15 Volt an den PN-Übergang zwischen der
ersten Hauptzone 20 und der Basiszone 26 der in Fig. 1
gezeigten Vorrichtung angelegt, und dieser Übergang
wird in den Lawinendurchbruch gehen, wodurch der Span
nungsanstieg der ersten Hauptelektrode begrenzt wird. Der
sich ergebende Lawinendurchbruchstrom wird durch die erste
Hauptelektrode 21, die erste Hauptzone 20, über den PN-
Übergang 25, durch die Basiszone 26, den Basisanschluß 23,
die Batterie 230 und die Diode 244 (welche in Fig. 4
gezeigt sind) zu dem zweiten Hauptanschluß 29 fließen
und so den parasitären NPN-Transistor inaktiv halten.
Auf ähnliche Weise zieht, wenn die Spannung an dem An
schluß 21 in der in Fig. 4 gezeigten Schaltung negativ
wird, die Diode 242 den Punkt C herab auf einen Wert in
nerhalb wenigstens eines Diodendurchlaßspannungsabfalls
der ersten Hauptzonenspannung. Daher liegt, wenn die erste
Hauptzonenspannung -10 Volt erreicht, die Spannung in dem
Punkt C innerhalb eines Diodenspannungsabfalls von -10 Volt.
Infolgedessen ist die Basiszone als Ergebnis des Vorhanden
seins der Batterie auf im wesentlichen -15 Volt, mit dem
Ergebnis, daß 15 Volt in Fig. 1 an den PN-Übergang 27
zwischen der zweiten Hauptzone 28 und der Basiszone 26 an
gelegt werden und daß dieser Übergang in den Lawinen
durchbruch gehen wird, wobei der Lawinenstrom von der zwei
ten Hauptelektrode 29 aus in die zweite Hauptzone 28
über den PN-Übergang 27 in die Basiszone 26, über den Ba
sisanschluß 23, die Batterie 230 und die Diode 242, welche
in Fig. 4 gezeigt sind, zu dem ersten Hauptanschluß 21
fließt. Daher fließt kein Strom über die Basis zu dem er
sten Haupt-PN-Übergang, und der parasitäre NPN-Transistor
45 bleibt inaktiv.
Selbstverständlich erfordert die Ausnutzung des Lawinen
durchbruchs innerhalb der Vorrichtung 10 als Klemm- oder
Begrenzungsmechanismus, daß die Vorrichtung 10 ausreichend
robust ist, um die Energie auszuhalten, welche durch den
Lawinendurchbruchstrom erzeugt wird, den die Schaltung
der Vorrichtung einprägt, und die Dioden 242 und 244
müssen in der Lage sein, diesen Strom ohne übermäßigen
Spannungsabfall zu führen. Wenn eine symmetrische Be
grenzung bei Verwendung der Lawinenspannungen der Übergänge
innerhalb der Vorrichtung 10 erwünscht ist, muß die Vor
richtungsstruktur so gesteuert werden, daß sich gleiche
Durchbruchspannungen ergeben. Alternativ können Dioden,
die niedrigere Durchbruchspannungen als die Hauptübergänge
haben, in denselben Chip integriert werden, um einen La
winendurchbruch bei derselben Spannung beider Polaritäten
zu bewirken. Alternativ kann eine integrierte Diode nur
zu dem Übergang mit der höheren Durchbruchspannung elek
trisch parallel geschaltet werden, um beide Durchbruch
spannungen, die an den externen Anschlüssen der Vorrichtung
gemessen werden, gleich der Durchbruchspannung des die
niedrigere Spannung aufweisenden Übergangs zu machen.
Eine alternative Version 202′ der Schaltung 200′ ist in
Fig. 5 gezeigt. Die Schaltung 202′ nach Fig. 5 hat die
Spannungsquelle 232 direkt an den Basisanschluß 23 des
FET angeschlossen, statt daß die Spannungsquelle 230 zwi
schen diesen und den Basisanschluß 23 geschaltet ist.
Die Schaltungen 202′ und 200′ gleichen sich ansonsten
und arbeiten auf gleiche Weise.
Eine alternative oder modifizierte Vorrichtung 10′ ist in
Fig. 2 dargestellt. Bei dieser modifizierten Struktur
weist die Substrat- oder erste Hauptzone, statt eine ein
zelne gleichmäßige N⁺-Schicht zu sein, eine zweite,
schwächer dotierte N-Schicht 22 auf, welche die P-Basis
zone 26 von dem N⁺-Teil des Substrats 20 trennt. Diese
Vorrichtungsstruktur erhöht die Durchbruchspannung des
PN-Übergangs zwischen der Basis 26 und der Schicht 22
im Vergleich zu der in Fig. 1 gezeigten Vorrichtung 10.
In der Vorrichtung 10, in der die Zone 20 mit 5×1019
Donatoratomen/cm3 dotiert ist, die Zone 26 mit 1×1017
Akzeptoratomen/cm3 dotiert ist, und die Zone 28 mit
5×1019 Donatoratomen/cm3 dotiert ist, haben die Über
gänge 25 und 27 Durchbruchspannungen von jeweils etwa
8 Volt. In der Vorrichtung 10′, in der die Zone 20
mit 5×1019 Donatoratomen/cm3 dotiert ist, die Zone 22
mit 6×1016 Donatoratomen/cm3 dotiert ist, die Zone 26
mit 1×1017 Akzeptoratomen/cm3 dotiert ist, und die
Zone 28 mit 5×1019 Donatoratomen/cm3 dotiert ist, haben
die Übergänge 25′ und 27 Durchbruchspannungen von etwa
29 bzw. 8 Volt. Diese Erhöhung der Durchbruchspannung
von etwa 8 Volt für den Übergang 25 in der Vorrichtung
10 nach Fig. 1 auf etwa 30 Volt für den Übergang 25′ der
in Fig. 2 gezeigten Vorrichtung 10′ ergibt sich selbst
dann, wenn die Gateoxidteile 32 b und 32 c dieselbe Dicke
wie der Gateoxidteil 32 a haben. Die Schicht 22 bewirkt
das durch Reduzieren des elektrischen Feldes in der Nähe
der Sohle der Gräben bei einer bestimmten Größe und
Polarität der angelegten Source-Drain-Spannung und ermög
licht dadurch dem PN-Übergang 25′ der Vorrichtung 10′,
eine höhere Spannung zu sperren als der Übergang 25 in
der Vorrichtung 10 bei denselben Dotierungswerten der
Sourcezone 28, der Drainzone 20 und der Basiszone 26 und
bei denselben Gateoxiddicken.
Wenn es erwünscht ist, die Durchbruchspannung des oberen
PN-Übergangs 27 in der Vorrichtung 10′ zu erhöhen, gibt
es mehrere Alternativen. Zu diesen gehören das Einstellen
der relativen Dotierungswerte der Basiszone 26 und der
zweiten Hauptzone 28, um die Durchbruchspannung des PN-
Übergangs 27 zwischen denselben zu ändern, oder das Vor
sehen einer schwächer dotierten N-Pufferschicht zwischen
der Basiszone 26 und dem eine große Leitfähigkeit auf
weisenden Teil 28 der zweiten Hauptzone.
Die letztgenannte Pufferschicht kann geschaffen werden,
indem die oberen N-Zonen in zwei Stufen gebildet werden.
Die erste Stufe wird durch eine N-Diffusion gebildet,
die einen niedrigen Dotierungswert von etwa 6×1016 Do
natoratomen/cm3 hat, welche teilweise in die P-Zone 26
getrieben wird. Die zweite Stufe ist eine stärkere N-
Diffusion durch dieselbe Maske oder dieselben Öffnungen
hindurch wie die erste Diffusion. Diese stärkere Diffusion
hat vorzugsweise eine Dotierungskonzentration von etwa
5×1019 Donatoratomen/cm3. Die Durchbruchspannung des
sich ergebenden PN-Übergangs zwischen der P-Zone 26 und
der oberen N-Zone hängt dann von der Dicke des schwach
dotierten Teils der N-Zone zwischen dem stark dotierten
Teil der N-Zone und der P-Zone ab. Wenn diese Dicke groß
genug ist, wird die Durchbruchspannung durch den Dotierungs
wert in dem einen niedrigen Dotierungswert aufweisenden
Teil der N-Zone gesteuert. Bei Bedarf können diese Zonen
auch durch Ionenimplantation und Glühen gebildet werden.
Im Gebrauch werden die Vorrichtungen 10 und 10′ auf diesel
be Weise in einer Schaltung angeordnet, und die Vorrich
tungen unterscheiden sich, wenn überhaupt, hauptsächlich
in der maximalen Spannung, die sie sperren können. Die
Source- und die Drainelektrode werden in einer Schaltung
auf dieselbe Weise wie bekannte Feldeffekttransistoren
geschaltet. Die Leitfähigkeit der Kanalzone 24 und daher
der leitende Zustand der Vorrichtung wird durch das Po
tential der Gate-Elektrode 30 relativ zu dem der Basis
zone 26 wie bei den bekannten FETs bestimmt. Jedoch anders
als bei den bekannten FETs, in denen die Basiszone zu
der Sourcezone kurzgeschlossen ist, wird dieses Gate
potential nicht gebildet, indem eine Spannung zwischen der
Gate-Elektrode und der Sourcezone angelegt wird. Vielmehr
muß die Steuerspannung zwischen der Gate-Elektrode und
der Basiszonenelektrode angelegt werden. Weil die Gate-
Basis-Spannung die Leitfähigkeit der Kanalzone steuert,
ist das Gate-Basis-Potential, das angelegt werden muß, um
die Vorrichtung in einem vollständig leitenden Zustand zu
halten, von der Polarität oder Größe der an die Source-
und die Drain-Elektrode angelegten Spannung im wesentlichen
unabhängig. Infolgedessen kann eine Steuerspannung einer
Polarität und Größe an die Gate- und die Basis-Elektrode
angelegt werden, um die Vorrichtung leitend zu machen,
ohne Wissen oder Besorgnis, ob die Source-Elektrode auf
einer positiven oder negativen Spannung relativ zu der
Drain-Elektrode ist. Ebenso kann eine Steuerspannung mit
einer zweiten Polarität und Größe an die Gate- und die
Basis-Elektrode angelegt werden, um die Vorrichtung nicht
leitend zu machen, ohne Kenntnis oder Besorgnis, ob die
Source-Elektrode relativ zu der Drain-Elektrode positiv
oder negativ ist.
Claims (13)
1. Feldeffekthalbleitervorrichtung, gekennzeichnet durch:
einen Halbleiterkörper (12) mit einer ersten und einer dazu entgegengesetzten zweiten Hauptfläche (13 a, 13 b) mit:
einer ersten Hauptanschlußzone (20) eines Leitungs typs, die sich bis zu der ersten Hauptfläche (13 a) des Körpers (12) erstreckt,
einer zweiten Hauptanschlußzone (28) des einen Lei tungstyps, die sich bis zu der zweiten Hauptfläche (13 b) des Körpers (12) erstreckt, und
einer Basiszone (26) eines entgegengesetzten Lei tungstyps, die zwischen und mit Abstand von der er sten und der zweiten Hauptanschlußzone (20, 28) an geordnet ist und einen Kanalteil (34) hat, der sich bis zu der ersten Hauptfläche (13 a) des Halbleiter körpers (12) erstreckt,
eine isolierte Gate-Elektrode (30), die auf der ersten Hauptfläche (13 a) benachbart zu der Basiszone (26) zwischen der ersten und der zweiten Hauptanschlußzone (20, 28) an geordnet ist, zum Steuern der Leitfähigkeit des Kanal teils (24) zwischen der ersten und der zweiten Haupt anschlußzone (20, 28) für Träger des einen Leitungstyps;
eine erste Hauptelektrode (21), die auf der ersten Haupt fläche (13 a) angeordnet und mit der ersten Hauptanschluß zone (20) ohmisch verbunden ist;
eine zweite Hauptelektrode (29), die auf der zweiten Hauptfläche (13 b) angeordnet und mit der zweiten Haupt anschlußzone (28) ohmisch verbunden ist; und
eine Basiselektrode (23), die mit der Basiszone (26) ohmisch verbunden ist;
wobei die Vorrichtung (10) frei von ersten Hauptanschluß zonen-Basiszonen- und zweiten Hauptanschlußzonen-Basis zonen-Kurzschlüssen ist, wodurch die Vorrichtung (10) bidirektional ist und die Leitfähigkeit der Kanalzone (24) durch das Potential der isolierten Gate-Elektrode (30) relativ zu der Basiszone (26) bestimmt wird.
einen Halbleiterkörper (12) mit einer ersten und einer dazu entgegengesetzten zweiten Hauptfläche (13 a, 13 b) mit:
einer ersten Hauptanschlußzone (20) eines Leitungs typs, die sich bis zu der ersten Hauptfläche (13 a) des Körpers (12) erstreckt,
einer zweiten Hauptanschlußzone (28) des einen Lei tungstyps, die sich bis zu der zweiten Hauptfläche (13 b) des Körpers (12) erstreckt, und
einer Basiszone (26) eines entgegengesetzten Lei tungstyps, die zwischen und mit Abstand von der er sten und der zweiten Hauptanschlußzone (20, 28) an geordnet ist und einen Kanalteil (34) hat, der sich bis zu der ersten Hauptfläche (13 a) des Halbleiter körpers (12) erstreckt,
eine isolierte Gate-Elektrode (30), die auf der ersten Hauptfläche (13 a) benachbart zu der Basiszone (26) zwischen der ersten und der zweiten Hauptanschlußzone (20, 28) an geordnet ist, zum Steuern der Leitfähigkeit des Kanal teils (24) zwischen der ersten und der zweiten Haupt anschlußzone (20, 28) für Träger des einen Leitungstyps;
eine erste Hauptelektrode (21), die auf der ersten Haupt fläche (13 a) angeordnet und mit der ersten Hauptanschluß zone (20) ohmisch verbunden ist;
eine zweite Hauptelektrode (29), die auf der zweiten Hauptfläche (13 b) angeordnet und mit der zweiten Haupt anschlußzone (28) ohmisch verbunden ist; und
eine Basiselektrode (23), die mit der Basiszone (26) ohmisch verbunden ist;
wobei die Vorrichtung (10) frei von ersten Hauptanschluß zonen-Basiszonen- und zweiten Hauptanschlußzonen-Basis zonen-Kurzschlüssen ist, wodurch die Vorrichtung (10) bidirektional ist und die Leitfähigkeit der Kanalzone (24) durch das Potential der isolierten Gate-Elektrode (30) relativ zu der Basiszone (26) bestimmt wird.
2. Feldeffekthalbleitervorrichtung nach Anspruch 1, da
durch gekennzeichnet, daß die zweite Hauptanschlußzone
(18) einen ersten und einen zweiten Teil aufweist, die
unterschiedliche Dotierungswerte eines Leitungstyps haben,
wobei der erste Teil benachbart zu der zweiten Hauptelek
trode (29) angeordnet ist und eine relativ hohe Dotierungs
konzentration hat und von der Basiszone (26) durch den
zweiten Teil getrennt ist, wobei der zweite Teil eine re
lativ niedrigere Dotierungskonzentration als der erste
Teil hat.
3. Feldeffekthalbleitervorrichtung nach Anspruch 2, da
durch gekennzeichnet, daß die erste Hauptanschlußzone
(20) einen ersten und einen zweiten Teil aufweist, die
zwei verschiedene Dotierungswerte eines Leitungstyps haben,
wobei der erste Teil benachbart zu der ersten Hauptelek
trode (21) angeordnet ist und eine relativ hohe Dotierungs
konzentration hat und von der Basiszone (26) durch den
zweiten Teil getrennt ist, wobei der zweite Teil eine re
lativ niedrigere Dotierungskonzentration als der erste
Teil hat.
4. Feldeffekthalbleitervorrichtung nach einem der An
sprüche 1 bis 3, dadurch gekennzeichnet,
daß der Halbleiterkörper (12) einen Graben (14) aufweist, der sich in den Körper (12) von dessen zweiter Haupt fläche (13 b) aus erstreckt;
daß die isolierte Gate-Eelektrode (30) in dem Graben (14) angeordnet ist; und
daß der Kanalteil (24) der Basiszone (26) an den Wänden (16) des Grabens (14) angeordnet ist.
daß der Halbleiterkörper (12) einen Graben (14) aufweist, der sich in den Körper (12) von dessen zweiter Haupt fläche (13 b) aus erstreckt;
daß die isolierte Gate-Eelektrode (30) in dem Graben (14) angeordnet ist; und
daß der Kanalteil (24) der Basiszone (26) an den Wänden (16) des Grabens (14) angeordnet ist.
5. Feldeffekthalbleitervorrichtung nach einem der An
sprüche 1 bis 3, dadurch gekennzeichnet,
daß der Halbleiterkörper (12) einen Graben (14) auf weist, der sich in den Körper (12) von dessen erster Haupt fläche (13 a) aus erstreckt, wobei sich der Graben (14) durch die Basiszone (26) bis zu der zweiten Hauptzone (28) erstreckt; und
daß die Kanalzone (24) an den Wänden (16) des Grabens (14) angeordnet ist.
daß der Halbleiterkörper (12) einen Graben (14) auf weist, der sich in den Körper (12) von dessen erster Haupt fläche (13 a) aus erstreckt, wobei sich der Graben (14) durch die Basiszone (26) bis zu der zweiten Hauptzone (28) erstreckt; und
daß die Kanalzone (24) an den Wänden (16) des Grabens (14) angeordnet ist.
6. Feldeffekthalbleitervorrichtung nach Anspruch 5, da
durch gekennzeichnet,
daß die Isolierschicht (32) der isolierten Gate-Elektrode (30) auf den Oberflächen des Grabens (14) angeordnet ist; und
daß die Isolierschicht (32) längs des Teils des Grabens (14) dicker ist, welcher der zweiten Hauptanschlußzone (28) benachbart ist, als er längs des Teils des Grabens (14) ist, der der Basiszone (26) benachbart ist.
daß die Isolierschicht (32) der isolierten Gate-Elektrode (30) auf den Oberflächen des Grabens (14) angeordnet ist; und
daß die Isolierschicht (32) längs des Teils des Grabens (14) dicker ist, welcher der zweiten Hauptanschlußzone (28) benachbart ist, als er längs des Teils des Grabens (14) ist, der der Basiszone (26) benachbart ist.
7. Feldeffekthalbleitervorrichtung, gekennzeichnet durch:
einen Halbleiterkörper (12), der eine erste und eine dazu entgegengesetzte zweite Hauptfläche (13 a, 13 b) hat, mit:
einer ersten Hauptanschlußzone (20) einesLeitungs typs, die sich bis zu der ersten Hauptfläche (13 a) erstreckt,
einer zweiten Hauptanschlußzone (28) des einen Leitungstyps, die sich bis zu der zweiten Hauptfläche (13 b) erstreckt, und
einer Basiszone (26) eines entgegengesetzten Leitungs typs, die zwischen und mit Abstand von der ersten und der zweiten Hauptanschlußzone (20, 28) angeordnet ist, und einem Graben (14), der sich in den Körper (12) von dessen erster Hauptfläche (13 a) aus durch die erste Hauptanschlußzone (20) und die Basiszone (26) zu der zweiten Hauptanschlußzone (28) erstreckt, wobei die Basiszone (26) einen Kanalteil (34) hat, der sich zu der Oberfläche des Grabens (14) erstreckt;
eine isolierte Gate-Elektrode (30), die in dem Graben (14) benachbart zu dem Kanalteil (24) der Basiszone (26) ange ordnet ist, zum Steuern der Leitfähigkeit des Kanalteils (24) zwischen der ersten und der zweiten Hauptanschluß zone (20, 28) für Träger des einen Leitungstyps;
eine erste Hauptelektrode (21), die auf der ersten Haupt fläche (13 a) angeordnet und mit der ersten Hauptanschluß zone (20) ohmisch verbunden ist;
eine zweite Hauptelektrode (29), die auf der ersten Haupt fläche (13 b) angeordnet und mit der zweiten Hauptanschluß zone (28) ohmisch verbunden ist; und
eine Basiselektrode (23), die von der ersten und der zweiten Hauptelektrode (21, 29) getrennt und mit der Ba siszone (26) ohmisch verbunden ist;
wobei die Vorrichtung (10) frei von Kurzschlüssen zwischen der ersten Hauptanschlußzone und der Basiszone und der zweiten Hauptanschlußzone und der Basiszone ist, wodurch die Vorrichtung (10) bidirektional ist und die Leitfähig keit der Kanalzone (24) durch das Potential der isolierten Gate-Elektrode (30) relativ zu der Basiszone (26) bestimmt wird.
einen Halbleiterkörper (12), der eine erste und eine dazu entgegengesetzte zweite Hauptfläche (13 a, 13 b) hat, mit:
einer ersten Hauptanschlußzone (20) einesLeitungs typs, die sich bis zu der ersten Hauptfläche (13 a) erstreckt,
einer zweiten Hauptanschlußzone (28) des einen Leitungstyps, die sich bis zu der zweiten Hauptfläche (13 b) erstreckt, und
einer Basiszone (26) eines entgegengesetzten Leitungs typs, die zwischen und mit Abstand von der ersten und der zweiten Hauptanschlußzone (20, 28) angeordnet ist, und einem Graben (14), der sich in den Körper (12) von dessen erster Hauptfläche (13 a) aus durch die erste Hauptanschlußzone (20) und die Basiszone (26) zu der zweiten Hauptanschlußzone (28) erstreckt, wobei die Basiszone (26) einen Kanalteil (34) hat, der sich zu der Oberfläche des Grabens (14) erstreckt;
eine isolierte Gate-Elektrode (30), die in dem Graben (14) benachbart zu dem Kanalteil (24) der Basiszone (26) ange ordnet ist, zum Steuern der Leitfähigkeit des Kanalteils (24) zwischen der ersten und der zweiten Hauptanschluß zone (20, 28) für Träger des einen Leitungstyps;
eine erste Hauptelektrode (21), die auf der ersten Haupt fläche (13 a) angeordnet und mit der ersten Hauptanschluß zone (20) ohmisch verbunden ist;
eine zweite Hauptelektrode (29), die auf der ersten Haupt fläche (13 b) angeordnet und mit der zweiten Hauptanschluß zone (28) ohmisch verbunden ist; und
eine Basiselektrode (23), die von der ersten und der zweiten Hauptelektrode (21, 29) getrennt und mit der Ba siszone (26) ohmisch verbunden ist;
wobei die Vorrichtung (10) frei von Kurzschlüssen zwischen der ersten Hauptanschlußzone und der Basiszone und der zweiten Hauptanschlußzone und der Basiszone ist, wodurch die Vorrichtung (10) bidirektional ist und die Leitfähig keit der Kanalzone (24) durch das Potential der isolierten Gate-Elektrode (30) relativ zu der Basiszone (26) bestimmt wird.
8. Wechselstromleistungsschaltung, gekennzeichnet durch:
einen Feldeffekttransistor (10), der frei von Kurzschlüs sen zwischen jeder seiner Hauptanschlußzonen (20, 28) und seiner Basiszone (26) ist und einen ersten Haupt-, einen zweiten Haupt-, einen Gate- und einen Basisanschluß hat und in der Lage ist, einen Strom von wenigstens 10 Ampere im EIN-Zustand sicher zu leiten;
eine Wechselspannungsquelle, die an den ersten und den zweiten Hauptanschluß angeschlossen ist; und
eine Einrichtung zum Steuern des Potentials der Gate- Elektrode (30) relativ zu der Basiszone (26), um in einem ersten Zustand die Gate-Elektrode (30) auf einem ersten Potential in bezug auf die Basiszone (26) zu halten und den FET (10) nichtleitend zwischen dem ersten und dem zweiten Anschluß unabhängig von der Polarität der Wechsel spannung zu halten, und um in einem zweiten Zustand die Gate-Elektrode (30) auf einem zweiten Potential in bezug auf die Basiszone (26) mit einer Polarität zu halten und die Vorrichtung (10) zwischen der ersten und der zweiten Elektrode leitend zu halten.
einen Feldeffekttransistor (10), der frei von Kurzschlüs sen zwischen jeder seiner Hauptanschlußzonen (20, 28) und seiner Basiszone (26) ist und einen ersten Haupt-, einen zweiten Haupt-, einen Gate- und einen Basisanschluß hat und in der Lage ist, einen Strom von wenigstens 10 Ampere im EIN-Zustand sicher zu leiten;
eine Wechselspannungsquelle, die an den ersten und den zweiten Hauptanschluß angeschlossen ist; und
eine Einrichtung zum Steuern des Potentials der Gate- Elektrode (30) relativ zu der Basiszone (26), um in einem ersten Zustand die Gate-Elektrode (30) auf einem ersten Potential in bezug auf die Basiszone (26) zu halten und den FET (10) nichtleitend zwischen dem ersten und dem zweiten Anschluß unabhängig von der Polarität der Wechsel spannung zu halten, und um in einem zweiten Zustand die Gate-Elektrode (30) auf einem zweiten Potential in bezug auf die Basiszone (26) mit einer Polarität zu halten und die Vorrichtung (10) zwischen der ersten und der zweiten Elektrode leitend zu halten.
9. Wechselstromleistungsschaltung nach Anspruch 8, dadurch
gekennzeichnet, daß die Einrichtung zum Steuern des
Gate-Basis-Potentials eine Einrichtung aufweist zum Kurz
schließen der Gate-Elektrode (30) zur Basiszone (26) und
eine Einrichtung zum Anschließen einer ersten Spannungs
quelle zwischen der Basiszone (26) und der Gate-Elektrode
(30).
10. Wechselstromleistungsschaltung nach Anspruch 9, gekenn
zeichnet durch
zwei Dioden (242, 244), die zwischen dem ersten und dem
zweiten Hauptanschluß des FET (10) in Serie gegeneinander
geschaltet sind, wobei die Dioden (242, 244) über ihren
gemeinsamen Anschluß (C) mit einer zweiten Spannungsquelle
(230) verbunden sind, welche die gemeinsame Verbindung
(C) der Dioden (242, 244) auf einem anderen Potential als
die Basiszone (26) des FET (10) hält.
11. Wechselstromleistungsschaltung nach Anspruch 10, da
durch gekennzeichnet, daß die Lawinendurchbruchspannungen
der Dioden (242, 244) jeweils kleiner sind als die Lawi
nendurchbruchspannung des Feldeffekttransistors (10).
12. Wechselstromleistungsschaltung nach Anspruch 9, ge
kennzeichnet durch
zwei Dioden (242, 244), die zwischen dem ersten und dem
zweiten Hauptanschluß des FET (10) in Serie gegeneinander
geschaltet sind,
wobei die gemeinsame Verbindung (C) der Dioden (242, 244)
mit der ersten Spannungsquelle (230) verbunden ist.
13. Wechselstromleistungsschaltung nach Anspruch 12, da
durch gekennzeichnet, daß die Lawinendurchbruchspannungen
der Dioden (242, 244) jeweils kleiner sind als die Lawinen
durchbruchspannung des Feldeffekttransistors (10).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/208,448 US4961100A (en) | 1988-06-20 | 1988-06-20 | Bidirectional field effect semiconductor device and circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3919978A1 true DE3919978A1 (de) | 1990-01-18 |
Family
ID=22774651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3919978A Ceased DE3919978A1 (de) | 1988-06-20 | 1989-06-19 | Feldeffekthalbleitervorrichtung und -schaltung |
Country Status (3)
Country | Link |
---|---|
US (1) | US4961100A (de) |
JP (1) | JPH0250482A (de) |
DE (1) | DE3919978A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2750799A1 (fr) * | 1996-06-11 | 1998-01-09 | Mitsubishi Electric Corp | Dispositif a semiconducteurs empechant le deverrouillage et procede de fabrication de ce dispositif |
EP1737043A2 (de) * | 2005-06-22 | 2006-12-27 | Sanyo Electric Co., Ltd. | Halbleiterbauelement mit isoliertem Gate und das Verfahren zur dessen Herstellung |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06506333A (ja) | 1991-03-18 | 1994-07-14 | クウォリティ・セミコンダクタ・インコーポレイテッド | 高速トランスミッションゲートスイッチ |
US6208195B1 (en) | 1991-03-18 | 2001-03-27 | Integrated Device Technology, Inc. | Fast transmission gate switch |
JP3128364B2 (ja) * | 1992-11-13 | 2001-01-29 | 新日本製鐵株式会社 | 半導体装置及びその製造方法 |
US5536977A (en) * | 1993-11-30 | 1996-07-16 | Siliconix Incorporated | Bidirectional current blocking MOSFET for battery disconnect switching |
EP0660520B1 (de) * | 1993-11-30 | 2004-05-26 | Siliconix Incorporated | Vielfach-Spannungsversorgung und Verfahren zur Auswahl einer Spannungsquelle aus einer Vielzahl von Spannungsquellen |
US5514604A (en) * | 1993-12-08 | 1996-05-07 | General Electric Company | Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making |
US5396085A (en) * | 1993-12-28 | 1995-03-07 | North Carolina State University | Silicon carbide switching device with rectifying-gate |
US5471075A (en) * | 1994-05-26 | 1995-11-28 | North Carolina State University | Dual-channel emitter switched thyristor with trench gate |
US5493134A (en) * | 1994-11-14 | 1996-02-20 | North Carolina State University | Bidirectional AC switching device with MOS-gated turn-on and turn-off control |
DE69631995T2 (de) * | 1995-06-02 | 2005-02-10 | Siliconix Inc., Santa Clara | Bidirektional sperrender Graben-Leistungs-MOSFET |
JP3168147B2 (ja) * | 1995-09-14 | 2001-05-21 | 株式会社日立製作所 | 半導体装置とそれを用いた3相インバータ |
KR0159073B1 (ko) * | 1995-10-16 | 1998-12-01 | 김광호 | 트렌치 dmos 트랜지스터와 그의 제조방법 |
EP0791965A3 (de) * | 1996-02-26 | 1998-09-16 | SILICONIX Incorporated | Vertikal-Transistor mit vier Klemmen |
US5929476A (en) | 1996-06-21 | 1999-07-27 | Prall; Kirk | Semiconductor-on-insulator transistor and memory circuitry employing semiconductor-on-insulator transistors |
US5977569A (en) * | 1996-09-24 | 1999-11-02 | Allen-Bradley Company, Llc | Bidirectional lateral insulated gate bipolar transistor having increased voltage blocking capability |
US6096608A (en) * | 1997-06-30 | 2000-08-01 | Siliconix Incorporated | Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench |
CN1166002C (zh) * | 1998-04-23 | 2004-09-08 | 国际整流器有限公司 | P沟道槽型金属氧化物半导体场效应晶体管结构 |
US7462910B1 (en) | 1998-10-14 | 2008-12-09 | International Rectifier Corporation | P-channel trench MOSFET structure |
US6500744B2 (en) | 1999-09-02 | 2002-12-31 | Micron Technology, Inc. | Methods of forming DRAM assemblies, transistor devices, and openings in substrates |
US6461918B1 (en) | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
DE10026742B4 (de) | 2000-05-30 | 2007-11-22 | Infineon Technologies Ag | In beide Richtungen sperrendes Halbleiterschaltelement |
US7132712B2 (en) | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
US7345342B2 (en) | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US6777745B2 (en) * | 2001-06-14 | 2004-08-17 | General Semiconductor, Inc. | Symmetric trench MOSFET device and method of making same |
US7061066B2 (en) * | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
US7078296B2 (en) | 2002-01-16 | 2006-07-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFETs and methods for making the same |
KR100859701B1 (ko) | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
DE10233760B4 (de) * | 2002-07-25 | 2007-05-03 | Infineon Technologies Ag | SRAM-Speicherzelle mit Älzgräben und deren Array-Anordnung |
US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
DE10325718B4 (de) * | 2003-06-06 | 2006-07-06 | Micronas Gmbh | Halbleitersensor mit einem FET und Verfahren zum Ansteuern eines solchen Halbleitersensors |
US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
CN100539184C (zh) * | 2004-02-16 | 2009-09-09 | 富士电机电子技术株式会社 | 双方向元件及其制造方法、半导体装置 |
US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
US7265415B2 (en) | 2004-10-08 | 2007-09-04 | Fairchild Semiconductor Corporation | MOS-gated transistor with reduced miller capacitance |
JP2008536316A (ja) | 2005-04-06 | 2008-09-04 | フェアチャイルド・セミコンダクター・コーポレーション | トレンチゲート電界効果トランジスタおよびその形成方法 |
US7385248B2 (en) | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
JP5073991B2 (ja) * | 2006-08-23 | 2012-11-14 | オンセミコンダクター・トレーディング・リミテッド | 絶縁ゲート型半導体装置 |
EP2208229A4 (de) | 2007-09-21 | 2011-03-16 | Fairchild Semiconductor | Superübergangsstrukturen für leistungsanordnungen und herstellungsverfahren |
US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
EP2310093A2 (de) * | 2008-07-10 | 2011-04-20 | Cornell University | Vorrichtung zur erzeugung von ultraschallwellen |
US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8319290B2 (en) | 2010-06-18 | 2012-11-27 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
US9669427B2 (en) * | 2012-01-24 | 2017-06-06 | Texas Instruments Incorporated | Methods and systems for ultrasound control with bi-directional transistor |
CN103258854A (zh) * | 2013-05-30 | 2013-08-21 | 深圳市锐骏半导体有限公司 | 一种沟槽mos及其把沟槽mos的体区接出的设计方法 |
US10297684B2 (en) * | 2017-09-29 | 2019-05-21 | Nxp Usa, Inc. | Bidirectional power MOSFET structure with a cathode short structure |
JP7450330B2 (ja) * | 2018-09-27 | 2024-03-15 | 富士電機株式会社 | 半導体素子及び半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1010445B (it) * | 1973-05-29 | 1977-01-10 | Rca Corp | Raddrizzatore a semiconduttore com mutabile allo stato di non condu zione per mezzo di una tensione ap plicata all elettrodo di porta del lo stesso |
JPS55133574A (en) * | 1979-04-05 | 1980-10-17 | Nec Corp | Insulated gate field effect transistor |
JPS57122574A (en) * | 1981-01-23 | 1982-07-30 | Toshiba Corp | Mos type integrated circuit |
US4568958A (en) * | 1984-01-03 | 1986-02-04 | General Electric Company | Inversion-mode insulated-gate gallium arsenide field-effect transistors |
US4755867A (en) * | 1986-08-15 | 1988-07-05 | American Telephone And Telegraph Company, At&T Bell Laboratories | Vertical Enhancement-mode Group III-V compound MISFETs |
-
1988
- 1988-06-20 US US07/208,448 patent/US4961100A/en not_active Expired - Lifetime
-
1989
- 1989-06-09 JP JP1145566A patent/JPH0250482A/ja active Pending
- 1989-06-19 DE DE3919978A patent/DE3919978A1/de not_active Ceased
Non-Patent Citations (1)
Title |
---|
CHANG, H.-R. et al. "Self-Aligned UMOS FET's with a Specific On-Resistance of 1 m OMEGA cm·2·. In: IEEE Transact. on El. Devices, Vol. ED-34, No. 11, Nov. 1987, S. 2329-2333 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2750799A1 (fr) * | 1996-06-11 | 1998-01-09 | Mitsubishi Electric Corp | Dispositif a semiconducteurs empechant le deverrouillage et procede de fabrication de ce dispositif |
EP1737043A2 (de) * | 2005-06-22 | 2006-12-27 | Sanyo Electric Co., Ltd. | Halbleiterbauelement mit isoliertem Gate und das Verfahren zur dessen Herstellung |
EP1737043A3 (de) * | 2005-06-22 | 2008-06-11 | Sanyo Electric Co., Ltd. | Halbleiterbauelement mit isoliertem Gate und das Verfahren zur dessen Herstellung |
Also Published As
Publication number | Publication date |
---|---|
JPH0250482A (ja) | 1990-02-20 |
US4961100A (en) | 1990-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3919978A1 (de) | Feldeffekthalbleitervorrichtung und -schaltung | |
DE69414311T2 (de) | Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate | |
DE3485831T2 (de) | Integrierte leistungshalbleiterschaltanordnungen mit igt- und mosfet-strukturen. | |
DE68913334T2 (de) | Synchroner Gleichrichter. | |
DE4100444C2 (de) | ||
DE69212868T2 (de) | Halbleiterbauelement mit n-dotiertem Gebiet niedriger Konzentration zur Verbesserung der dV/dt Eigenschaften | |
DE69416950T2 (de) | DMOSFET mit einem Widerstand zum Verbessern der Stromführung im Sperrbetrieb | |
DE69319549T2 (de) | Spannungsgesteuerte Halbleiteranordnung | |
DE2858191C2 (de) | ||
DE102009022032B4 (de) | Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements | |
DE102017107174B4 (de) | IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT | |
DE19523172A1 (de) | Bidirektionaler Thyristor | |
DE3737790C2 (de) | ||
DE3821459A1 (de) | Mit mos-gate abschaltbarer thyristor | |
DE102014109147A1 (de) | Feldeffekthalbleiter-Bauelement sowie Verfahren zu dessen Betrieb und Herstellung | |
EP0438700A1 (de) | Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung | |
DE19914697A1 (de) | Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC | |
DE19528998C2 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
DE102018100237B4 (de) | Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements | |
DE102016117264A1 (de) | Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt | |
EP0520355A1 (de) | Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung | |
EP0006428B1 (de) | Halbleiteranordnung für ein Schwellwertelement | |
DE4228832C2 (de) | Feldeffekt-gesteuertes Halbleiterbauelement | |
DE4433796A1 (de) | Steuerbares Halbleiterbauelement | |
DE102016120301A1 (de) | Leistungshalbleitervorrichtungs-Abschlussstruktur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |