DE3880996T2

DE3880996T2 - Herstellungsverfahren für eine monolithische Halbleiteranordnung mit wenigstens einem Transistor einer integrierten Kontrollschaltung und einem auf dem gleichen Chip integrierten Leistungstransistor.

Info

Publication number: DE3880996T2
Application number: DE88202898T
Authority: DE
Inventors: Salvatore Musumeci; Raffaele Zambrano
Original assignee: SGS Thomson Microelectronics Inc
Current assignee: STMicroelectronics lnc USA
Priority date: 1987-12-22
Filing date: 1988-12-16
Publication date: 1993-10-07
Anticipated expiration: 2008-12-17
Also published as: US4965215A; JPH022664A; IT1217322B; JP2677644B2; EP0322040A2; EP0322040B1; EP0322040A3; IT8706630A0; DE3880996D1

Description

Die Erfindung betrifft ein Herstellungsverfahren für eine monolithisches Halbleiteranordnung mit mindestens einem Transistor einer integrierten Steuerschaltung und einem auf demselben Chip integrierten Leistungstransistor.
Die Vereinigung von Vertikalfluß-Hochspannungs-Leistungstransistoren und einer integrierten Steuerschaltung auf demselben Chip führt zu einer äußerst kompakten und wirkungsvollen Anordnung mit Vorteilen gegenüber solchen, die getrennte Komponenten verwenden.
In der besagten Anordnung kann der Abstand zwischen dem unteren Rand der horizontalen Isolierzone und dem darunterliegenden Substrat nicht unter eine bestimmte Grenze d fallen, deren Wert von der Betriebsspannung der Anordnung abhängt. Andererseits steigt der Nennstrom der Leistungsstufe proportional zur Abnahme der Dicke des Kollektors und erreicht daher den zulässigen Maximalwert, wenn die Dicke den durch die Eetriebsspannung zugelassenen Mindestwert d erreicht. Es ist daher vorteilhaft für die Anodnung, wenn sie in einer solchen Weise hergestellt ist, daß die Tiefe der Grenzschicht der horizontalen Isolierzone und diejenige der Basis des Leistungstransistors zusammenfallen.
Ein Weg zur Lösung des vorgenannten Problems ist das in der US- A-4 239 558 beschriebene Verfahren, das jedoch eine sehr starke Dotierung in den Basis- und Emitterzonen des integrierten Steuerschaltungstransistors einbezieht, was dazu führt, daß die relativen Durchbruchswerte der Grenzschichten der integrierten Steuerschaltungstransistoren und zwischen den Kollektoren dieser Transistoren und der horizontalen Isolierzone kleiner werden. Der Rahmen der Erfindung besteht darin, ein Herstellungsverfahren für eine Malbleiteranordnung des oben beschriebenen Typs zu schaffen, durch welches es möglich wird, den Nennstrom der Leistungsstufe und die Betriebsspannung der integrierten Steuerschaltung maximal zu machen.
Zu diesem Zweck besteht das vorliegende Verfahren aus den beschriebenen Schritten gemäß dem Patentanspruch 1.
Die Merkmale der Erfindung gehen deutlicher aus der nachstehenden Beschreibung und aus den zugehörigen Zeichnungen einer nicht als Einschränkung anzusehenden Ausführungsform hervor, worin
Fig. 1 eine typische Struktur einer monolithischen Halbleiteranordnung bekannten Typs zeigt
Fig. 2 die Ersatzschaltung der Struktur des Leistungstransistors und der Isolierzone nach Fig. 1 zeigt;
Fig. 3 eine Struktur bekannten Typs zeigt, bei welcher die Tiefe der Basisgrenzschicht des Leistungstransistors und des unteren Randes der horizontalen Isolierzone gleich ist;
Fig. 4 eine schematische Darstellung des Profils der Konzentrationen verschiedener Typen von Dotierstoffen entlang den Emitter-, Basis- und Kollektorzonen des Leistungstransistors der Fig. 3 ist;
Fig. 5 eine schematische Darstellung des Profils der Konzentrationen verschiedener Typen von Dotierstoffen entlang den Emitter-, Basis- und Kollektorzonen des Transistors der integrierten Steuerschaltung, der horizontalen lsolierzone und des Kollektors des Leistungstransistors der Fig. 3 ist;
Fig. 6 eine schematische Darstellung der Struktur einer erfindungsgemäßen Halbleiteranordnung ist;
Fig. 7 das Profil der veschiedenen Typen von Dotierstoffen entlang einem Schnitt durch die Struktur der Fig. 6 zeigt, der durch die Emitter-, Basis- und Kollektorzonen des Transistors der integrierten Steuerschaltung, die horizontale Isolierzone und den epitaxialen Kollektor des Leistungstransistors geht;
Fig. 8 das Profil der Konzentrationen verschiedener Typen von Dotierstoffen entlang einem Schnitt zeigt, der durch die Emitter-, Basis- und Epitaxialkollektor-Zonen des Leistungstransistors der Fig. 6 geht;
Figuren 9, 10, 11, 12 und 13 eine schematische Darstellung der Struktur der erf indungsgemäßen Anordnung während verschiedener Phasen des Herstellungsverfahrens ist.
Bei dem bekannten Typ der integrierten Schaltung nach Fig. 1 stellen C, E und B die Kollektor-, Emitter- und Basiselektroden eines npn-Transistors der integrierten Steuerschaltung dar, während Cp, Ep und Bp die Kollektor-, Emitter- und Basiselektroden eines npn-Hochspannungs-Leistungstransistors darstellen.
Die Anordnung ist in der Lage, korrekt zu arbeiten, wenn die p- leitende Isolierzone, die aus den Bereichen 1 und 3 besteht, mit demjenigen Punkt der Anordnung verbunden ist, der das niedrigste Potential hat.
Gemäß dieser Hypothese läpt sich bei Betrachtung der Fig. 2 (d.h. der Ersatzschaltung des Aufbaus) erkennen, daß die Diode, die als ihre Anode die Isolierbereiche 1 und 3 und als ihre Kathode die Kollektorzone 7 des Leistungstransistors hat, in Sperrichtung vorgespannt ist und infolgedessen die Komponenten der integrierten Steuerschaltung voneinander und von der Leistungsstufe isoliert sind. Dieser Umstand befähigt die Anordnung zum Betrieb. Andererseits ist der Abstand d zwischen dem unteren Rand des Isolierbereichs 1 und dem Substrat 4 kleiner als der Abstand 1 zwischen dem unteren Rand der Basiszone 9 des Leistungstransistors und dem Substrat selbst: dies hat zur Folge, daß die Durchbruchsspannung der oben genannten Diode niedriger ist als die Durchbruchsspannung des Leistungstransistors, und infolgedessen ist der Spitzenwert der Betriebsspannung der Anordnung durch erstere eher als durch die zweite bestimmt.
Bei der Konstruktion einer Anordnung mup die Dicke d fest sein, so daß sie der geforderten Spitzenspannung standhalten kann. Umgekehrt hängt der Nennstrom der Leistungsstufe von der Kollektordicke (und daher von 1) ab, entsprechend dem Gesetz der umgekehrten Proportion.
Da die Differenz s (= 1 - d) zwischen der Grenzschichttiefe der Basis des Leistungstransistors und derjenigen des horizontalen Isolierbereichs 1 zu Lasten des besagten Nennstroms geht, ist es notwendig, diese Differenz auf ein Minimum (und falls möglich auf Null) zu reduzieren. Um dies zu tun, könnte es als zweckmä-Pig angesehen werden, die Grenzschichttiefe der Basis des Leistungstransistors durch Erhöhung der Diffusionszeiten und/oder -temperaturen zu erhöhen; dies ruft jedoch zwei Probleme hervor:
1) der im der horizontalen Isolierbereich 1 enthaltene Dotierstoff vom p-Typ könnte schneller zur Oberfläche B steigen als der in der inneren Schicht 2 vorhandene Dotierstoff vom n-Typ und könnte daher "Phantom"-Schichten eines Leitungstyps hervorrufen, der entgegengesetzt zu dem ist, welcher in der Kollektorzone eines npn-Transistors existieren sollte;
2) der in der inneren Schicht 2 enthaltene Dotierstoff vom n-Typ könnte an die Oberfläche 8 steigen und das Profil der Basiszone 5 des npn-Niederspannungstransistors ändern und, im schlimmsten angenommenen Fall, die Emitter- und Kollektorzonen 6 und 2 kurzschließen.
Es könnte auch als zweckmäßig erachtet werden, die Dicke der letzten Epitaxialschicht 20 zu vermindern: diese Lösung birgt das gleiche Risiko, wie es im vorstehenden Abschnitt 2) beschrieben wurde und würde in jedem Falle eine Verminderung der endgültigen Arbeitsspannung für die Komponenten der integrierten Steuerschaltung bedeuten.
Ein anderer Weg zur Lösung dieses Problems ist der in der US-A- 4239558 beschriebene, die sich auf einen Aufbau des in Fig. 3 dargestellten Typs bezieht, wobei jedoch eine Anzahl von Problemen festgestellt werden kann, deren schwerwiegenstes die Begrenzung der Spannung betrifft, bei welcher die integrierte Steuerschaltung arbeiten kann.
Das Konzentrationsprofil der verschiedenen Dotierstofftypen entlang der Emitterzone 35, der Basiszone 31 und der epitaxialen Kollektorzone 33 eines Leistungstransistors, der entsprechend dem zur Struktur nach Fig. 3 gehörenden Verfahren hergestellt wurde, ist in der Tat schematisch in Fig. 4 gezeigt. Die Konzentrationen sind in logarithmischem Maßstab auf der Achse Co der Fig. 4 vermessen, während die Abstände (Tiefe) der Punkte der verschiedenen Zonen von der oberen Oberfläche 38 des Chips auf der Achse Pr vermessen sind.
Die Kurven EP, BP und CP beziehen sich auf den Dotierstoff, der für die Emitter- bzw. die Basis- bzw. die epitaxiale Kollektorzone des Transistors verwendet wird. Die Oberflächenkonzentration der Kurve EP muß ungefähr um zwei Größenordnungen höher (oder, in anderen Worten, ungefähr 102-mal so groß) sein wie diejenige der Kurve BP, um einen vernünftigen Grad an Emitterwirkung zu erzielen, und BP wiederum mup ungefähr um drei Größenordnungen höher (oder, in anderen Worten, ungefähr 103-mal so groß) sein wie diejenige der Kurve CP, so daß sich die Drainzone im wesentlichen zur epitaxialen Kollektorzone erstreckt (notwendige Bedingungen für die Erzielung einer hohen Early- Spannung und die Vermeidung von Durchgriff).
Falls dann die epitaxiale Kollektorzone eine Fremdstoffkonzentration gleich 10¹&sup4; Atome/cm³ hat (der erforderliche Wert zur Erzielung von Durchbrüchen nicht unter ungefähr 1000 Volt), müssen die Konzentrationen für die Kurven EP und BP in der Gröpenordnung von 10¹&sup9; bzw. 10¹&sup7; Atome/cm³ sein.
Es sei nun wieder die Fig. 3 betrachtet. Die Basiszone 36 des Transistors der integrierten Steuerschaltung mup eine Konzentration haben, die höher ist als diejenige der Kollektorzone 34 und niedriger als diejenige der Emitterzone 37. Da die Kollektorzone des Transistors der integrierten Steuerschaltung zur gleichen Zeit hergestellt wird wie die Emitterzone der Leistungstransistors, mup die Dotierung der Basis- und Emitterzonen des Transistors der integrierten Steuerschaltung sehr hoch sein, nahe an den Feststoff-Löslichkeitsgrenzen der verschiedenen in Rede stehenden Störstoffe. In der Fig. 5 zeigen die Kurven E, B, C, I und CP das resultierende Konzentrationsprofil der verschiedenen dotierenden Fremdstoffe entlang der Emitter-, der Basis- und der Kollektorzone des Transistors der integrierten Steuerschaltung, entlang der horizontalen Isolierzone 32 und entlang der epitaxialen Kollektorzone 33.
Die Durchbruchswerte für den Emitter-Basis- und den Basis- Kollektor-übergang des Transistors der integrierten Steuerschaltung sowie für den Übergang zwischen dem Kollektor dieses Transistors und der horizontalen Isolierzone sind infolge der oben erwähnten hohen Dotierung äuperst niedrig. Sie lassen sich nur erhöhen, falls die Konzentrationen vermindert werden, was die Funktionstüchtigkeit unmittelbar herabsetzt.
Die Lösung gemäß der vorliegenden Erfindung macht es möglicht, diese Probleme mittels einer Struktur zu überwinden, welche die horizontale Isolierzone und die innere Schicht als Basis bzw. Emitter des Leistungstransistors verwendet, wie es in Fig. 6 gezeigt ist (worin die Symbole gleiche Bedeutung wie entsprechende Symbole in Fig. 1 haben), wobei jedoch eine Epitaxialwachstumszone vom n-Typ (vgl. die mit 17 bezeichnete Schicht in Fig. 6) zwischen die beiden besagten Diffusionszonen und diejenigen eingefügt wird, die zur Bildung von Basis und Emitter der Transistoren der integrierten Steuerschaltung benötigt werden.
Eine der Besonderheiten der Struktur besteht darin, daß l = d ist, weil die Basis des Leistungstransistors und die horizontale Isolierzone durch denselben Diffusionsprozeß hergestellt werden: der Nennstrom der Anordnung kann daher auf seinem Maximalwert gehalten werden, sobald die Betriebsspannung einmal festgelegt ist. Um zu analysieren, wie die erfindungsgemäße Struktur die beim Stand der Technik auftretenden Probleme überwindet (insbesondere die in der Struktur nach Fig. 3 gefundenen Probleme), muß auf die Figuren 7 und 8 Bezug genommen werden.
Erstere zeigt das Profil der Dotierstoffkonzentration entlang einem durch die Struktur nach Fig. 6 gelegten Schnitt, der durch die Emitterzone 16, die Basiszone 15 und die Kollektorzone 26 des Transistors der integrierten Steuerschaltung, durch die horizontale Isolierzone 24 und schließlich durch die epitaxiale Kollektorzone 22 des Leistungstransistors geht, während die zweite einen Querschnitt durch die Bereiche 13 und 25 des Emitters, den Bereich 23 der Basis und den Epitaxialkollektor des Leistungstransistors zeigt.
Die Verhältnisse zwischen den Dotierstoffkonzentrationen in den Emitter-, Basis und Kollektorzonen des Leistungstransistors und des Transistors der integrierten Steuerschaltung sind zufriedenstellend, weil ein Epitaxialwachstum nach der Bildung der horizontalen Isolierzone und der inneren Schicht und vor der Diffusion der Basis- und Emitterzonen des Transistors der integrierten Steuerschaltung realisiert wird. Diese Epitaxialschicht trennt die beiden Paare stark dotierter Bereiche (vgl. Fig. 7) und erlaubt somit der integrierten Steuerschaltung, bei genügend hohen Spannungen zu arbeiten.
Da die Emitter- und Basiszonen des Leistungstransistors "vergraben" sind, müssen sie mit der Oberfläche durch "Anreicherungs"-Zonen hoher Konzentration verbunden werden, um die Serienwiderstände von Basis und Emitter zu reduzieren: zu diesem Zweck werden die Isolier- und Senkbereiche (Bereich 19 der Basis bzw. Bereich 13 des Emitters) verwendet, ohne das Herstellungsverfahren zu modifizieren, einfach durch Verwendung eines anderen Fotomasken-Layouts.
Ein Verfahren zur Herstellung der Erfindung wird nachstehend beschrieben.
Eine Epitaxialschicht 22 vom Typ n- mit einer Störstoffkonzentration von ungefähr 10¹&sup4; Atome/cm³ wird gezüchtet auf einem Substrat 11 aus monokristallinem Silizium vom Typ n+ mit einer hohen Störstoffkonzentration (Konzentration > 10¹&sup9; Atome/cm³).
Unter Anwendung der normalen Oxidations-, Fotomasken-, Implantations- und Diffusionstechniken werden zwei Zonen 23 und 24 vom Typ p+ mit einer Konzentration von ungefähr 5.10¹&sup6; Atome/cm³ geschaffen, um die Basis des npn-Leistungstransistors bzw. die horizontale Isolierzone der Komponenten der integrierten Steuerschaltung zu bilden (Fig. 9).
Unter Verwendung normaler 0xidations-, Fotomasken-, Implantations- und Diffusionstechniken werden innerhalb der Zonen 23 und 24 zwei Zonen 25 bzw. 26 vom Typ n+ mit Dotierstoffkonzentrationen von 2.10¹&sup9; Atome/cm³ gebildet, die dazu bestimmt sind, die Emitterzonen des Leistungstransistors bzw. die innere Schicht eines NPN-Transistors der integrierten Steuerschaltung zu werden (Fig. 10).
An diesem Punkt wird durch ein neues epitaktisches Wachstum eine Schicht 17 vom Typ n erhalten1 die eine konstante Dotierstoffkonzentration von 10¹&sup4; Atome/cm³ hat und sich über die gesamte Oberfläche des Chips erstreckt.
Noch immer unter Verwendung normaler Oxidierungs-, Fotomasken-, Implantations- und Diffusionstechniken werden Zonen 19 und 21 vom Typ p+ mit Konzentrationen von 10¹&sup8; Atomen/cm³ hergestellt, die sich von der Oberfläche 12 bis zu den Zonen 23 und 24 erstrecken (Fig. 11).
Es sei folgendes bemerkt: während die Bereiche 21 die vertikalen Isolierzonen bilden, die notwendig sind, um die verschiedenen Komponenten der integrierten Steuerschaltung voneinander zu isolieren und die Schaltung selbst von der Leistungsstufe zu isolieren, ermöglichen die "Anreicherungs"-Zonen 19 die elektrische Verbindung der Basiszone 23 des Leistungstransistors mit der Oberfläche.
Als nächstes werden die "Anreicherungs"-Zonen 13 und 14 vom Typ n+ mit Konzentrationen von 2.10¹&sup9; Atome/cm³ gebildet, deren Zweck darin besteht, den Reihenwiderstand des Emitters des Leistungstransistors und des Kollektors des Niederspannungstransistors zu vermindern (Fig. 12).
An diesem Punkt werden die bekannten Techniken (vgl. Fig. 13) angewendet zur Bildung der Basiszone 15 und der Emitterzone 16 des npn-Niederspannungstransistors, der Kontaktöffnungen (vgl. die in der Isolierschicht 10 vorhandenen Öffnungen) und der gegenseitigen Verbindung der verschiedenen Elemente der Anordnung mittels eines Metallisierungs- und Fotomaskenverfahrens (vgl. Metallbeläge 18): alle Anschlußelektroden der verschiedenen Komponenten sitzen auf der Vorderseit des Chips, mit Ausnahme des Kollektors des Leistungstransistors, der sich auf der Rückseite befindet.
Beispielsweise kann die Epitaxialzone 17 durch eine doppelte Züchtung erhalten werden, wie es in der Italienischen Patentanmeldung Nr. 6613A/86, IT-A-1215024, beschrieben ist.
Die Randbereiche der Basis des Leistungstransistors und der Isolierzone können durch andere Zonen desselben Leitungstyps umgeben sein.

Claims

1. Herstellungsverfahren für eine monolithische Halbleiteranordnung mit wenigstens einem Transistor einer integrierten Steuerschaltung und einem auf dem gleichen Chip integrierten Leistungstransistor, mit folgenden Schritten:

- auf einem Halbleitersubstrat (ll) eines ersten Leitungstyps wird eine Halbleiterschicht (22) epitaktisch gezüchtet, die ebenfalls vom genannten ersten Leitungstyp ist;

- durch Diffusion von Dotierstoff in der Schicht (22) werden gleichzeitig eine erste Halbleiterzone (23) und eine zweite Halbleiterzone (24) gebildet, die beide von einem zweiten Leitungstyp sind, wobei die erste Zone (23) die Basiszone des Leistungstransistors und die zweite Zone (24) die horizontale Isolierzone der integrierten Steuerschaltung gegenüber dem Leistungstransistor darstellt;

- durch Diffusion innerhalb der Oberfläche der ersten und der zweiten Halbleiterzone (23, 24) werden gleichzeitig zwei Zonen des ersten Leitungstyps gebildet, welche die Emitterzone (25) des Leistungstransistors bzw. die innere Schicht (26) der Kollektorzone des Transistors der integrierten Steuerschaltung darstellen;

- epitaktisch gezüchtet wird eine zweite Halbleiterschicht (17) des ersten Leitungstyps, die sich über die gesamte Oberfläche des Chips erstreckt;

- durch weitere aufeinanderfolgende oberflächliche Diffusionen werden die Basis (l5) und der Emitter (16) des Transistors der integrierten Steuerschaltung gebildet;

- durch gleichzeitige Diffusion werden Verbindungszonen (21) und (19) gebildet, die sich von der Oberfläche (12) der Schicht (17) durch bis zur zweiten Zone (24) bzw. zur Easiszone (23) des Leistungstransistors erstreken;

- durch gleichzeitige Diffusion wird auf der Emitterzone (25) des Leistungstransistors und auf der inneren Schicht (26) des Transistsors der integrierten Steuerschaltung jeweils eine Anreicherungszone (13) bzw. (14) gebildet.

2. Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, daß sich die Zone (15) der Basis des vorgenannten Transistors der integrierten Steuerschaltung von der Oberfläche (12) der vorgenannten Schicht (17) bis zur inneren Schicht (26) der Kollektorzone dieses Transistors erstreckt.

3. Monolithische Halbleiteranordnung, erhalten mit Hilfe des Merstellungsverfahrens nach Anspruch 1 oder 2.