DE3855550T2

DE3855550T2 - Redundanz für Schaltungskomplex

Info

Publication number: DE3855550T2
Application number: DE3855550T
Authority: DE
Inventors: John D Marum John D Marum
Original assignee: TRW Inc
Current assignee: Northrop Grumman Space and Mission Systems Corp
Priority date: 1987-07-17
Filing date: 1988-07-07
Publication date: 1997-02-06
Anticipated expiration: 2008-07-08
Also published as: DE3855550D1; EP0299677B1; EP0299677A3; EP0299677A2; JPH0517580B2; US4928022A; JPS6488749A

Description

Diese Erfindung betrifft allgemein elektronische Systeme, die redundante Komponenten als Ersatzteile verwenden, und insbesondere solche Systeme, die in integrierten Schaltungen auf Wafer-Ebene verwendet werden. Auf Wafer-Ebene integrierte schaltungen verwenden große Bereiche oder sogar einen gesamten Halbleiter-Wafer für die Herstellung einer einzigen integrierten Schaltung. Demzufolge besteht eine größere Wahrscheinlichkeit von Fertigungsfehlern in der Schaltung und ein höherer Bedarf an redundanten schaltungselementen. Die Redundanz kann auch dazu dienen, Komponenten zu ersetzen, die nach der Inbetriebnahme der Schaltung beschädigt werden. Zahlreiche derzeit hergestellten integrierte Schaltungen enthalten Ersatzkomponenten für Zeilen und Spalten von Speicherzellen oder für Adreßdecodierer und dgl.
Typischerweise werden die Funktionen der Ersatzkomponenten durch elektronisch oder optisch durchbrennbare Sicherungen, die als Teil der Schaltung ausgebildet sind, aktiviert. Diese durchbrennbaren Sicherungen erschweren den Herstellungsprozeß und können in einer geringeren Produktionsausbeute resultieren. Außerdem kann das Durchbrennen der Sicherungen eine Beschädigung der Schaltung verursachen und die Oberfläche der Schaltung dem Einfluß von Verunreinigungen aussetzen, die die Leistung der Schaltung verschlechtem.
Ein solche Technik ist bereits im IBM Technical Disclosure Bulletin, Jahrgang 29, Nr. 12, Mai 1987, S. 5590 - 5593, Armonk, New York, in einem Artikel mit dem Titel "Novel bus reconfiguration scheme with spare lines" vorgeschlagen worden. Entsprechend dem vorgeschlagenen Prinzip werden Ersatz-Verbindungsleitungen bereitgestellt, so daß im Falle einer schadhaften Leitung alle Verbindungen nach dieser unbrauchbaren Leitung in Richtung der Ersatzleitung verschoben werden.
In einer speziellen von IBM beschriebenen Anordnung hat jeder Anschluß eines ersten Satzes, der mit einem der Anschlüsse eines zweiten Satzes zu verbinden ist, einen Schalter mit zwei Positionen, mittels dem er mit einer der beiden Leitungen verbunden werden kann. Sollte aleo eine Leitung ausfallen, steht nur eine alternative Konfiguration zur Verfügung. Außerdem behandelt der IBM-Vorschlag nur das Problem des Ausfalls zweier benachbarter Leitungen durch Kurzschluß, sieht aber nicht den Ausfall zweier getrennter Leitungen durch Unterbrechung vor.
Es besteht deshalb die Notwendigkeit für eine Technik zum Anschluß redundanter Komponenten ohne Verwendung von Sicherungen oder ähnlichen Geräten.
Die vorliegende Erfindung stellt Schaltkreise bereit, um einen ersten Satz von n Anschlüssen mit einem zweiten Satz von m Anschlüssen zu verbinden, wobei m-n größer ist als 2, und die Schaltkreise folgendes umfassen:
eine Übertragungsmatrix mit einer Anordnung von Schaltzellen, die in m Zeilen und m-n+1 Spalten von je n Schaltzellen angeordnet sind, wobei die Spalten so gegeneinander versetzt sind, daß sich n diagonale Zellensätze aus m-n+1 Zellen ergeben;
Registereinrichtungen zum Bereitstellen des Verfügbarkeitsstatus eines jeden der m Anschlüsse für eine entsprechende der m Zeilen von Schaltzellen;
den Satz der n Anschlüsse, der mit einem entsprechenden der n diagonalen Sätze von Schaltzellen der Übertragungsmatrix verbunden ist;
jeden der m Anschlüsse, die mit einer entsprechenden der m Zeilen der Schaltzellen der Übertragungsmatrix verbunden sind; und
alle Schaltzellen, die eine logikgesteuerte Schalteinrichtung zum Verbinden eines der n Anschlüsse mit einem der m Anschlüsse, Einrichtungen zum Generieren von Sperrsignalen, wenn sich die Schalteinrichtung im Zustand EIN befindet, um eine Übertragung an benachbarte Zellen derselben Zeile und desselben diagonalen Satzes vorzunehmen, und Einrichtungen zum Weitergeben der erhaltenen Sperrsignale entlang derselben Zeile oder desselben diagonalen Satzes umfassen, wobei die die Schalteinrichtungen steuernde Logik jeden Schalter nur dann betätigt, wenn der entsprechende Anschluß verfügbar ist und keine Sperrsignale erhalten werden.
Insbesondere stellt ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung Schaltkreise zur Kopplung jedes Anschlusses einer ersten Vielzahl von n Anschlüssen einer ersten Schaltung mit einem getrennten Anschluß einer zweiten Vielzahl von n Anschlüssen einer zweiten Schaltung durch die Wahl von n aus m Leitern bereit, wobei m größer ist als n, und die Schaltkreise folgendes umfassen:
erste und zweite Übertragungsmatrizen mit jeweils einer Anordnung von Schaltzellen, die in m Zeilen und m-n+1 Spalten von je n Schaltzellen angeordnet sind, wobei die Spalten so gegeneinander versetzt sind, daß sich n diagonale Zellensätze aus m-n+1 Zellen ergeben;
zu jeder Übertragungsmatrix gehörige Registereinrichtungen zum Bereitstellen des Verfügbarkeitsstatus eines jeden der m Leiter für eine entsprechende der m Zeilen von Schaltzellen;
jeden Satz der n Anschlüsse, der mit einem entsprechenden der n diagonalen Sätze von Schaltzellen jeder Übertragungsmatrix verbunden ist;
jeden der m Leiter, der mit einer entsprechenden der m Zeilen der Schaltzellen jeder Übertragungsmatrix verbunden ist; und
alle Schaltzellen, die eine logikgesteuerte Schalteinrichtung zum Verbinden eines der n Anschlüsse mit einem der m Leiter, Einrichtungen zum Generieren von Sperrsignalen, wenn sich die Schalteinrichtung im Zustand EIN befindet, um eine Übertragung an benachbarte Zellen derselben Zeile und desselben diagonalen Satzes vorzunehmen, und Einrichtungen zum Weitergeben der erhaltenen Sperrsignale entlang derselben Zeile oder desselben diagonalen Satzes umfassen, wobei die die Schalteinrichtungen steuernde Logik jeden Schalter nur dann betätigt, wenn der entsprechende Anschluß verfügbar ist und keine Sperrsignale erhalten werden.
Die vorliegende Erfindung stellt somit Schaltkreise zum automatischen Verbinden eines Satzes von n Anschlüssen mit einer Auswahl von Anschlüssen bereit, die aus einem größeren Satz von m Anschlüssen gewählt sind, von denen einige für eine Verwendung evtl. nicht zur Verfügung stehen. Die Schalteinrichtung arbeitet so, daß sichergestellt ist, daß jeder der n Anschlüsse nur mit einem gewählten Anschluß der m Anschlüsse und daß jeder der m Anschlüsse mit nicht mehr als einem der n Anschlüsse verbunden wird.
Bei dem dargestellten Ausführungsbeispiel der Erfindung enthält die Einrichtung zur Registrierung, welche der m Anschlüsse verfügbar sind, einen Satz von m Flipflops, von denen jedes mit einer Zeile der Schaltzellen gekoppelt ist.
Wie in der Beschreibung detaillierter erläutert wird, enthält jede der Schaltzellen einen ersten mit einem der n Anschlüsse verbundenen Anschluß, so daß jeder der n Anschlüsse mit den ersten Anschlüssen eines getrennten diagonalen Zellensatzes verbunden ist, einen zweiten mit dem einen der n Anschlüsse verbundenen Anschluß, so daß jeder der m Anschlüsse mit den zweiten Anschlüssen einer getrennten Zellenzeile verbunden ist, einen Schalter, der in der Lage ist, die ersten und zweiten Anschlüsse zu verbinden, und einen mit der Einrichtung zum Registrieren, welche der m Anschlüsse verfügbar sind, verbundenen Statusanschluß, so daß jeder der Zellen in jeder beliebigen Zeile der Verfügbarkeitsstatus eines der m Anschlüsse bereitgestellt wird. Die Zelle enthält außerdem einen diagonalen Ausgangsanschluß zur Ausgabe eines Sperrsignals, welches meldet, daß der einem diagonalen Satz zugehörige Anschluß n mit einem Anschluß m verbunden worden ist, einen diagonalen Eingangsanschluß zum Empfangen eines Sperrsignals von dem diagonalen Ausgangsanschluß der anderen Zelle, das eine weitere Verbindung des Anschlusses n mit einem anderen Anschluß m verhindert, einen horizontalen Ausgangsanschluß zur Ausgabe eines Sperrsignals, welches meldet, ob der zu einer Zellzeile gehörige Anschluß m mit einem Eingang n verbunden worden ist, und einen horizontalen Eingangsanschluß zum Empfangen eines Sperrsignals von dem horizontalen Ausgangsanschluß der anderen Zelle in derselben Zeile, das eine weitere Verbindung des Anschlusses m mit einem anderen Anschluß n verhindert.
Schließlich enthält jede Schaltzelle vor allem Logikeinrichtungen zum Steuern des Schalters und zum Generieren von Ausgangssignalen am diagonalen und horizontalen Ausgangsanschluß als Antwort auf die an den Statusanschluß und den diagonalen und horizontalen Eingangsanschluß angelegten Eingangssignale. Die Logikeinrichtung enthält Einrichtungen zum Einschalten des Schalters als Reaktion auf das Vorliegen eines Signals am Statusanschluß, das die Verfügbarkeit eines Anschlusses m meldet, und auf das Fehlen eines an den diagonalen und horizontalen Eingangsanschluß gelegten Sperrsignals, Einrichtungen zum Generieren eines Sperrsignals am diagonalen Ausgangsanschluß als Antwort entweder auf ein am diagonalen Eingangsanschluß erhaltenes Sperrsignal oder auf das Einschalten des Schalters und Einrichtungen zum Generieren eines Sperrsignals am horizontalen Ausgangsanschluß als Antwort entweder auf ein am horizontalen Eingangsanschluß erhaltenes Sperrsignal oder auf das Einschalten des Schalters.
Bei einem bevorzugten Ausführungsbeispiel der Erfindung sind die Schaltkreise Bestandteil einer integrierten Schaltung auf Wafer-Ebene.
Aus der obigen Zusammenfassung geht klar hervor, daß die vorliegende Erfindung einen bedeutenden Fortschritt auf dem Gebiet der redundanten Schaltkreise darstellt, insbesondere bei ihrer Anwendung auf integrierte Schaltungen auf Wafer- Ebene. Die Erfindung stellt insbesonderes eine neuartige Technik für das Verbinden eines Anschlußsatzes mittels eines Satzes von Leitern anderer Schaltungen, von denen einige evtl. nicht zur Verwendung verfügbar sind, mit einem anderen entsprechenden Satz in einem anderen Schaltungsmodul bereit. Andere Ausführungsformen und Vorteile der Erfindung werden anhand der folgenden, detaillierten Beschreibung in Zusammenhang mit den beiliegenden Zeichnungen ersichtlich.
Eine Ausführungsform der Erfindung wird nunmehr nur beispielhaft und unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben; es zeigen:
Fig. 1 ein Blockschema eines Ausführungsbeispiels der vorliegenden Erfindung;
Fig. 2 ein detaillierteres Blockschema eines Abschnitts aus Fig. 1 mit einer Übertragungsmatrix; und
Fig. 3 ein Blockschema einer Zelle aus einer Vielzahl von Zellen, wie sie in der Übertragungsmatrix der Fig. 2 verwendet werden.

BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS

Wie die Zeichnungen beispielhaft zeigen, betrifft die vorliegende Erfindung eine Technik der automatischen Konfigurierung oder Rekonfigurierung einer integrierten Schaltung in der Weise, daß nur Komponenten verwendet werden, die nicht defekt sind. Früher sind zu diesem Zweck durchbrennbare Sicherungen verwendet worden, die jedoch den inhärenten Nachteil haben, daß sie selbst eine Beschädigung der Schaltung verursachen können.
Entsprechend der vorliegenden Erfindung ist mindestens eine integrierte Schaltung so strukturiert, daß sie eine automatische Schalteinrichtung enthält, die mit Statusinformationen bezüglich eines Pools identischer Komponenten, einschließlich redundanter Komponenten, versorgt wird und die die jeweiligen Anschlüsse nur über brauchbare dieser Komponenten herstellt. Die Erfindung wird beispielhaft in Zusammenhang mit mehreren Verbindungsleitungen beschrieben, von denen einige redundante Ersatzleitungen sind, wobei der Zweck der Erfindung darin besteht, Anschlüsse zwischen zwei Schaltungsmodulen unter Verwendung nur nicht schadhafter Verbindungsleitungen herzustellen.
Wie aus Fig. 1 ersichtlich ist, enthält eine durch das Bezugszeichen 10 gekennzeichnete integrierte Schaltung einen Schaltkreis AA mit Anschlüssen A1, A2, A3 und A4, einen Schaltkreis BB mit Anschlüssen B1, B2, B3 und B4 und mehrere Verbindungsleitungen L1 - L6, die zur Kopplung der Anschlüsse A1 - A4 mit den Anschlüssen B1 - B4 dienen. In diesem Zeichnungsbeispiel sind sechs Verbindungsleitungen zur Herstellung von vier Anschlüssen zwischen den Schaltkreisen AA und BB vorgesehen. Im Zuge der Beschreibung wird ersichtlich werden, daß die Erfindung nicht auf die Wahl von Verbindungsleitungen beschränkt ist, und daß es sich bei den redundanten Komponenten um jede Art aktiver oder passiver Schaltungskomponenten handeln kann.
Die Wahl der Verbindungsleitungen aus dem Pool L1 - L6 von Leitungen erfolgt gemß Fig. 1 durch Übertragungsmatrizen 1 und 2. Die Übertragungsmatrix 1 ist zwischen den Anschlüssen A1 - A4 des Schaltkreises AA und jeweils einem Ende jeder Leitung L1 - L6, mit X1 - X6 gekennzeichnet, eingeschaltet. Die Übertragungsmatrix 2 ist zwischen den gegenüberliegenden Enden der Verbindungsleitungen, mit Y1 - Y6 gekennzeichnet, und den Anschlüssen B1 - B4 des Schaltkreises BB eingeschaltet. Jede Matrix 1, 2 hat einen Datenanschluß D, der mit einem externen Anschluß 12 verbunden ist, einen Taktanschluß CLK, der mit einem externen Anschluß 14 verbunden ist, und einen Reset-Anschluß R, der mit einem anderen externen Anschluß 16 verbunden ist. Die Übertragungsmatrix 1 erhält über den Datenanschluß 12 Statusinformationen bezüglich der Leitungen L1 - L6 und stellt automatisch Verbindungen zwischen den Anschlüssen A1 - A4 und vier der Verbindungsleitungen L1 - L6 her. Die Übertragungsmatrix 2 übernimmt eine ähnliche Funktion zur Herstellung der Verbindungen mit den Anschlüssen B1 - B4. Funktion und Struktur der Übertragungsmatrix 1 werden nunmehr detaillierter beschrieben, und es versteht sich von selbst, daß diese Beschreibung gleichermaßen für die Übertragungsmatrix 2 gilt.
Die. Übertragungsmatrix 1 umfaßt sechs Flipflops FF1, FF2, FF3, FF4, FF5 und FF6, die wie in Fig. 2 dargestellt, in einer einzigen Spalte angeordnet sind, und eine Anordnung aus zwölf Schaltzellen, die mit EM11, EM21 usw. gekennzeichnet sind. Die allgemeine Kennzeichnung jeder Zelle ist EMrc, wobei r die Zeilennummer und c die Spaltennummer ist. In der ersten Zeile befindet sich nur eine Zelle EM11 neben dem Flipflop FF1, und in der zweiten Zeile befinden sich zwei Zellen EM21 und EM22. Die dritte und vierte Zeile enthalten jeweils drei Zellen, die mit EM31, EM32 und EM33 bzw. mit EM41, EM42 und EM43 gekennzeichnet sind. Die fünfte Zeile enthält zwei Zellen EM52, EM53 an den Positionen der zweiten und dritten Spalte, und die sechste Zeile enthält nur eine Zelle EM63 an der Position der dritten Spalte.
Der Datenanschluß 12, der Taktanschluß 14 und der Reset- Anschluß 16 sind mit den Daten-, Takt- und Reset-Anschlüssen der Flipflops FF1 - FF6 verbunden, die als Statusregister für die sechs Verbindungsleitungen L1 - L6 fungieren. Jede der Leitungen wird elektrisch (durch eine nicht dargestellte Schaltung) geprüft, und ihr Status wird als brauchbar oder nicht brauchbar bestimmt. Brauchbare Leitungen werden mit im entsprechenden Flipflop gespeicherten logisch "1" gekennzeichnet.
Zu Beginn der Operation der Schaltung 10 wird an den Reset- Anschluß 16 ein Reset-Signal zum Rücksetzen der Flipflops FF1 - FF6 auf einen Ausgang logisch "0" gelegt. Anschließend wird das Statusdatum seriell an den Dateneingangsanschluß 12 gelegt und durch Taktung der an den Takteingang 14 gelegten Signale in die Flipflops FF1 - FF6 eingetragen. Auf Basis des Status der Flipflops FF1 - FF6, wie er an ihren Q-Ausganqsanschlüssen 18, 20, 22, 24, 26, 28 vorliegt, ist jede Zelle EMrc in der Lage, einen der Anschlüsse A1 - A4 selektiv mit einem der Endanschlüsse X1 - X6 der Leitungen L1 - L6 zu koppeln.
Jede der Zellen EMrc hat einen identischen Aufbau, wie er detaillierter in Fig. 3 dargestellt ist. Im einzelnen enthält jede Zelle Eingangs-/Ausgangsanschlüsse AA und XX, einen Eingangsanschluß C, einen diagonalen Welligkeitseingangsanschluß (RID), einen horizontalen Welligkeitseingangsanschluß (RIH), einen horizontalen Welligkeitsausgangsanschluß (ROH) und einen diagonalen Welligkeitsausgangsanschluß (ROD). Die Zelle hat außerdem eine erste und eine zweite Inverterschaltung I1 und I2, ein AND-Gatter G1 mit drei Eingängen, zwei OR-Gatter G2 und G3 mit zwei Eingängen und einen bidirektionalen Schalter BS1. Diese Komponenten sind miteinander, wie im folgenden Absatz beschrieben, verbunden.
Der Eingangsanschluß RIH ist als Eingang zum OR-Gatter G2 und zum Inverter I1 geschaltet, dessen Ausgang bei 100 als Eingang zum AND-Gatter G1 geschaltet ist. Analog ist der Eingangsanschluß RID als Eingang zum OR-Gatter G3 und zum Inverter I2 geschaltet, dessen Ausgang bei 102 ebenfalls als Eingang zum AND-Gatter G1 geschaltet ist. Der dritte Eingang des AND-Gatters G1 wird vom Eingangsanschluß C hergeleitet. Der Ausgang des AND-Gatters G1 (bei 104) ist mit einem Steueranschluß des Schalters BS1 und als Eingang zu jedem der OR-Gatter G1 und G2 geschaltet. Der Ausgang des OR-Gatters G2 ist mit dem Eingangsanschluß ROH und der Ausgang des OR-Gatters G3 ist mit dem Ausgangsanschluß ROD verbunden. Die beiden anderen Anschlüsse des Schalters BS1 schließlich sind mit den Anschlüssen AA bzw. XX verbunden.
Aus Fig. 3 ist ersichtlich, daß am Ausgang 104 des AND- Gatters G1 nur dann logisch "1" vorliegt, wenn am Eingang C "1" und an den Eingängen RIH und RID "0" vorliegt. Dies ist die Bedingung, daß der Schalter BS1 schließt und die Anschlüsse AA und XX miteinander verbindet. Die gleiche Bedingung wird auch an den Anschlüssen ROH und ROD auf "1" liegende Ausgänge generieren. Das OR-Gatter G2 stellt sicher, daß am Ausgangsanschluß ROH "1" vorliegt, wenn am Eingangsanschluß RIH "1" vorliegt. Analog stellt das OR- Gatter G3 sicher, daß am Ausgangsanschluß ROD "1" vorliegt, wenn am Eingangsanschluß RID "1" vorliegt. Da nunmehr die Funktionsweise jeder Zelle bekannt ist, ist die Funktionsweise der in Fig. 2 dargestellten Übertragungsmatrix bei der Verbindung der Anschlüsse A1 - A4 mit den verfügbaren Leitungen der Leitungen L1 - L6 besser verständlich.
Die Zellen der Übertragungsmatrix nach Fig. 2 sind wie folgt miteinander verbunden. Zunächst werden die horizontalen Welligkeitseingänge und -ausgänge entlang der waagrechten Zeilen der Matrix miteinander verbunden. Jede Zelle leitet ihren RIH-Eingang vom Ausgangsanschluß ROH der in der Zeile unmittelbar rechts benachbarten Zelle her. Die äußerst rechte Zelle jeder Zeile leitet ihren RIH-Eingang von einer Referenzspannung VREF her, die eine Bedingung logisch "0" repräsentiert. Der Eingangsanschluß ROH der äußerst linken Zelle jeder Zeile bleibt offen. Die horizontalen welligkeitssignale sind mit den Bezugszeichen 32, 34, 36, 40, 42 und 56 gekennzeichnet.
Die diagonalen Welligkeitseingänge und -ausgänge werden auf ähnliche Weise mit den horizontalen Welligkeitssignalen verbunden, jedoch in diagonalen, nach unten und nach rechts in der Figur geneigten Zeilen. Damit legt jede Zelle ihren ROD-Ausgang an den Eingangsanschluß RID der Zelle, die sich eine Zeile unterhalb und eine Spalte rechts von ihr befin det. Die erste Spalte der Zellen erhält VREF als Eingang an den RID-Anschlüssen, und die ROD-Anschlüsse der letzten Spalte der Zellen bleiben offen. Die digonalen Welligkeitssignale sind mit den Bezugszeichen 30, 38, 44, 46, 48, 50, 52 und 54 gekennzeichnet.
Der Anschluß Al ist mit dem Anschluß AA der Zelle EM11 in der ersten Zeile und mit den Anschlüssen AA der anderen Zellen in derselben diagonalen Zeile, d.h. mit den Zellen EM22 und EM33 verbunden. Der Anschluß A2 ist mit dem Anschluß AA der ersten Zelle EM21 in der zweiten horizontalen Zeile und mit den Anschlüssen AA jeder Zelle in derselben diagonalen Zeile, d.h. mit den Zellen EM32 und EM43 verbunden. Analog ist der Anschluß A3 mit den Anschlüssen AA der diagonalen Zeile, die die Zellen EM31, EM42 und EM53 enthält, verbunden, und der Anschluß A4 ist mit den Anschlüssen AA der diagonalen Zeile, die die Zellen EM41, EM52 und EM63 enthält, verbunden.
Die Anschlüsse C der Zellen sind in waagrechten Zeilen mit den entsprechende Flipflops FF1 - FF6 verbunden. Im einzelnen liegt der Q-Ausgang des FF1 am Anschluß C der Zelle EM11 in der ersten Zeile der Matrix, der Q-Ausgang des FF2 liegt an den Anschlüssen C der Zellen EM21 und EM22 in der zweiten Zeile der Matrix usw. Allgemein ausgedrückt, liegt der Q-Ausgang den n-ten Flipflop FFN an den Anschlüssen C der n-ten Zeile mit den Zellen EMn1, EMn2 usw. Die Anschlüsse X, X1 - X6, sind ebenfalls zeilenweise mit den Zellen verbunden. Der Anschluß X1 ist mit dem Anschluß XX der Zelle EM11 in der ersten Zeile, X2 ist mit den Anschlüssen XX der Zellen EM21 und EM22 der zweiten Zeile verbunden usw.
Aus der dargestellten Matrix ist ersichtlich, daß der Anschluß A1 entweder mit der Leitung L1 (über die Zelle EM11), mit der Leitung L2 (über die Zellen EM11 und EM22) oder mit der Leitung L3 (über die Zellen EM11, EM22 und EM33) verbunden werden kann. Analog kann der Anschluß A2 mit einer der drei Leitungen L2, L3 und L4, der Anschluß A3 mit einer der drei Leitungen L3, L4 und L5 und der Anschluß A4 mit einer der drei Leitungen L4, L5 und L6 verbunden werden. Die erste Spalte der Zellen bildet den Mechanismus, mit dessen Hilfe die Anschlüsse A1 - A4 bestimmen, ob ihre "erste Wahl" von Leitungen verfügbar ist. Liegt beispielsweise FF1 auf "1", d.h. die Leitung L1 ist verfügbar, so liegt der Eingang C der Zelle EM11 auf "1" und die Welligkeitseingänge RID und RIH liegen beide auf "0". Deshalb werden die Anschlüsse AA und XX verbunden, und die Zelle EM11 wird den Anschluß A1 mit der Leitung L1 koppeln. Die Zelle EM11 wird außerdem an ihrem Ausgangsanschluß ROD ein Signal "1" generieren, und dieses Signal wird an die anderen Zellen derselben Diagonalen, d.h. die Zellen EM22 und EM33, als Welligkeitssignal übertragen. Das diagonale Welligkeitssignal hat den Effekt, andere Zellen in der Diagonalen daran zu hindern, eine Verbindung zwischen den Anschlüssen AA und XX herzustellen. In dem Beispiel, in dem A1 mit der Leitung L1 verbunden ist, wird also A1 durch das diagonale Welligkeitssignal daran gehindert, eine Verbindung mit L2 und L3 herzustellen.
Wenn zwischen dem Anschluß AA und dem Anschluß XX einer Zelle keine Verbindung hergestellt werden kann, so wird der Verbindungsaufbau in der nächsten Zelle derselben Diagonalen versucht. Ist beispielsweise die Leitung L1 nicht verfügbar, könnte der Anschluß A1 nicht mit der Leintung L2 verbunden werden, da der Eingang C der Zelle EM11 auf "0" liegen würde. Wäre die Leitung L2 verfügbar, so läge der Anschluß C der Zelle EM22 auf "1", und die Verbindung zwi schen dem Anschluß A1 und der Leitung L2 könnte in dieser Zelle hergestellt werden. Gleichzeitig würde die Zelle EM22 an ihren Welligkeitsausgangsanschlüssen ROD und ROH ein auf "1" liegendes Signal generieren. Wie erläutert, besteht die Wirkung des ROD-Signals darin, nachfolgende Zeilen derselben Diagonalen daran zu hindern, eine andere Leitung für den Anschluß A1 zu wählen. In diesem Beispiel bleibt nur die Zelle EM33 in derselben Diagonalen, und das daigonale Welligkeitssignal würde die Zelle daran hindern, A1 mit der Leitung L3 zu verbinden.
Das horizontale Welligkeitssignal breitet sich in umgekehrter Richtung von jeder Zelle aus, in der eine Verbindung geschlossen ist. Stellt im vorigen Beispiel die Zelle EM22 eine Verbindung zwischen dem Anschluß A1 und der Leitung L2 her, würde ein horizontales Welligkeitssignal an die Zelle EM21 geschickt werden, die dann daran gehindert wäre, eine Verbindung zwischen dem Anschluß A2 und der Leitung A2 aufzubauen.
Allgemein gilt, daß dann, wenn eine Verbindung in einer der Zellen zwischen einem Anschluß An und einer verfügbaren Leitung Lm hergestellt wird, ein diagonales und ein horizontales Welligkeitssignal von der Zelle ausgegeben werden, in der die Verbindung besteht. Das diagonale Welligkeitssignal verhindert, daß derselbe Anschluß An mit einer anderen Leitung verbunden wird, und das horizontale Signal verhindert, daß ein anderer Eingangsanschluß mit derselben Leitung Lm verbunden wird.
Es versteht sich von selbst, daß dann, wenn die Statusinformationen hinsichtlich der verfügbaren Leitungen L1 - L6 in die Flipflops FF1 - FF6 geladen sind, sich die erste Übertragungsmatrix selbst automatisch konfiguriert, um die Anschlüsse A1 - A4 mit den verfügbaren Leitungen L1 - L6 zu verbinden. Außerdem arbeitet die andere Übertragungsmatrix in derselben Weise, um die Anschlüsse B1 - B4 mit denselben vier verfügbaren Leitungen zu verbinden. Es versteht sich von selbst, daß die Schaltungslogik der Zellen EM11 - EM63 nur zum Zwecke der Verdeutlichung beschrieben worden ist und auf vielerlei Arten implementiert werden kann, ohne die Funktionsprinzipien der Erfindung zu beeinflussen. Des weiteren können die Schaltkreise der Übertragungsmatrizen als integrierte Schaltungen oder unter Verwendung diskreter Komponenten implementiert werden.
Wie oben beschrieben, stellt die vorliegende Erfindung einen beachtlichen Fortschritt auf dem Gebiet der redundanten Systeme für elektronische Komponenten dar. Die Erfindung stellt insbesondere eine neuartige Technik zur automatischen Verbindung einer Vielzahl von Anschlüssen eines Schaltungsmoduls mit einer identischen Anzahl verfübgarer Anschlüsse, die aus einer größeren Anzahl solcher Anschlüsse, von denen einige als defekt markiert sein können, gewählt werden, bereit. Die Erfindung kann vorteilhaft zum Verbinden entsprechender Anschlüsse zweier elektronischer Module über Verbindungsleitungen, die aus einem Pool solcher Leitungen gewählt werden, deren Anzahl größer ist als die Anzahl der Anschlüsse, eingesetzt werden. Es versteht sich sich ebenfalls, daß verschiedene Modifikationen möglich sind, ohne von Geist und Anwendungsbereich der Erfindung abzuweichen, obwohl ein Ausführungsbeispiel der Erfindung detailliert zur Erläuterung beschrieben worden ist. Diesbezüglich wurde zuvor erwähnt, daß die Erfindung nicht auf die Funktion der Wahl von Verbindungsleitungen beschränkt ist und daß es sich bei den redundanten Komponenten um aktive oder passive Schaltungskomponenten beliebiger Art handeln kann. Obwohl sich außerdem die Prinzipien der Erfindung gut zur Verwaltung redundanter Komponenten innerhalb einer integrierten Schaltung eignen, könnten dieselben Prinzipien auf andere physikalische Schaltungskonfigurationen angewendet werden.

Claims

1. Schaltkreise zum Verbinden eines ersten Satzes von n Anschlüssen (A1 - A4) mit einem zweiten Satz von m Anschlüssen (L1 - L6), wobei m-n größer ist als 2, und die Schaltkreise folgendes umfassen:

eine Übertragungsmatrix (1) mit einer Anordnung von Schaitzellen, die in m Zeilen und m-n+1 Spalten von je n Schaitzellen angeordnet sind, wobei die Spalten so gegeneinander versetzt sind, daß sich n diagonale Zellensätze aus je m-n+1 Zellen ergeben;

Registereinrichtungen (FF1 - FF6) zum Bereitstellen des Verfügbarkeitsstatus eines jeden der m Anschlüsse für eine entsprechende der m Zeilen von Schaltzellen,

den Satz der n Anschlüsse, der mit einem entsprechenden der n diagonalen Sätze von Schaitzellen der Übertragungsmatrix verbunden ist;

jeden der m Anschlüsse, die mit einer entsprechenden der m Zeilen der Schaitzellen der Übertragungsmatrix (1) verbunden sind; und

alle Schaltzellen, die eine logikgesteuerte Schalteinrichtung (BSL) zum Verbinden eines der n Anschlüsse mit einem der m Anschlüsse, Einrichtungen zum Generieren von Sperrsignalen, wenn sich die Schalteinrichtung (BS1) im Zustand EIN befindet, um eine Übertragung an benachbarte Zellen derselben Zeile und desselben diagonalen Satzes vorzunehmen, und Einrichtungen zum Weitergeben der erhaltenen Sperrsignale entlang derselben Zeile oder desselben diagonalen Satzes umfassen, wobei die die Schalteinrichtungen steuernde Logik jeden Schalter nur dann betätigt, wenn der entsprechende Anschluß verfügbar ist und keine Sperrsignale erhalten werden.

2. Schaltkreise nach Anspruch 1, bei denen jeder erste Anschluß (A1 - A4) mit einer jeweils anderen Gruppe von n-n+1 der Anschlüsse (L1 - L4) des zweiten Satzes verbunden ist, wobei sich die jeweiligen Gruppen überlappen.

3. Schaltkreise nach Anspruch 1 oder 2, bei denen jede der Schaltzellen folgendes enthält:

einen ersten Anschluß (AA), der mit einem der n Anschlüsse (A1 - A4) so verbunden ist, daß jeder der n Anschlüsse mit den ersten Anschlüssen eines getrennten diagonalen Satzes von Zellen verbunden ist;

einen zweiten Anschluß (BB), der mit einem der m Anschlüsse so verbunden ist, daß jeder der m Anschlüsse mit den zweiten Anschlüssen einer getrennten Zeile von Zellen verbunden ist;

einen Schalter, der in der Lage ist, die ersten und zweiten Anschlüsse zu verbinden;

einen Statusanschluß (C), der mit der Einrichtung zum Registrieren, welche der m Anschlüsse verfügbar sind, so verbunden ist; daß der Verfügbarkeitsstatus eines der m Anschlüsse jeder der Zellen in jeder beliebigen Zeile bereitgestellt wird;

einen diagonalen Ausgangsanschluß (ROD) zur Ausgabe eines Sperrsignals, welches meldet, daß der zu einem diagonalen Satz gehörige Anschluß n mit einem Anschluß m verbunden worden ist;

einen diagonalen Eingangsanschluß (RID) zum Empfangen eines Sperrsignals von dem diagonalen Ausgangsanschluß der anderen Zelle, um eine weitere Verbindung des Anschlusses n mit einem anderen Anschluß m zu verhindern;

einen horizontalen Ausgangsanschluß (RCH) zur Ausgabe eines Sperrsignals, welches meldet, daß der zu einer Zeile von Zellen gehörige Anschluß m mit einem Anschluß n verbunden worden ist;

einen horizontalen Eingangsanschluß (RIH) zum Empfangen eines Sperrsignals von dem horizontalen Ausgangsanschluß einer anderen Zelle derselben Zeile, um eine weitere Verbindung des Anschlusses m mit einem anderen Anschluß n zu verhindern; und

Logikeinrichtungen (I1, I2, G1, G2, G3) zum Steuern des Schalters und zum Generieren von Ausgangssignalen an den diagonalen und horizontalen Ausgangsanschlüssen als Antwort auf an den Statusanschluß und an die diagonalen und horizontalen Eingangsanschlüsse angelegte Eingangssignale.

4. Schaltkreis nach Anspruch 3, bei denen die Logikeinrichtung folgendes enthält:

eine Einrichtung zum Einschalten des Schalters als Reaktion auf das Vorliegen eines Signais am Statusanschluß (C), das die Verfügbarkeit eines Anschlusses m meldet, und auf das Fehlen der an den diagonalen und horizontalen Eingangsanschlüssen liegenden Sperrsignale;

eine Einrichtung zum Generieren eines Sperrsignals am diagonalen Ausgangsanschluß (ROD) als Antwort entweder auf ein am diagonalen Eingangsanschluß erhaltenes Sperrsignal oder auf das Einschalten des Schalters; und

eine Einrichtung zum Generieren eines Sperrsignals am horizontalen Ausgangsanschluß (ROH) als Antwort entweder auf ein am horizontalen Eingangsanschluß erhaltenes Sperrsignal oder auf das Einschalten des Schalters.

5. Schaltkreise nach einem der Ansprüche 1 bis 4, bei denen die Einrichtung zum Registrieren, welcher der m Anschlüsse verfügbar ist einen Satz von m Flipflops enthält, von denen ein jedes mit einer Zeile der Schaitzellen gekoppelt ist.

6. Schaltkreise nach einem der vorstehenden Ansprüche mit m Leitungen, von denen jede ein erstes und ein zweites Ende hat, und deren erste Enden mit einem zweiten Satz von m Anschlüssen gekoppelt sind;

einer zweiten Schalteinrichtung, die identisch mit der ersten Schalteinrichtung ist; und

einem zweiten Satz von n Anschlüssen;

bei denen die beiden Schalteinrichtungen entsprechende Anschlüsse der beiden Sätze von n Anschlüssen über ausgewählte verfügbare Leitungen der m Leitungen miteinander koppeln.

7. Integrierte Schaltung auf Wafer-Ebene mit Schaltkreisen nach einem der vorstehenden Ansprüche.

8. Schaltkreise zum Koppeln jedes Anschlusses (A1 - A4) einer ersten Vielzahl von n Anschlüssen einer ersten Schaltung (AA) mit einem getrennten Anschluß einer zweiten Vielzahl von n Anschlüssen (B1 - B4) einer zweiten Schaltung (BB) durch die Wahl von n aus m Leitern (L1 - L6), wobei m größer ist als n, und die Schaltkreise folgendes umfassen:

erste und zweite Übertragungsmatrizen (1, 2) mit jeweils einer Anordnung von Schaltzellen (EMrc), die in m Zeilen und m-n+1 Spalten von je n Schaitzellen angeordnet sind, wobei die Spalten so gegeneinander versetzt sind, daß sich n diagonale Zellensätze aus jeweils m-n+1 Zellen ergeben;

zu jeder Übertragungsmatrix gehörige Registereinrichtungen (FF1 - FF6) zum Bereitstellen des Verfügbarkeitsstatus eines jeden der m Leiter für eine entsprechende der m Zeilen von Schaitzellen;

jeden Satz der n Anschlüsse (A1 - A4, B1 - B4), der mit einem entsprechenden der n diagonalen Sätze von Schaltzellen jeder Übertragungsmatrix (1, 2)verbunden ist;

jeden der m Leiter, der mit einer entsprechenden der m Zeilen der Schaitzellen jeder Übertragungsmatrix (1, 2) verbunden ist; und

alle Schaitzellen, die logikgesteuerte Schalteinrichtungen (BS1) zum Verbinden eines der n Anschlüsse mit einem der m Leiter, Einrichtungen zum Generieren von Sperrsignalen, wenn sich die Schalteinrichtungen (BS1) im Zustand EIN befindet, um eine Übertragung an benachbarte Zellen derselben Zeile und desselben diagonalen Satzes vorzunehmen, und Einrichtungen zum Weitergeben der erhaltenen Sperrsignale entlang derselben Zeile oder desselben diagonalen Satzes umfassen, wobei die die Schalteinrichtungen steuernde Logik jeden Schalter nur dann betätigt, wenn der entsprechende Leiter verfügbar ist und keine Sperrsignale erhalten werden.

9. Schaltkreise nach Anspruch 8, bei denen jede der Schaltzellen folgendes enthält:

einen ersten Anschluß (AA), der mit einem der n Anschlüsse (A1 - A4, B1 - B4) so verbunden ist, daß jeder der n Anschlüsse mit den ersten Anschlüssen (AA) eines getrennten diagonalen Satzes von Zellen verbunden ist;

einen zweiten Anschluß (BB), der mit einem der m Leiter so verbunden ist, daß jeder der m Leiter mit den zweiten Anschlüssen (BB) einer getrennten Zeile von Zellen verbunden ist;

einen Schalter (BS1), der in der Lage ist, die ersten und zweiten Anschlüsse zu verbinden;

einen Statusanschluß (C), der mit der Einrichtung (FF) zum Registrieren, welche der m Anschlüsse verfügbar sind, so verbunden ist, daß jeder der Zellen der Verfügbarkeitsstatus eines der m Leiter bereitgestellt wird;

einen diagonalen Eingangsanschluß (RID) zum Empfangen eines Sperrsignals von dem diagonalen Ausgangsanschluß einer anderen Zelle, um eine weitere Verbindung des Anschlusses n mit einem anderen Leiter m zu verhindern; einen horizontalen Ausgangsanschluß (ROH) zur Ausgabe eines Sperrsignals, welches meldet, ob der zu einer Zeile von Zellen gehörige Anschluß m mit einem Leiter n verbunden worden ist;

einen horizontalen Eingangsanschluß (RIH) zum Empfangen eines Sperrsignals von dem horizontalen Ausgangsanschluß einer anderen Zelle derselben Zeile, um eine weitere Verbindung des Leiters m mit einem anderen Anschluß n zu verhindern; und

Logikeinrichtungen (I1, I2, G1, G2, G3) zum Steuern des Schalters (BS1) und zum Generieren von Ausgangssignalen an den diagonalen und horizontalen Ausgangsanschlüssen als Antwort auf an den Statusanschluß und an die diagonalen und horizontalen Eingangsanschlüsse angelegten Eingangssignale.

10. Schaltkreise nach Anspruch 9, bei denen die Logikeinrichtung folgendes enthält:

eine Einrichtung zum Einschalten des Schalters als Reaktion auf das Vorliegeneines Signals am Statusanschluß (C), das die Verfügbarkeit eines Anschlusses m meldet, und auf das Fehlen der an den diagonalen und horizontalen Eingangsanschlüssen (RID, RIH) liegenden Sperrsignale;

eine Einrichtung (G3) zum Generieren eines Sperrsignals am diagonalen Ausgangsanschluß als Antwort entweder auf ein am diagonalen Eingangsanschluß erhaltenes Sperrsignal oder auf das Einschalten des Schalters; und

eine Einrichtung (G2) zum Generieren eines Sperrsignais am horizontalen Ausgangsanschluß als Antwort entweder auf ein am horizontalen Eingangsanschluß erhaltenes Sperrsignal oder auf das Einschalten des Schalters (BS1).

11. Schaltkreise nach Anspruch 8, 9 oder 101 bei denen

die Einrichtung zum Registrieren, welche der m Anschlüsse verfügbar sind, einen Satz von m Flipflops enthält, von denen jedes mit einer Zeile der Schaltzellen gekoppelt ist.

12. Schaltkreise nach einem der Ansprüche 8 bis 11, bei denen

die Schaltkreise Bestandteil einer integrierten Schaltung auf Wafer-Ebene ist.