DE3840559A1 - Halbleiterspeichervorrichtung und herstellungsverfahren - Google Patents
Halbleiterspeichervorrichtung und herstellungsverfahrenInfo
- Publication number
- DE3840559A1 DE3840559A1 DE3840559A DE3840559A DE3840559A1 DE 3840559 A1 DE3840559 A1 DE 3840559A1 DE 3840559 A DE3840559 A DE 3840559A DE 3840559 A DE3840559 A DE 3840559A DE 3840559 A1 DE3840559 A1 DE 3840559A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor substrate
- insulating film
- trench
- conductor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 148
- 238000003860 storage Methods 0.000 title claims description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims description 124
- 238000009792 diffusion process Methods 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 150000002500 ions Chemical class 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims 15
- 210000004027 cell Anatomy 0.000 description 68
- 239000003990 capacitor Substances 0.000 description 45
- 239000011229 interlayer Substances 0.000 description 25
- 238000012856 packing Methods 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 210000000352 storage cell Anatomy 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Diese Erfindung bezieht sich auf eine Halbleiterspeichervorrichtung
und ein Verfahren zur Herstellung dafür, und im besonderen
auf eine Halbleiterspeichervorrichtung und ein Verfahren zur
Herstellung, bei der eine höhere Packungsdichte und größere
Kapazität erreicht werden kann.
Fig. 1 zeigt in einem Blockdiagramm ein Beispiel einer allgemeinen
Struktur eines RAM. Gemäß Fig. 1 weist ein Speicherzellenfeld
101 eine Mehrzahl von Wortleitungen und Bitleitungen auf, die so
angeordnet sind, daß sie sich gegenseitig überschneiden, wobei an
jedem Schnittpunkt zwischen einer Wortleitung und einer Bitleitung
eine Speicherzelle (nicht gezeigt) vorgesehen ist. Eine
bestimmte Speicherzelle wird entsprechend eines Schnittpunktes
zwischen einer von einem X-Adreßpufferdecoder 102 ausgewählten
Wortleitung und einer von einem Y-Adreßpufferdecoder 103 ausgewählten
Bitleitung ausgewählt. Daten werden in eine ausgewählte
Speicherzelle geschrieben oder Daten, die in der Speicherzelle
gespeichert sind, werden durch ein Lesen/Schreiben-Steuersignal
(R/W), das an eine R/W-Steuerschaltung 104 angelegt ist, gelesen.
Beim Schreiben von Daten werden Eingangsdaten (Din) über die R/W-
Steuerschaltung 104 in die ausgewählte Speicherzelle eingegeben.
Andererseits werden beim Lesen von Daten die in der ausgewählten
Speicherzelle gespeicherten Daten durch einen Leseverstärker 105
nachgewiesen und verstärkt und nach außen als Ausgangsdaten
(Dout) über einen Datenausgangspuffer 106 ausgegeben.
Fig. 2 zeigt ein äquivalentes Schaltungsdiagramm einer dynamischen
Speicherzelle und veranschaulicht den Schreiben/Lesen-
Betrieb der Speicherzelle.
Gemäß Fig. 2 weist die dynamische Speicherzelle einen Feldeffekttransistor
107 und einen Kondensator 108 auf. Ein Leitungsanschluß
des Feldeffekttransistors 107 ist mit einer Elektrode des
Kondensators 108 verbunden und der andere Leitungsanschluß ist
mit der Bitleitung 109 verbunden. Das Gate des Feldeffekttransistors
107 ist mit einer Wortleitung 110 verbunden, die andere
Elektrode des Kondensators 108 ist geerdet. Beim Schreiben von
Daten wird der Feldeffekttransistor 107 leitend, wenn ein vorbestimmtes
Potential an die Wortleitung angelegt wird, so daß eine
elektrische Ladung von der Bitleitung 109 im Kondensator 108
gespeichert wird. Andererseits wird beim Lesen von Daten der
Feldeffekttransistor 107 leitend, wenn ein vorbestimmtes Potential
an die Wortleitung 110 angelegt ist, so daß eine im
Kondensator 108 gespeicherte elektrische Ladung über die Bitleitung
109 herausgenommen wird. Wie aus der obigen Beschreibung
offensichtlich, wurden entsprechend der Tatsache, daß die Speicherkapazität
der Speicherzelle auf der Kapazität des Kondensators
108 beruht, verschiedene Versuche unternommen, die Kapazität
von einzelnen Speicherkondensatoren zu erhalten oder anzuheben,
um eine hohe Packungsdichte des Speicherzellenfeldes zu ermöglichen.
Solche Versuche sind zum Beispiel in "Japanese Patent
Publication" Nr. 56266/1983 und 55258/1986, sowie in "Japanese
Patent Laying-Open Gazette" Nr. 65559/1985 beschrieben. Als ein
Beispiel dieser Versuche wurde eine Grabenspeicherzelle entwickelt,
bei der die Speicherkapazität durch Bilden eines Grabens
auf einem Halbleitersubstrat und Bilden eines elektrischen
Ladungsspeicherbereichs auf der inneren Oberfläche des Grabens
erhalten oder erhöht werden kann.
Fig. 3 zeigt eine Draufsicht eines dynamischen RAM, das eine
solche Grabenspeicherzelle verwendet, und Fig. 4 ist ein Schnitt,
genommen entlang einer Linie IV-IV aus Fig. 3. Entsprechend
diesen Figuren folgt eine Beschreibung eines Aufbaues. Entsprechend
den Fig. 3 und 4 ist auf einer Oberfläche eines
Siliziumsubstrates 1 vom P-Typ eine Mehrzahl von Speicherzellen
14 gebildet. Bei Fig. 3 sind die Speicherzellen 14 durch einen
Trennoxidfilm 6 getrennt. Jede Speicherzelle 14 weist einen
elektrischen Ladungsspeicherbereich 15, der eine elektrische
Ladung speichert, einen Transistorbereich 16 und ein N⁺-Gebiet 3,
das mit einer Bitleitung 11 verbunden ist, auf. Insbesondere
weist der elektrische Ladungsspeicherbereich 15 einen Grabenteil
5, der auf der Hauptoberfläche des Siliziumsubstrates 1 vom P-Typ
gebildet ist, einen N-Typ Diffusionsbereich 13 des Speicherzellenteiles,
der auf der inneren Oberfläche des Grabens 5 gebildet
ist, ein N⁺-Gebiet 4, das auf einem Teil der Hauptoberfläche des
Siliziumsubstrates 1 vom P-Typ gebildet ist und als ein Speicheranschluß
des Speicherzellenkondensators dient, einen Kondensatorisolierfilm
2, der so gebildet ist, daß er die innere Oberfläche
des Grabens 5 bedeckt, einen Bereich aus polykristallinem Silizium
5 a, der auf dem inneren Teil des Grabenteils 5 gebildet ist,
und eine Zellplattenelektrode 7, die auf dem Kondensatorisolierfilm
2 und dem Bereich aus polykristallinem Silizium 5 a gebildet
ist und als eine Gegenelektrode des Speicherkondensators dient,
auf. Der Transistorbereich 16 weist N⁺-Gebiete 3 und 4, ein
dazwischen angeordnetes Kanalgebiet 17, und eine Wortleitung 9 a,
die eine Gateelektrode bildet auf. Die Wortleitungen 9 a, 9 b und
9 c sind mit dem Zwischenschicht-Isolierfilm 10 bedeckt.
Die auf dem Zwischenschicht-Isolierfilm 10 gebildete Bitleitung
11 ist über ein Kontaktloch 18 mit dem N⁺-Gebiet 3 verbunden. Die
Zellplattenelektrode 7 und die Wortleitung 8 b sind durch den
Zwischenschicht-Isolierfilm 8 getrennt.
Unter Bezugnahme auf Fig. 4 erfolgt eine Beschreibung eines
Lesen/Schreiben-Betriebes von Daten der Speicherzelle 14. Beim
Schreiben von Daten wird auf dem Kanalgebiet 17 eine Inversionsschicht
gebildet, wenn ein vorbestimmtes Potential an die Wortleitung
9 a angelegt ist. Dann werden das N⁺-Gebiet 3, und N⁺-
Gebiet 4 und der Diffusionsbereich 13 des Speicherzellenteiles
leitend. Daher wird über das Kanalgebiet 17 eine elektrische
Ladung von der Bitleitung 11 auf den elektrischen Ladungsspeicherbereich
15 übertragen und im Diffusionsbereich 13 des Speicherteiles
gespeichert. Andererseits wird beim Lesen von Daten
ein in dem Diffusionsbereich 13 des Speicherteiles gespeicherte
elektrische Ladung über das N⁺-Gebiet 3 und die Bitleitung 11
nach außen genommen, wenn ein vorbestimmtes Potential an die
Wortleitung 9 a angelegt ist.
Da der auf diese Weise gespeicherte Betrag der elektrischen
Ladungen von der Fläche des auf der inneren Oberfläche des
Grabenteiles 5 gebildeten Diffusionsbereiches 13 des Speicherzellenteiles
abhängt, kann die Bildung des Grabenteiles 5 zur
Bildung von relativ höherer elektrischer Ladungsspeicherkapazität
als die der ebenen, belegten Fläche des elektrischen Ladungsspeicherbereiches
15 beitragen. Insbesondere kann durch Bilden
des Grabenteiles 5 und Verwenden eines diesen Grabenteil benutzenden
Grabenkondensators ein Kondensator mit relativ großer
Kapazität in der belegten Fläche der kleingemachten Speicherzelle
erhalten werden.
Die Fig. 5A bis 5E zeigen schematische Schnittansichten eines
Verfahrens zur Herstellung einer Vorrichtung.
Gemäß diesen Figuren erfolgt eine Beschreibung dieses Herstel
lungsverfahrens.
Zuerst wird gemäß Fig. 5A ein Trennoxidfilm 6 bei einem vorbestimmten
Abschnitt einer Hauptoberfläche 1 a eines Siliziumsubstrates
1 vom P-Typ gebildet. Dann wird gemäß Fig. 5B ein
Grabenteil 5 mit einer vorbestimmten Tiefe auf einem vorbestimmten
Abschnitt des Siliziumsubstrates 1 gebildet. Dann wird ein
Diffusionsbereich 13 eines Speicherzellenteiles durch Implantieren
von Ionen eines dem Halbleitersubstrat 1 entgegengesetzten
Leitfähigkeitstyps (in diesem Fall N-Typ) auf der inneren Oberfläche
des Grabenteiles 5 gebildet.
Gemäß Fig. 5C wird ein als Oxidfilm dienender Kondensatorisolierfilm
2 auf der ganzen Oberfläche des Siliziumsubstrates 1
einschließlich der inneren Oberfläche des Grabenteiles 5 gebildet.
Daran anschließend wird der Grabenteil 5, dessen innere
Oberfläche mit dem Kondensatorisolierfilm 2 bedeckt ist, mit
Polysilizium 5 a gefüllt. Dann wird eine Zellplattenelektrode 7
mit einem ebenen Abschnitt von vorbestimmter Konfiguration zum
Bedecken des Grabenteiles 5 gebildet, und ein Zwischenschicht-
Isolierfilm 8 mit einem ebenen Abschnitt einer vorbestimmten
Konfiguration wird auf der Zellplattenelektrode 7 gebildet.
Gemäß Fig. 5D wird Polysilizium auf der ganzen Oberfläche
abgeschieden, eine Lackschicht angewendet, und Wortleitungen 9 a,
9 b und 9 c durch Photolithographie und Ätzen gebildet. N⁺-Gebiete
3 und 4 werden durch Implantieren von Ionen eines vom Siliziumsubstrat
1 entgegengesetzten Leitfähigkeitstyps (in diesem Fall
N-Typ Ion) auf der freigelegten Hauptoberfläche des Siliziumsubstrates
1 gebildet. Dann wird ein Zwischenschicht-Isolierfilm 10
durch Abscheiden eines Oxidfilmes durch ein CVD-Verfahren auf der
ganzen Oberfläche des Siliziumsubstrates 1 einschließlich der
Wortleitungen 9 a, 9 b und 9 c gebildet.
Gemäß Fig. 5E wird ein das N⁺-Gebiet 3 erreichende Kontaktloch 18
bei einem vorbestimmten Abschnitt des Zwischenschicht-Isolierfilmes
10 durch Anwenden von Photolithographie und Ätzen gebildet.
Schließlich wird Aluminium auf den Zwischenschicht-Isolierfilm 10
und in das Kontaktloch 18 abgeschieden, und die mit dem N⁺-Gebiet
3 verbundene Bitleitung 11 wird durch Strukturieren des Aluminiums
gebildet.
Da diese Halbleitervorrichtung wie oben beschrieben aufgebaut
wird, ist es notwendig, Elemente zu bilden, von denen jedes eine
winzige Länge von 0.5 µm oder weniger aufweist, wenn eine
Packungsdichte von 16 M Bit oder mehr erreicht werden soll.
Gemäß Fig. 4 ergab sich jedoch ein Problem, bei dem es schwierig
ist, eine genügende Anzahl von gespeicherten elektrischen Ladungen
zu erhalten, da der elektrische Ladungsspeicherbereich 15,
der als Speicherkapazitätselement dient, mit dem Verkleinern
jedes IC-Teiles klein ausgebildet werden muß.
Aufgabe der Erfindung ist es, eine Halbleiterspeichervorrichtung
und ein Verfahren zur Herstellung einer solchen zu schaffen, bei
der die Anzahl der elektrischen Speicherladungen auf einem
elektrischen Ladungsspeicherbereich erhöht ist und eine hohe
Packungsdichte erreicht werden kann.
Diese Aufgabe wird gelöst durch eine Halbleiterspeichervorrichtung
entsprechend dieser Erfindung, die ein Halbleitersubstrat
mit einer Hauptoberfläche und einer Oberfläche auf
der Rückseite, einen auf der Hauptoberfläche des Halbleitersubstrates
gebildeten MOSFET, und ein auf der Oberfläche der Rückseite
des Halbleitersubstrates gebildetes Speicherkapazitätselement,
wobei das Speicherkapazitätselement eine und die
andere Elektrode aufweist, wobei die eine Elektrode des Speicherkapazitätselementes
mit dem MOSFET verbunden ist, und die andere
Elektrode des Speicherkapazitätselementes auf der Oberfläche der
Rückseite des Halbleitersubstrates gebildet ist, aufweist.
Diese Aufgabe wird ferner durch ein Verfahren zur Herstellung
einer Halbleiterspeichervorrichtung gelöst, das die Schritte
aufweist: Vorbereiten eines Halbleitersubstrates mit einer
Hauptoberfläche und einer Oberfläche der Rückseite, Bilden eines
MOSFET auf der Hauptoberfläche des Halbleitersubstrates, Bilden
eines Speicherkapazitätselementes auf der Oberfläche der Rückseite
des Halbleitersubstrates und Bilden eines Diffusionsbereiches
eines Speicherzellenteiles im Halbleitersubstrat zum Verbinden
des MOSFET mit dem Speicherkapazitätselements.
In der Halbleiterspeichervorrichtung entsprechend dieser Erfindung
ist die andere Elektrode des Speicherkapazitätselements auf
der Oberfläche der Rückseite des Halbleitersubstrats gebildet.
Die Rückseite des Halbleitersubstrats ist ein Abschnitt, der mit
einer hohen Packungsdichte nichts zu tun hat. Bei diesem Abschnitt
ist die andere Elektrode des Speicherkapazitätselementes
gebildet, so daß die Größe des elektrischen Ladungsspeicherbereiches
erhöht werden kann, wodurch die Anzahl von gespeicherten
elektrischen Ladungen erhöht werden kann. Da der elektrische
Ladungsspeicherbereich auf der Oberfläche der Rückseite des
Halbleitersubstrates gebildet ist, kann zusätzlich jedes auf der
Hauptoberfläche des Halbleitersubstrates gebildete Element klein
gemacht werden, ohne den elektrischen Ladungsspeicherbereich
klein auszubilden, so daß eine hohe Packungsdichte erreicht werden
kann.
Als weiterer Aspekt bei einem Verfahren zur Herstellung der
Halbleiterspeichervorrichtung entsprechend dieser Erfindung ist
es nicht notwendig, den elektrischen Ladungsspeicherbereich kleiner
zu machen, sogar wenn eine hohe Packungsdichte erreicht ist,
wodurch die Ausbeute verbessert werden kann, da das Speicherkapazitätselement
auf der Oberfläche der Rückseite des Halbleitersubstrats
gebildet ist, die mit einer hohen Packungsdichte nichts
zu tun hat.
Weitere Vorteile und Zweckmäßigkeiten dieser Erfindung ergeben
sich aus der Beschreibung von Ausführungsbeispielen anhand der
Figuren. Die Figuren zeigen
Fig. 1 ein Blockdiagramm eines Beispiels eines Aufbaues eines
gewöhnlichen RAM,
Fig. 2 ein äquivalentes Schaltungsdiagramm einer dynamischen
Speicherzelle zur Erläuterung des Schreiben/Lesen-Betriebes
einer Speicherzelle,
Fig. 3 eine Draufsicht eines dynamischen RAM, der eine Grabenspeicherzelle
benutzt,
Fig. 4 eine Schnittansicht, genommen entlang einer Linie IV-IV
aus Fig. 3,
Fig. 5A bis 5E schematische Schnittansichten eines Verfahrens zur
Herstellung einer Halbleiterspeichervorrichtung,
Fig. 6 eine Draufsicht einer Halbleiterspeichervorrichtung entsprechend
eines Ausführungsbeispieles dieser Erfindung,
Fig. 7 eine Schnittansicht, genommen entlang einer Linie VII-VII
aus Fig. 6,
Fig. 8A bis 8D schematische Schnittansichten eines Verfahrens zur
Herstellung der Halbleiterspeichervorrichtung entsprechend
eines Ausführungsbeispieles dieser Erfindung,
Fig. 9 eine Draufsicht einer Halbleiterspeichervorrichtung entsprechend
eines weiteren Ausführungsbeispieles dieser
Erfindung,
Fig. 10 eine Schnittansicht, genommen entlang einer Linie X-X aus
Fig. 9,
Fig. 11 ein äquivalentes Schaltungsdiagramm einer in Fig. 9 und
10 gezeigten Halbleiterspeichervorrichtung,
Fig. 12A bis 12E schematische Schnittansichten eines Verfahrens
zur Herstellung einer Halbleiterspeichervorrichtung entsprechend
eines anderen Ausführungsbeispieles dieser
Erfindung,
Fig. 13 eine Schnittansicht einer Halbleiterspeichervorrichtung
entsprechend eines weiteren Ausführungsbeispieles dieser Erfindung,
Fig. 14A bis 14E schematische Schnittansichten eines Verfahrens
zur Herstellung der Halbleiterspeichervorrichtung entsprechend
eines weiteren Ausführungsbeispieles dieser
Erfindung.
Bei den Figuren sind durchwegs die gleichen Bezugszeichen für die
gleichen oder entsprechende Abschnitte vorgesehen.
Entsprechend der Figuren erfolgt eine Beschreibung eines Ausführungsbeispieles
dieser Erfindung.
Fig. 6 zeigt eine Draufsicht einer Halbleiterspeichervorrichtung
entsprechend eines Ausführungsbeispieles dieser Erfindung und
Fig. 7 zeigt eine Schnittansicht, genommen entlang einer Linie
VII-VII aus Fig. 6. Da das äquivalente Schaltungsdiagramm das
gleiche wie das in Fig. 2 gezeigte ist, ist dieses weggelassen.
Unter Bezugnahme auf diese Figuren erfolgt eine Beschreibung
einer Struktur. Entsprechend den Fig. 6 und 7 ist eine Mehrzahl
von Speicherzellen 14 auf einer Hauptoberfläche eines Halbleitersubstrates
1, das zum Beispiel ein Siliziumsubstrat vom P-Typ
ist, gebildet.
Gemäß Fig. 6 sind die Speicherzellen 14 durch einen Trennoxidfilm
6 getrennt. Jede Speicherzelle 14 weist einen elektrischen
Ladungsspeicherbereich 15, der eine elektrische Ladung speichert,
einen Transistorbereich 16 und ein N⁺-Gebiet 3, das mit einer
Bitleitung 11 verbunden ist, auf. Im besonderen weist der
elektrische Ladungsspeicherbereich 15 einen Grabenteil 5, der so
gebildet ist, daß er sich von der Oberfläche der Rückseite zur
Hauptoberfläche des Halbleitersubstrats 1 erstreckt, einen N-Typ
Diffusionsbereich 13 des Speicherzellenteiles, der in der Hauptoberfläche
des Grabenteiles 5 gebildet ist, ein N⁺-Gebiet 4, das
auf einem Abschnitt der Hauptoberfläche des Halbleitersubstrates
1 gebildet ist und als Speicheranschluß des Speicherzellenkondensators
dient, einen Kondensatorisolierfilm 2, der auf der ganzen
Oberfläche der Rückseite des Halbleitersubstrates 1 einschließlich
der inneren Oberfläche des Grabenteiles 5 gebildet ist, einen
Bereich 5 a aus polykristallinem Silizium, der so in den Grabenteil
5 abgeschieden ist, daß er den Kondensatorisolierfilm 2
einschließt, und eine Zellplattenelektrode 7, die so gebildet
ist, daß sie den Kondensatorisolierfilm 2 und die freiliegende
Oberfläche des Bereiches 5 a aus polykristallinem Silizium bedeckt
und als Gegenelektrode des Speicherkondensators dient, auf. Der
Transistorbereich 16 weist N⁺-Gebiete 3 und 4, die auf der Hauptoberfläche
des Substrates 1 gebildet sind, einen dazwischen angeordneten
Kanalbereich 17 und eine Wortleitung 9 a, die eine Gateelektrode
bildet, auf. Die Wortleitungen 9 a, 9 b und 9 c sind mit
einem Zwischenschicht-Isolierfilm 10 bedeckt.
Die auf dem Zwischenschicht-Isolierfilm 10 gebildete Bitleitung
11 a ist über das Kontaktloch 18 mit dem N⁺-Gebiet 3 verbunden.
Gemäß Fig. 7 erfolgt eine Beschreibung des Schreiben/Lesen-
Betriebes von Daten der Speicherzelle 14. Beim Schreiben von
Daten wird, wenn ein vorbestimmtes Potential an die Wortleitung
9 a angelegt ist, auf dem Kanalbereich 17 die Inversionsschicht
gebildet, und dann wird das N⁺-Gebiet 3, N⁺-Gebiet 4 und der
Diffusionsbereich 13 des Speicherteiles leitend. Dadurch wird
eine elektrische Ladung von der Bitleitung 11 a über den Kanalbereich
17 auf den elektrischen Ladungsspeicherbereich 15 übertragen
und im Diffusionsbereich des Speicherzellenteiles gespeichert.
Andererseits wird beim Lesen von Daten, wenn ein vorbestimmtes
Potential an die Wortleitung 9 a angelegt ist, eine in
dem Diffusionsbereich 13 des Speicherzellenteiles gespeicherte
elektrische Ladung über den invertierten Kanalbereich 17, das N⁺-
Gebiet 3 und die Bitleitung 11 a nach außen herausgenommen.
Wie oben beschrieben ist in der Halbleiterspeichervorrichtung
entsprechend des Ausführungsbeispieles die Zellplattenelektrode 7
des Speicherkapazitätselementes auf der Oberfläche der Rückseite
des Halbleitersubstrates 1 gebildet. Die Rückseite des Halbleitersubstrates
1 hat nichts mit einer hohen Packungsdichte zu tun
und die Zellplattenelektrode 7 des Speicherkapazitätselementes
ist auf diesem Abschnitt gebildet, so daß die Größe des elektrischen
Ladungsspeicherbereiches 15 groß gemacht werden kann,
wodurch die Anzahl von gespeicherten elektrischen Ladungen erhöht
werden kann. Da der elektrische Ladungsspeicherbereich 15 auf der
Rückseite des Halbleitersubstrates 1 gebildet ist, die nichts mit
einer hohen Packungsdichte zu tun hat, kann desweiteren jedes auf
der Hauptoberfläche des Halbleitersubstrates 1 gebildete Element
klein ausgebildet werden, ohne den elektrischen Ladungsspeicherbereich
15 klein zu machen, wodurch konsequenterweise eine hohe
Packungsdichte erreicht werden kann.
Fig. 8A bis 8D zeigen in schematischen Schnittansichten ein
Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
entsprechend dem oben beschriebenen Ausführungsbeispiel.
Unter Bezugnahme auf diese Figuren erfolgt eine Beschreibung des
Herstellungsverfahrens.
Gemäß Fig. 8A wird zuerst ein Grabenteil 5 auf einem vorbestimmten
Abschnitt einer Oberfläche 1 b der Rückseite eines Halbleitersubstrates
1, das zum Beispiel ein Siliziumsubstrat vom P-Typ
ist, gebildet. Der Grabenteil 5 wird von der Oberfläche 1 b der
Rückseite des Halbleitersubstrates 1 so tief gebildet, daß dessen
bodenseitiger Abschnitt nahe der Hauptoberfläche 1 a des Halbleitersubstrates
1 angeordnet sein kann.
Gemäß Fig. 8B wird ein Diffusionsbereich 13 des Speicherzellenteiles
durch Implantieren von Ionen vom zu dem des Halbleitersubstrates
1 entgegengesetzten Leitfähigkeitstyps (in diesem Fall
N-Typ Ionen) auf der inneren Oberfläche des Grabenteiles 5 gebildet.
Daran anschließend wird ein als Oxidfilm dienender Kondensatorisolierfilm
7 auf der Oberfläche der Rückseite des Halbleitersubstrates
einschließlich der inneren Oberfläche des Grabenteiles
5 gebildet. Dann wird mittels eines CVD-Verfahrens Polysilizium
5 a in den Grabenteil 5 gefüllt, dessen innere Oberfläche mit dem
Kondensatorisolierfilm 2 bedeckt ist. Dann wird eine Zellplattenelektrode
7 aus Polysilizium auf der ganzen Oberfläche der Rückseite
des Halbleitersubstrates 1 einschließlich der freiliegenden
Oberfläche des Polysilizium 5 a, das auf dem inneren Teil des
Grabenteils 5 abgeschieden ist, gebildet.
Gemäß Fig. 8C wird ein Trennoxidfilm 6 auf einem vorbestimmten
Abschnitt der Hauptoberfläche des Halbleitersubstrates 1 gebildet
und ein Gateoxidfilm 19 wird auf der ganzen Hauptoberfläche
gebildet. Dann wird Polysilizium auf der ganzen Oberfläche
abgeschieden und Wortleitungen 9 a und 9 c werden bei einem
vorbestimmten Abschnitt durch Photolithographie und Ätzen gebildet.
Als nächstes werden N⁺-Gebiete 3 und 4 durch Implantieren
von Ionen eines vom Halbleitersubstrat 1 entgegengesetzten Leitfähigkeitstyps
(in diesem Fall N-Typ Ionen) auf der Hauptoberfläche
des freiliegenden Halbleitersubstrates 1 gebildet. Daran
anschließend wird ein als Oxidfilm dienender Zwischenschicht-
Isolierfilm 10 mit einem ebenen Abschnitt einer vorbestimmten
Konfiguration über dem Grabenteil 5 gebildet, und eine Wortleitung
9 einer vorbestimmten Konfiguration wird darauf gebildet.
Entsprechend Fig. 8D wird ein Zwischenschicht-Isolierfilm 10
durch Abscheiden eines Oxidfilmes durch ein CVD-Verfahren auf der
ganzen Hauptoberfläche des Halbleitersubstrates 1 einschließlich
der Wortleitungen 9 a, 9 b und 9 c gebildet. Dann wird durch
Photolithographie und Ätzen ein das N⁺-Gebiet 3 erreichende
Kontaktloch 18 bei einem vorbestimmten Abschnitt des Zwischen
schicht-Isolierfilms 10 gebildet. Schließlich wird Aluminium auf
der ganzen Oberfläche auf dem Zwischenschicht-Isolierfilm 10 und
in das Kontaktloch 18 abgeschieden, und eine mit dem N⁺-Gebiet 3
verbundene Bitleitung 11 a wird durch Strukturieren dieses Aluminiums
gebildet.
Da ein Speicherkapazitätselement auf der Oberfläche 1 b der
Rückseite des Halbleitersubstrates 1, die nichts mit einer hohen
Packungsdichte zu tun hat, gebildet wird, ist es entsprechend dem
oben beschriebenen Herstellungsverfahren nicht notwendig, den
elektrischen Ladungsspeicherbereich klein zu machen, auch wenn
die hohe Packungsdichte auf der Hauptoberfläche 1 a des Halbleitersubstrates
1 durchgeführt wird, wodurch dessen Ausbeute verbessert
wird.
Fig. 9 zeigt eine Draufsicht einer Halbleiterspeichervorrichtung
entsprechend eines anderen Ausführungsbeispieles dieser Erfindung.
Fig. 10 zeigt eine Schnittansicht, genommen entlang einer
Linie X-X aus Fig. 9, und Fig. 11 zeigt ein äquivalentes
Schaltungsdiagramm dieser Halbleiterspeichervorrichtung.
Gemäß der Fig. 9 und 10 erfolgt eine Beschreibung einer
Struktur.
Eine Mehrzahl von Speicherzellen 14 ist auf einer Oberfläche
eines Halbleitersubstrates 1, das zum Beispiel ein Siliziumsubstrat
vom P-Typ ist, gebildet. In Fig. 9 sind die Speicherzellen
14 durch einen Trennoxidfilm 6 getrennt. Die Speicherzelle 14
weist einen elektrischen Ladungsspeicherbereich 15, der eine
elektrische Ladung speichert, einen Transistorbereich 16 und ein
mit einer Bitleitung 11 a verbundenes N⁺-Gebiet 3 auf. Im besonderen
weist der elektrische Ladungsspeicher 15 einen Grabenteil 5
(ein bodenseitiger Abschnitt dieses Grabenteiles 5 ist in der
Mitte der rückseitigen Oberfläche und der Hauptoberfläche des
Halbleitersubstrates 1 in der Figur angeordnet) auf, der von der
Oberfläche der Rückseite zur Hauptoberfläche des Halbleitersubstrates
1 hin gebildet ist, einen Diffusionsbereich 13 eines
Speicherzellenteiles desselben Leitfähigkeitstypes (P-Typ) wie der
des Halbleitersubstrates 1 und der auf einem vorbestimmten Abschnitt
auf der Hauptoberfläche des Halbleitersubstrats 1 (der Abschnitt
liegt gegenüber dem Grabenteil 5) gebildet ist, ein Gebiet
(N⁺-Gebiet 4) eines Leitfähigkeitstypes, der entgegengesetzt zu
dem des Halbleitersubstrates 1 ist, und auf einem Abschnitt der
Hauptoberfläche des Halbleitersubstrates 1 gebildet ist und
als Speicheranschluß des Speicherzellenkondensators dient, einen
auf der ganzen Oberfläche der Rückseite des Halbleitersubstrates
1 einschließlich der inneren Oberfläche des Grabenteiles 5
gebildeten Kondensatorisolierfilm 2, einen Bereich 5 a aus polykristallinem
Silizium, der auf dem inneren Teil des Grabenteiles
5 so abgeschieden ist, daß er den Kondensatorisolierfilm 2
einschließt und eine Zellplattenelektrode 7, die so gebildet ist,
daß sie den Kondensatorisolierfilm 2 und die freiliegende Oberfläche
des Bereiches 5 a aus polykristallinem Silizium bedeckt und
als Gegenelektrode des Speicherkondensators dient. Der Transistorbereich
16 weist N⁺-Gebiete 3 und 4, die auf der Hauptoberfläche
des Halbleitersubstrates 1 gebildet sind, einen dazwischen
angeordneten Kanalbereich 17 und eine Wortleitung 9 a, die eine
Gateelektrode bildet, auf. Die Wortleitungen 9 a, 9 b und 9 c sind
mit dem Zwischenschicht-Isolierfilm 10 bedeckt. Die auf dem
Zwischenschicht-Isolierfilm 10 gebildete Bitleitung 11 a ist über
das Kontaktloch 18 mit dem N⁺-Gebiet 3 verbunden. Fig. 11 stellt
ein äquivalentes Schaltungsdiagramm einer Speicherzelle der in den
Fig. 9 und 10 gezeigten Halbleiterspeichervorrichtung dar.
Gemäß Fig. 11 weist die Speicherzelle einen MOSFET 107, einen P-
N-Übergangs-Kondensator Cj, und einen Oxidfilm-Kondensator Cox
auf. Ein Leitungsanschluß 4 des MOSFET 107 ist mit einer Elektrode
des Kondensators Cj verbunden und der andere Anschluß 3 ist mit
der Bitleitung 11 a verbunden. Die andere Elektrode 13 des Kondensators
Cj ist mit einer Elektrode des Kondensators Cox verbunden
und die andere Elektrode 7 des Kondensator Cox ist geerdet. Die
Gateelektrode des MOSFET 10 ist mit der Wortleitung 9 a verbunden.
Gemäß Fig. 10 und 11 erfolgt eine Beschreibung des Schreibens-Le
sen-Betriebes von Daten der Speicherzelle 14. Beim Schreiben
von Daten wird, wenn ein vorbestimmtes Potential an die
Wortleitung 9 a angelegt ist, eine Inversionsschicht auf dem
Kanalbereich 17 gebildet und die N⁺-Gebiete 3 und 4 werden
leitend. Daher wird eine elektrische Ladung von der Bitleitung
11 a über den Kanalbereich 17 auf den elektrischen Ladungsspeicherbereich
15 übertragen und in dem inneren Oberflächenteil 5 c
des Grabenteiles 5, der mit dem Diffusionsbereich 13 des Speicherzellenteiles
und dem Kondensatorisolierfilm 2 verbunden ist,
gespeichert. Andererseits wird beim Lesen von Daten, wenn ein
vorbestimmtes Potential an die Wortleitung 9 a angelegt ist, eine
in dem Kondensator Cj und dem Kondensator Cox gespeicherte
elektrische Ladung über den invertierten Kanalbereich 17, das N⁺-
Gebiet und die Bitleitung 11 a herausgenommen.
Wie oben beschrieben ist in der Halbleiterspeichervorrichtung
entsprechend eines anderen Ausführungsbeispieles dieser Erfindung
die Zellplattenelektrode 7 des Speicherkapazitätselementes auf
der Oberfläche der Rückseite des Halbleitersubstrates 1 gebildet.
Da diese rückseitige Oberfläche des Halbleitersubstrates 1 nichts
mit der Ausführung der hohen Packungsdichte zu tun hat und eine
Halbleiterspeichervorrichtung so gebildet ist, daß die Zellplattenelektrode
7 des Speicherkapazitätselementes auf diesem Abschnitt
gebildet ist, kann die Ausdehnung des elektrischen Ladungsspeicherbereiches
15 groß gemacht werden, so daß die Anzahl
von gespeicherten elektrischen Ladungen erhöht werden kann. Da
der elektrische Ladungsspeicherbereich 15 auf der Oberfläche der
Rückseite des Halbleitersubstrates 1 gebildet ist, die mit einer
hohen Packungsdichte nichts zu tun hat, kann zusätzlich jedes auf
der Hauptoberfläche des Halbleitersubstrates 1 gebildete Element
klein gemacht werden, ohne den elektrischen Ladungsspeicherbereich
klein zu machen, wodurch die hohe Packungsdichte erreicht
werden kann. Da die Grabenteile 5 nicht sehr tief gebildet sein
müssen, kann zusätzlich der Grabenteil 5 leicht gebildet werden.
Die Fig. 12A bis 12E zeigen in schematischen Schnittansichten
der Vorrichtung ein Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
entsprechend eines anderen Ausführungsbeispieles
dieser Erfindung.
Gemäß diesen Figuren wird das Herstellungsverfahren beschrieben.
Gemäß Fig. 12A wird zuerst ein Grabenteil 5 mit einer vorbestimmten
Tiefe auf einem vorbestimmten Abschnitt auf der Oberfläche 1 d
der Rückseite des Halbleitersubstrates 1, das zum Beispiel ein
Siliziumsubstrat vom P-Typ ist, gebildet.
Gemäß Fig. 12B wird dann ein als Oxidfilm dienender Kondensatorisolierfilm
2 auf der ganzen Oberfläche der Oberfläche 1 b der
Rückseite des Halbleitersubstrates 1 einschließlich einer inneren
Oberfläche des Grabenteiles 5 durch thermische Oxidation gebildet.
Daran anschließend wird der innere Teil des Grabenteiles 5,
dessen innere Oberfläche mit dem Kondensatorisolierfilm 2 durch
ein CVD-Verfahren bedeckt ist, mit Polysilizium 5 a gefüllt. Als
nächstes wird eine aus Polysilizium gebildete Zellplattenelektrode
7 auf der ganzen Oberfläche der Rückseite des Halbleitersubstrates
1 einschließlich der freigelegten Oberfläche des in
den Grabenteil 5 abgeschiedenen Polysilizium 5 a gebildet.
Gemäß Fig. 12C wird ein Isolieroxidfilm 6 auf einem vorbestimmten
Abschnitt einer Hauptoberfläche 1 a des Halbleitersubstrates 1 gebildet,
und ein Diffusionsbereich 13 eines Speicherzellenteiles,
der einen Verunreinigungsbereich des gleichen Leitfähigkeitstypes
P⁺ wie das Halbleitersubstrat 1 darstellt, wird auf einem Abschnitt,
der dem Grabenteil 5 der Hauptoberfläche 1 a des Halbleitersubstrates
1 gegenüberliegt, gebildet. Ein Gateoxidfilm 19 wird auf der
Hauptoberfläche 1 a des Halbleitersubstrates 1 durch thermische
Oxidation gebildet. Dann wird Polysilizium auf der ganzen Oberfläche
abgeschieden, ein Lack angewendet, und anschließend werden
die Wortleitungen 9 a und 9 c auf einer vorbestimmten Stelle durch
Photolithographie und Ätzen gebildet. Als nächstes werden N⁺-
Gebiete 3 und 4 durch Implantieren von Ionen eines zum Halbleitersubstrat
1 entgegengesetzten Leitfähigkeitstypes (in diesem
Fall, ein N-Typ Ion) der freiliegenden Hauptoberfläche des
Halbleitersubstrates 1 gebildet.
Gemäß Fig. 12D wird ein als Oxidfilm dienender Zwischenschicht-
Isolierfilm 10 mit einem ebenen Abschnitt einer vorbestimmten
Konfiguration auf dem Gateoxidfilm 19 über dem Grabenteil 5
gebildet, und eine Wortleitung 9 b wird darauf gebildet.
Gemäß Fig. 12E wird ein Zwischenschicht-Isolierfilm 10 durch
Abscheiden eines Oxidfilmes auf der ganzen Hauptoberfläche des
Halbleitersubstrates 1 einschließlich der Wortleitungen 9 a, 9 b
und 9 c durch CVD-Verfahren gebildet. Dann wird ein das N⁺-Gebiet
3 erreichende Kontaktloch 18 auf einer vorbestimmten Stelle des
Zwischenschicht-Isolierfilmes 10 durch Photolithographie und
Ätzen gebildet. Schließlich wird Aluminium auf der ganzen Oberfläche
des Zwischenschicht-Isolierfilmes 10 und in dem Kontaktloch
18 abgeschieden, und eine Bitleitung 11 a in Kontakt mit dem
N⁺-Gebiet 3 wird durch Strukturieren dieses Aluminiums gebildet.
Da das Speicherkapazitätselement auf der Oberfläche 1 d der Rückseite
des Halbleitersubstrates 1 gebildet ist, die mit einer
hohen Packungsdichte nichts zu tun hat, ist es entsprechend dem
oben beschriebenen Herstellungsverfahren, auch wenn eine hohe
Packungsdichte auf der Hauptoberfläche 1 a des Halbleitersubstrates
1 verwendet wird, nicht notwendig, das Speicherkapazitätselement
klein zu machen, wodurch dessen Ausbeute verbessert wird. Da
der Grabenteil 5 bei diesem Ausführungsbeispiel nicht sehr tief
gebildet werden muß, wird es zusätzlich leicht, den Grabenteil 5
zu bilden.
Fig. 13 zeigt eine Schnittansicht einer Halbleiterspeichervorrichtung
entsprechend eines weiteren Ausführungsbeispieles dieser
Erfindung.
Gemäß Fig. 13 wird der Aufbau beschrieben. Eine Speicherzelle 14
weist einen elektrischen Ladungsspeicherbereich 15, der eine
elektrische Ladung speichert, einen Transistorbereich 16 und ein
mit einer Bitleitung 11 verbundenes N⁺-Gebiet 3 auf. Insbesondere
weist der elektrische Ladungsspeicherbereich 15 einen N-Typ
Diffusionsbereich 13 eines Speicherzellenteiles, der von einer
Oberfläche der Rückseite zu einer Hauptoberfläche des Halbleitersubstrates
1 hin, das zum Beispiel ein Siliziumsubstrat vom P-Typ
ist, gebildet ist, ein N⁺-Gebiet 4, das auf einem Abschnitt der
Hauptoberfläche des Halbleitersubstrates 1 gebildet ist und als
Speicheranschluß des Speicherkondensators dient, ein Kondensatorisolierfilm
2, der auf der Oberfläche der Rückseite des Halbleitersubstrates
1 gebildet ist, und eine Zellplattenelektrode 7,
die auf der ganzen Oberfläche der Rückseite des Halbleitersubstrates
1 so gebildet ist, daß der Kondensatorisolierfilm 2
eingeschlossen wird, und als eine Gegenelektrode des Speicherkondensators
dient, auf. Der Transistorbereich 16 weist N⁺-Gebiete 3
und 4, die auf der Hauptoberfläche des Halbleitersubstrates 1
gebildet sind, einen dazwischen angeordneten Kanalbereich 17 und
eine Wortleitung 9 a, die eine Gateelektrode bildet, auf. Die
Wortleitungen 9 a, 9 b und 9 c sind dem Zwischenschicht-Isolierfilm
10 bedeckt. Die auf dem Zwischenschicht-Isolierfilm 10
gebildete Bitleitung 11 a ist über das Kontaktloch 18 mit dem N⁺-
Gebiet 3 verbunden.
Gemäß Fig. 13 erfolgt eine Beschreibung des Schreibens/Lesen-
Betriebes von Daten der Speicherzelle 14. Beim Schreiben von
Daten wird, wenn ein vorbestimmtes Potential an eine Wortleitung
9 a angelegt ist, eine Inversionsschicht auf dem Kanalbereich 17
gebildet, so daß die N⁺-Gebiete 3 und 4 und der Diffusionsbereich
13 des Speicherzellenteiles leitend werden. Dadurch wird eine
elektrische Ladung von der Bitleitung 11 über den Kanalbereich 17
in den elektrischen Ladungsspeicherbereich 15 übertragen und in
dem Diffusionsbereich 13 des Speicherzellenteiles (insbesondere
des Teiles, der mit dem Kondensatorisolierfilm verbunden ist)
gespeichert. Andererseits wird beim Lesen von Daten, wenn ein
vorbestimmtes Potential an die Wortleitung 9 a angelegt ist, eine
in dem Diffusionsbereich 13 des Speicherzellenteiles gespeicherte
elektrische Ladung über den invertierten Kanalbereich 17, das N⁺-
Gebiet 3 und die Bitleitung 11 nach außen herausgenommen.
Wie oben beschrieben ist in der Halbleiterspeichervorrichtung
entsprechend eines weiteren Ausführungsbeispieles dieser Erfindung
die Zellplattenelektrode 7 des Speicherkapazitätselementes
auf der Oberfläche der Rückseite des Halbleitersubstrates 1
gebildet. Da die Oberfläche der Rückseite des Halbleitersubstrates
1 nichts mit der Ausführung der hohen Packungsdichte zu tun
hat und die Halbleiterspeichervorrichtung so gebildet ist, daß
die Zellplattenelektrode 7 des Speicherkapazitätselementes auf
diesem Abschnitt gebildet sein kann, kann die Ausdehnung des
elektrischen Ladungsspeicherbereiches 15 groß gemacht werden,
wodurch die Anzahl der gespeicherten elektrischen Ladungen erhöht
werden kann. Der elektrische Ladungsspeicherbereich 15 ist auf
der Oberfläche der Rückseite des Halbleitersubstrates 1 gebildet,
die mit der Ausführung der hohen Packungsdichte nichts zu tun
hat, so daß jedes auf der Hauptoberfläche des Halbleitersubstrates
1 gebildete Element klein gemacht werden kann, ohne den
elektrischen Ladungsspeicherbereich 15 klein zu machen, so daß
eine hohe Packungsdichte erreicht werden kann. Da der Grabenteil
nicht gebildet wird, ist es zusätzlich möglich, die Halbleiterspeichervorrichtung
so auszubilden, daß die Größe des elektrischen
Ladungsspeicherbereiches 15 groß gemacht werden kann.
Die Fig. 14A und 14E sind schematische Schnittansichten der
Vorrichtung und zeigen ein Verfahren zur Herstellung der Halbleiterspeichervorrichtung
entsprechend eines weiteren Ausführungsbeispieles
dieser Erfindung. Unter Bezugnahme auf diese Figuren
wird das Herstellungsverfahren beschrieben.
Gemäß Fig. 14A wird zuerst ein Halbleitersubstrat 1, das zum
Beispiel ein Siliziumsubstrat vom P-Typ sein kann, vorbereitet,
und durch Isolationsdiffusion werden N⁺-Verunreinigungsionen von
einer Hauptoberfläche 1 a und einer Oberfläche der Rückseite des
Halbleitersubstrates 1 implantiert, so daß ein das Halbleitersubstrat
durchdringender Diffusionsbereich 13 eines Speicherzellenteiles
durch Diffusion dieser Ionen gebildet wird.
Gemäß Fig. 14B wird ein als Oxidfilm dienender Kondensatorisolierfilm
2 auf der ganzen Oberfläche 1 b der Rückseite des Halbleitersubstrates
1 gebildet. Eine aus Polysilizium gebildete
Zellplattenelektrode 7 wird auf der Oberfläche 1 b der Rückseite
des Halbleitersubstrates 1 so gebildet, daß der Kondensatorisolierfilm
2 eingeschlossen wird.
Gemäß Fig. 14C wird ein Isolieroxidfilm 6 auf einer vorbestimmten
Stelle der Hauptoberfläche 1 a des Halbleitersubstrates 1 gebildet.
Daran anschließend wird ein Gateoxidfilm 19 auf der Hauptoberfläche
1 a des Halbleitersubstrates 1 durch thermische Oxidation
gebildet. Dann wird Polysilizium auf der ganzen Oberfläche
abgeschieden, und ein Lack angewendet, und dann werden Wortleitungen
9 a und 9 c bei einer vorbestimmten Stelle durch Photolithographie
und Ätzen gebildet. Als nächstes werden N⁺-Gebiete 3
und 4 durch Implantieren von Ionen eines dem Halbleitersubstrat 1
entgegengesetzten Leitfähigkeitstyps (in diesem Fall, N-Typ
Ionen) auf der freiliegenden Hauptoberfläche des Halbleitersubstrates
1 gebildet.
Entsprechend Fig. 14D wird ein als Oxidfilm dienender Zwischen
schicht-Isolierfilm 10 mit einem ebenen Abschnitt einer vorbestimmten
Konfiguration auf dem Gateoxidfilm 19 über dem Diffusionsbereich
13 des Speicherzellenteiles durch ein CVD-Verfahren
gebildet, und eine Wortleitung 9 d wird darauf gebildet.
Gemäß Fig. 14E wird ein Zwischenschicht-Isolierfilm 10 durch
Abscheiden eines Oxidfilmes auf der ganzen Hauptoberfläche des
Halbleitersubstrates 1 einschließlich der Wortleitungen 9 a, 9 b
und 9 c durch ein CVD-Verfahren gebildet. Dann wird ein das N⁺-
Gebiet 3 erreichende Kontaktloch auf einer vorbestimmten Stelle
des Zwischenschicht-Isolierfilmes 10 durch Photolithographie und
Ätzen gebildet. Schließlich wird eine Bitleitung 11 in Kontakt
mit dem N⁺-Gebiet 3 durch Abscheiden von Aluminium auf der ganzen
Oberfläche des Zwischenschicht-Isolierfilmes 10 und des Kontaktloches
18 gebildet, und Strukturieren dieses Aluminiums durchge
führt.
Da das Speicherkapazitätselement auf der Rückseite 1 b des Halbleitersubstrates
1 gebildet ist, womit die Packungsdichte nicht
beeinflußt wird, wird entsprechend dem oben beschriebenen Herstellungsverfahren,
auch wenn eine hohe Packungsdichte auf der
Hauptoberfläche 1 a des Halbleitersubstrates durchgeführt wird,
nicht notwendig, das Speicherkapazitätselement klein auszubilden,
wodurch dessen Ausbeute verbessert wird. Da ein Grabenteil in
diesem Ausführungsbeispiel nicht gebildet wird, wird desweiteren
ein Schritt des Bildens des Grabenteils nicht benötigt, so daß
die Ausbeute der Vorrichtung weiter verbessert wird.
Claims (13)
1. Halbleiterspeichervorrichtung, die ein Halbleitersubstrat
(1) mit einer Hauptoberfläche und einer Oberfläche auf der
Rückseite und einen auf der Hauptoberfläche des Halbleitersubstrates
(1) gebildeten MOSFET (16) aufweist, gekennzeichnet
durch ein Speicherkapazitätselement (15), das auf der
Oberfläche der Rückseite des Halbleitersubstrates (1) gebildet
ist, wobei das Speicherkapazitätselement (15) eine und
eine andere Elektrode aufweist, wobei eine Elektrode des
Speicherkapazitätselements (15) mit dem MOSFET (16) verbunden
ist, und die andere Elektrode des Speicherkapazitätselements
(15) auf der Oberfläche der Rückseite des Halbleitersubstrates
(1) gebildet ist.
2. Halbleiterspeichervorrichtung nach Anspruch 1, gekennzeichnet
durch
einen Graben (5), der auf der Oberfläche der Rückseite des
Halbleitersubstrates (1) gebildet ist, und das Speicherkapazitätselement
(15) einen Isolierfilm (2), der auf der Oberfläche
der Rückseite des Halbleitersubstrates (1) gebildet ist und eine
innere Wandoberfläche des Grabens (5) einschließt, einen Leiter
(5 a, 7), der auf der Oberfläche der Rückseite des Halbleitersubstrates
(1) einschließlich der Innenseite des Grabens (5) so
gebildet ist, daß der Isolierfilm (2) eingeschlossen wird, und
einen Diffusionsbereich (13) eines Speicherzellenteiles, der den
Isolierfilm (2) mit dem MOSFET (16) verbindet, aufweist.
3. Halbleiterspeichervorrichtung nach Anspruch 2, dadurch gekennzeichnet,
daß der Leiter (5 a, 7) einen ersten Leiter (5 a), der in
die Innenseite des Grabens (5) gefüllt ist, und einen zweiten
Leiter (7), der auf der Oberfläche der Rückseite des Halbleitersubstrates
(1) in Kontakt mit der freiliegenden Oberfläche des
ersten Leiters (5 a) gebildet ist, aufweist.
4. Halbleiterspeichervorrichtung nach Anspruch 2 oder 3, dadurch
gekennzeichnet, daß der Graben (5) so gebildet ist, daß er sich
tief von der Oberfläche der Rückseite des Halbleitersubstrates
(1) erstreckt und der bodenseitige Abschnitt des Grabens (5) nahe
der Oberfläche des Halbleitersubstrates (1) angeordnet ist.
5. Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß das Speicherkapazitätselement (15) einen Isolierfilm
(2), der auf der Oberfläche der Rückseite des Halbleitersubstrates
(1) gebildet ist, einen auf dem Isolierfilm (2)
gebildeten Leiter, und einen Diffusionsbereich (13) eines Speicherzellenteiles,
das den Isolierfilm (2) mit dem MOSFET (16)
verbindet, aufweist.
6. Halbleiterspeichervorrichtung nach Anspruch 3 oder 4, dadurch
gekennzeichnet, daß der erste Leiter (5 a) aus Polysilizium
besteht.
7. Halbleiterspeichervorrichtung nach Anspruch 3, 4 oder 6,
dadurch gekennzeichnet, daß der zweite Leiter (7) aus Polysilizium
besteht.
8. Halbleiterspeichervorrichtung nach einem der Ansprüche 2 bis
7, dadurch gekennzeichnet, daß der Isolierfilm (2) ein Oxidfilm
ist.
9. Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
mit den Schritten:
Vorbereiten eines Halbleitersubstrates (1) mit einer Hauptoberfläche und einer Oberfläche auf der rückseitigen Oberfläche,
Bilden eines MOSFET (16) auf der Hauptoberfläche des Halbleitersubstrates (1), gekennzeichnet durch:
Bilden eines Speicherkapazitätselementes (15) auf der Oberfläche der Rückseite des Halbleitersubstrates (1), und
Bilden eines Diffusionsbereiches (13) eines Speicherzellenteiles in dem Halbleitersubstrat (1) zum Verbinden des MOSFET (16) mit dem Speicherkapazitätselement (15).
Vorbereiten eines Halbleitersubstrates (1) mit einer Hauptoberfläche und einer Oberfläche auf der rückseitigen Oberfläche,
Bilden eines MOSFET (16) auf der Hauptoberfläche des Halbleitersubstrates (1), gekennzeichnet durch:
Bilden eines Speicherkapazitätselementes (15) auf der Oberfläche der Rückseite des Halbleitersubstrates (1), und
Bilden eines Diffusionsbereiches (13) eines Speicherzellenteiles in dem Halbleitersubstrat (1) zum Verbinden des MOSFET (16) mit dem Speicherkapazitätselement (15).
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der
Schritt des Bildens des Speicherkapazitätselementes (15) auf der
Oberfläche der Rückseite des Halbleitersubstrates (1) die
Schritte aufweist:
Bilden eines Grabens (5) auf der Oberfläche der Rückseite des Halbleitersubstrates (1),
Bilden eines Isolierfilmes (2) auf der Oberfläche der Rückseite des Halbleitersubstrates (1) einschließlich der inneren Wandoberfläche des Grabens (5), und
Bilden eines Leiters (5 a, 7) auf der ganzen Oberfläche der Rückseite des Halbleitersubstrates (1) einschließlich der Innenseite des Grabens (5), so daß der Isolierfilm (2) eingeschlossen ist.
Bilden eines Grabens (5) auf der Oberfläche der Rückseite des Halbleitersubstrates (1),
Bilden eines Isolierfilmes (2) auf der Oberfläche der Rückseite des Halbleitersubstrates (1) einschließlich der inneren Wandoberfläche des Grabens (5), und
Bilden eines Leiters (5 a, 7) auf der ganzen Oberfläche der Rückseite des Halbleitersubstrates (1) einschließlich der Innenseite des Grabens (5), so daß der Isolierfilm (2) eingeschlossen ist.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der
Schritt des Bildens des Leiters (5 a, 7) auf der Oberfläche der
Rückseite des Halbleitersubstrates (1) die Schritte aufweist:
Füllen eines ersten Leiters (5 a) in den Graben (5), und
Bilden eines zweiten Leiters (7) auf der Oberfläche der Rückseite des Halbleitersubstrates (1) in Kontakt mit der freiliegenden Oberfläche des ersten Leiters (5 a), nachdem der erste Leiter (5 a) in den Graben (5) gefüllt wurde.
Füllen eines ersten Leiters (5 a) in den Graben (5), und
Bilden eines zweiten Leiters (7) auf der Oberfläche der Rückseite des Halbleitersubstrates (1) in Kontakt mit der freiliegenden Oberfläche des ersten Leiters (5 a), nachdem der erste Leiter (5 a) in den Graben (5) gefüllt wurde.
12. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der
Schritt des Bildens des Speicherkapazitätselements (15) auf der
rückseitigen Oberfläche des Halbleitersubstrates (1) die Schritte
aufweist:
Bilden eines Isolierfilmes (2) auf der Oberfläche der Rückseite des Halbleitersubstrates (1), und
Bilden eines Leiters (5 a, 7) auf der Oberfläche der Rückseite des Halbleitersubstrates (1), so daß der Isolierfilm (2) eingeschlossen ist.
Bilden eines Isolierfilmes (2) auf der Oberfläche der Rückseite des Halbleitersubstrates (1), und
Bilden eines Leiters (5 a, 7) auf der Oberfläche der Rückseite des Halbleitersubstrates (1), so daß der Isolierfilm (2) eingeschlossen ist.
13. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet,
daß der Schritt des Bildens des Diffusionsbereiches
(13) des Speicherzellenteiles in dem Halbleitersubstrat (1) zum
Verbinden des MOSFET (16) mit dem Speicherkapazitätselement (15)
den Schritt Implantieren von Ionen eines zum Halbleitersubstrat
(1) entgegengesetzten Leitfähigkeitstyps von der Hauptoberfläche
und der Oberfläche der Rückseite des Halbleitersubstrates (1) und
anschließend Diffundieren der Ionen aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62306135A JPH01146354A (ja) | 1987-12-02 | 1987-12-02 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3840559A1 true DE3840559A1 (de) | 1989-06-15 |
DE3840559C2 DE3840559C2 (de) | 1992-12-17 |
Family
ID=17953475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3840559A Granted DE3840559A1 (de) | 1987-12-02 | 1988-12-01 | Halbleiterspeichervorrichtung und herstellungsverfahren |
Country Status (3)
Country | Link |
---|---|
US (2) | US4959709A (de) |
JP (1) | JPH01146354A (de) |
DE (1) | DE3840559A1 (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3931381A1 (de) * | 1989-09-20 | 1991-03-28 | Siemens Ag | Halbleiterschichtaufbau mit vergrabener verdrahtungsebene, verfahren fuer dessen herstellung und anwendung der vergrabenen verdrahtungsebene als vergrabene zellplatte fuer drams |
DE4438640C1 (de) * | 1994-10-28 | 1996-02-01 | Siemens Ag | Halbleiteranordnung, die auf einem Substrat zu beiden Seiten aktive Schichten aufweist |
DE19640215C1 (de) * | 1996-09-30 | 1998-02-19 | Siemens Ag | Integrierte Halbleiterspeicheranordnung mit "Buried-Plate-Elektrode" |
DE19914496A1 (de) * | 1999-03-30 | 2000-10-05 | Siemens Ag | Speicherzellenanordnung und Verfahren zu deren Herstellung |
DE10065669A1 (de) * | 2000-12-29 | 2002-07-11 | Infineon Technologies Ag | Verfahren zur Herstellung einer integrierten Halbleiterspeicheranordnung |
US6603164B2 (en) | 2000-12-29 | 2003-08-05 | Infineon Technologies Ag | Integrated semiconductor memory configuration |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03218666A (ja) * | 1989-08-31 | 1991-09-26 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
US5270242A (en) * | 1989-08-31 | 1993-12-14 | Mitsubishi Denki Kabushiki Kaisha | Method for fabricatins dynamic random access memory device having a capacitor for storing impact ionization charges |
US5212399A (en) * | 1991-08-15 | 1993-05-18 | Micron Technology, Inc. | Low cost polysilicon active p-channel load |
US5231043A (en) * | 1991-08-21 | 1993-07-27 | Sgs-Thomson Microelectronics, Inc. | Contact alignment for integrated circuits |
US5855583A (en) * | 1996-02-20 | 1999-01-05 | Computer Motion, Inc. | Method and apparatus for performing minimally invasive cardiac procedures |
US8846470B2 (en) | 2011-06-06 | 2014-09-30 | International Business Machines Corporation | Metal trench capacitor and improved isolation and methods of manufacture |
CN112071841A (zh) * | 2020-09-17 | 2020-12-11 | 芯盟科技有限公司 | 半导体结构及其形成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1816023A1 (de) * | 1968-12-20 | 1970-06-25 | Philips Patentverwaltung | Baustein mit elektronischer Schaltung |
DE2037261A1 (de) * | 1969-08-08 | 1971-02-18 | Molekularelektronik | Integrierte Festkörper Schaltungsanordnung und Verfahren zu ihrer Herstellung |
DE2742936B2 (de) * | 1976-09-24 | 1980-02-07 | Thomson-Csf, Paris | Nichtflüchtiger Langzeitspeicher |
EP0197861A2 (de) * | 1985-04-05 | 1986-10-15 | Fujitsu Limited | Monolitisch integrierte Mikrowellenschaltungsanordnung |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3560750A (en) * | 1966-10-31 | 1971-02-02 | Hitachi Ltd | Optoelectronic amplifier |
US3882531A (en) * | 1973-05-29 | 1975-05-06 | Gen Electric | Apparatus for sensing radiation and providing electrical read out |
JPS5323224A (en) * | 1976-08-16 | 1978-03-03 | Hitachi Ltd | Solid pickup unit |
JPS60152058A (ja) * | 1984-01-20 | 1985-08-10 | Toshiba Corp | 半導体記憶装置 |
EP0191435B1 (de) * | 1985-02-13 | 1990-05-09 | Kabushiki Kaisha Toshiba | Halbleiterspeicherzelle |
JPS61289657A (ja) * | 1985-06-18 | 1986-12-19 | Toshiba Corp | 半導体記憶装置 |
JPS6272171A (ja) * | 1985-09-26 | 1987-04-02 | Toshiba Corp | 半導体メモリ |
-
1987
- 1987-12-02 JP JP62306135A patent/JPH01146354A/ja active Pending
-
1988
- 1988-11-28 US US07/276,596 patent/US4959709A/en not_active Expired - Lifetime
- 1988-12-01 DE DE3840559A patent/DE3840559A1/de active Granted
-
1990
- 1990-04-09 US US07/507,079 patent/US4978635A/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1816023A1 (de) * | 1968-12-20 | 1970-06-25 | Philips Patentverwaltung | Baustein mit elektronischer Schaltung |
DE2037261A1 (de) * | 1969-08-08 | 1971-02-18 | Molekularelektronik | Integrierte Festkörper Schaltungsanordnung und Verfahren zu ihrer Herstellung |
DE2742936B2 (de) * | 1976-09-24 | 1980-02-07 | Thomson-Csf, Paris | Nichtflüchtiger Langzeitspeicher |
EP0197861A2 (de) * | 1985-04-05 | 1986-10-15 | Fujitsu Limited | Monolitisch integrierte Mikrowellenschaltungsanordnung |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3931381A1 (de) * | 1989-09-20 | 1991-03-28 | Siemens Ag | Halbleiterschichtaufbau mit vergrabener verdrahtungsebene, verfahren fuer dessen herstellung und anwendung der vergrabenen verdrahtungsebene als vergrabene zellplatte fuer drams |
DE4438640C1 (de) * | 1994-10-28 | 1996-02-01 | Siemens Ag | Halbleiteranordnung, die auf einem Substrat zu beiden Seiten aktive Schichten aufweist |
DE19640215C1 (de) * | 1996-09-30 | 1998-02-19 | Siemens Ag | Integrierte Halbleiterspeicheranordnung mit "Buried-Plate-Elektrode" |
US6627934B1 (en) | 1996-09-30 | 2003-09-30 | Infineon Technologies Ag | Integrated semiconductor memory configuration with a buried plate electrode and method for its fabrication |
DE19914496A1 (de) * | 1999-03-30 | 2000-10-05 | Siemens Ag | Speicherzellenanordnung und Verfahren zu deren Herstellung |
US6518613B2 (en) | 1999-03-30 | 2003-02-11 | Infineon Technologies Ag | Memory cell configuration with capacitor on opposite surface of substrate and method for fabricating the same |
DE10065669A1 (de) * | 2000-12-29 | 2002-07-11 | Infineon Technologies Ag | Verfahren zur Herstellung einer integrierten Halbleiterspeicheranordnung |
US6603164B2 (en) | 2000-12-29 | 2003-08-05 | Infineon Technologies Ag | Integrated semiconductor memory configuration |
US6790726B2 (en) | 2000-12-29 | 2004-09-14 | Infineon Technologies Ag | Method for producing an integrated semiconductor memory configuration |
Also Published As
Publication number | Publication date |
---|---|
JPH01146354A (ja) | 1989-06-08 |
DE3840559C2 (de) | 1992-12-17 |
US4959709A (en) | 1990-09-25 |
US4978635A (en) | 1990-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3844120C2 (de) | Halbleitereinrichtung mit grabenförmiger Struktur | |
DE3037431C2 (de) | ||
DE69015135T2 (de) | Verfahren zum Herstellen eines Kondensators für DRAM-Zelle. | |
DE4113233C2 (de) | Halbleiterspeichereinrichtung und Verfahren zu deren Herstellung | |
DE3854421T2 (de) | Dynamische Speicheranordnung mit wahlfreiem Zugriff und Herstellungsverfahren dafür. | |
DE2630571B2 (de) | Ein-Transistor-Speicherzelle mit in V-MOS-Technik | |
DE4434040C2 (de) | Halbleiterspeichervorrichtung mit einer SOI-Struktur und Verfahren zur Herstellung derselben | |
DE3787687T2 (de) | Halbleiterspeicher. | |
DE3414057A1 (de) | Halbleiter-speichervorrichtung und verfahren zu deren herstellung | |
DE3844388A1 (de) | Dynamische direktzugriffspeichereinrichtung | |
DE3033333A1 (de) | Elektrisch programmierbare halbleiterspeichervorrichtung | |
DE69013094T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung. | |
DE3785317T2 (de) | Matrix hoher Packungsdichte aus dynamischen VMOS RAM. | |
DE4215708A1 (de) | Sram und verfahren zu dessen herstellung | |
DE3840559C2 (de) | ||
EP0948816B1 (de) | Selbstjustierte nichtflüchtige speicherzelle | |
DE69125593T2 (de) | Dynamisches RAM und Verfahren zu seiner Herstellung | |
DE3543937C2 (de) | ||
EP0917203A2 (de) | Gain Cell DRAM Struktur und Verfahren zu deren Herstellung | |
DE19824209A1 (de) | Halbleitervorrichtung | |
DE4034995A1 (de) | Hochintegriertes halbleiterspeicherbauelement und verfahren zu seiner herstellung | |
DE3801525A1 (de) | Halbleitereinrichtung | |
DE4125199C2 (de) | Kompakte Halbleiterspeicheranordnung, Verfahren zu deren Herstellung und Speichermatrix | |
DE2751591A1 (de) | Dynamische speichereinrichtung | |
EP0883185A1 (de) | Selbstverstärkende DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |