[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE3710813C2 - Datenverarbeitungssystem sowie Verfahren dafür - Google Patents

Datenverarbeitungssystem sowie Verfahren dafür

Info

Publication number
DE3710813C2
DE3710813C2 DE3710813A DE3710813A DE3710813C2 DE 3710813 C2 DE3710813 C2 DE 3710813C2 DE 3710813 A DE3710813 A DE 3710813A DE 3710813 A DE3710813 A DE 3710813A DE 3710813 C2 DE3710813 C2 DE 3710813C2
Authority
DE
Germany
Prior art keywords
address
bus
bus system
unit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3710813A
Other languages
English (en)
Other versions
DE3710813A1 (de
Inventor
Barry R Roberts
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3710813A1 publication Critical patent/DE3710813A1/de
Application granted granted Critical
Publication of DE3710813C2 publication Critical patent/DE3710813C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/14Systems for two-way working
    • H04N7/15Conference systems
    • H04N7/152Multipoint control units therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Description

Die Erfindung bezieht sich auf ein Datenverarbeitungs­ system der im Oberbegriff des Anspruchs 1 genannten Art und auf ein zugehöriges Verfahren der im Oberbegriff des Anspruchs 2 genannten Art.
Ein einfaches Datenverarbeitungssystem weist allgemein einen Speicherbauteil, einen Eingabe-/Ausgabebauteil, ein Verarbeitungsbauteil und ein Innenübertragungsbussystem auf, entlang dem das Speicher-, Eingabe-/Ausgabe- und Ver­ arbeitungsbauteil verteilt sind. Dieses Innenübertragungs­ bussystem weist einen Adressenbus, einen Datenbus und ei­ nen Steuerbus auf. Das Speicherbauteil speichert Informa­ tion an adressierbaren Speicherorten. Das Eingabe-/Ausga­ bebauteil dient zur Übertragung von Information in das Da­ tenverarbeitungsbussystem und daraus heraus über das In­ nenübertragungsbussystem. Das Verarbeitungsbauteil weist Mittel zur Erzeugung von Adressensignalen über den Adres­ senbus und Steuersignalen über den Steuerbus des Innen­ übertragungsbussystems auf, und durch Ausnutzung dieser Adressen- und Steuersignale wird Information über den Da­ tenbus des Innenübertragungsbussystems zwischen dem Ver­ arbeitungsbauteil, dem Speicherbauteil und dem Eingabe-/ Ausgabebauteil übertragen. Betrachtet man beispielsweise das einfache Taktdiagramm gemäß Fig. 1, so zeigt sich, daß beim Start einer Datenübertragungsfolge ein Adressensignal durch das Verarbeitungsbauteil über den Adressenbus er­ zeugt wird. Dieses Adressensignal kennzeichnet einen be­ stimmten Ort innerhalb des einfachen Datenverarbeitungs­ systems, beispielsweise einen bestimmten Speicherort in dem Speicherbauteil oder ein bestimmtes Eingabe-/Ausgabe­ tor. Gleichzeitig mit der Erzeugung des Adressensignals oder kurzfristig danach erzeugt das Verarbeitungsbauteil ein Lese/Schreibsignal auf dem Steuerbus, was anzeigt, ob ein Datenwort ausgelesen oder in den Ort eingeschrieben werden soll, der durch das Adressensignal auf dem Adres­ senbus identifiziert ist. Enthält der Steuerbus ein Lese­ signal, so sollen Daten aus dem Adressensignalort ausgele­ sen und in den Datenbus eingegeben werden. Führt der Steu­ erbus ein Schreibsignal, so sollen auf dem Datenbus er­ scheinende Daten in den Ort eingeschrieben werden, der durch das Adressensignal auf dem Adressenbus identifiziert ist.
Nach Erzeugung des Schreib/Lesesignals auf dem Steuer­ bus und in Abhängigkeit zu diesem Signal und in Abhängig­ keit von dem Adressensignal auf dem Adressenbus erfolgt der Lese- oder Schreibvorgang für das zugehörige Daten­ wort. Nach Beendigung des Lese- oder Schreibvorganges wird ein Übertragungsschlußsignal auf dem Steuerbus erzeugt, das eine Beendigung der Datenübertragung und das Ende der Da­ tenübertragungsfolge anzeigt. Im Falle eines Lesevorganges erscheint das Übertragungsschlußsignal auf dem Steuerbus, nachdem ein Datenwort von der Adresse ausgelesen worden ist, die dem Adressensignal auf dem Adressenbus entspricht und dieses Datenwort in den Datenbus eingeführt worden ist. Im Falle eines Schreibvorganges wird das Übertra­ gungsschlußsignal auf den Steuerbus gegeben, nachdem das Datenwort auf dem Datenbus in den Adressenort eingeschrie­ ben worden ist, der durch das Adressensignal auf dem Adressenbus identifiziert ist.
Es ist klar, daß die oben in Verbindung mit Fig. 1 genannten Datenübertragungen in hohem Maße vereinfacht sind und nur zur Verdeutlichung und nicht zur Einschrän­ kung geschildert sind. In Wirklichkeit mag daher ein Da­ tenübertragungssystem gemäß dem Stand der Technik wesent­ lich kompliziertere Steuersignale auf dem Steuerbus auf­ weisen, als dies in Fig. 1 gezeigt ist.
Datenübertragungssysteme, die als Verarbeitungsbauteil billige Mikroprozessoren verwenden, sind gegenwärtig wegen der Geschwindigkeit sehr erwünscht, mit der solche Systeme in der Lage sind zu arbeiten. Es sind Datenverarbeitungs­ systeme mit Mikroprozessoren bekannt, die die Fähigkeit haben, miteinander zu kommunizieren und damit ein kompli­ ziertes Datenverarbeitungssystem zu bilden, das als Multi­ verarbeitungssystem bezeichnet werden möge. In einem sol­ chen Multiverarbeitungssystem können in einem Speicherbau­ teil eines einzelnen Datenverarbeitungssystems gespeicher­ te Daten zu einem zweiten individuellen Datenverarbei­ tungssystem übertragen werden, um z. B. eine parallele Ver­ arbeitung der Daten zu ermöglichen. Eine Übertragung von Daten zwischen zwei oder mehreren individuellen Datenver­ arbeitungssystemen erfordert eine Zwischenverbindungsar­ chitektur. Zusätzlich zu der Zwischenverbindungsarchitek­ tur ist eine Freiheit des Systems erforderlich, um die Zwischenverbindung zu steuern und um eine Priorität zwi­ schen jedem einzelnen Datenverarbeitungssystem herzustel­ len.
Bei einem typischen bekannten Multiverarbeitungssystem (DE-Z: STUHLMÜLLER, Peter, "Multiprozessorfähigkeit des Z8000 ermöglicht neue Rechnerkonzepte", in der Zeitschrift ELEKTRONIK, H 19, 1980, S. 59-68) weist die Zwischenver­ bindungsarchitektur für jede Kombination einzelner Daten­ verarbeitungssysteme, die miteinander verbunden werden sollen, eine Steuerung für direkten Speicherzugang (DMA) auf. Jede DMA-Steuerung weist einen Adressengenerator auf, und jede DMA-Steuerung ist einer einzelnen Adresse zuge­ ordnet. Wünscht ein erstes Datenverarbeitungssystem mit einem zweiten Datenverarbeitungssystem zu kommunizieren, so verwendet ein erstes Verarbeitungsbauteil des ersten Datenverarbeitungssystems eine Datenübertragung, die sich auf Software in dem ersten System bezieht, um ein Adres­ sensignal über den Adressenbus des Innenübertragungsbussy­ stems des Systems abzugeben, dessen Adressensignal der DMA-Steuerung entspricht, die die ersten und zweiten Sy­ steme verbindet. Nach einer solchen Adressierung der pas­ senden DMA-Steuerung sendet das erste Verarbeitungsbau­ teil, wieder unter Ausnutzung der sich auf die Datenüber­ tragung beziehenden Software, Daten zu der DMA-Steuerung über den Datenbus über jenes System, welche Daten die DMA- Steuerung über die augenblickliche Adresse der zu übertra­ genden Daten informiert, die neue Adresse, zu der diese Daten übertragen werden sollen, und die Zahl von Worten von Daten, die von der Übertragung betroffen sind. Die DMA-Steuerung verwendet dann diese Information und den DMA-Steuerung-Adressengenerator, um Adressensignale für jedes System zu erzeugen, die erforderlich sind, um den betroffenen Block von Daten zuzugreifen und zwischen den beiden Systemen zu übertragen. Nach der Übertragung nimmt das Verarbeitungsbauteil des aufnehmenden Systems die Da­ ten von dem Speicherbauteil des Systems auf, wo die DMA- Steuerung die Daten speicherte.
Wenn auch diese Art eines Multiverarbeitungssystems in der Lage ist, mehrere getrennte Datenverarbeitungssysteme miteinander zu verbinden und eine Kommunikation zwischen diesen Datenverarbeitungssystemen herbeizuführen und da­ durch eine vergrößerte Speicherkapazität zu schaffen, hat sich doch der Betrieb solcher Multiverarbeitungssysteme als langsamer erwiesen als erwünscht, wenn geringe Mengen von Daten zu übertragen sind. Das Verarbeitungsbauteil irgendeines individuellen Datenverarbeitungssystems der beschriebenen Art muß softwarebezogene Datenübertragung verwenden, um die DMA-Steuerung anzusteuern und dadurch eine Datenübertragung herbeizuführen. Diese Software ist oft kompliziert mit unzähligen Anweisungsfolgen.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Einrichtung und ein zugehöriges Verfahren zur Zwischenver­ bindung getrennter Datenverarbeitungssysteme eines Multi­ verarbeitungssystems zu schaffen, das eine wirkungsvolle Kommunikation zwischen einzelnen Datenverarbeitungssyste­ men ermöglicht, vergrößerte Speicherkapazitäten und trotz­ dem weiter eine hohe Datenverarbeitungsgeschwindigkeit hat.
Die der Erfindung zugrundeliegende Aufgabe wird bei einem Datenverarbeitungssystem durch die im Kennzeichen des Anspruchs 1 angegebene Lehre gelöst.
Die Erfindung betrifft also ein System aus einer Viel­ zahl von parallel geschalteten Datenverarbeitungseinhei­ ten. Jede solche Einheit weist eine zentrale Verarbei­ tungseinheit (Prozessor), einen Speicher und eine Ein-/ Ausgabeeinheit auf, die alle an einem als Innenübertra­ gungsbus bezeichneten internen Bus liegen. Damit alle Ein­ heiten miteinander kommunizieren können, mündet jeder in­ terne Bus in einer ihr zugeordneten Schnittstelle (Verbin­ dungs-Interfaceeinheit), die jeweils mit einem externen Bus (Zwischenverbindungsbussystem) verbunden ist. Jede parallele Datenverarbeitungseinheit besitzt eine ihr fest zugeordnete Adressengruppe, so daß sich die einzelnen Ein­ heiten adressenmäßig voneinander unterscheiden.
Schaltungstechnisch weist jede Verbindungs-Interface­ einheit eine Mutter- und eine Tochtereinheit auf. Die Mut­ tereinheit besitzt einen Adressendekoder, der laufend die vom zugeordneten Prozessor erzeugten Adressen überwacht. Tritt eine Adresse auf, die nicht zu dessen Adressengruppe gehört, so sendet die Muttereinheit ein Steuersignal auf das Zwischenverbindungsbussystem, das von der Tochterein­ heit der gerufenen Einheit erkannt wird. Diese quittiert mit einem Vorbereitungssignal den Empfang an die rufende Einheit, deren Muttereinheit die zugehörigen Tore für die Übertragung der Adresse und der Steuersignale öffnet, wäh­ rend die gerufene Tochtereinheit die Tore zum Empfang der übertragenen Information steuert.
Bei einem Verfahren wird die der Erfindung zugrunde­ liegende Aufgabe durch die im Kennzeichen des Anspruchs 2 angegebene Lehre gelöst.
Anhand der Zeichnung soll die Erfindung näher erläu­ tert werden.
Fig. 1 ist ein Taktdiagramm eines Datenverarbei­ tungssystems gemäß dem Stand der Technik,
Fig. 2 ist ein Blockschaltbild eines Datenverarbei­ tungssystems, das die Lehre gemäß der Erfin­ dung aufweist, und
Fig. 3 ist ein genaueres schematisches Blockschalt­ bild der Interfaceverbindung für die Buslei­ ter gemäß Fig. 2.
In Fig. 2 ist ein Datenverarbeitungssystem gezeigt, das mehrere Innenübertragungsbussysteme 10-1, 10-2 und 10-N, mehrere zentrale Datenverarbeitungseinheiten 12-1, 12-2 und 12-N, mehrere Speichereinheiten 14-1, 14-2 und 14-N, mehrere Eingangs-/Ausgangseinheiten 16-1, 16-2 und 16-N, ein Zwischenverbindungsbussystem 18 und mehrere Ver­ bindungs-Interfaceeinheiten 20-1, 20-2 und 20-N aufweist.
Zentrale Datenverarbeitungseinheiten 12-1, 12-2, 12-N, Speichereinheiten 14-1, 14-2, 14-N und Eingangs-/Ausgangs­ einheiten 16-1, 16-2, 16-N weisen mehrere Datenverarbei­ tungsbauteile auf, die entlang zugehöriger Innenübertra­ gungsbussysteme 10-1, 10-2, 10-N verteilt sind.
Innenübertragungsbussystem 10-1 ist mit Zwischenver­ bindungsbussystem 18 durch Verbindungs-Interfaceeinheiten 20-1 verbunden, Innenübertragungsbussystem 10-2 ist mit Zwischenverbindungsbussystem 18 über die Verbindungs-In­ terfaceeinheit 20-2 verbunden, und Innenübertragungsbussy­ stem 10-N ist mit Zwischenverbindungsbussystem 18 über Verbindungs-Interfaceeinheit 20-N verbunden.
Innenübertragungsbussysteme 10-1, 10-2, 10-N weisen jedes entsprechende Adressenbusleiter 22-1, 22-2. 22-N, Datenbusleiter 24-1, 24-2, 24-N und Steuerbusleiter 26-1, 26-2, 26-N auf. Jedes Innenübertragungsbussystem 10-1, 10-2, 10-N ist einer einzelnen Gruppe von Adressen zuge­ ordnet. Beispielsweise mag Innenübertragungsbussystem 10-1 Adressen im Bereich von 00000H bis IFFFFFH zugeordnet sein, Innenübertragungsbussystem 10-2 mag Adressen im Be­ reich von 20000H bis 3FFFFFH zugeordnet sein, und Innen­ übertragungsbussystem 10-N mag Adressen innerhalb des Be­ reichs von 40000 bis 5FFFFFH zugeordnet sein.
Zentrale Datenverarbeitungseinheiten 12-1, 12-2, 12-N weisen jeweils Mittel zur Erzeugung über jeweilige Adres­ senbusleiter 22-1, 22-2, 22-N des zugehörigen Innenüber­ tragungsbussystems 10-1, 10-2, 10-N irgendeines der Adres­ sensignale auf, die irgendeinem der Innenübertragungsbus­ systeme zugeordnet sind.
Jedem Innenübertragungsbussystem 10-1, 10-2, 10-N möge die Ausführung einer speziellen Funktion durch Arbeiten der entsprechenden zentralen Verarbeitungseinheiten 12-1, 12-2, 12-N zugeordnet sein. Somit kann jedes Innenübertra­ gungsbussystem 10-1, 10-2, 10-N durch ein anderes Bussy­ stem aufgerufen werden, oder es selbst kann ein anderes Bussystem aufrufen, damit es die spezielle Funktion aus­ führt, dem dieses Innenübertragungsbussystem zugeordnet ist. Jedes individuelle Innenübertragungsbussystem 10-1, 10-2, 10-N mag so ausgebildet sein, daß es sich von ande­ ren unterscheidet, so daß das Gesamtsystem gebildet ist durch eine Kombination von solchen individuellen Innen­ übertragungsbussystemen, deren Funktionen kollektiv den vom Benutzer geforderten Kriterien entsprechen.
Zwischenverbindungsbussystem 18 weist Adressenbuslei­ ter 28, Datenbusleiter 30 und Steuerbusleiter 32 auf.
Verbindungs-Interfaceeinheiten 20-1, 20-2, 20-N ge­ statten in Kombination mit Zwischenverbindungsbussystem 18 eine Kommunikation zwischen irgendeinem von zwei Innen­ übertragungsbussystemen 10-1, 10-2, 10-N. Diese Kommunika­ tion oder Übertragung von Information ist kritisch, um jedes der individuellen Innenübertragungsbussysteme in die Lage zu versetzen, ihre beabsichtigten individuellen Funk­ tionen auszuführen. Eine Übertragung von Information muß somit zu und von den verschiedenen Innenübertragungsbussy­ stemen möglich sein, so daß das Gesamtsystem in der Lage ist, alle Transaktionen vorzunehmen, für die das System bestimmt ist.
In der beispielsweisen Darstellung in Fig. 2 mag In­ nenübertragungsbussystem 10-1 als Systemmanager des Ge­ samtdatenverarbeitungssystems wirken, während Innenüber­ tragungsbussystem 10-2 als ein CPU-Manager arbeitet, des­ sen Aufgabe die Verarbeitung schwieriger Aufgaben wie bei­ spielsweise Korrekturen, Schnelle-Fourier-Transformationen oder irgendeiner Abbildungsrekonstruktion bestimmt ist, und Innenübertragungsbussystem 10-N wirkt als Speicherma­ nager, der die Eingabe-/Ausgabefunktionen, Datenacquisi­ tion, Anzeige und Speicherung bestimmt.
Gemäß der Erfindung sind mehrere Verbindungs-Interfa­ ceeinheiten vorgesehen, die jeweils zwischen dem Zwischen­ verbindungsbussystem gemäß der Erfindung und einem ent­ sprechenden von mehreren Innenübertragungsbussystemen liegt, um die Übertragung von Information über das Zwi­ schenverbindungsbussystem zwischen ersten und zweiten In­ nenübertragungsbussystemen in Abhängigkeit von einzelnen Adressensignalen auf den Adressenbusleitern eines zugehö­ rigen Innenübertragungsbussystems auszuführen.
Wie aus Fig. 2 zu ersehen ist, weist die bevorzugte Ausführungsform der Erfindung Verbindungs-Interfaceeinhei­ ten 20-1, 20-2 und 20-N auf. Diese Verbindungs-Interface­ einheiten gestatten die Übertragung zwischen irgend zwei Innenübertragungsbussystemen 10-1, 10-2, 10-N. Im einzel­ nen überwacht jede Verbindungs-Interfaceeinheit 20-1, 10-2, 20-N die zugehörigen Innenübertragungsbussysteme 10-1, 10-2, 10-N und das Zwischenverbindungsbussystem 18. Wie das weiter unten noch näher erläutert werden wird, erzielt jede Verbindungs-Interfaceeinheit 20-1, 20-2, 20-N eine Übertragung zwischen einem entsprechenden Innenüber­ tragungsbusleiter 10-1, 10-2, 10-N über Zwischenverbin­ dungsbussystem 18 in einer Weise, die vollständig softwa­ retransparent ist, d. h. unsichtbar für die Software, die in jeder zentralen Verarbeitungseinheit 12-1, 12-2, 12-N verwendet wird. Jede zentrale Verarbeitungseinheit erkennt im Ergebnis nicht, daß eine Übertragung bei einem unbezo­ genen Innenübertragungsbussystem auftritt.
Um diese softwaretransparente Zwischenverbindung zu erzielen, ist jedes Innenübertragungsbussystem einer ein­ zelnen Gruppe von Adressen in der oben genannten Weise zugeordnet. Zusätzlich weist jede Verbindungs-Interface­ einheit 20-1, 20-2, 20-N eine Muttersteuereinrichtung zur Steuerung der Übertragung in Abhängigkeit vom Empfang ei­ nes Adressensignals auf dem Adressenbusleiter eines ent­ sprechenden Innenübertragungsbussystems auf. Im einzelnen weist jede Muttersteuereinrichtung Adressendekodermittel zur Abgabe eines Kommandosignals in Abhängigkeit von einem empfangenen Adressensignal auf, das nicht einer Adresse entspricht, die dem Innenübertragungsbussystem zugeordnet ist, von dem dieses Adressensignal empfangen worden ist. Dieses Kommandosignal kennzeichnet das empfangene Adres­ sensignal. Zusätzlich weist jede Verbindungs-Interfaceein­ richtung Tochtersteuermittel zur Steuerung der Übertragung in Abhängigkeit von einem empfangenen Kommandosignal von einer anderen Verbindungs-Interfaceeinrichtung auf, wenn das empfangene Kommandosignal ein Adressensignal kenn­ zeichnet, das in der einzelnen Gruppe von Adressen enthal­ ten ist, die dem Innenübertragungsbussystem zugeordnet sind, das mit der speziellen Verbindungs-Interfaceeinrich­ tung verbunden ist.
Eine repräsentative Verbindungs-Interfaceeinheit 20-N ist im einzelnen in Fig. 3 gezeigt. In Fig. 3 weist die Verbindungs-Interfaceeinheit 20-N eine Muttereinheit 80, eine Tochtereinheit 82 und erste, zweite und dritte Zwei­ richtungstore 84, 86 und 88 auf. Tor 84 liegt zwischen Adressenbusleiter 22-N des Innenübertragungsbussystems 10-N und Adressenbusleiter 28 des Zwischenverbindungsbus­ systems 18. Tor 86 liegt zwischen Datenbusleiter 24-N von Innenübertragungsbussystem 10-N und Datenbusleiter 30 von Zwischenverbindungsbussystem 18. Tor 88 liegt zwischen Steuerbusleiter 26-N des Innenübertragungsbussystems 10-N und Steuerbusleiter 32 von Zwischenverbindungsbussystem 18. Tore 84, 86 und 88 haben jeweils Zustände, in denen sie jeweils in Vorwärtsrichtung, Rückwärtsrichtung und nicht leiten, wie das bei Zweirichtungstoren allgemein bekannt ist. Muttereinheit 80 ist jeweils über Leitungen 90, 92 und 94 mit Toren 84, 86 und 88 verbunden. Darüber hinaus ist Muttereinheit 80 über Leitung 86 mit Steuerbus­ leiter 26-N, über Leitung 98 mit Adressenbusleiter 22-N und mit Steuerbusleiter 32 über Leitung 100 verbunden. Tochtereinheit 82 ist über Leitungen 102, 104 und 106 je­ weils mit den Toren 84, 86 und 88 verbunden. Darüber hin­ aus ist Tochtereinheit 82 mit dem Steuerbusleiter 32 des Zwischenverbindungsbussystems 18 über Leitung 108 verbun­ den.
Muttereinheit 80 und Tochtereinheit 82 sind von der Wirkung her logische Steuerungen, die die Betriebsrichtung der zweigerichteten Tore 84, 86 und 88 in Abhängigkeit von Adressen- und Steuersignalen auswählen, die auf Adressen­ busleiter 22-N, Steuerbusleiter 26-N und Steuerbusleiter 32 erscheinen. Muttereinheit 80 weist einen Adressendeko­ der 110 auf, der über Leitung 89 mit Adressenbusleiter 22-N verbunden ist. Adressendekoder 110 überwacht kontinu­ ierlich Adressenbusleiter 22-N, um zu bestimmen, ob darauf vorhandene Adressensignale nicht tatsächlich einer Adresse entsprechen, die dem entsprechenden Innenübertragungs­ bussystem 10-N zugeordnet ist, von dem solche Adressensig­ nale empfangen worden sind. In Abhängigkeit von der Feststellung eines solchen nichtentsprechenden Adressensignals auf Adressenbusleiter 22-N arbeitet Adressendekoder 110 in Verbindung mit Muttereinheit 80, um ein Kommandosignal über Leitung 100 an Steuerbusleiter 32 des Zwischenverbin­ dungsbussystems 18 abzugeben.
Dieses Kommandosignal zeigt allen anderen Verbindungs- Interfaceeinrichtungen, die an das Zwischenverbindungsbus­ system angeschlossen sind, an, daß eine der mit Zwischen­ verbindungsbussystem verbundenen Verbindungs-Interfaceein­ heiten versucht, mit einer anderen solcher Einheiten zu kommunizieren. Das Kommandosignal weist das Adressensignal kennzeichnende Daten auf, welches von dem Adressendekoder 110 festgestellt worden ist und nicht dem Adressensignal entspricht, das dem Innenübertragungsbussystem entspricht. Die anderen Verbindungs-Interfaceeinheiten, die mit dem Zwischenverbindungsbussystem 18 verbunden sind, können einfach jenes Kommandosignal vergleichen, um zu bestimmen, ob sie mit einem Innenübertragungsbussystem verbunden sind, mit dem dieses Adressensignal korrespondiert.
Um diese Bestimmung vorzunehmen, überwacht Tochterein­ heit 82 jeder Verbindungs-Interfaceeinheit fortwährend Steuerbusleiter 32 des Zwischenverbindungsbussystems 18. Jedes auf dem Steuerbusleiter 32 erscheinende Kommando­ signal wird somit zur Tochtereinheit 82 über Leitung 108 übertragen. Tochtereinheit 82 weist einen Kommandosignal­ dekoder 112 auf, der bestimmt, ob ein empfangenes Komman­ dosignal einem Adressensignal entspricht, das dem Innen­ übertragungsbussystem zugeordnet ist, das dieser Tochter­ einheit entspricht. Wird eine Korrespondenz festgestellt, wird ein Vorbereitungssignal von Tochtereinheit 82 über Leitung 108 auf den Steuerbusleiter 32 gegeben.
Dieses Vorbereitungssignal wird von allen Verbindungs- Interfaceeinheiten empfangen, die mit dem Zwischenverbin­ dungsbussystem 18 verbunden sind. Alle diese Verbindungs- Interfaceeinheiten ignorieren dieses Vorbereitungssignal, ausgenommen für die Verbindungs-Interfaceeinheit, von der das Kommandosignal ausgesandt worden ist, welches die Er­ zeugung des Vorbereitungssignals einleitete. In dieser Verbindungs-Interfaceeinheit stellt Muttereinheit 80 das Vorhandensein des Vorbereitungssignals auf Steuerbusleiter 32 fest und sendet bei Feststellung Steuersignale über Leitungen 90 und 94 jeweils an Tor 84 für Adressen und Tor 88 für Steuerung aus. Diese Steuersignale bewirken eine Öffnung des Tors 84 für Adressen in einer Richtung von rechts nach links in Fig. 3 und in gleicher Weise eine Öffnung des Tors 88 für Steuerung von rechts nach links in Fig. 3. Nach einer solchen Öffnung des Tors 84 für Adres­ sen und Tors 88 für Steuerung sind das Adressensignal auf Adressenbusleiter 22-N und irgendein entsprechendes Steu­ ersignal auf Steuerbusleiter 26-N in der Lage, durch die Tore 84 und 88 jeweils durchzulaufen zu Adressenbusleiter 28 und Steuerbusleiter 32 des Zwischenverbindungsbussy­ stems 18.
In der Verbindungs-Interfaceeinheit, die das Vorberei­ tungssignal erzeugte, erzeugt Tochtereinheit 82 nach Er­ zeugung des Vorbereitungssignals in gleicher Weise Steuer­ signale über Leitungen 102 und 106 zur Betätigung des Tors 84 für Adressen und des Tors 88 für Steuerung in der je­ weiligen Verbindungs-Interfaceeinheit. Diese Steuersignale bewirken eine Aktivierung von Tor 84 und Tor 88 in einer Links-nach-rechts-Richtung in Fig. 3, so daß das Adressen­ signal auf Adressenbusleiter 28 durch Tor 84 zu dem Adres­ senbusleiter des entsprechenden Innenübertragungsbus­ systems gelangen kann. In gleicher Weise gestattet ein Steuersignal auf Leitung 106 den Durchlauf von Steuersi­ gnalen auf Steuerbusleiter 32 durch Tor 88 zu dem Steuer­ busleiter des entsprechenden Innenübertragungsbussystems.
Hat z. B. Innenübertragungsbussystem 10-1 das Kommando­ signal in Gang gesetzt und Innenübertragungsbussystem 10-N das Vorbereitungssignal abgegeben, so würde das zuvor be­ schriebene Schließen von Toren 84 und 88 in den entspre­ chenden Verbindungs-Interfaceeinheiten 20-1 und 20-N zu einer Durchleitung von Adressensignalen von Adressenbus­ leiter 22-1 durch Tor 84 der Verbindungs-Interfaceeinheit 20-1 über Adressenbusleiter 28 durch Tor 84 von Verbin­ dungs-Interfaceeinheit 20-N und über Adressenbusleiter 22-N führen. In gleicher Weise würden Steuersignale von Busleiter 26-1 durch Verbindungs-Interfaceeinheit 20-1 über Steuerbusleiter 32 des Zwischenverbindungsbussystems 18 durch Verbindungs-Interfaceeinheit 20-N auf Steuerbus­ leiter 26-N laufen.
Alles was übrigbleibt, um eine Übertragung von Daten zwischen Innenübertragungsbussystem 10-1 und Innenübertra­ gungsbussystem 10-N zu bewirken, besteht darin, die Rich­ tung dieser Datenübertragung zu bestimmen. Sollen Daten von System 10-1 zu System 10-N überschrieben werden, so wird dies durch die Natur eines Schreibsteuersignals ange­ geben, das zuerst auf Steuerbusleiter 26-1 erscheint, und es wird festgestellt durch Muttereinheit 80 von Verbin­ dungs-Interfaceeinheit 20-1, um ein Steuersignal über Lei­ tung 92 zu erzeugen, um Tor 86 in eine Richtung von rechts nach links zu öffnen und ein entsprechendes Datenwort auf Datenbusleiter 24-1 in die Lage zu versetzen, durch Tor 86 von Verbindungs-Interfaceeinheit 20-1 auf Datenbusleiter 30 zu gelangen.
In gleicher Weise bewirkt Tochtereinheit 82 von Ver­ bindungs-Interfaceeinheit 20-N, nachdem sie das Schreibsi­ gnal von Innenübertragungsbussystem 10-N über Steuerbus­ leiter 32 des Zwischenverbindungsbussystems 18 und Leitung 108 empfangen hat, die Erzeugung eines passenden Steuersi­ gnals über Leitung 104 zum Tor 86 der Verbindungs-Inter­ faceeinheit 20-N, um jenes Tor 86 in einer Links-Rechts- Richtung in Fig. 3 zu öffnen und es dem Datenwort von In­ nenübertragungsbussystem 10-1 zu ermöglichen, von Daten­ busleiter 30 über Tor 86 zum Datenbusleiter 24-N zu gelan­ gen.
Innenübertragungsbussystem 10-N empfängt daher die passenden Adressensignale, Datenwort- und Steuersignale, um das Einschreiben in den Verarbeitungsbauteil des Innen­ übertragungsbussystems 10-N zu bewirken, das der entspre­ chenden Adresse zugeordnet ist, ohne irgendeine Software­ verwendung von zentraler Verarbeitungseinheit 12-1 oder 12-N.
Für einen Leseübertragungsbetrieb wird ein Lesesignal auf Steuerbusleiter 26-1 von Innenübertragungsbussystem 10-1 erscheinen, und dieses Lesesignal wird von Mutterein­ heit 80 interpretiert, um Datenbusleiter 86 von Verbin­ dungs-Interfaceeinheit 20-1 in einer Links-Rechts-Richtung in Fig. 3 zu schließen. Das gleiche Lesesignal bewirkt, wenn es von der Verbindungs-Interfaceeinheit 20-N festge­ stellt wird, die Tochtereinheit 82 von jener Verbindungs- Interfaceeinheit zu veranlassen, Tor 86 von jener Verbin­ dungs-Interfaceeinheit in einer Rechts-Links-Richtung in Fig. 3 zu schließen, um so ein Lesen eines entsprechenden Datenwortes auf Datenbusleiter 24-N zu gestatten über Tor 86 von Verbindungs-Interfaceeinheit 20-N, über Datenbus­ leiter 30 von Zwischenverbindungsbussystem 18, über Tor 86 von Verbindungs-Interfaceeinheit 20-N, und auf Datenbus­ leiter 24-1 von Innenübertragungsbussystem 10-1.
Nach Abschluß eines Datenübertragungsvorganges wird ein Datenübertragungsschlußsignal über den Steuerbusleiter des Innenübertragungsbussystems erzeugt und die Übertra­ gung abgeschlossen, wie das zuvor in Verbindung mit Fig. 1 diskutiert worden ist. Dieses Übertragungsschlußsignal wird zwischen Verbindungs-Interfaceeinheiten als Folge der oben angegebenen Schließungen von Toren 88 in den betrof­ fenen Verbindungs-Interfaceeinheiten fortgeleitet. Nach Abschluß entweder eines Lese- oder Schreibvorganges bei­ spielsweise, eingeleitet durch Innenübertragungsbussystem 10-1 mit Innenübertragungsbussystem 10-N, wird ein ent­ sprechendes Übertragungsschlußsignal auf Steuerbusleiter 26-N erscheinen. Dieses Übertragungsschlußsignal wird über Tor 88 von Verbindungs-Interfaceeinheit 20-N, über Steuer­ busleiter 32, durch Tor 88 von Verbindungs-Interfaceein­ heit 20-N zum Steuerbusleiter 26-1 übertragen. Der Schluß dieser Übertragung wird durch eine zentrale Datenverarbei­ tungseinheit 12-N festgestellt, und in Abhängigkeit von dieser Feststellung entfernt zentrale Datenverarbeitungs­ einheit 12-1 Adressensignale von Adressenbusleiter 22-1 und Steuersignale von Steuerbusleiter 26-1. Als Folge da­ von entfernt Muttereinheit 80 von Verbindungs-Interface­ einheit 20-1 das Fragesignal von Leitung 100 und veranlaßt Tore 84, 86 und 88, in dem nichtleitenden Zustand zu blei­ ben. Nach Verlust des Fragesignals von Verbindungs-Inter­ faceeinheit 20-N bewirkt Muttereinheit 80 von Verbindungs- Interfaceeinheit 20-N, daß Tore 84, 86 und 88 von Verbin­ dungs-Interfaceeinheit 20-N ebenfalls in nichtleitendem Zustand bleiben. Somit sind sowohl Verbindungs-Interface­ einheit 20-1 und Verbindungs-Interfaceeinheit 20-N für den nächsten Übertragungsvorgang frei.
Aus der vorhergehenden Beschreibung ergibt sich, daß ein vollständiger Busleiterverbindungsvorgang zwischen irgendeinem der beiden Innenübertragungsbussysteme für die Software solcher Innenübertragungsbussysteme transparent ist und setzt solche Systeme nur einer überschießenden Übertragungszeit des Innenübertragungsbussystems aus.
Wenn während einer Lese-/Schreibübertragung ein Unter­ brechungssignal von einer speziellen Verbindungs-Interfa­ ceeinheit 20-1, 20-2, 20-N empfangen wird, so zeigt dies an, daß ein anderes Innenübertragungsbussystem Aufmerksam­ keit von dieser Verbindungs-Interfaceeinheit fordert. Die Priorität der Aufmerksamkeit möge durch Priorität der Nachfrage bestimmt sein. Übersteigt der Unterbrechungs­ prioritätspegel den augenblicklichen Betriebspegel der Interfaceeinheit, so bestätigt die Interfaceeinheit die Unterbrechung, die die höchste Priorität hat, und führt eine Standardunterbrechungsdienstroutine aus, um dieser Unterbrechung zu genügen. Die Effektivität der Busleiter­ benutzung und die Geschwindigkeit der Datenverarbeitung können hoch gehalten werden, und Anpassung des Kodes und eines Hardwareprogramms ist einfach.
Im Lichte des Vorhergehenden ist zu ersehen, daß zu­ sätzlich zu einem Datenverarbeitungssystem ein Verfahren offenbart worden ist zur selektiven Zwischenverbindung einer Anzahl von Innenübertragungsbussystemen, die jeweils einen Adressenbusleiter aufweisen und jeweils einer ein­ zelnen Gruppe von Adressen zugeordnet sind durch Anwendung eines Zwischenverbindungsbussystems. Von diesem Verfahren läßt sich in allgemeiner Form sagen, daß es folgende Schritte aufweist: (a) Feststellen, wann ein Adressensi­ gnal von einem ersten Innenübertragungsbussystem er­ scheint, beispielsweise von Innenübertragungsbussystem 10-1, auf einem Adressenbusleiter von diesem ersten Sy­ stem, beispielsweise Adressenbusleiter 22-1, welches Adressensignal nicht mit einem der einzelnen Gruppe von Adressensignalen korrespondiert, die diesem ersten Adres­ sensignal zugeordnet ist, und um in Abhängigkeit davon ein erstes Signal, beispielsweise ein Kommandosignal, das von Muttereinheit 80 von Verbindungs-Interfaceeinheit 20-1 erzeugt worden ist, über das Zwischenverbindungsbussystem zu liefern, beispielsweise Zwischenverbindungsbussystem 18, das für dieses Adressensignal kennzeichnend ist. Ein zweiter Schritt dieses allgemeinen Verfahrens besteht in einer Feststellung, wann ein erstes Signal, beispielsweise das Kommandosignal, auf dem Zwischenverbindungsbussystem mit einem der einzelnen Gruppen von einem zweiten Innen­ übertragungsbussystem zugeordneten Adressen korrespon­ diert, beispielsweise Innenübertragungsbussystem 10-N, und Erzeugung eines zweiten Signals in Abhängigkeit davon auf dem Innenübertragungsbussystem, beispielsweise eines Vor­ bereitungssignals, das durch Tochtereinheit 82 auf Verbin­ dungs-Interfaceinheit 20-N über Steuerbusleiter 32 erzeugt ist, das die Korrespondenz bestätigt. Ein abschließender Schritt dieses allgemeinen Verfahrens besteht in der Über­ tragung von Information, beispielsweise einer einzelnen Adresse, eines zugehörigen Datenwortes und Steuersignals, über das Zwischenverbindungsbussystem, z. B. Zwischenver­ bindungsbussystem 18, zwischen den ersten und zweiten In­ nenübertragungsbussystemen, z. B. Innenübertragungsbussy­ stemen 10-1 und 10-N, in Abhängigkeit von ersten und zwei­ ten Signalen, z. B. in Abhängigkeit von dem Steuersignal und Anerkennungssignal, welche, wie das oben beschrieben worden ist, eine selektive Betätigung der Tore 84, 86 und 88 von Verbindungs-Interfaceeinheiten 20-1 und 20-N be­ wirkt.
Das erfindungsgemäße Zwischenverbindungsschema erfor­ dert somit nicht eine datenübertragungsbezogene Software, gestattet jedoch nichtsdestoweniger einen einfachen Zu­ griff auf irgendeine Speicherstelle innerhalb eines Viel­ fachverarbeitungssystems. Dieses Schema ist insbesondere vorteilhaft für die Zwischenübertragung von kleinen Mengen von Daten und kann sogar in Verbindung mit einer DMA- Steuerung für die Zwischenübertragung größerer Mengen von Daten verwendet werden.

Claims (2)

1. Datenverarbeitungssystem,
mit mehreren Innenübertragungsbussystemen, die jeweils einen Adressenbus aufweisen und jeweils einer einzigen Gruppe von Adressen zugeordnet sind,
mit mehreren Datenverarbeitungseinheiten, die entlang dem Innenübertragungsbussystem angeordnet sind, wobei wenigstens eine jedem der Innenübertragungsbussysteme zugeordnete Einheit Mittel zur Erzeugung einzelner Adressensignale auf dem Adressenbus des zugehörigen Innenübertragungsbussystems aufweist, das der einzel­ nen Gruppe von Adressen zugeordnet ist,
mit einem Zwischenverbindungsbussystem, das einen Ver­ bindungskanal zwischen den genannten Innenübertra­ gungsbussystemen bildet, und
mit mehreren Verbindungsinterfaceeinheiten, die je­ weils zwischen dem Zwischenverbindungsbussystem und einem entsprechenden Innenübertragungsbussystem ange­ ordnet sind, um Daten über das Zwischenverbindungsbus­ system zwischen verschiedenen der Innenübertragungs­ bussysteme zu übertragen,
gekennzeichnet durch folgende Merkmale:
  • - jede Verbindungsinterfaceeinheit (20) weist eine Muttereinheit (80) mit einem Adressendekoder (110) und eine Tochtereinheit (82) mit einem Kommandosignaldeko­ der (112) auf;
  • - der einer Datenverarbeitungseinheit (12) zugeordnete Adressendekoder (110) sendet beim Feststellen einer zu einer anderen Einheit (12) gehörenden Adresse ein adressenspezifisches Steuersignal an den Steuerbuslei­ ter (32) des Zwischenverbindungsbussystems (18);
  • - der Kommandosignaldekoder (112) der der Adresse zu­ geordneten Verbindungsinterfaceeinheit (20) sendet ein Vorbereitungssignal (Quittung) über den Steuerbuslei­ ter (32) an die anfragende Einheit, deren Mutterein­ heit (80) Tore (84, 88) zur Übertragung der Steuerin­ formation und der Adresse über das Zwischenverbin­ dungsbussystem (18) an die empfangende Einheit öffnet;
  • - die Tochtereinheit (82) der empfangenden Verbin­ dungsinterfaceeinheit (20) erzeugt Signale zur Öffnung von Toren (84, 88) für die Übertragung der am Zwi­ schenverbindungsbussystem (18) liegenden Adresse und Steuersignale;
  • - in Abhängigkeit vom übertragenen Steuersignal werden von der Muttereinheit der sendenden und der Tochter­ einheit der empfangenden Einheit die Tore (86) für eine Übertragung in der einen oder anderen Richtung geöffnet.
2. Verfahren zur selektiven Verbindung mehrerer Innen­ übertragungsbussysteme, die jeweils einen Adressenbus auf­ weisen und jeweils einer einzelnen Gruppe von Adressen zugeordnet sind, durch Verwendung eines Zwischenbussy­ stems, gekennzeichnet durch folgende Schritte:
  • a) Feststellen, ob ein Adressensignal von einem ersten Innenübertragungsbussystem auf dessen Adressenbus er­ scheint, welches Adressensignal nicht mit irgendeinem der einzelnen Gruppen von Adressen korrespondiert, die dem ersten Innenübertragungsbussystem zugeordnet sind, und Erzeugung eines ersten Signals in Abhängigkeit davon über das Zwischenverbindungsbussystem, das für das genannte Adressensignal kennzeichnend ist,
  • b) Feststellen, ob ein erstes Signal auf dem Zwischenver­ bindungsbussystem mit einem der einzelnen Gruppe von Adressen korrespondiert, die einem zweiten Innenüber­ tragungsbussystem zugeordnet sind, und Erzeugung eines zweiten Signals in Abhängigkeit davon über das genann­ te Zwischenverbindungsbussystem zur Bestätigung der Korrespondenz, und
  • c) Übertragung von Information über das Zwischenverbin­ dungsbussystem zwischen den genannten ersten und zwei­ ten Innenübertragungsbussystemen in Abhängigkeit zu den genannten ersten und zweiten Signalen.
DE3710813A 1986-05-14 1987-03-31 Datenverarbeitungssystem sowie Verfahren dafür Expired - Fee Related DE3710813C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/863,060 US4896256A (en) 1986-05-14 1986-05-14 Linking interface system using plural controllable bidirectional bus ports for intercommunication amoung split-bus intracommunication subsystems

Publications (2)

Publication Number Publication Date
DE3710813A1 DE3710813A1 (de) 1987-11-19
DE3710813C2 true DE3710813C2 (de) 1994-05-05

Family

ID=25340141

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3710813A Expired - Fee Related DE3710813C2 (de) 1986-05-14 1987-03-31 Datenverarbeitungssystem sowie Verfahren dafür

Country Status (3)

Country Link
US (1) US4896256A (de)
JP (1) JPH0814812B2 (de)
DE (1) DE3710813C2 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01300361A (ja) * 1988-05-28 1989-12-04 Nec Eng Ltd マイクロプロセッサシステム
EP0444711A3 (en) * 1990-03-02 1994-07-20 Fujitsu Ltd Bus control system in a multi-processor system
US5418915A (en) * 1990-08-08 1995-05-23 Sumitomo Metal Industries, Ltd. Arithmetic unit for SIMD type parallel computer
SE466726B (sv) * 1990-08-20 1992-03-23 Kent Lennartsson Anordning vid distribuerat datorsystem
US5579486A (en) * 1993-01-14 1996-11-26 Apple Computer, Inc. Communication node with a first bus configuration for arbitration and a second bus configuration for data transfer
US5485458A (en) * 1993-03-05 1996-01-16 Apple Computer, Inc. Bus interconnect circuit including port control logic for a multiple node communication network
FI94816C (fi) * 1994-01-17 1995-10-25 Nokia Telecommunications Oy Menetelmä ja järjestelmä statistisesti multipleksoidun ATM-väylän ohjaamiseksi, johon väylään liittyy väyläohjain ja liitäntäyksiköt pakettien eli solujen välittämiseksi väylällä
US5802295A (en) * 1994-09-12 1998-09-01 Canon Kabushiki Kaisha Information processing method and system therefor
US6256710B1 (en) 1995-04-28 2001-07-03 Apple Computer, Inc. Cache management during cache inhibited transactions for increasing cache efficiency
US5708783A (en) * 1995-04-28 1998-01-13 Apple Computer, Inc. Data bus arbiter for pipelined transactions on a split bus
US5901295A (en) * 1995-04-28 1999-05-04 Apple Computer, Inc. Address and data bus arbiter for pipelined transactions on a split bus
US5815676A (en) * 1995-04-28 1998-09-29 Apple Computer, Inc. Address bus arbiter for pipelined transactions on a split bus
US5812815A (en) * 1995-04-28 1998-09-22 Apple Computer, Inc. Address tenure control for cache management wherein bus master addresses are internally latched in a cache controller
US5754836A (en) * 1995-09-21 1998-05-19 Videoserver, Inc. Split bus architecture for multipoint control unit
US5826045A (en) * 1995-12-11 1998-10-20 Ncr Corporation Arbitration parking apparatus and method for a split transaction bus in a multiprocessor computer system
US5754865A (en) * 1995-12-18 1998-05-19 International Business Machines Corporation Logical address bus architecture for multiple processor systems
DE69735614T2 (de) * 1996-10-18 2006-09-07 Matsushita Electric Industrial Co., Ltd., Kadoma Datenübertragungsgerät und Datenübertragungssystem zur Arbitrierung von mehreren E/A Ports in DMA
US5984498A (en) * 1996-11-21 1999-11-16 Quantum Conveyor Systems, Inc. Device controller with intracontroller communication capability, conveying system using such controllers for controlling conveying sections and methods related thereto
US6085892A (en) * 1997-02-07 2000-07-11 Quantum Conveyor Systems, Inc. High speed sorting/diverting apparatus, an apparatus controller and systems using same
US6154803A (en) * 1998-12-18 2000-11-28 Philips Semiconductors, Inc. Method and arrangement for passing data between a reference chip and an external bus
US20110004732A1 (en) * 2007-06-06 2011-01-06 3Leaf Networks, Inc. DMA in Distributed Shared Memory System

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4041472A (en) * 1976-04-29 1977-08-09 Ncr Corporation Data processing internal communications system having plural time-shared intercommunication buses and inter-bus communication means
US4169288A (en) * 1977-04-26 1979-09-25 International Telephone And Telegraph Corporation Redundant memory for point of sale system
US4320452A (en) * 1978-06-29 1982-03-16 Standard Oil Company (Indiana) Digital bus and control circuitry for data routing and transmission
US4257095A (en) * 1978-06-30 1981-03-17 Intel Corporation System bus arbitration, circuitry and methodology
US4384322A (en) * 1978-10-31 1983-05-17 Honeywell Information Systems Inc. Asynchronous multi-communication bus sequence
US4419724A (en) * 1980-04-14 1983-12-06 Sperry Corporation Main bus interface package
US4373183A (en) * 1980-08-20 1983-02-08 Ibm Corporation Bus interface units sharing a common bus using distributed control for allocation of the bus
US4390967A (en) * 1980-10-14 1983-06-28 Interface Systems, Inc. Interface system wherein the interface is addressed before data transfer from a selected device
US4574284A (en) * 1983-01-26 1986-03-04 Trw Inc. Communication bus interface unit

Also Published As

Publication number Publication date
US4896256A (en) 1990-01-23
JPS62266642A (ja) 1987-11-19
DE3710813A1 (de) 1987-11-19
JPH0814812B2 (ja) 1996-02-14

Similar Documents

Publication Publication Date Title
DE3710813C2 (de) Datenverarbeitungssystem sowie Verfahren dafür
EP0115609B1 (de) Schaltungsanordnung zur Adressierung der Speicher mehrerer datenverarbeitender Einrichtungen in einem Mehrprozesssorsystem
DE2856483C2 (de)
DE2646296C3 (de) Elektronische assoziative Mehrrechner Schaltungsanordnung mit einem modularen Aufbau
DE4404962C2 (de) Verfahren und Anordnung zum Konfigurieren von Funktionseinheiten in einer Master-Slave-Anordnung
DE3232600C2 (de)
EP0579934A1 (de) Mehrprozessor-Computersystem
DE2360505A1 (de) Datenverarbeitungsanlage mit einer anordnung zur uebertragung von daten zwischen zwei funktionseinheiten
DE68927795T2 (de) Übertragungssystem mit einem gemeinsamen Speicher
DE3642324A1 (de) Multiprozessoranlage mit prozessor-zugriffssteuerung
DE2341549A1 (de) Einrichtung zur ueberwachung und registrierung von betriebsvorgaengen in einer datenverarbeitungsanlage
EP0586715B1 (de) Informationsübertragungsverfahren zur Übertragung digitaler Informationen
DE19933257A1 (de) Microcontroller mit flexibler Schnittstelle zu externen Vorrichtungen
EP0062141B1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem
DE1922304A1 (de) Datenspeichersteuergeraet
EP0350016B1 (de) Verfahren und Einrichtung zum Duplizieren des Inhalts von Datenträgern
DE69230353T2 (de) Übergangssignalisierende Datenkommunikationen
EP1750204B1 (de) Verfahren zum Betreiben mehrerer an einen seriellen Bus angeschlossener Teilnehmer
EP1308846A1 (de) Datenübertragungseinrichtung
DE69023677T2 (de) DMA-Übertragung für Rechnersystem.
DE2815716C2 (de) Schaltungsanordnung zum Übertragen von adressierten digitalen Informationen
DE2630711A1 (de) Speichersteuersystem
DE1774041B2 (de) Datenverarbeitungsanlage mit einer einrichtung zur transparenten uebersetzung von daten
DE2524957C3 (de) Anordnung zur Auswahl von Ein- und Ausgabeeinheiten mittels Adressen
EP0528060B1 (de) Verfahren zur Durchführung von Ein-/Ausgabeoperationen in Datenverarbeitungssystemen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee