[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE3789003T2 - Statische Induktionstransistoren mit isoliertem Gatter in einer eingeschnittenen Stufe und Verfahren zu deren Herstellung. - Google Patents

Statische Induktionstransistoren mit isoliertem Gatter in einer eingeschnittenen Stufe und Verfahren zu deren Herstellung.

Info

Publication number
DE3789003T2
DE3789003T2 DE87310185T DE3789003T DE3789003T2 DE 3789003 T2 DE3789003 T2 DE 3789003T2 DE 87310185 T DE87310185 T DE 87310185T DE 3789003 T DE3789003 T DE 3789003T DE 3789003 T2 DE3789003 T2 DE 3789003T2
Authority
DE
Germany
Prior art keywords
region
gate
mask material
layer
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE87310185T
Other languages
English (en)
Other versions
DE3789003D1 (de
Inventor
Junichi Nishizawa
Soubei Suzuki
Nobuo Aramoto-Apartment Takeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Research Development Corp of Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP27393486A external-priority patent/JPS63128674A/ja
Priority claimed from JP27393586A external-priority patent/JPS63128675A/ja
Priority claimed from JP27675586A external-priority patent/JPS63131584A/ja
Priority claimed from JP27675486A external-priority patent/JPS63131583A/ja
Application filed by Research Development Corp of Japan filed Critical Research Development Corp of Japan
Application granted granted Critical
Publication of DE3789003D1 publication Critical patent/DE3789003D1/de
Publication of DE3789003T2 publication Critical patent/DE3789003T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66416—Static induction transistors [SIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/7725—Field effect transistors with delta-doped channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

    Feld der Erfindung
  • Die Erfindung betrifft einen mit einer eingeschnittenen Stufe und einem isolierten Gatter versehenen statischen Induktionstransistor zur Durchführung von schnellen Schaltvorgängen, einen aus derartigen Transistoren aufgebauten integrierten Schaltkreis, sowie ein Verfahren zur Herstellung desselben.
    • Beschreibung des Standes der Technik
  • Isolierte Gattertransistoren zur Hochfrequenzverstärkung sowie entsprechende integrierte Schaltkreise werden bereits verwendet. Sie haben jedoch den Nachteil, daß ihre Ansteuerbarkeit gering ist. Derartige isolierte Gattertransistoren werden beispielsweise in Verbindung mit aus komplementären Metalloxid-Halbleitertransistoren aufgebauten integrierten Schaltkreisen des Typs C-MOS verwendet. Derartige C-MOS-Elemente arbeiten mit niedriger Verlustleistung, besitzen jedoch eine niedrige Schaltgeschwindigkeit, weil ihre Ansteuerbarkeit gering ist. Um diesen Nachteil zu vermeiden, wurde bereits von einem der Erfinder ein mit einem isolierten Gatter versehener statischer Induktionstransistor (siehe beispielsweise die japanische Patentanmeldung 1756/1977) sowie ein mit einer eingeschnittenen Stufe und einem isolierten Gatter versehener statischer Induktionstransistor (siehe beispielsweise japanische Patentanmeldung 13.707/1977) vorgeschlagen. Ein derartiger Transistor ist dabei so ausgelegt, daß die aus dem Abflußbereich sich ausbreitende Verarmungsschicht den Quellenbereich erreicht. Der von der Quelle in Richtung des Abflusses fließende elastische Strom wird demzufolge nicht nur durch die Gatterspannung, sondern auch durch die Abflußspannung gesteuert, wobei dieser Strom nicht nur an der Zwischenschicht zwischen dem Halbleiter und einer Isolierschicht sondern durch das Substrat selbst strömt. Ein derartiger statischer Induktionstransistor mit isoliertem Gatter besitzt eine nichtgesättigte Strom-Spannungscharakteristik und ist dabei gut ansteuerbar. Insbesondere besitzt ein statischer Induktionstransistor mit einem eine eingeschnittene Stufe aufweisenden isolierten Gatter einen in der Tiefe des Halbleitersubstrats gebildeten Kanal, so daß sich eine gute Ansteuerbarkeit über die Kanallänge und die Gatterlänge ergibt, wobei dieser Transistor im Hinblick auf eine Verbesserung seiner Ansteuerbarkeit zur Verkürzung seines Kanals gut geeignet ist. Bei einem derartigen statischen Induktionstransistor kann demzufolge die Ansteuerbarkeit verbessert werden, während gleichzeitig die Störkapazität verringert werden kann, so daß er als Hochgeschwindigkeitsschalttransistor und als Basiselement innerhalb sehr schneller und leistungsschwacher integrierter Schaltkreise sehr gut geeignet ist.
  • Ein bekannter Transistor soll in dem Folgenden unter Bezugnahme auf Fig. 1 beschrieben werden. Fig. 1a zeigt dabei eine Schnittansicht eines bekannten statischen Induktionstransistors mit eingeschnittener Stufe und isoliertem Gatter. Dieser Transistor besitzt ein Halbleitersubstrat 10, dessen Hauptfläche teilweise mit einer U-förmigen Rinne versehen ist. Von der Hauptfläche entlang der Seitenwandung der U-förmigen Rinne sind von oben nach unten ein Abflußbereich 11, ein Kanalbereich 13 sowie ein Quellenbereich 12 vorgesehen. Der Abflußbereich 11 ist dabei mit einer Abflußelektrode 11' versehen. Eine nicht dargestellte Quellenelektrode ist senkrecht gegenüber der Zeichenebene vorgesehen. Der Abflußbereich 11 und der Quellenbereich 12 besitzen eine Störstellenkonzentration in der Größenordnung von 10¹&sup8; bis 10²¹ cm&supmin;³. Die Leitungsart ist dabei wie dargestellt vom P-Typ, kann jedoch ebenfalls vom N-Typ sein. Darüber hinaus kann der Bereich 11 ebenfalls als Quellenbereich verwendet werden, in welchem Fall der Bereich 12 als Abflußbereich dient. Der Kanalbereich 13 besitzt eine Störstellenkonzentration in der Größenordnung von 10¹² bis 10¹&sup6; cm&supmin;³, während der Leitfähigkeitstyp derselbe oder entgegengesetzt von dem Abflußbereich 11 und dem Quellenbereich 12 ist. Eine Mehrschichtauslegung kann ebenfalls verwendet werden. Die Störstellenkonzentration sowie die Tiefe der erwähnten U-förmigen Rinne werden so festgelegt, daß die von dem Abflußbereich 12 ausgehende Verarmungsschicht während wenigstens einem Teil des Betriebs den Quellenbereich 12 erreicht. In Berührung mit dem Kanalbereich 13 ist eine Gatterisolationsschicht 14, beispielsweise in Form einer Oxidschicht vorgesehen, welche eine Dicke in der Größenordnung von 100 bis 1000 Å besitzt (10 Å = 1 nm). Auf der der Gatterisolierschicht 14 anliegenden Seite ist eine Gatterelektrode 14' vorgesehen, welche aus einem Metall, polykristallinem Silizium oder dergleichen aufgebaut ist. Schließlich ist noch eine Feldoxidschicht 15 vorgesehen. Der in Fig. 1a dargestellte bekannte statische Induktionstransistor ist in Bezug auf das Halbleitersubstrat in der Tiefenrichtung ausgelegt. Die Abmessungen des Transistors können durch präzisionsniederschlags- und Ätzverfahren festgelegt werden, wodurch die Kanallänge und die Gatterlänge gut einstellbar sind, während gleichzeitig die Länge des Kanals zur Verbesserung der Ansteuerbarkeit verkürzt werden kann. Ein derartiger Transistor besitzt eine gute Ansteuerbarkeit und eine geringe Streukapazität, so daß er als schnell ansteuerbarer Schalttransistor und als Grundelement für integrierte Schaltkreise mit hoher Geschwindigkeit und niedriger Leistungsaufnahme sehr geeignet ist.
  • Ein Beispiel eines Verfahrens zur Herstellung eines derartigen statischen Induktionstransistors mit eingeschnittener Stufe und isoliertem Gatter soll nunmehr unter Bezugnahme auf Fig. 2 beschrieben werden.
  • Gemäß Fig. 2a wird eine einen Kanal bildende Epitaxialschicht 22 auf einem Halbleitersubstrat 21 gebildet, welches als Abfluß dienst. Die den Kanal bildenden Störstellen werden durch thermische Diffusion oder Ionenimplantation zugeführt, worauf auf einem Teil der Hauptfläche des Halbleitersubstrats durch anisotropische Plasma- Ätzung oder dgl. eine U-förmige Rinne hergestellt wird. Entsprechend Fig. 2b werden dann durch bekannte Photolithographie-Verfahren und durch selektive Oxidation eine Feldoxidschicht 23 sowie Fenster hergestellt, welche teilweise in der Hauptoberfläche des Halbleitersubstrats und teilweise in der Seitenwandung der U-förmigen Rinne vorgesehen sind, um auf diese Weise eine Gatterisolierschicht 24 zu bilden.
  • Entsprechend Fig. 2c wird dann eine die Gatterelektrode bildende polykristalline Siliziumschicht 25 aufgebracht, welche in der Folge durch ein bekanntes Photolithographieverfahren geätzt wird, so daß eine Gatteroxidschicht an der Seitenwandung der U-förmigen Rinne verbleibt, worauf durch thermische Diffusion oder Ionenimplantation ein Quellenbereich 26 erzeugt wird.
  • Gemäß Fig. 2d wird schließlich eine Passivierungsschicht 27 aufgebracht, wobei eine Kontaktöffnung verbleibt, um auf diese Weise eine Abflußelektrode 21', eine Gatterelektrode 25' und eine Quellenelektrode 26' zu erzeugen.
  • Die Störstellenkonzentration des Abflußbereiches 21 und des Quellenbereiches 26 liegt in der Größenordnung von 10¹&sup8; bis 18²¹ cm&supmin;³. Es sei darauf hingewiesen, daß der Leitungstyp entweder von P-Typ oder N-Typ sein kann. Die Schichten 21 und 26 können dabei entweder den Quellenbereich und den Abflußbereich oder umgekehrt bilden. Die Störstellenkonzentration des Kanalbereiches liegt in der Größenordnung von 10¹² und 10¹&sup6; cm&supmin;³, wobei der Leitfähigkeitstyp derselbe oder entgegengesetzt von dem erwähnten Abflußbereich und dem Quellenbereich ist. Fernerhin ist ebenfalls eine Mehrschichtauslegung möglich. Während wenigstens einem Teil des Betriebszustandes muß die von dem Abflußbereich ausgehende Verarmungsschicht den Quellenbereich erreichen. Um diese Anforderung zu erfüllen, müssen die Störstellenkonzentration und die Tiefe der U-förmigen Rinne genau festgelegt sein. Die Dicke der Gatteroxidschicht 24 wird dabei auf einen Wert zwischen 100 und 1000 Å eingestellt. Die Gatterelektrode besteht gewöhnlicherweise aus polykristallinem Silizium oder dgl., wobei ihre Dicke der Größenordnung von 1000 Å bis 1 u liegt.
  • Bei diesem bekannten Verfahren zur Herstellung eines derartigen Transistors wird ein bekanntes Photolithographieverfahren verwendet, so daß ein bestimmter Rand zur Maskenausrichtung erforderlich ist. Dieser Rand macht es jedoch schwierig, daß die Gatterelektrode 25 nur auf der Seitenwandung der U-förmigen Rinne hergestellt wird.
  • Fig. 3 zeigt ein Beispiel einer Draufsicht eines bekannten statischen Induktionstransistors mit eingeschnittener Stufe und isoliertem Gatter, welcher entsprechend dem Verfahren gemäß Fig. 2 hergestellt ist. Dieser Transistor besitzt dabei eine U-förmige Rinne mit einer Seitenwandung 31, ein durch selektive Oxidation hergestelltes Fenster 32, eine aus polykristallinem Silizium hergestellte Gatterelektrode 33, Abfluß- und Gatterkontaktöffnungen 34 und 35 sowie Abfluß- und Gatterelektroden 36 und 37. Die Linie B-B' entspricht dabei der Darstellung von Fig. 2d. lb und lc entsprechen dabei den Maskenausrichtungsrändern in Bezug auf das Photolithographieverfähren der Verfahrensschritte gemäß Fig. 2b und c. Dieser Rand liegt dabei normalerweise in der Größenordnung von 0,1 bis 2 u.
  • Ein Beispiel der verschiedenen Kennlinien des Abflußstromes in Abhängigkeit zur Abflußspannung bei einem Transistor mit unterschiedlichen Maskenausrichtungsrändern lc ist in den Fig. 4a bis c gezeigt. Die Kanallänge beträgt dabei ungefähr 0,5 u. Die Dosierung der Kanalstörstellen beträgt 1,5·10¹³ cm&supmin;². Die Dicke der Gatteroxidschicht ist ungefähr 250 Å. Die Größe des Wertes lc beträgt bei den Fig. 4a bis c 0, 1 und 2 u. Im Fall von Fig. 4a ergibt sich dabei eine ungesättigte Stromspannungscharakteristik mit guter Ansteuerbarkeit. Die Eigenschaften des statischen Induktionstransistors mit eingeschnittener Stufe und isoliertem Gatter sind deutlich erkennbar. Nachteilig ist nur, daß die Ausbeute gering ist. Im Fall der Fig. 4b und c arbeitet jener Teil, welcher dem Maskenausrichtungsrand entspricht, ähnlich wie ein Planattransistor, was zur Folge hat, daß die effektive Kanallänge vergrößert wird und die Ansteuerbarkeit sich verschlechtert.
  • Bei dem bekanntem statischen Induktionstransistor ist der Abflußbereich 11 gegenüberliegend zu dem Quellenbereich 12 angeordnet, während der Kanalbereich 13 dazwischen angeordnet ist. Falls der Kanal demzufolge verkürzt wird, um auf diese Weise hohe Ansprechgeschwindigkeiten zu erreichen, fließt der elektrische Strom zwischen dem Abfluß und der Quelle selbst an einem Punkt entfernt von der Gatteroberfläche, indem derselbe durch das Feld des Abflusses beeinflußt wird. Diese Stromkomponente kann jedoch nicht durch die Gatterspannung gesteuert werden. Dies führt zu dem Nachteil, daß im abgeschalteten Zustand ein relativ großer Sickerstrom fließt. Fig. 1b zeigt beispielsweise die Kennlinie des Abflußstromes versus Abflußspannung bei einem bekannten statischen Induktionstransistor, welcher derart ausgelegt ist, daß die Kanallänge ungefähr 0,5 u beträgt. Die Störstellenmenge im Kanal beträgt dabei 2·10¹³ cm&supmin;², während die Dicke der Gatteroxidschicht ungefähr 250 Å ausmacht. Selbst wenn in diesem Fall die Gatterspannung 0 Volt beträgt, ergibt sich bei zunehmender Abflußspannung ein Abflußstrom. Der auf der Hauptseite fließende Strom kann dabei in gewisser Weise unterdrückt werden, indem die Störstellenkonzentration das Kanalbereiches 13 geeignet gewählt wird. Fig. 1c zeigt hingegen die Kennlinie des Abflußstromes versus Abflußspannung bei einem statischen Induktionstransistor, welcher so ausgelegt ist, daß die Kanallänge ungefähr 0,5 u beträgt. Die Störstellenmenge des Kanals beträgt hingegen 6·10¹³ cm&supmin;², während die Dicke des Gatteroxidschichtes erneut ungefähr 250 Å ist. Auf diese Weise wird der Sickerstrom in abgeschalteten Zustand verbessert. Die Ansteuerbarkeit wird jedoch zu einem gewissen Maße geopfert, weil es schwierig wird, den statischen Indunktionseffekt auf der Abflußseite bis auf die Quellenseite zu erstrecken, so daß auf diese Weise die Schwellwertspannung vergrößert wird.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines statischen Induktionstransistors mit eingeschnittener Stufe und isoliertem Gatter zu schaffen, bei welchem die Schwierigkeiten der Maskenausrichtung bei der Herstellung der Gatteroxidschicht und der Gatterelektrode vermieden werden.
  • Im Rahmen der Erfindung ist dieses Verfahren zur Herstellung eines statischen Induktionstransistors mit eingeschnittener Stufe und isolierten Gatter durch die folgenden Verfahrensschritte gekennzeichnet: - anisotrope Ätzung der Hauptfläche eines Halbleitersubstrats zur Herstellung einer U-förmigen Rinne; - Aufbringung von Maskenmaterial zur Durchführung einer selektiven Oxidation auf der Hauptfläche; - anisotrope Ätzung des Maskenmaterials unter Freilassung eines ersten Bereiches von Maskenmaterial auf der Seitenwandung der Rinne in selbstausrichtender Weise und unter Freilassung eines zweiten Bereiches des Maskenmaterials auf einen Bereich der Hauptfläche, für die eventuelle Ausbildung eines Quellen- oder Abflußbereiches; - Durchführung einer selektiven Oxidation für die Ausbildung einer Feldoxidschicht oberhalb der Hauptfläche und zur Entfernung von Teilen des Maskenmaterials für die Herstellung eines Fensters auf der Seitenwandung des genannten Bereiches; - Ausbildung einer dünnen Gatteroxidschicht innerhalb des Fensters an der Seitenwandung; - Aufbringung von Material unter Bildung einer Gatterelektrode und anisotrope Ätzung unter Zurücklassung dieses Materials auf der dünnen Gatteroxidschicht und - Ausbildung eines Quellen- oder Abflußbereiches.
  • In diesem Zusammenhang wird auf die Patentanmeldung EP 92 101 661.4 verwiesen, welche aus der vorliegenden Anmeldung ausgeschieden worden ist.
  • Die GB-A-2 103 879 betrifft einen Feldeffekttransistor des MOS-Typs. In diesem Fall wird bezweckt, daß das Problem bei der positionsmäßigen Ausrichtung der durch Niederschlagung gebildeten Quelle gelöst wird, wobei dieses Problem auftritt, sobald an der Seitenwandung eines durch senkrechte Niederschlagung gebildeten Aufbaus eine Gatterelektrode hergestellt wird. Um dies zu erreichen, wird über die gesamte Oberfläche des Halbleitersubstrats eine dicke Oxidschicht aufgebracht. In der Folge wird ein Aufbau hergestellt und darin eine Hinterschneidung erzeugt, was zu einem Überhang der Oxidschicht führt, die wiederum zur Ausbildung der Gatterelektrode an der Seitenwandung verwendet wird.
  • Eine Ausführungsform der Erfindung soll nunmehr unter Bezugnahme auf die Zeichnung beschrieben werden es zeigen:
  • Fig. 1 ein Beispiel eines bekannten statischen Induktionstransistors mit eingeschnittener Stufe und isoliertem Gatter, bei welcher Fig. 1a eine Schnittansicht der Anordnung und Fig. 1b und c Beispiele der Kennlinien des Abflußstromes versus Abflußspannung zeigen;
  • Fig. 2 Ansichten eines bekannten Verfahrens zur Herstellung eines statischen Induktionstransistors mit eingeschnittener Stufe und isoliertem Gatter;
  • Fig. 3 eine Draufsicht auf einen bekannten statischen Induktionstransistor mit eingeschnittener Stufe und isoliertem Gatter;
  • Fig. 4 graphische Darstellung von Kennlinien des Abflußstromes versus Abflußspannung bei einem bekannten statischen Induktionstransistor mit eingeschnittener Stufe und isoliertem Gatter mit unterschiedlicher Breite einer Maskenausrichtung;
  • Fig. 5 schematische Ansichten des Verfahrens zur Herstellung eines statischen Induktionstransistors mit eingeschnittener Stufe und isoliertem Gatter gemäß der Erfindung;
  • Fig. 6 detaillierte Ansichten des Verfahrens zur Herstellung des Maskenmaterials;
  • Fig. 7 eine Draufsicht eines statischen Induktionstransistors mit eingeschnittener Stufe und isoliertem Gatter, welcher entsprechend dem Verfahren der Erfindung hergestellt ist und
  • Fig. 8 eine Schnittansicht einer Ausführungsform eines integrierten Schaltkreises, welcher aus statischen Induktionstransistoren mit eingeschnittener Stufe und isolierten Gattern gemäß der Erfindung hergestellt ist.
    • Detaillierte Beschreibung einer vorteilhaften Ausführungsform
  • Fig. 5 zeigt eine Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung eines statischen Induktionstransistors mit eingeschnittener Stufe und isoliertem Gatter gemäß Fig. 1.
  • Gemäß Fig. 5a wird eine den Kanal bildende Epitaxialschicht 52 auf einem als Abfluß dienenden Halbleitersubstrat 51 zum Wachsen gebracht. Die Störstellen zur Bildung des Kanals werden durch thermische Diffusion oder Ionenimplantation eingeführt. In der Folge wird auf der Hauptfläche des Halbleitersubstrats eine U-formige Rinne durch anisotropische Plasma-Ätzung oder dgl. hergestellt.
  • Entsprechend Fig. 5b wird in der Folge Maskenmaterial 53 für eine selektive Oxidation aufgebracht. Durch ein konventionelles photolithographisches Verfahren in Kombination mit einem anisotropischen Plasma-Ätzverfahren wird Maskenmaterial auf einen Quellenbereich der Hauptfläche des Halbleitersubstrats und auf einen Gatterbereich der Seitenwandung der U-förmigen Rinne zurückgelassen.
  • Gemäß Fig. 5c wird anschließend eine selektive Oxidation durchgeführt, um eine Feldoxidschicht 55 herzustellen. Zur gleichen Zeit wird auf der Hauptoberfläche des Halbleitersubstrats ein Quellenbereich erzeugt, während entlang der Seitenwandung der U-förmigen Rinne unter Bildung einer Gatteroxidschicht 54 ein Gatterbereich hergestellt erzeugt wird.
  • Entsprechend Fig. 5d wird dann eine die Gatterelektrode bildende polykristalline Siliziumschicht 56 aufgebracht und derart geätzt, daß auf der Gatteroxidschicht 54 der Seitenwandung der U-förmigen Rinne durch ein bekanntes photolithographisches Verfahren diese Gatterelektrode verbleibt, worauf durch thermische Diffusion oder Ionenimplantation ein Quellenbereich 57 erzeugt wird.
  • Gemäß Fig. 5e wird schließlich eine Passivierungsschicht 58 aufgebracht, worauf Kontaktöffnungen hergestellt werden, um auf diese Weise eine Abflußelektrode 51', eine Gatterelektrode 56' und eine Quellenelektrode 57 zu bilden.
  • In dem betreffenden Fall liegt die Störstellenkonzentration des Abflußbereiches 51 und des Quellenbereiches 57 in der Größenordnung zwischen 10¹&sup8; und 10²¹ cm&supmin;³. Der Leitungstyp kann entweder vom P- oder N-Typ sein. Fernerhin kann das Halbleitersubstrat 51 als Quellenbereich und der Bereich 57 als Abflußbereich verwendet werden. Die Störstellenkonzentration im Kanalbereich 52 liegt in der Größenordnung zwischen 10¹² und 10¹&sup6; cm&supmin;³. Der Leitfähigkeitstyp kann derselbe oder entgegengesetzt zu der der Bereiche 51 und 57 sein. Fernerhin kann auch eine Mehrschichtanordnung verwendet werden. Die Störstellenkonzentration sowie die Tiefe der u-förmigen Rinne sind derart gewählt, daß während wenigstens einem Teil des Betriebszustandes die Verarmungsschicht des Abflußbereiches bis zu dem Quellenbereich gelangt. Die Dicke der Gatteroxidschicht 54 ist auf einen Wert im Bereich zwischen 100 und 1000 Å eingestellt.
  • Bei erwähnten Herstellungsverfahren kann die die Eigenschaften der Anordnung am meisten beeinflussende Gatteroxidschicht durch Selbsteinstellung nur auf der Seitenwandung der U-förmigen Rinne hergestellt werden. Auf diese Weise kann ein statischer Induktionstransistor mit eingeschnittener Stufe und isoliertem Gatter hergestellt werden, welcher eine ausgezeichnete Reproduktivität und Zuverlässigkeit besitzt, während die Kennlinien des Abflußstromes versus Abflußspannung weitgehend denen von Fig. 4a entsprechen.
  • Fig. 6 zeigt im einzelnen den Verfahrensschritt zur Herstellung des Maskenmaterials 53, gemäß Fig. 5b. Entsprechend Fig. 6a wird die den Kanal bildende Epitaxialschicht 62 auf einem als Abfluß dienenden Halbleitersubstrat 51 aufgebaut. Durch thermische Diffusion oder Ionenimplantation werden dabei die Störstellen in den Kanal eingeführt. In der Folge wird in einem Teil der Oberfläche des Halbleiters durch anisotropische Plama-Ätzung oder dgl. eine U-förmige Rinne hergestellt.
  • Entsprechend Fig. 6b wird eine das Maskenmaterial bildende polykristalline Siliziumschicht 64 zur Ätzung einer Siliziumnitridschicht 63 aufgebracht. Diese Siliziumnitridschicht 63, welche zur selektiven Oxidation das Maskenmaterial bildet, wird dabei in bekannter Weise durch CVD- Verfahren oder dgl. aufgebracht.
  • Gemäß Fig. 6c wird in der Folge durch ein bekanntes photolithographisches Verfahren in Verbindung mit einem anisotropischen Plasmaverfahren eine polykristalline Siliziumschicht 64 als Quellenbereich auf der Hauptoberfläche des Halbleitersubstrats erzeugt, während gleichzeitig ein Gatterbereich an der Seitenwandung der U-förmigen Rinne hergestellt wird. Diese anisotropische Plasma-Ätzverfahren der polykristallinen Siliziumschicht 64 kann dabei beispielsweise bei Verwendung von PCI&sub3; mit einem Gasdruck von ungefähr 0,1 Torr (1 Torr = 133,3 Pa) durchgeführt werden. Gemäß Fig. 6d wird diese polykristalline Siliziumschicht 64 als Maskenmaterial verwendet, um die Ätzung der Siliziumnitridschicht 63 durchzuführen, welche das Maskenmaterial für die selektive Oxidation bildet.
  • Bei dem beschriebenen Verfahren kann die das Maskenmaterial für die selektive Oxidation bildende Siliziumnitridschicht selbst einstellend nur an der Seitenwandung der U-förmigen Rinne hergestellt werden. Diese Siliziumnitridschicht kann selbstverständlich direkt einem aniostropen Ätzverfahren ausgesetzt werden. Bei dem erfindungsgemäßen Verfahren erfolgt die Ätzung der Siliziumnitridschicht vorzugsweise durch Naßätzung, beispielsweise durch Kochen mit phosphorischer Säure, ohne daß dabei ein Schaden auftritt.
  • Eine Draufsicht auf einen entsprechend den Fig. 5 und 6 hergestellten statischen Induktionstransistors ist in Fig. 7 gezeigt. Dieser Transistor besitzt dabei eine U-förmige Rinne mit einer Seitenwandung 71, ein durch selektive Oxidation hergestelltes, den aktiven Bereich bildendes Fenster 72, eine durch polykristallines Silizium hergestellte Gatterelektrode 73, Abfluß- und Gatterkontaktöffnungen 74 und 75 sowie Abfluß- und Gatterelektroden 76 und 77. Die dargestellte Schnittlinie A-A' entspricht dabei der Darstellung von Fig. 5e. ld bezeichnet den Maskenausrichtungsrand in Bezug auf das photolithographische Verfahren gemäß dem Verfahrenschritt d von Fig. 5. Dieser Rand besitzt dabei im Normalfall eine Breite im Bereich zwischen 0,1 und 2 u. Dieser Teil ist jedoch eine dicke Feldoxidschicht. Selbst wenn dieselbe somit auf der Gatterelektrode zu liegen gelangt, beeinflußt dies nicht die Eigenschaften der Anordnung.
  • Eine Schnittansicht eines Invertiergatters, bei welchem der statische Induktionstransistor bei einem integrierten Schaltkreis mit einem komplementären Metalloxidhalbleitertransistor verwendet wird, ist in Fig. 8 gezeigt. Diese Anordnung besitzt ein Halbleitersubstrat 80, auf dessen Hauptfläche zum Teil eine U-förmige Rinne aufgebracht ist. Die Anordnung besitzt fernerhin einen N&spplus;-Abflußbereich 81, einen P&spplus;-Abflußbereich 82, eine N&spplus;-Quellenbereich 83 sowie einen P&spplus;-Quellenbereich 84, wobei diese Bereiche Störstellenkonzentrationen in der Größenordnung zwischen 10¹&sup8; und 10²¹ cm&supmin;³ besitzen. Die Anordnung weist fernerhin einen P- Kanalbereich 85 und einen N-Kanalbereich 86 auf, wobei diese Bereiche Störstellenkonzentrationen in der Größenordnung von 10¹² und 10¹&sup6; cm&supmin;³ besitzen. Die Störstellenkonzentration sowie die Tiefe der U-förmigen Rinne sind derart gewählt, daß wenigstens während einem Teil des Betriebszustandes die von dem Abflußbereich ausgehende Verarmungsschicht bis in den Quellenbereich gelangt. Fernerhin ist eine Gatterisolierschicht 87 vorgesehen, welche als Oxidschicht ausgebildet ist und eine Dicke im Bereich zwischen 100 und 1000 Å aufweist. Fernerhin sind eine Gatterelektrode 87' und eine Feldoxidschicht 88 vorgesehen. Mit Hilfe einer P-Schicht 89 wird der P-Kanaltransistor von dem N-Kanaltransistor getrennt. Die Gatterelektrode 87' bildet den logischen Eingang, während die Abflußelektroden 81' und 82' als logische Ausgänge dienen. Die Speisespannung wird den Quellenelektroden zugeführt, welche mit den Quellenbereichen 83 und 84 verbunden sind. Wenn demzufolge der logische Eingangswert einen hohen Spannungswert besitzt, befindet sich der N-Kanaltransistor im eingeschalteten Zustand, während der P-Kanaltransistor abgeschaltet ist, so daß der logische Ausgang einen niedrigen Spannungswert aufweist. Dasselbe gilt für den entgegengesetzten Fall.
  • Eine derartige integrierte Schaltung kann in ähnlicher Weise wie das Herstellungsverfahren von Fig. 5 durchgeführt werden mit der Ausnahme der Auslegung des Substrats. Auf diese Weise kann demzufolge eine integrierte Schaltung mit einem komplementären Metalloxid-Halbleitertransistor hergestellt werden, welche eine gute Reproduktivität und Zuverlässigkeit besitzt, während die Ansprechgeschwindigkeit hoch und die Aufnahmeleistung gering ist. Auf diese Weise kann beispielsweise eine Verzögerungsleitung von 430 ps hergestellt werden, welche eine Verlustleistung von 10 mW besitzt, indem ein Ringoszillator mit Hilfe der in Fig. 8 dargestellten integrierten Schaltung unter Einsatz komplementärer Metalloxid-Halbleitertransistoren verwendet wird.
  • Die vorliegende Erfindung vermeidet die Nachteile, so wie sie sich bei dem bekannten Herstellungsverfahren für statische Induktionstransistoren mit eingeschnittener Stufe und isoliertem Gatter ergeben. Im Rahmen der Erfindung können nämlich die Gatteroxidschicht und die Gatterelektrode selbsteinstellend hergestellt werden, indem sie nur auf der Seitenwandung der U-förmigen Rinne gebildet werden. Auf diese Weise kann demzufolge ein statischer Induktionstransistor mit eingeschnittener Stufe und isoliertem Gatter erzeugt werden, welcher eine sehr hohe Schaltgeschwindigkeit besitzt. Fernerhin kann eine integrierte Schaltung unter Verwendung eines statischen Induktionstransistors mit eingeschnittener Stufe und isoliertem Gatter hergestellt werden, welche bei hoher Ansprechgeschwindigkeit und niedriger Leistung eine gute Reproduktivität und Zuverlässigkeit besitzt, was von großem industriellen Wert erscheint.

Claims (3)

1. Verfahren zur Herstellung eines statischen Induktionstransistors mit eingeschnittener Stufe und isoliertem Gatter, gekennzeichnet durch die folgenden Verfahrensschritte: - anisotrope Ätzung der Hauptfläche eines Halbleitersubstrats (51) zur Herstellung einer U- förmigen Rinne; - Aufbringung von Maskenmaterial (53) zur Durchführung einer selektiven Oxidation auf der Hauptfläche; - anisotrope Ätzung des Maskenmaterials (53) unter Freilassung eines ersten Bereiches von Maskenmaterial auf der Seitenwandung der Rinne in selbstausrichtender Weise und unter Freilassung eines zweiten Bereiches des Maskenmaterials auf einem Bereich der Hauptfläche für die eventuelle spätere Ausbildung eines Quellen- oder Abflußbereiches; - Durchführung einer selektiven Oxidation für die Ausbildung einer Feldoxidschicht (55) oberhalb der Hauptfläche und zur Entfernung von Teilen des Maskenmaterials für die Herstellung eines Fensters (72) auf der Seitenwandung des genannten Bereiches; - Ausbildung einer dünnen Gatteroxidschicht (54) innerhalb des Fensters an der Seitenwandung; - Aufbringung von Material unter Bildung einer Gatterelektrode (56) sowie anisotrope Ätzung unter Zurücklassung dieses Materials auf der dünnen Gatteroxidschicht (54) und - Ausbildung des Quellen- bzw. Abflußbereiches (57)
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Aufbringung des Maskenmaterials eine Aufbringung einer Siliziumnitridschicht (63) umfaßt und daß die anisotrope Ätzung des Maskenmaterials einen Niederschlagvorgang einer polykristallinen Siliziumschicht (64) auf der Siliziumnitridschicht (63), einen anisotropen Ätzvorgang der polykristallinen Siliziumschicht unter Zurücklassung von Bereichen auf der Seitenwandung und dem betreffenden Bereich sowie einen Entfernungsvorgang des nichtmaskierten verbleibenden Teils der Siliziumnitridschicht unter Verwendung der Teile der polykristallinen Siliziumschicht als Maske umfaßt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß im Rahmen dieses Verfahrens auf ein Substrat eine Mehrzahl von Transistoren integriert und aufgebracht werden.
DE87310185T 1986-11-19 1987-11-18 Statische Induktionstransistoren mit isoliertem Gatter in einer eingeschnittenen Stufe und Verfahren zu deren Herstellung. Expired - Fee Related DE3789003T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP27393486A JPS63128674A (ja) 1986-11-19 1986-11-19 切り込み型絶縁ゲ−ト静電誘導トランジスタ
JP27393586A JPS63128675A (ja) 1986-11-19 1986-11-19 切り込み型絶縁ゲ−ト静電誘導トランジスタ
JP27675586A JPS63131584A (ja) 1986-11-21 1986-11-21 切り込み型絶縁ゲ−ト静電誘導トランジスタの製造方法
JP27675486A JPS63131583A (ja) 1986-11-21 1986-11-21 切り込み型絶縁ゲ−ト静電誘導トランジスタの製造方法

Publications (2)

Publication Number Publication Date
DE3789003D1 DE3789003D1 (de) 1994-03-17
DE3789003T2 true DE3789003T2 (de) 1994-05-11

Family

ID=27479007

Family Applications (4)

Application Number Title Priority Date Filing Date
DE3752273T Expired - Fee Related DE3752273T2 (de) 1986-11-19 1987-11-10 Statische Induktionstransistoren mit isoliertem Gatter in einer eingeschnittenen Stufe und Verfahren zu deren Herstellung
DE3752215T Expired - Fee Related DE3752215T2 (de) 1986-11-19 1987-11-18 Verfahren zur Herstellung der Statischen Induktionstransistoren mit isoliertem Gatter in einer eingeschnitteten Stufe
DE3752255T Expired - Fee Related DE3752255T2 (de) 1986-11-19 1987-11-18 Statische Induktiontransistoren mit isoliertem Gatter in einer eingeschnittenen Stufe und Verfahren zu deren Herstellung
DE87310185T Expired - Fee Related DE3789003T2 (de) 1986-11-19 1987-11-18 Statische Induktionstransistoren mit isoliertem Gatter in einer eingeschnittenen Stufe und Verfahren zu deren Herstellung.

Family Applications Before (3)

Application Number Title Priority Date Filing Date
DE3752273T Expired - Fee Related DE3752273T2 (de) 1986-11-19 1987-11-10 Statische Induktionstransistoren mit isoliertem Gatter in einer eingeschnittenen Stufe und Verfahren zu deren Herstellung
DE3752215T Expired - Fee Related DE3752215T2 (de) 1986-11-19 1987-11-18 Verfahren zur Herstellung der Statischen Induktionstransistoren mit isoliertem Gatter in einer eingeschnitteten Stufe
DE3752255T Expired - Fee Related DE3752255T2 (de) 1986-11-19 1987-11-18 Statische Induktiontransistoren mit isoliertem Gatter in einer eingeschnittenen Stufe und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US5115287A (de)
EP (4) EP0690513B1 (de)
DE (4) DE3752273T2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3752273T2 (de) * 1986-11-19 1999-09-09 Nishizawa Statische Induktionstransistoren mit isoliertem Gatter in einer eingeschnittenen Stufe und Verfahren zu deren Herstellung
US5266523A (en) * 1991-11-14 1993-11-30 Micron Technology, Inc. Method of forming self-aligned contacts using the local oxidation of silicon
DE19503641A1 (de) * 1995-02-06 1996-08-08 Forschungszentrum Juelich Gmbh Schichtstruktur mit einer Silicid-Schicht, sowie Verfahren zur Herstellung einer solchen Schichtstruktur
US6341144B1 (en) * 1996-09-20 2002-01-22 At&T Corp. Video coder providing implicit coefficient prediction and scan adaptation for image coding and intra coding of video
US6977406B2 (en) 2001-04-27 2005-12-20 National Institute Of Information And Communications Technology, Incorporated Administrative Agency Short channel insulated-gate static induction transistor and method of manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE29971E (en) * 1971-07-31 1979-04-17 Zaidan Hojin Hondotai Kenkyn Shinkokai Field effect semiconductor device having an unsaturated triode vacuum tube characteristic
JPS53142189A (en) * 1977-05-17 1978-12-11 Matsushita Electronics Corp Insulating gate type field effect transistor
JPS54125986A (en) * 1978-03-23 1979-09-29 Handotai Kenkyu Shinkokai Semiconductor including insulated gate type transistor
GB2100174B (en) * 1978-04-24 1983-06-02 Yoshino Kogyosho Co Ltd Gate cutting apparatus for injection moulded parison
US4427990A (en) * 1978-07-14 1984-01-24 Zaidan Hojin Handotai Kenkyu Shinkokai Semiconductor photo-electric converter with insulated gate over p-n charge storage region
JPS5565463A (en) * 1978-11-13 1980-05-16 Semiconductor Res Found Semiconductor device
JPS55133574A (en) * 1979-04-05 1980-10-17 Nec Corp Insulated gate field effect transistor
JPS5735591A (en) * 1980-08-12 1982-02-26 Mochida Pharmaceut Co Ltd Novel pyrimidine derivative
US4654680A (en) * 1980-09-24 1987-03-31 Semiconductor Energy Laboratory Co., Ltd. Sidewall gate IGFET
GB2103879B (en) * 1981-08-19 1985-04-11 Secr Defence Method for producing a vertical channel transistor
JPS5856270A (ja) * 1981-09-30 1983-04-02 Fujitsu Ltd 滋気デイスク装置
JPS59186371A (ja) * 1983-04-07 1984-10-23 Fuji Xerox Co Ltd 半導体装置
JPS6028394A (ja) * 1983-07-26 1985-02-13 Matsushita Electric Ind Co Ltd ビデオ再生装置
FR2555816B1 (fr) * 1983-11-25 1986-04-11 Thomson Csf Transistor a effet de champ a structure verticale
DE3752273T2 (de) * 1986-11-19 1999-09-09 Nishizawa Statische Induktionstransistoren mit isoliertem Gatter in einer eingeschnittenen Stufe und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
DE3752215T2 (de) 1999-04-08
DE3752273T2 (de) 1999-09-09
US5115287A (en) 1992-05-19
EP0481965A2 (de) 1992-04-22
EP0481965B1 (de) 1998-09-09
DE3752255D1 (de) 1999-04-01
EP0547030A2 (de) 1993-06-16
EP0547030A3 (en) 1993-07-21
DE3752273D1 (de) 1999-06-10
EP0690513A2 (de) 1996-01-03
EP0268472B1 (de) 1994-02-02
EP0547030B1 (de) 1999-02-24
EP0690513A3 (de) 1996-01-10
EP0690513B1 (de) 1999-05-06
EP0268472A2 (de) 1988-05-25
DE3752215D1 (de) 1998-10-15
EP0268472A3 (en) 1988-08-17
DE3789003D1 (de) 1994-03-17
DE3752255T2 (de) 1999-09-02
EP0481965A3 (en) 1992-09-30

Similar Documents

Publication Publication Date Title
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE69121535T2 (de) Feldeffekttransistor mit inverser T-förmiger Silizid-Torelektrode
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE4111046C2 (de) MOS-Einrichtung mit einer als Kanal arbeitenden Anreicherungsschicht
DE69124646T2 (de) MOS-Halbleiterbauelement und dessen Herstellungsverfahren
DE3852444T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit isoliertem Gatter.
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE4042163C2 (de) Verfahren zur Herstellung einer statischen Induktions-Halbleitervorrichtung mit Split-Gate-Struktur
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE3237539A1 (de) Mikroelektronisches schattenmaskierverfahren zur verminderung des punchthrough
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE2923995A1 (de) Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE10353387A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE69505348T2 (de) Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung
EP0308939A2 (de) Verfahren zur Herstellung eines MESFET mit selbstjustiertem Gate
DE4424738C2 (de) Halbleitereinrichtung des Typs mit hoher Durchbruchspannung
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE3142448C2 (de) MOS-Transistor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: BOECK, TAPPE, KIRSCHNER RECHTSANWAELTE PATENTANWAELTE

8339 Ceased/non-payment of the annual fee