[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE3687389T2 - Hoch thermisch leitendes keramiksubstrat. - Google Patents

Hoch thermisch leitendes keramiksubstrat.

Info

Publication number
DE3687389T2
DE3687389T2 DE8686307092T DE3687389T DE3687389T2 DE 3687389 T2 DE3687389 T2 DE 3687389T2 DE 8686307092 T DE8686307092 T DE 8686307092T DE 3687389 T DE3687389 T DE 3687389T DE 3687389 T2 DE3687389 T2 DE 3687389T2
Authority
DE
Germany
Prior art keywords
ceramic substrate
electrically conductive
conductive coating
thermally conductive
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8686307092T
Other languages
English (en)
Other versions
DE3687389D1 (de
Inventor
Hiroyuki Ishizuka
Akio Sayano
Yasuyuki Sugiura
Shunichiro Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE3687389D1 publication Critical patent/DE3687389D1/de
Publication of DE3687389T2 publication Critical patent/DE3687389T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/50—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements with inorganic materials
    • C04B41/51—Metallising, e.g. infiltration of sintered ceramic preforms with molten metal
    • C04B41/5177—Metallising, e.g. infiltration of sintered ceramic preforms with molten metal characterised by the non-metallic part of the metallising composition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/50—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements with inorganic materials
    • C04B41/51—Metallising, e.g. infiltration of sintered ceramic preforms with molten metal
    • C04B41/5133—Metallising, e.g. infiltration of sintered ceramic preforms with molten metal with a composition mainly composed of one or more of the refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Ceramic Products (AREA)
  • Thin Film Transistor (AREA)

Description

  • Die Erfindung betrifft ein hochwärmeleitfähiges keramisches Substrat, das als Substrat für eine Halbleiter geeignet ist.
  • Bisher wurden als keramische Substrate für Halbleiter überwiegend solche aus Aluminiumoxid verwendet. Für neuere Halbleiter besteht ein Trend hin zu erhöhter Kapazität für elektrische Leistung, erhöhte Integration von Schaltkreisen, und erhöhte Modulation von Komponenten, was die Entwicklung keramischer Substrate mit höherer Wärmestrahlungseffizienz, d. h. hohe Thermoleitfähigkeit in den Vordergrund rückte. Als keramische Substrate hoher Thermoleitfähigkeit wurden lange Zeit solche aus Berylliumoxid verwendet. Diese keramischen Substrate aus Berylliumoxid finden jedoch aufgrund ihrer Toxizität nur eine eingeschränkte Verwendung. Sie besitzen außerdem den Nachteil hoher Kosten.
  • In neuester Zeit wurden die Anstrengungen zur Entwicklung keramischer Substrate aus Aluminiumnitrid fortgesetzt, weil diese keramischen Substrate eine hohe Wärmeleitfähigkeit und einen hervorragenden spezifischen elektrischen Widerstand besitzen, sowie eine hohe Isolationsspannung, niedrige dielektrische Konstante, und einen niedrigen dielektrischen Verlust, und insbesondere ein atmosphärisches Sintern und eine Schichtenbildung des Substrats ermöglichen. Keramische Substrate aus Aluminiumnitrid erlauben jedoch nicht eine leichte Überschichtung mit einer elektrisch leitfähigen Beschichtung und ermöglichen nicht die Ausbildung eines leitfähigen Schaltkreises darauf, oder eines Halbleitertyps, der darauf mittels Draht-Verbindung angebracht wird. Diese keramischen Substrate sollten deshalb in den vorstehend genannten Eigenschaften weiter verbessert werden.
  • Die konventionelle Methode der dicken Filmpaste, die darin besteht, daß man eine aus Metallpulver und Glaspulver hergestellte Paste appliziert und erhitzt, hat den Vorteil extrem feine Verdrahtungen zu erlauben, besitzt aber den Nachteil, daß die Paste nur eine geringe Haftfestigkeit von 10 bis 20 N/mm²(1 bis 2 kg/mm²) zwischen einer elektrisch leitfähigen Beschichtung und einem Substrat erlaubt, und eine schlechte thermische Stabilität zeigt. Die Molybdän-Mangan- Metallisierungsmethode erlaubt im Falle eines keramischen Substrats von Nitrid-Typ nur eine geringe Haftfähigkeit, obwohl sie es möglich macht, eine elektrisch leitfähige Beschichtung hoher Festigkeit auf einem keramischen Substrat von Aluminiumoxid-Typ auszubilden.
  • Die sogenannte DBC-Methode (direkt-bindende Kupfer-Methode; direct bonding copper method), die darin besteht, daß man eine Kupferplatte direkt an ein keramisches Substrat bindet, hat trotz des Vorteils, daß die Zahl der Verfahrensschritte klein ist und die Haftfestigkeit groß ist, den Nachteil, daß die Bildung feiner Muster begrenzt ist, die Temperatur und die Atmosphäre während der Verbindung nur schwierig zu kontrollieren sind, und die Haftfestigkeit für eine Verringerung anfällig ist.
  • Da Aluminiumnitrid von irgendeinem Metall nicht leicht benetzt wird, erfordern alle diese konventionellen Verfahren es außerdem, das Aluminiumnitrid einer Oxidationsbehandlung zu unterwerfen, und eine Aluminiumoxidschicht an seiner Oberfläche zu bilden, und führen damit zu einer Verringerung der Haftfestigkeit und einer Erhöhung der Zahl der Verfahrensstufen.
  • Die GB-A-967452 beschreibt ein Aluminiumoxidsubstrat, an dem eine Abdichtungsschicht, die eine Mischung aus Molybdän und Titannitrid umfaßt, aufgeschichtet ist.
  • Die EP-A-0153737 beschreibt Substrate mit hoher thermischer Leitfähigkeit, die im wesentlichen aus AlN und einer Zumischung von z. B. Yttriumoxid besteht.
  • Die Proceedings of the 35th Electronic Components Conference, Mai 1985, Washington D.C., Seiten 26-31 beschreiben AlN- Substrate und metallisierende Schichten, die mit solchen Substraten kompatibel sind.
  • Die EP-A-0122522 beschreibt gesinterte keramische Körper, die eine leitfähige Schicht besitzen, die geeignet ist zur Verbindung mit einem metallischen Element. Im Falle eines Nitrid-Keramik-Körpers, wie z. B. Siliciumnitrid, wird eine leitfähige Schicht aus Nitrid, wie z. B. TiN oder ZrN, vorgeschlagen.
  • Aufgabenstellung der vorliegenden Erfindung ist es, ein hochwärmeleitfähiges keramisches Substrat für die Verwendung zur Herstellung einer Halbleitervorrichtung bereitzustellen, mit dem die beschriebenen Probleme verringert werden können.
  • Erfindungsgemäß wird ein hochwärmeleitfähiges keramisches Substrat bereitgestellt, wie es im Anspruch 1 definiert wird, und ein Verfahren zur Herstellung des Substrates, wie es im Anspruch 5 definiert wird.
  • Erfindungsgemäß kann ein hochwärmeleitfähiges keramisches Substrat bereitgestellt werden, das eine hervorragende thermische Stabilität besitzt, eine hohe Haftfähigkeit aufweist, und die Bildung sehr feiner elektrisch leitfähiger Schaltkreise ermöglicht.
  • Wegen der befriedigenden Festigkeit wird erfindungsgemäß ein keramisches Substrat vom Nicht-Oxyd-Typ verwendet. Aufgrund seiner hohen Wärmeleitfähigkeit ist ein keramisches Substrat von Aluminium-Nitrid-Typ geeignet.
  • Der Verbundkörper kann bei einer Temperatur, die 1100ºC übersteigt, erhitzt werden. Die Applikation der Zusammensetzung der metallisierenden Schicht kann z. B. mittels Siebdruckverfahren durchgeführt werden, in praktischer Weise mit einer ungefähren Dicke im Bereich von 5 bis 50 um.
  • Als Beispiele für das Metallsalz der Wolframsäure können Lithiumwolframat, Kaliumwolframat, Calciumwolframat, Natriumwolframat, und Magnesiumwolframat genannt werden. Als Beispiele für das Metallsalz der Molybdänsäure können Lithiummolybdat, Kaliummolybdat, Calciummolybdat, Natriummolybdat und Bleimolybdat genannt werden. Unter den vorstehend genannten Metallsalzen erweist sich Lithiummolybdat als besonders geeignet.
  • Als Übergangsmetalle der Gruppe IVa des periodischen Systems der Elemente und deren Verbindungen können genannt werden Titan, Zirkonium, und Hafnium, und Oxide, Boride, Carbide, und organische Metallverbindungen davon. Besonders geeignet ist Titandioxid.
  • Die Zusammensetzung, die ein Metallsalz aus Wolframsäure oder Molybdänsäure und ein Übergangsmetall der Gruppe IVa oder eine Verbindung davon enthält, kann einige andere Substanzen darin eingebaut enthalten. Im wesentlichen ist es erforderlich, daß die elektrisch leitfähige Beschichtung, um konsequent ausgebildet zu werden, das Metallsalz von Wolframsäure oder Molybdänsäure und das Übergangsmetall der Gruppe IVa oder die Verbindung davon in einer Gesamtmenge von nicht weniger als 50 Mol.% enthält, und jede der Komponenten einzeln in einer Menge von nicht weniger als 2 Mol.%.
  • Das Erhitzen der Zusammensetzung auf eine Temperatur, die den Schmelzpunkt des Metallsalzes übersteigt, ist beabsichtigt, um die Haftfestigkeit der elektrisch leitfähigen Beschichtung auf dem Substrat zu erhöhen und die Benetzungseigenschaft der Zusammensetzung zu verbessern.
  • Bei der Bildung der leitfähigen Schaltkreise der vorstehend genannten elektrisch leitfähigen Beschichtung am keramischen Substrat wird im allgemeinen ein Verfahren verwendet, das die Applikation der metallisierenden Zusammensetzung auf die Schaltkreise durch Drucken umfaßt. Auf der anderen Seite kann das folgende Verfahren verwendet werden.
  • Zuerst wird die metallisierende Zusammensetzung auf der gesamten Oberfläche des keramischen Substrats 1, wie in Fig. 1 gezeigt, appliziert, und dann den Stufen des Schmelzens und Erhitzen unterworfen, um die elektrisch leitfähige Beschichtung 2 zu bilden. Dann wird ein Resist 3 durch Drucken an den Stellen überlagert, die dazu bestimmt sind, die Schaltkreise zu bilden. Der Verbund wird dann, wie in Fig. 2 gezeigt, einem Elektropolieren unterworfen. Er wird danach einer chemischen Ätzung unterworfen, um alle Teile wegzuätzen, die verschieden sind von dem des Resists, wie in Fig. 3 dargestellt. Nun wird der Resist aus dem Verbund entfernt, um einen elektrisch leitfähigen Schaltkreis 4 zu erhalten, der hauptsächlich aus der Mischung von Wolfram und/oder Molybdän mit dem Nitrid eines Übergangsmetalls der Gruppe IVa hergestellt ist, wie in Fig. 4 gezeigt. Durch dieses Verfahren können feine Muster unter Verwendung von Linien, die durch Intervalle von nicht mehr als 0.5 mm getrennt sind, erhalten werden.
  • Es reicht aus, wenn die elektrisch leitfähige Beschichtung eine Dicke von nicht weniger als 1 um besitzt. Die praktische Dicke dieser Beschichtung beträgt bis zu ca. 10 um.
  • Der Wunsch, einen Halbleiterchip an der elektrisch leitfähigen Beschichtung zu befestigen, oder einen Draht damit zu verbinden, kann durch Plattierung der elektrisch leitfähigen Beschichtung mit einer Nickelbeschichtung erreicht werden, die durch Elektroplattierung oder einer Methode der stromlosen Plattierung abgelagert wird, und Verbinden des Chips oder des Drahtes mit der neugebildeten Beschichtung mittels eines Lötmediums oder Silber-Kupfer-Lötmittels.
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nun unter Bezugnahme auf die anhängenden Zeichnungen beschrieben, von denen bedeuten:
  • Fig. 1 bis Fig. 4 sind Querschnitte, die die Aufeinanderfolge der Schritte bei der Bildung der elektrisch leitfähigen Schaltkreise auf einem erfindungsgemäßen hochwärmeleitfähigen keramischen Substrat zeigen. Die Fig. 5 und 6 sind Diagramme, die die Halbleiter-Vorrichtungen unter Verwendung des erfindungsgemäßen wärmeleitfähigen keramischen Substrates zeigen.
  • Die vorliegende Erfindung wird nun nachfolgend unter Bezugnahme auf Ausführungsbeispiele näher beschrieben.
    • Beispiel 1:
  • Unter Verwendung einer hauptsächlich aus Aluminiumnitrid bestehenden Pulvermischung, die 3 Gew.-% Yttriumoxid (Y&sub2;O&sub3;) enthält, wurde eine dünne Folie geformt. Diese dünne Folie wurde in einer Stickstoffgasatmosphäre bei 1800ºC 60 Minuten lang mittels einer konventionellen Methode gebrannt, um eine gesinterte hochwärmeleitfähige AlN-Keramikfolie mit den Ausmaßen 50 · 50 · 0.5 mm zu erhalten, die eine thermische Leitfähigkeit von 150 W/mK besitzt.
  • Auf diese gesinterte Keramikfolie wurde dann mit geeigneten Mengen eines Bindemittels und eines Lösungsmittels mittels der Siebdruckmethode eine Paste, die durch Kombination einer gepulverten Mischung, die aus Lithiummolybdat (Li&sub2; MoO&sub4;) und Titandioxid (TiO&sub2;) (Gewichtsverhältnis 1:1) bestand, in einer Dicke von ca. 10 um appliziert und dann trocknen gelassen.
  • Der erhaltene Verbundkörper wurde dann in Luft bei ca. 750ºC 5 Minuten lang erhitzt, um Li&sub2;MoO&sub4; zu schmelzen. Danach wurde in einer 1:1-Mischung von Stickstoff und Wasserstoff bei ca. 1300ºC 60 Minuten lang gebrannt, um eine elektrisch leitfähige Beschichtung (metallisierte Schicht) auf der gesinterten AlN- Folie zu bilden. Diese elektrisch leitfähige Schicht hat eine Dicke von ca. 5 um und bestand aus Mo, TiN, und einer Spinellphase, die gamma-Al&sub2;O&sub3; ähnelte, und von der festgestellt wurde, daß sie an die gesinterte AlN-Folie stark bindet.
  • Die so erhaltene elektrische leitfähige Beschichtung wurde dann mit einer Ni-Schicht von ca. 3 um Dicke plattiert (die Dicke dieser Ni-Plattierung liegt praktisch im Bereich von 1 bis 5 um).
  • Als Beispiel für eine Halbleiter-Vorrichtung wurde ein Hochfrequenz-Leistungsverstärker-Modul unter Verwendung dieses Substrats hergestellt.
  • Wie in Fig. 5 dargestellt, wurde ein Hochfrequenz- Leistungstransistorchip 14 auf ein montiertes Teil 13a des vorstehend genannten AlN-Keramiksubstrats 11 mit einem Au-Si- Lötmedium 15 verbunden und ein Basismetall 16 wurde auf den fixierenden Teil 13c des Substrats mit einem Sn-Pb-Lötmedium 17 gebunden. Danach wurden der Transistor 14 und der Schaltkreisteil 13b miteinander über einen Al-Draht 18 verbunden. Ferner wurde auf dem Schaltkreisteil 13b ein Widerstand, eine Spule, und ein Relais mittels Löten an der richtigen Stelle angebracht, um den Modul zu vervollständigen.
  • Die wie vorstehend beschrieben hergestellte Halbleiter- Vorrichtung zeigte einen thermischen Widerstand von 7.2ºC/W (gemessen nach der $ VBE-Methode), was einen Wert bedeutet, der gleich ist dem thermischen Widerstand (7.1ºC C/W) des konventionellen BeO-Substrats. Sie zeigte außerdem befriedigende elektrische Eigenschaften, wie z. B. ein Output, das im wesentlichen dem eines konventionellen Substrats gleich war. Die Haftfestigkeit der elektrisch leitfähigen Beschichtung war nicht geringer als 100 N/mm² (10 kg/mm²), und die Bindungsstärke des Drahtes betrug nicht weniger als 20 g.
    • Beispiel 2:
  • Auf einem mit einer elektrisch leitfähigen Beschichtung versehenen AlN-Keramiksubstrat, das gemäß dem Verfahren von Beispiel 1 mit einer Ni-Schicht plattiert war, wurde ein Leiter (Fe-Ni-Legierung) 24 wie in Fig. 6 dargestellt, mittels Löten mit einem Silber-Kupfer-Lötmedium (Ag: Cu = 72:28) in einer reduzierenden Atmosphäre bei ca. 800ºC während 5 Minuten befestigt. Der verbundene Leiter zeigte eine Festigkeit, die 100 N/mm² (10 kg/mm²) überstieg, und ergab keinen Bruch oder einen Abbau der Festigkeit nach einem Wärmecyklustest (-55ºC bis 150ºC; 1.000 Cyklen).
  • Danach wurde auf dem AlN-Keramiksubstrat (Packung) ein Hochfrequenz-Leistungstransistor (Overlaid-Transistor) montiert. Ein Transistor 26 wurde mit dem Trägerteil 23a der Packung mit einem Au-Si-Lötmedium 27 verbunden, und ein Basismetall 28 wurde mit dem fixierenden Teil 23c mit einem Sn-Pb-Lötmedium 29 verbunden.
  • Danach wurde der Transistor 26 und der Leiter 24 miteinander über einen Al-Draht 30 verbunden, um die Montage zu vervollständigen.
  • Die wie vorstehend beschrieben hergestellte Halbleiter- Vorrichtung zeigte einen thermischen Widerstand von 12.0ºC/W, einen Wert, der dem thermischen Widerstand (11.5ºC/W) des konventionellen BeO-Substrats gleicht. Es zeigte befriedigende elektrische Eigenschaften, wie z. B. Output.
    • Beispiel 3:
  • Durch Kombination einer gepulverten Mischung (1:1) von Lithiummolybdat und Titandioxid mit geeigneten Mengen eines Bindemittels und eines Lösungsmittels wurde eine metallisierende Paste hergestellt. Auf der gesamten Oberfläche eines Keramiksubstrats (30 mm · 45 mm · 0.5 mm) aus Aluminiumnitrid, das Yttriumoxid als Sinterhilfsmittel enthielt, wurde die Paste mittels der Siebdrucktechnik appliziert. Der erhaltene Verbundkörper wurde getrocknet, dann an Luft bei 750ºC 5 Minuten lang erhitzt, um das Lithiummolybdat zu schmelzen, und dann in einer 1:1-Mischung von Stickstoff und Wasserstoff bei 1300ºC 60 Minuten lang gebrannt, um eine elektrisch leitfähige Beschichtung zu erhalten. Diese elektrisch leitfähige Beschichtung bestand aus TiN, Mo, und einer Spinellphase, die der von gamma-Al&sub2;O&sub3; ähnelte.
  • Auf der so gebildeten elektrisch leitfähigen Beschichtung wurde in einem Muster, um Schaltkreise eines bestimmten Musters zu ergeben, ein Resist mittels der Druckmethode appliziert, und dann in verdünnter Schwefelsäure unter den Bedingungen von 20 V und 2 A elektropoliert. Das Elektropolieren wurde unterbrochen, wenn sich die goldene Farbe des Titannitrids zu zeigen begann. Der Verbundkörper wurde dann chemisch in einer 1:1-Lösung von Kaliumhydroxid und Natriumhydroxid bei einer Temperatur von 50ºC geätzt. Dann wurde der Resist entfernt, um die elektrisch leitfähigen Schaltkreise zu ergeben. Die Schaltkreise zeigten ein wesentlich wünschenswerteres feines Muster als die, die mittels irgendeinem konventionellen Verfahren erhalten wurden. Durch Elektroplattieren von notwendigen Teilen auf dem Substrat mit Nickel und Aufmontieren eines Halbleiterchips darauf und Verbinden eines Drahtes mit der Nickelplattierung mittels Löten und einem Silber-Kupfer-Lötmedium wurde ein Halbleiter-Substrat hergestellt. Das so hergestellte Halbleiter-Substrat zeigte eine Wärmestrahlungs-Effizienz, die 5 bis 6 mal größer als die des konventionellen Halbleiter- Substrats unter Verwendung eines keramischen Substrats aus Aluminiumoxid war. Die Haftfestigkeit am Draht war günstig im Vergleich mit der einer konventionellen Vorrichtung.
  • Wie vorstehend beschrieben, besitzt das erfindungsgemäße hochwärmeleitfähige keramische Substrat eine elektrisch leitfähige Beschichtung, die eine hohe Haftfestigkeit besitzt, und die Bildung sehr feiner Leiterkreise ermöglicht. Es ist deshalb für IC und LSI-Substrate sehr brauchbar.

Claims (5)

1. Hochwärmeleitfähiges keramisches Substrat für die Verwendung bei der Herstellung einer Halbleiter-Vorrichtung, dadurch gekennzeichnet, daß das keramische Substrat (1) im wesentlichen aus Aluminiumnitrid besteht und eine elektrisch leitfähige Beschichtung (2) direkt auf diesem keramischen Substrat ausgebildet ist, wobei die elektrisch leitfähige Schicht aus einem gesinterten keramischen Material besteht, das mindestens ein Element enthält, ausgewählt aus der Gruppe bestehend aus Wolfram und Molybdän und ein Nitrid eines Metalls ausgewählt aus den Gruppen IVa des Periodischen Systems der Elemente.
2. Hochwärmeleitfähiges keramisches Substrat gemäß Anspruch, dadurch gekennzeichnet, daß es eine Metallbeschichtung (3) umfaßt, die auf der elektrischen leitfähigen Beschichtung (2) aufgebracht ist.
3. Hochwärmeleitfähiges keramisches Substrat gemäß Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß die elektrisch leitfähige Beschichtung (2) Wolfram und/oder Molybdän enthält und das Nitrid eines Übergangsmetalls der Gruppe IVa in einer Gesamtmenge von nicht weniger als 50 Mol.%, und jede der zwei Komponenten in einer Menge von nicht weniger als 2 Mol.% enthält.
4. Hochwärmeleitfähiges keramisches Substrat nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die elektrisch leitfähige Beschichtung (2) aus Molybdän und Titannitrid besteht.
5. Verfahren zur Herstellung eines Substrats nach Anspruch 1, dadurch gekennzeichnet, daß die elektrisch leitfähige Beschichtung auf dem hochwärmeleitfähigen keramischen Substrat, das im wesentlichen aus Aluminiumnitrid besteht, dadurch hergestellt wird, daß man auf das Substrat eine metallisierende Zusammensetzung appliziert, die mindestens ein Metallsalz umfaßt, ausgewählt aus der Gruppe bestehend aus Wolframsäure und Molybdänsäure, einer Metallverbindung ausgewählt aus der Gruppe bestehend aus einem Oxid, Borid, Carbid, und einer organischen Verbindung eines Metalls ausgewählt aus der Gruppe IVa des periodischen Systems und einem Bindemittel, die metallisierende Zusammensetzung trocknet, die metallisierende Zusammensetzung erhitzt, um mindestens das eine vorhandene Metallsalz zu schmelzen, und die gesinterte metallisierende Zusammensetzung in einer nichtoxidierenden, Stickstoff-haltigen Atmosphäre erhitzt, um das gesinterte keramische Material mit der Metallverbindung umzusetzen, um die elektrisch leitfähige Beschichtung zu ergeben.
DE8686307092T 1985-09-13 1986-09-15 Hoch thermisch leitendes keramiksubstrat. Expired - Lifetime DE3687389T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60203104A JPS6265991A (ja) 1985-09-13 1985-09-13 高熱伝導性セラミツクス基板

Publications (2)

Publication Number Publication Date
DE3687389D1 DE3687389D1 (de) 1993-02-11
DE3687389T2 true DE3687389T2 (de) 1993-05-19

Family

ID=16468454

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8686307092T Expired - Lifetime DE3687389T2 (de) 1985-09-13 1986-09-15 Hoch thermisch leitendes keramiksubstrat.

Country Status (5)

Country Link
US (1) US5164246A (de)
EP (1) EP0217584B1 (de)
JP (1) JPS6265991A (de)
KR (1) KR900001838B1 (de)
DE (1) DE3687389T2 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62197374A (ja) * 1986-02-20 1987-09-01 株式会社東芝 導電性メタライズ層を有する窒化アルミニウム焼結体の製造方法
CA1333241C (en) * 1987-01-26 1994-11-29 Akira Sasame Aluminum nitride sintered body formed with metallized layer and method of manufacturing the same
US4965659A (en) * 1987-06-30 1990-10-23 Sumitomo Electric Industries, Ltd. Member for a semiconductor structure
JPH0676790B2 (ja) * 1987-07-30 1994-09-28 株式会社東芝 イグナイタ
DE69013310T2 (de) * 1989-12-22 1995-04-27 Westinghouse Electric Corp Gehäuse für Leistungshalbleiterbauelemente.
DE4017181C2 (de) * 1990-05-29 1998-08-27 Daimler Benz Aerospace Ag Elektrisches Bauelement
US6207288B1 (en) 1991-02-05 2001-03-27 Cts Corporation Copper ink for aluminum nitride
US5306389A (en) * 1991-09-04 1994-04-26 Osram Sylvania Inc. Method of protecting aluminum nitride circuit substrates during electroless plating using a surface oxidation treatment
JPH06296084A (ja) * 1993-02-12 1994-10-21 Ngk Spark Plug Co Ltd 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
US5485333A (en) * 1993-04-23 1996-01-16 Eastman Kodak Company Shorted DMR reproduce head
DE4320910C1 (de) * 1993-06-18 1994-09-08 Siemens Ag Verfahren zur Herstellung einer gasdichten Lötverbindung und Anwendung des Verfahrens bei der Herstellung von Bauelementen mit vakuumdichten Gehäuse
US5705261A (en) * 1993-10-28 1998-01-06 Saint-Gobain/Norton Industrial Ceramics Corporation Active metal metallization of mini-igniters by silk screening
JP3927250B2 (ja) * 1995-08-16 2007-06-06 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 窒化アルミニウム基板用厚膜導体ペースト組成物
US5783113A (en) * 1997-03-27 1998-07-21 International Business Machines Corporation Conductive paste for large greensheet screening including high thixotropic agent content
SE515856C2 (sv) 1999-05-19 2001-10-22 Ericsson Telefon Ab L M Bärare för elektronikkomponenter
JP3969987B2 (ja) * 2001-10-01 2007-09-05 Ｄｏｗａホールディングス株式会社 セラミックスと合金の接合体
JP4351050B2 (ja) * 2001-10-09 2009-10-28 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 窒化アルミニウム基板上で使用するための厚膜導体組成物
DE10227658B4 (de) * 2002-06-20 2012-03-08 Curamik Electronics Gmbh Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
US20040226696A1 (en) * 2003-02-28 2004-11-18 Hong Huang Surface mount resistors as heat transfer augmentation devices
JP5455468B2 (ja) * 2009-06-30 2014-03-26 矢崎総業株式会社 メタルコア基板用基材及び該メタルコア基板用基材を用いたメタルコア基板の製造方法
EP2591133A2 (de) * 2010-07-09 2013-05-15 Climax Engineered Materials, LLC Natrium-/molybdänverbundmetallpulver, pulvermischungen, produkte daraus und verfahren zur herstellung von photovoltaikzellen

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB967452A (en) * 1960-07-20 1964-08-19 Plessey Co Ltd Improvements in or relating to the sealing of high-purity alumina to metal
US3197290A (en) * 1964-03-02 1965-07-27 Eitel Mccullough Inc Metalized ceramic structures
US3197790A (en) * 1964-05-06 1965-08-03 Cotton Producers Inst Of The N Process for imparting durable loft and warmth to cellulosic fabrics
AT350285B (de) * 1974-08-07 1979-05-25 Plansee Metallwerk Mit einem ueberzug versehene, metallische gebrauchsgegenstaende
JPS53116285A (en) * 1977-03-22 1978-10-11 Mitsubishi Metal Corp Coated super hard alloy product and its manufacture
US4153518A (en) * 1977-11-18 1979-05-08 Tektronix, Inc. Method of making a metalized substrate having a thin film barrier layer
JPS57160984A (en) * 1981-03-26 1982-10-04 Ngk Spark Plug Co Silicon nitride ceramic having metallized surface and manufacture
CA1217109A (en) * 1982-09-20 1987-01-27 Mary E. Turney Liquid skin cleanser composition
JPS59182283A (ja) * 1983-03-29 1984-10-17 株式会社東芝 導電性セラミツクス焼結体の製造方法
JPS59203784A (ja) * 1983-04-28 1984-11-17 株式会社東芝 非酸化物系セラミックス焼結体のモリブデンシリサイド被膜の形成方法
JPS6077185A (ja) * 1983-09-30 1985-05-01 株式会社東芝 セラミツクス焼結体およびその製造方法
JPH0810710B2 (ja) * 1984-02-24 1996-01-31 株式会社東芝 良熱伝導性基板の製造方法
EP0153737B1 (de) * 1984-02-27 1993-07-28 Kabushiki Kaisha Toshiba Schaltungssubstrat mit hoher Wärmeleitfähigkeit
JPS60200871A (ja) * 1984-03-27 1985-10-11 住友金属工業株式会社 金属とセラミツクスの接合方法
JPS6140871A (ja) * 1984-07-25 1986-02-27 住友電気工業株式会社 鑞付け可能なＳｉ↓３Ｎ↓４系セラミツクス複合組成物及びその製造法
JPS6177681A (ja) * 1984-09-21 1986-04-21 住友電気工業株式会社 窒化物セラミツクスの接合方法
JPS61291480A (ja) * 1985-06-17 1986-12-22 日本特殊陶業株式会社 窒化アルミニウム製基材の表面処理組成物
US4695517A (en) * 1985-05-31 1987-09-22 Ngk Spark Plug Co., Ltd. Composite layer aluminum nitride base sintered body
KR890003856B1 (ko) * 1985-09-10 1989-10-05 가부시끼 가이샤 도시바 세라믹스 소결체용 금속화 조성물
EP0235682B2 (de) * 1986-02-20 1997-11-12 Kabushiki Kaisha Toshiba Gesinterter Körper aus Aluminiumnitrid mit leitender metallisierter Schicht

Also Published As

Publication number Publication date
KR900001838B1 (ko) 1990-03-24
DE3687389D1 (de) 1993-02-11
EP0217584A2 (de) 1987-04-08
KR870003678A (ko) 1987-04-18
JPS6265991A (ja) 1987-03-25
EP0217584B1 (de) 1992-12-30
EP0217584A3 (en) 1989-03-22
US5164246A (en) 1992-11-17
JPH0510310B2 (de) 1993-02-09

Similar Documents

Publication Publication Date Title
DE3687389T2 (de) Hoch thermisch leitendes keramiksubstrat.
DE69115408T2 (de) Keramische Packungen und keramische Leiterplatte
DE3587481T2 (de) Schaltungssubstrat mit hoher Wärmeleitfähigkeit.
DE3855680T2 (de) Substrat für Schaltungen aus Nitrid-Typ-Keramiken, Verfahren zu seiner Herstellung und Metallisierung
DE69817648T2 (de) Verfahren zum Herstellen eines Keramik-Metall-Verbundsubstrats und Hartlotwerkstoff zum Verwenden in diesem Verfahren
DE68912932T2 (de) Glas-Keramik-Gegenstand und Verfahren zu dessen Herstellung.
DE69117819T2 (de) Verfahren zur Herstellung einer Leiterplatte und durch besagtes Verfahren hergestellte Leiterplatte selbst
DE3789628T3 (de) Gesinterter Körper aus Aluminiumnitrid mit leitender metallisierter Schicht.
DE68927531T2 (de) Verfahren zum Herstellen einer Leiterplatte
DE69031039T2 (de) Keramische leiterplatte
DE69621222T2 (de) Keramische leiterplatte
DE3485930T2 (de) Mehrschichtiges keramisches substrat und verfahren zum herstellen desselben.
DE69514435T2 (de) Metallisiertes Keramiksubstrat mit glatter Plattierungsschicht und Herstellungsverfahren
DE3414065A1 (de) Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
DE3705336C2 (de) Aluminiumnitridsubstrat
DE3786457T2 (de) Wolfram-paste zum co-sintern mit reiner tonerde und verfahren zu seiner herstellung.
EP1917680A1 (de) Metall-keramik-substrat
DE69713540T2 (de) Siliziumnitrid-Platine und ihre Herstellung
DE69812533T2 (de) Aluminiumnitridsubstrat und Verfahren zu dessen Herstellung
DE3636335A1 (de) Metallisierungspaste
DE69803910T2 (de) Gesinterter Aluminiumnitridkörper und daraus hergestelltes metallisiertes Substrat
DE10003264C2 (de) Dielektrische Keramikzusammensetzung und mehrschichtiges Keramiksubstrat
DE69710021T2 (de) Verfahren zum Herstellen eines Keramik-Metall-Verbundsubstrat und Hartlotwerkstoff zur Verwendung in diesem Verfahren
DE69007409T2 (de) Leiterplatte aus Aluminiumnitrid.
DE10207109B4 (de) Keramische Leiterplatte

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)