DE3443363C2 - - Google Patents

Description

Die Erfindung betrifft eine integrierte Halbleitervorrichtung, welche durch ein erstes optisches Signal eingeschaltet und durch ein zweites optisches Signal ausgeschaltet wird.

Derartige Vorrichtungen sind an sich bekannt.

Insbesondere ist aus der DE-OS 30 28 134 auch schon eine lichtgesteuerte Halbleitervorrichtung bekannt, die einen Haupt- Thyristorabschnitt und einen diesen zündenden Hilfs-Thyristorabschnitt aufweist, welcher seinerseits optisch gezündet wird.

Ferner ist aus der DE-OS 26 25 917 eine Halbleitervorrichtung bekannt, bei der zwischen der Kathode und dem Gate eines optisch gezündeten Thyristors ein Feldeffekttransistorabschnitt liegt, der zur Löschung des Thyristors dient und optisch gesteuert werden kann.

Darüber hinaus ist aus der EP 00 64 718-A 2 auch schon ein Thyristor mit von einem optoelektronischen Wandler angesteuerten Emitterkurzschlüssen bekannt.

Der Erfindung liegt die Aufgabe zugrunde, eine Halbleitervorrichtung der eingangs genannten Art zu schaffen, welche in ihrem Aufbau verhältnismäßig einfach und preisgünstig sowie klein und zuverlässig ist und eine Steuerschaltung aufweist, die frei gestaltet werden kann.

Die Aufgabe wird mit den Merkmalen im kennzeichnenden Teil des Anspruchs 1 gelöst.

Weitere Ausgestaltungen der Erfindung gehen aus den nachgeordneten Unteransprüchen hervor.

Einige bevorzugte Ausführungsformen der Erfindung sind nachfolgend anhand der beigefügten Zeichnungen näher beschrieben und dargestellt. In den Zeichnungen zeigt

Fig. 1 eine Planansicht einer ersten Ausführungsform der Erfindung mit einem GTO-Thyristor,

Fig. 2 einen Querschnitt durch Fig. 1 längs der Linie II-II,

Fig. 3 und 4 vergrößerte Draufsichten auf Teile des GTO-Thyristors,

Fig. 5 ein äuqivalentes schematisches Schaltbild des GTO-Thyristors gemäß Fig. 2,

Fig. 6 eine graphische Darstellung, die die Charakteristik des GTO-Thyristors gemäß Fig. 2 darstellt,

Fig. 7 und 8 Querschnittsansichten von zwei weiteren GTO-Thyristoren gemäß der Erfindung,

Fig. 9 eine äquivalente schematische Schaltung des GTO-Thyristors gemäß Fig. 8, und

Fig. 10 eine Querschnittsansicht eines weiteren GTO- Thyristors gemäß der vorliegenden Erfindung.

Die Ausführungsbeispiele der Erfindung, d. h. die GTO- Thyristoren, werden nun im Detail zusammen mit den zugehörigen Zeichnungen beschrieben.

Fig. 1 zeigt die Draufsicht einer GTO-Thyristorvorrichtung. Dieser Thyristor ist in seiner Gestalt scheibenartig ausgebildet. Der lichtempfangende Abschnitt 11 des Hilfs- GTO-Thyristors ist im Zentrumsbereich der GTO-Thyristorvorrichtung angeordnet. Die Haupt-GTO-Thyristoren 12 sind rundum im Abschnitt 11 angeordnet und erstrecken sich radial. Ein Photodiodenabschnitt 13 umfaßt eine Vielzahl von Photodioden und ist im peripheren Bereich der GTO- Thyristorvorrichtung angeordnet. Eine dünne Aluminiumelektrode 14, die in Fig. 1 als gestrichelte Fläche gekennzeichnet ist, ist auf der oberen Oberfläche der Thyristorvorrichtung angeordnet.

Wie aus Fig. 2 zu sehen ist, weist jeder Haupt-GTO-Thyristor 12 eine N-Typregion 21 auf. Diese Region 21 weist eine relativ niedrige Störstellenkonzentration von ungefähr 3×10¹³ cm^-3 und einen relativ hohen spezifischen Widerstand von ungefähr 150 Ω · cm auf. P-Typregionen 22 sind in einer der freigelegten Oberflächen der N^--Typregion 21 ausgebildet, und zwar in horizontaler Richtung voneinander getrennt. Die Regionen 22 haben eine Störstellenkonzentration von ungefähr 1×10¹⁸ bis 5×10¹⁹ cm^-3 und einen vergleichsweise geringen spezifischen Widerstand auf. Eine N⁺-Typregion 23 ist in der freigelegten Oberfläche der N^--Region 21 ausgebildet und trennt die P-Typregion 22. In der anderen freigelegten Oberfläche der N^--Typregion 21 ist eine P-Typregion 24 ausgebildet. Diese Region 24 weist eine Störstellenkonzentration von ungefähr 1×10¹⁷ bis 5×10¹⁸ cm^-3 auf sowie einen relativ geringen spezifischen Widerstand. Eine N⁺-Typregion 25 ist in diesem Teil der freigelegten Oberflächenregion der P-Typregion 24 ausgebildet, welche oberhalb der P-Typregion 22 gebildet ist und zwar im Mittenbereich der N^--Typregion 21. Diese Region 25 weist eine Störstellenkonzentration von 1×10²⁰ bis 1×10²¹ cm^-3 und einen vergleichsweise geringen spezifischen Widerstand auf. Eine N⁺-Typregion 26 ist in diesem Teil der Oberflächenregion der Region 24 gebildet, welche oberhalb der linken P-Typregion 22 angeordnet ist, wobei Bezug auf die linke P- Typregion 22 von links auf die Zeichnung gesehen wird. Eine N⁺-Typregion 27 ist in den Bereichen der Oberflächenregion der Region 24 ausgebildet, die oberhalb der N⁺-Regionen 23 vorgesehen sind. Die Region 27 umgibt die N⁺- Region 25, wie aus Fig. 3 ersichtlich ist. N⁺-Regionen 28 sind in dem Teil der Oberflächenregion der Region 24 ausgebildet, welche oberhalb der N⁺-Typregion 23 angeordnet ist. Die N⁺-Regionen 26, 27 und 28 weisen eine Verunreinigungs- bzw. Störstellenkonzentration auf, ähnlich der der N⁺-Typregion 25.

Die N-Typregionen 25, 26, 27 und 28 werden zur gleichen Zeit durch Diffusion einer Verunreinigung oder Störstelle in die P-Typregion 24 gebildet. P-Regionen 29 werden in den Teilen gebildet in denen keine N⁺-Typregionen 25, 26, 27 und 28 gebildet werden.

Der horizontale Abstand l₁ zwischen der N⁺-Typregion 25 und dem linken Ende der rechten P-Typregion 22 wird so gewählt bzw. gebildet, daß er die folgende Bedingung erfüllt, wobei Lp die Diffusionslänge von Löchern bedeutet:

l₁ ≧ Lp/3 (1)

Der horizontale Abstand l₂ zwischen dem rechten Ende der N⁺-Typregion 26 und der inneren Seite der N⁺-Typregion 27 (am weitesten nach links befindlich) wird zur Erfüllung der folgenden Bedingung gewählt bzw. gebildet:

l₂ ≧ Lp/3 (2)

Wie aus Fig. 2 ersichtlich ist, bedeckt eine Aluminiumelektrode 30 die freigelegten Oberflächen der P-Typregionen 22 und N⁺-Region 23. Ein Gateisolierungsfilm 31 ist auf der freigelegten Oberfläche der P-Typregion 24 gebildet und berührt die N⁺-Typregion 25 und die N⁺-Typregion 27. Eine Aluminiumelektrode 32 ist auf diesem Film 31 ausgebildet. Aluminiumelektroden 33 und 34 sind auf den freigelegten Oberflächen der N⁺-Typregionen 25 und 27 vorgesehen. Eine Aluminiumelektrode 35 ist auf der freigelegten Oberfläche der N⁺-Typregion 26 angeordnet sowie auf dem Bereich der P-Typregion 29, welche der N⁺-Typregion 26 benachbart ist. Aluminiumelektroden 36 sind jeweils teilweise auf den N⁺-Typregionen 28 und teilweise auf der P^--Typregion 29 benachbart zu den Regionen 28 ausgebildet. Eine andere Aluminiumelektrode 37 ist auf der P^--Typregion 29 vorgesehen, welche auf der am weitestens rechts befindlichen Elektrode 36 positioniert ist.

Die P-Typregion 22, die N^--Typregion 21, die P-Typregion 24 und die N⁺-Typregion 25 bilden einen Haupt-GTO-Thyristorabschnitt 40 des Haupt-GTO-Thyristors 12. Die Regionen 22, 21, 24 und 25 arbeiten als P-Emitter, als N-Basis, als P-Basis und als N⁺-Emitter des Abschnittes 40 (jeweils). Die Elektrode 30 wird als Anode und die Elektrode 33 als Kathode benutzt. Die Elektroden 35 und 36 sind miteinander verbunden und bilden eine Gate- oder Torelektrode.

Die P-Typregion 22, die N^--Typregion 21, die P-Typregion 24 und die N⁺-Typregion 26 bilden einen Hilfs-GTO-Thyristorabschnitt 41. Diese Regionen 22, 21, 24 und 26 wirken und arbeiten jeweils als Emitter, als N-Basis, als p-Basis und als N⁺-Emitter. Die Elektrode 30 wird als Anode dieses Hilfs-GTO-Thyristorabschnittes 41 benutzt, während die Elektrode 35 benutzt wird, um den Emitter und das Gate dieses Abschnittes 41 kurzzuschließen.

Die N⁺-Typregionen 25 und 27, die Elektrode 32 und die Elektrode 33 bilden einen N-Kanal-MOS-Transistorabschnitt 42. Die Regionen 25 und 27 werden als Quelle und Senke des Abschnittes 42 benutzt. Die Elektroden 32 und 33 arbeiten als Quellen- und Senkenelektroden des Abschnittes 42.

Die P-Typregion 24 und die N⁺-Typregionen 28 bilden Photodioden eines Photodiodenabschnittes 43. Die Photodioden sind in Serie miteinander verbunden durch die Elektrode 36. Die am weitesten links befindliche Elektrode 36 nach Fig. 2 dient als eine Kathode gemeinsam für die Photodioden. Die Elektrode 37 dient als Anode und zwar gemeinsam für diese Photodioden.

Die Elektrode 32, welche als das Gate des MOS-Transistor- Abschnittes 42 verwendet wird, ist mit der Elektrode 37 verbunden, welche als Anode des Photodiodenabschnittes 43 dient. Die Elektrode 35 ist zum Kurzschließen des Emitters und des Gates des Hilfs-GTO-Thyristorabschnittes 41 mit der Elektrode 36 verbunden, die die gemeinsame Kathode des Photodiodenabschnittes 43 ist. Er ist ebenso mit dem negativen Anschluß einer Gleichstromvorspannungsquelle 44 verbunden, um den GTO-Thyristor auszuschalten. Die Elektrode 34, die als Senke des MOS-Transistorabschnittes 42 dient, ist mit dem positiven Anschluß der Gleichstromvorspannungsquelle 44 verbunden.

Um den in Fig. 1 dargestellten GTO-Thyristor anzuschalten, wird ein optisches Signal der freigelegten Oberfläche des Überganges zwischen der N⁺-Typregion 26 und der P-Typregion 24 des Hilfs-GTO-Thyristorabschnittes 41 zugeführt bzw. auf diese übertragen. Um den GTO-Thyristor auszuschalten, wird ein optisches Signal von h ν (h: Plancksche Konstante, ν: Frequenz der Lichtwelle) auf die freigelegte Oberfläche der Verbindung zwischen der P-Typregion 24 und irgendeiner N⁺-Typregion 28 des Photodiodenabschnittes 43 geschickt.

Wie in Fig. 3 gezeigt, welche eine Draufsicht des Haupt-GTO- Thyristorabschnittes 40 zeigt, ist die Elektrode 32, die als die Gateelektrode des MOS-Transistorabschnittes 42 dient, mit den anderen MOS-Transistorabschnitten verbunden, welche rund um den Abschnitt 40 angeordnet sind. Die Senkenelektrode 34 des MOS-Transistorabschnittes 42 ist mit den anderen MOS-Transistorabschnitten verbunden.

Fig. 4 zeigt eine Planansicht des Photodiodenabschnittes 43. Wie diese Figur zeigt, sind die N⁺-Typregionen 28 ringförmig ausgebildet und konzentrisch angeordnet und umgeben so die Elektrode 37 (d. h. die Anode), welche auf der Oberfläche der P^--Typregion 29 geformt ist. Die Elektroden 36 sind ebenfalls ringförmig ausgebildet und konzentrisch angeordnet und umgeben so die Elektrode 37.

Fig. 5 zeigt eine äquivalente schematische Schaltung des GTO-Thyristors. Gemäß dieser Figur umfaßt der Haupt-GTO- Thyristorabschnitt einen PNP-Transistor 50 und einen NPN- Transistor 51. Der Emitter des Transistors 50 ist mit einer Anode A gekoppelt, während der Emitter des Transistors 51 mit einer Kathode K verbunden ist. Der Kollektor und die Basis des Transistors 50 sind mit der Basis und dem Kollektor des Transistors 51 jeweils verbunden.

Wie Fig. 5 zeigt, umfaßt der Hilfs-GTO-Thyristorabschnitt 41 einen PNP-Transistor 52 und einen NPN-Transistor 53. Der Emitter des Transistors 51 ist mit der Anode A verbunden. Die Basis und der Emitter des Transistors 53 sind durch einen Widerstand R 1 miteinander verbunden. Der Emitter dieses Transistors 53 ist durch einen Widerstand R 2 mit der Basis des NPN-Transistors 51 des Haupt-GTO-Thyristorabschnittes 40 verbunden. Der Kollektor und die Basis des PNP-Transistors 52 sind jeweils mit der Basis und dem Kollektor des NPN-Transistors 53 verbunden. Der Emitter des Transistors 51 ist mit der Quelle des MOS- Transistorabschnittes 42 gekoppelt. Die Senke des Abschnittes 42 ist mit dem positiven Anschluß der Gleichstromvorspannungsquelle 44 verbunden. Der negative Anschluß der Spannungsquelle 44 ist mit dem Emitter des NPN-Transistors 53 verbunden. Die Anode des Photodiodenabschnittes 43 ist mit dem Gate des MOS-Transistorabschnittes 42 verbunden. Die Kathode des Abschnittes 43 ist mit dem Emitter des PNP-Transistors 53 verbunden. Die Widerstände R 1 und R 2, die in Fig. 5 dargestellt sind, entsprechen den Widerstandskomponenten, welche in der P-Typregion 24 vorhanden sind (Fig. 2).

Mit Bezug auf Fig. 5 wird nun der GTO-Thyristor von Fig. 2 erklärt. Eine Spannung wird zwischen der Anode A und der Kathode K angelegt und versehen somit die Anode, die Kathode jeweils mit positiven und negativen Potential. Somit ist der Anode-Kathodenpfad unterbrochen bzw. ausgeschaltet. Es wird angenommen, daß ein optisches Signal (h ν ) an den freigelegten Basisemitterübergang des NPN- Transistors 53 des Hilfs-GTO-Thyristorabschnittes 41 angelegt wird. Elektronen-Löcherpaare werden in der Verarmungsschicht dieses Basisemitterüberganges gebildet. Die Elektronen bewegen sich zu der N⁺-Emitterregion, während die Löcher sich zu der P-Typbasisregion bewegen aufgrund der "eingebauten" Spannung des Überganges. Wenn die Potentialdifferenz, die durch diese Bewegungen der Elektronen und Löcher verursacht ist, ansteigt auf einen Wert, welcher vollkommen gleich der Diffusionspotentialdifferenz ist, beginnt ein Strom durch den Basisemitterübergang des NPN-Transistors 53 zu fließen. Wenn dieser Strom in die Basis des PNP-Transistors 52 fließt, wird der HILFS-GTO- Thyristorabschnitt 41 eingeschaltet. Der Kathodenstrom dieses Abschnittes 41 fließt in das Gate des Haupt-GTO- Thyristors 40 über den Widerstand R 2 und schaltet hierbei den Haupt-GTO-Thyristorabschnitt 40 ein. Somit fließt zwischen der Anode A und der Kathode K ein starker Strom.

Um den GTO-Thyristor abzuschalten, wird ein optisches Signal vom Wert h ν an den Photodiodenabschnitt 43 angelegt. Der Abschnitt 43 weist ungefähr 10 in Serie miteinander verbundene Photodioden auf. Wenn der Abschnitt 43 beleuchtet wird, wird eine Spannung zwischen der Anode und der Kathode jeder dieser Photodioden erzeugt. Die Gateelektrode des MOS-Transistorabschnittes 42 wird so auf ein positives Potential gesetzt, d. h. ein Potential, welches höher ist als das eines Sperr- oder Rückgates. 10 Photodioden können eine Gatespannung an den MOS-Transistorabschnitt 42 anlegen, welche höher ist als die Schwellwertspannung Vth des Abschnittes 42. Daher schaltet die Ausgangsspannung des Abschnittes 43 den MOS-Transistorabschnitt 42 ein. Als Ergebnis fließt ein Gleichstrom über eine Schleife bestehend aus der Gleichstromvorspannungsquelle 44, der Senke und Quelle des MOS-Transistorabschnittes 42, dem Emitter und der Basis des NPN-Transistors und dem Widerstand R 2. Dieser Strom löscht die überschüssigen Träger in der P-Basis aus bzw. hebt diese auf, welche als Kollektor des PNP-Transistors 50 und ebenso als Basis des NPN-Transistors 51 dient. Wenn diese Träger ausgelöscht sind, ist der Basisemitterübergang des NPN-Transistors 51 des GTO-Thyristorabschnittes 40 umgekehrt vorgespannt. Folglich fließt kein Strom durch die Basis des PNP-Transistors 50, wodurch der GTO-Thyristorabschnitt 40 ausgeschaltet ist.

Da der GTO-Thyristor ein- und ausgeschaltet werden kann durch optische Signale in der oben beschriebenen Weise kann seine Steuerschaltung elektrisch von der Hauptschaltung getrennt werden. Dies erlaubt oder gestattet ein miniaturisiertes GTO-Thyristorsystem mit verringerten Kosten und vergrößerter Zuverlässigkeit.

Wie bereits zuvor festgestellt, wird die N⁺-Typregion 25, welche als N⁺-Emitter des Haupt-GTO-Thyristorabschnittes 40 verwendet wird ebenso als die Quelle des MOS-Transistorabschnittes 42 verwendet. Somit kann eine äquivalente Schaltung von Fig. 5 auf dem gleichen Substrat gebildet werden. Dieses vereinfacht die Herstellung der GTO- Thyristorvorrichtung, hebt die Zuverlässigkeit der Vorrichtung, verringert die elektrische Kapazität der Vorrichtung und verringert die erforderliche Chipfläche.

Wie in Fig. 5 gezeigt, kann eine Diode SR zwischen den Enden des Widerstandes R 1 des Hilfs-GTO-Thyristorabschnittes 41 verbunden werden. Der Abschnitt 41 weist die Transistoren 52 und 53 auf, welche ein sogenanntes "Verstärken des Gate" bilden. Die Diode SR schaltet dieses verstärkende Gate zuverlässiger ab.

Wie zuvor erwähnt, müssen die Bestimmungen (1) und (2) erfüllt werden, um die N⁺-Regionen 25, 27 und 26 zu bilden. Dies liegt daran, weil die Schwellwertspannung Vth des MOS-Transistorabschnittes 42 daran gehindert werden muß anzusteigen, wenn die Anzahl der Löcher pro Volumeneinheit ansteigt. Die Spannung Vth weist die in Fig. 6 gezeigte Beziehung bzw. Abhängigkeit von den Entfernungen l₁ und l₂ auf, die andererseits ihre Beziehung haben. In Fig. 6 ist Vth 0, die Schwellwertspannung, welche der MOS- Transistorabschnitt 42 aufweist, wenn kein Strom durch den GTO-Thyristor fließt.

In dem Ausführungsbeispiel der Fig. 1 bis 3 verringert die P^--Typregion 29, welche auf dem freigelegten Teil der P-Typregion 24 vorgesehen ist, die Schwellwertspannung des MOS-Transistorabschnittes 42 und verringert hierbei die Anzahl der notwendigen Photodioden des Photodiodenabschnittes 43 auf ein Minimum. Somit braucht die Region 29 nur auf dem Teil der Region 24 ausgebildet zu sein, welcher ein Teil des MOS-Transistorabschnittes 42 ist.

Die oben beschriebene Ausführungsform ist vom sogenannten Planartyp. Die vorliegende Erfindung ist jedoch nicht auf diesen Typ begrenzt. Fig. 7 zeigt einen Querschnitt durch einen anderen GTO-Thyristor der Erfindung, welcher eine Mesa-Typvorrichtung ist. Dieser GTO-Thyristor umfaßt eine N^--Typregion 21, eine P-Typregion 24, eine P-Typregion 61, welche durch Störstellendiffusion in der Region 21 gebildet wird, und eine P-Typregion 62, welche durch Störstellendiffusion in der Region 21 gebildet wird. Die Region 21 arbeitet und dient als N^-- Basis. Die Regionen 61 und 62 arbeiten jeweils als P- Emitter des Haupt-GTO-Thyristorabschnittes 40 und als Emitter des Hilfs-GTO-Thyristorabschnittes 41. N⁺-Typregionen 25, 26, 27 und 28 sind in der Region 24 durch selektive Diffusion einer N-Typ-Verunreinigung in die freigelegte Oberflächenregion der P-Typregion 24 gebildet. Der Bereich der Region 24, welcher die N⁺-Typregion 26, 27 und 28 einschließt, wird bis zu einer Tiefe von 10 µm geätzt, wodurch die Region 25, d. h. der N⁺-Emitter des Haupt-GTO-Thyristorabschnittes 40 hervorsteht. Der GTO- Thyristor von Fig. 7 umfaßt andere Elemente, welche die gleichen sind wie in Fig. 2 gezeigt und welche somit durch die gleichen Bezugszeichen wie in Fig. 2 bezeichnet sind.

Die Ausführungsform von Fig. 7 ist dadurch vorteilhaft, daß da eine Kathode druckgebondet sein kann an dem hervorstehenden N⁺-Emitter des Hauptthyristorabschnittes 40, der GTO-Thyristor eine große elektrische Kapazität haben kann. Darüber hinaus ist die Störstellenkonzentration der Kanalregion des MOS-Transistorabschnittes 42 verringert, da der obere Oberflächenteil der Region 24, welcher eine hohe Verunreinigungs- bzw. Störstellenkonzentration aufweist, durch den Ätzprozeß entfernt wurde. Daher kann die Schwellwertspannung Vth des MOS-Transistorabschnittes 42 ausreichend niedrig bzw. gering sein, ohne eine P^--Typregion zu bilden, wie beim Planartyp des GTO- Thyristors von Fig. 2.

Fig. 8 ist eine Draufsicht einer anderen Ausführungsform der Erfindung, d. h. stellt einen Planartyp GTO-Thyristor mit einem Gate dar, der im Mittenbereich vorgesehen ist. Dieser GTO-Thyristor weist eine ringförmige N⁺-Typregion 25 auf, die einen Teil des Haupt-GTO-Thyristorabschnittes 40 ist. Eine Gateelektrode 63 ist vorgesehen. Diese Elektrode 63 ist umgeben durch die N⁺-Typregion 25 und ist mit dem negativen Anschluß einer Gleichstromvorspannungsquelle 44 verbunden, um den GTO-Thyristor auszuschalten. Sämtliche Elemente der in Fig. 8 dargestellten Vorrichtung, mit Ausnahme dieser Gateelektrode 63, sind die gleichen wie in Fig. 2 gezeigt.

Fig. 9 stellt eine äuqivalente schematische Schaltung des in Fig. 8 gezeigten GTO-Thyristors dar. Wie diese Figur veranschaulicht, sind der negative Anschluß der Spannungsquelle 44 und die Kathode des Photodiodenabschnittes 43 direkt mit der Basis des Transistors 51 des Haupt-GTO- Abschnittes 40 gekoppelt, wobei der Widerstand R 2 (Fig. 5) nicht verwendet wird. Daher fließt der Umkehrstrom, welcher durch den Basisemitterübergang des NPN-Transistors 51 fließt, wenn der GTO-Thyristor ausgeschaltet wird, nicht durch irgendeinen Widerstand. Somit können überschüssige Träger sehr schnell beseitigt bzw. ausgelöscht werden. Als Ergebnis folgt, daß der GTO-Thyristor schneller geschaltet werden kann als der GTO-Thyristor von Fig. 2.

Um irgendeinen GTO-Thyristor der oben beschriebenen Art auszuschalten, wird ein optisches Signal dem Photodiodenabschnitt 43 zugeführt. Alternativ hierzu kann der GTO- Thyristor durch eine externe Gleichstromvorspannungsquelle ausgeschaltet werden. Ist dieses der Fall, kann der Photodiodenabschnitt 43 natürlich fortgelassen werden. Fig. 10 zeigt eine Querschnittsansicht eines anderen GTO-Thyristors der Erfindung, der durch eine externe Vorspannungsquelle ausgeschaltet wird und der keinen Photodiodenabschnitt aufweist. Mit anderen Worten bedeutet dies, daß diese Ausführungsform identisch mit dem GTO-Thyristor von Fig. 8 ist, ausgenommen daß er keine Photodiodenabschnitte hat und daß eine Gleichstromvorspannungsquelle 64 und ein Schalter 65 in Serie zwischen einer Gateelektrode 63 und der Gateelektrode eines MOS-Transistorabschnittes 42 angeordnet sind.

Der GTO-Thyristor von Fig. 10 wird ausgeschaltet, wenn der Schalter 65 geschlossen ist. Wenn der Schalter 65 geschlossen ist, wird das Gate des MOS-Transistorabschnittes 42 auf positives Potential angehoben und zwar durch die Gleichstromvorspannungsquelle 64. Der Abschnitt 42 wird daher eingeschaltet und der Haupt-GTO-Thyristorabschnitt 40 ausgeschaltet. In diesem Falle arbeitet der Hilfs-GTO-Thyristorabschnitt 41 als ein verstärkendes Gate. Dieses Gate ist sehr empfindlich auf einen Spannungsimpuls, d. h. auf ein Gatesignal von der externen Gleichstromvorspannungsquelle 64. Die Quelle 64 und der Schalter 65 können durch eine logische Schaltung ersetzt werden. Der Niedrigpegelausgang der logischen Schaltung kann den großen Strom in dem GTO-Thyristor von Fig. 10 steuern.

Claims (6)

1. Integrierte Halbleitervorrichtung, welche durch ein erstes optisches Signal eingeschaltet und durch ein zweites optisches Signal ausgeschaltet wird, gekennzeichnet durch:

• - einen Haupt-GTO-Thyristorabschnitt (40), welcher durch ein einem Gateanschluß zugeführtes Gatesignal ein- oder ausgeschaltet wird je nach Richtung des dem Gatesignal entsprechenden Stromes;
• - einen durch das erste optische Signal gezündeten Hilfs-GTO-Thyristorabschnitt (41), welcher zwischen der Anode und dem Gate des Haupt-GTO-Thyristorabschnittes (40) angeschlossen ist, um dem Haupt-GTO-Thyristorabschnitt (40) ein Einschaltsignal zu liefern; und
• - einen MOS-Transistorabschnitt (42), welcher zwischen der Kathode und dem Gate des Haupt-GTO-Thyristors angeordnet ist, um an den Gateanschluß des Haupt-GTO-Thyristorabschnittes (40) ein Abschaltsignal zu liefern, welches aus dem zweiten optischen Signal gewonnen wird.

2. Halbleitervorichtung nach Anspruch 1, dadurch gekennzeichnet,

• a) daß der Haupt-GTO-Thyristorabschnitt (40)
  • - eine erste Halbleiterregion (21) vom ersten Leitfähigkeitstyp,
  • - eine zweite Halbleiterregion (22), vom zweiten Leitfähigkeitstyp, die auf einer Hauptoberfläche der ersten Halbleiterregion vorgesehen ist,
  • - eine dritte Halbleiterregion (24) vom zweiten Leitfähigkeitstyp, die auf der anderen Hauptoberfläche der ersten Halbleiterregion vorgesehen ist, und
  • - eine vierte Halbleiterregion (25) vom ersten Leitfähigkeitstyp, die auf der freigelegten Oberfläche der dritten Halbleiterregion vorgesehen ist, umfaßt,
• b) daß der Hilfs-GTO-Thyristorabschnitt (41) die erste (21), die zweite (22), die dritte (24) sowie
  • - eine fünfte Halbleiterregion (26) vom ersten Leitfähigkeitstyp, die auf der freigeleten Oberfläche der dritten Halbleiterregion vorgesehen ist, umfaßt,
• c) daß der MOS-Transistorabschnitt als Quelle und Senke die vierte Halbleiterregion (25) und
  • - eine sechste Halbleiterregion (27) vom ersten Halbleitertyp, die auf der freigelegten Oberfläche der dritten Halbleiterregion vorgesehen ist und elektrisch von der vierten Halbleiterregion isoliert ist, aufweist und
  • - einen Isolationsfilm (31), der auf zumindest dem Teil der dritten Halbleiterregion ausgebildet ist, welcher zwischen der vierten und fünften Halbleiterregion angeordnet ist, und
• d) daß eine erste Elektrode (33) auf der vierten Halbleiterregion angeordnet ist,
  • - eine zweite Elektrode (35) auf der dritten Halbleiterregion angeordnet ist,
  • - eine dritte Elektrode (34) auf der fünften Halbleiterregion angeordnet ist,
  • - eine vierte Elektrode (32) auf dem Isolationsfilm angeordnet ist, und
  • - eine Verbindungseinrichtung vorhanden ist, welche die zweite Elektrode (35) und die dritte Elektrode (34) elektrisch miteinander verbindet.

3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Verbindungseinrichtung eine Spannungsquelle (44) zum Anlegen einer Gleichstromvorspannung ist.

4. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß zumindest der Teil der dritten Halbleiterregion, welcher zwischen der vierten und fünften Halbleiterregion angeordnet ist, in der Oberflächenregion eine geringere Störstellenkonzentration aufweist als der übrige Teil der dritten Halbleiterregion.

5. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß eine Gleichstromvorspannung, welche zwischen der zweiten (35) Elektrode und der vierten Elektrode (32) angelegt ist, mittels einer Photodiode (43) erzeugt wird.

6. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Photodiode (43) die dritte Halbleiterregion (24) und eine Vielzahl von siebten Halbleiterregionen (28) vom ersten Leitfähigkeitstyp enthält, welche auf der dritten Halbleiterregion ausgebildet sind.