DE3300260A1 - Schaltungsanordnung zur zuteilung des zugriffs zu einer auf anforderungsbasis gemeinsam benutzten sammelleitung - Google Patents
Schaltungsanordnung zur zuteilung des zugriffs zu einer auf anforderungsbasis gemeinsam benutzten sammelleitungInfo
- Publication number
- DE3300260A1 DE3300260A1 DE19833300260 DE3300260A DE3300260A1 DE 3300260 A1 DE3300260 A1 DE 3300260A1 DE 19833300260 DE19833300260 DE 19833300260 DE 3300260 A DE3300260 A DE 3300260A DE 3300260 A1 DE3300260 A1 DE 3300260A1
- Authority
- DE
- Germany
- Prior art keywords
- unit
- digits
- bus
- access
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bus Control (AREA)
- Telephonic Communication Services (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
j NAQHGEREiCHTJ
Schaltungsanordnung zur Zuteilung des Zugriffs zu einer auf Anforderungsbasis gemeinsam benutzten Sammelleitung
Die Erfindung betrifft eine Anlage zur Zuteilung des Zugriffs zu einer Einrichtung, die auf der Grundlage
von Anforderungen gemeinsam benutzt wird, für eine Vielzahl von Einheiten, denen je eine besondere Prioritätszahl mit η Ziffern zugeordnet ist, mit einer Anlagensteuerung,
einer Konkurrenzsammelleitung, die alle Einheiten verbindet, und mit einer Konkurrenzsehaltung in
jeder Einheit zur Anforderung des Zugriffs zur gemeinsam benutzten Einrichtung, sowie ein Verfahren zum Betrieb
einer solchen Anlage.
Anlagen, bei denen viele Bauteile sich in eine gemeinsame Einrichtung teilen, benutzen in typischer Weise
Anordnungen für eine Zuteilung des Zugriffs zur gemeinsamen Einrichtung dann, wenn eine Vielzahl der jeweiligen
Bauteile gleichzeitig einen Zugriff verlangen kann. Es sind viele unterschiedliche Zuteilungsanordnungen bekannt.
In Datenverarbeitungs- und Paketvermittelungsanlagen
ist die Verwendung einer zentralen Zuteilungsanordnung oder eines Steuergerätes für die Zuteilung des Zugriffs
zu einer gemeinsamen Datensammelleitung bekannt, die eine Vielzahl von Einheiten, beispielsweise Datenstellen
(Ports) verbindet, die gleichzeitig Zugriff zur Sammelleitung anfordern können. Das Steuergerät kann so
programmiert sein, daß der Zugriff zur Sammelleitung entsprechend einem im voraus bestimmten Kriterium erteilt
wird. Zuteilungsanordnungen mit einer zentralen Steuerung arbeiten zwar brauchbar hinsichtlich ihrer beabsichtigten
Funktion, sie sind jedoch nicht immer wünschenswert, und zwar wegen ihrer Kompliziertheit, die sich aus den
vielen erforderlichen Verbindungen zwischen dem Steuer-
nachgereichtI
gerät, der Sammelleitung und den Datenstellen ergeben.
Außerdem ergibt sich ein Problem hinsichtlich der Zuverlässigkeit,
da eine fehlerhafte Funktion des Steuergeräts das ganze System außer Betrieb setzen kann. Eine An-
. 5 lage mit einem zentralisierten Steuergerät ist in der US-
PS 3 983 540 beschrieben.
Bekannt ist auch die Verwendung von verteilten Zuteilungsanordnungen
für eine Sammelleitung, bei der kein Steuergerät für die Festlegung des Zugriffs verwendet
wird, sondern statt dessen die Wechselwirkung zwischen ·' den anfordernden Datenstellen die Zuteilung der Sammelleitung
bei gleichzeitigen Anforderungen bestimmt. Solche verteilten Anordnungen sind häufig günstiger, da der Aufwand
für und die Zuverlässigkeitsprobleme in Verbindung mit zentralisierten Steuergeräten vermieden werden.
Bei einer dieser verteilten Zuteilungsanordnungen ist jeder Datenstelle, die einen Zugriff zu einer gemeinsamen
Sammelleitung anfordern kann, eine feste Prioritätszahl mit einer Vielzahl von Binärziffern zugeordnet.
Im Falle gleichzeitiger Anforderungen bestimmt die Prioritätszahl
den Zugriff. Zum Zeitpunkt der Sammelleitungskonkurrenz, wenn zwei oder mehrere Datenstellen gleichzeitig
einen Zugriff anfordern, gibt jede anfordernde Datenstelle die entsprechenden Bits seiner Prioritätszahl
nacheinander und Bit für Bit synchron mit der Zuführung der entsprechenden Bits aller anderen, im Augenblick
einen Zugriff anfordernden Datenstellen auf eine Konkurrenz-Sammelleitung. Bei Anlegen jedes Bit vergleicht
jede anfordernde Datenstelle den Wert dieses Bit mit der logischen Summe der entsprechenden Bits, die gleichzeitig
von allen anfordernden Datenstellen auf die Konkurrenz Sammelleitung gegeben werden. Wenn ein Bit, das eine anfordernde
Datenstelle im Augenblick zuführt, eine vorgegebene Beziehung zu den Bits hat (beispielsweise gleich
oder größer ist), die von den anderen anfordernden Datenstellen an die Sammelleitung gegeben werden, so läuft dieser
Vorgang weiter, und die Datenstelle gibt das nächste Bit ihrer zugeordneten Prioritätszahl an die Konkurrenz-
-ιοί Sammelleitung.
Jede Datenstelle bleibt im Wettbewerb, solange jedes von ihr zugeführte Bit die vorgegebene Beziehung zur
logischen Summe der entsprechenden, im Augenblick von den anderen Datenstellen angelegten Bits hat. Eine Datenstelle
schaltet sich selbst aus dem Wettbewerb aus, wenn sie feststellt, daß ein von ihr zugeführtes Bit eine Beziehung
zu den im Augenblick von den anderen Daten st eilen zugeführten Bits hat (beispielsweise kleiner ist als
diese), die anzeigt, daß eine oder mehrere der anderen Datenstellen eine höhere Prioritätszahl hat. Dann schaltet
sich jede Datenstelle mit einer niedrigeren Prioritätszahl selbst vom Wettbewerb aus und gibt keine weiteren
Bits an die Sammelleitung.
Dieses Konkurrenz verfahren läuft dann weiter. Die
übrigen Bits der Prioritätszahlen für die Datenstellen werden von allen verbleibenden Datenstellen an die Sammelleitung
angelegt. Datenstellen mit niedrigerer Priorität schalten sich selbst aus dem Wettbewerb aus. Am Ende
des Wettbewerbs, wenn das letzte Bit an die Sammelleitung gegeben wird, verbleibt nur diejenige Datenstelle, die
die höchste Priorität besitzt. Dieser wird der Zugriff zur Sammelleitung gewährt. Eine Anordnung der oben beschriebenen
Art ist in der US-PS 3 796 992. sowie in der US-PS 3 818 447 beschrieben.
Die oben beschriebene Anordnung mit verteiltem Wettbewerb arbeitet zufriedenstellend. Es tritt jedoch die
Schwierigkeit auf, daß die PrioritätszahL*en der Datenstellen
fest sind, so daß - da der Zugriff der Datenstellen durch diese Zahlen bestimmt wird - die Datenstellen
so angesehen werden können, daß sie funktionell in einer festen Prioritätsreihenfolge angeordnet sind, wobei die
am meisten bevorzugte Datenstelle die höchste Prioritätszahl und die am wenigsten bevorzugte Datenstelle die nied-
rigste Prioritätszahl besitzen. Daher ist der Zugriff zur Sammelleitung nicht gleichmäßig verteilt, da Datenstellen
mit den höheren Prioritätszahlen im Falle gleichzeitiger Anforderungen immer begünstigt sind. Diese ungleichmäßige
[naohgereicht]
-11-
Zuteilung kann zwar bei bestimmten Anlagen zulässig sein,
es ergibt sich aber ein Problem bei solchen Anlagen, bei denen ein gleichmäßigerer Zugriff durch alle Datenstellen
erforderlich ist.
Die Erfindung hat sich die Aufgabe gestellt, die vorstehend beschriebenen Probleme und Beschränkungen der
bekannten Anlagen zu vermeiden. Zur Lösung dieser Aufgabe geht die Erfindung aus von einer Anlage der eingangs genannten
Art und ist dadurch gekennzeichnet, daß - die Konkurrenzschaltung folgende Bauteile aufweist:
eine Vielzahl von Mehrzustands-Logikbauteilen, eine Logiksteuerschaltung
zur selektiven und kombinierten Umschaltung der Logikbauteile in jeder der Einheiten aus einem
ersten in einen zweiten Zustand unter Steuerung besonderer Parameter, die den augenblicklichen dynamischen Zustand
der Einheiten angeben , Registerschaltungen zur Bildung einer dynamischen Prioritätszahl für jede der Einheiten
durch Eingabe der Ausgangssignale der Logikbauteile jeder Einheit als Parameterziffern in die höheren Ziffernstellen
der dynamischen Zahl und durch Eingabe der Ziffern der zugeordneten Prioritätszahl in die niedrigeren Ziffernstellen
der dynamischen Zahl,
und daß die Anlage folgende Bauteile aufweist: eine Maskierader, die die Einheiten verbindet;
eine erste Schaltung im Steuergerät, die zu gewählten Zeitpunkten ein Maskier-Invertiersignal an die Maskierader anlegt;
eine Überlagerungsschaltung in jeder der Einheiten, die im Augenblick einen Zugriff zur gemeinsam benutzten
Einrichtung anfordern, um gleichzeitig die sich entsprechenden Ziffern der zugeordneten dynamischen Prioritätszahl
nacheinander Ziffer für Ziffer auf die Konkurrenz-Sammelleitung zu geben, eine Vergleichsschaltung in jeder der anfordernden
Einheiten, die den Ziffernwert auf der Konkurrenz-Sammelleitung mit dem entsprechenden, durch die anfordernde
Einheit angelegten Ziffernwert vergleicht, eine Inaktivierungsschaltung in jeder anfordernden Einheit,
die dann, wenn das Maskiersignal auf der Maskiersammelleitung vorhanden ist, anspricht und den Ausgang der Vergleichs-
-12-
schaltung der anfordernden Einheit außer Tätigkeit setzt,
so daß die von der Einheit auf der Konkurrenz-Sammelleitung überlagerten Parameterziffern nicht bei der Bestimmung
des Zugriffs benutzt werden, und eine zweite Schaltung,
die eine Schaltung, die eine anfordernde Einheit vom konkurrierenden Zufrigg zur gemeinsam benutzten Einrichtung
ausschaltet, wenn ein vorgegebenes Vergleichsergebnis zwischen einem Ziffernwert auf der Sammelleitung
und dem entsprechenden, durch die Einheit zugeführten Ziffernwert festgestellt wird, und daß die Inaktivierungsschaltung
so ausgelegt ist, daß die Bevorzugung für den Zugriff zur gemeinsam benutzten Einrichtung zwischen den
gleichzeitig anfordernden Einheiten durch die Parameterziffern, deren Vergleich nicht außer Tätigkeit gesetzt
ist, und die zugeführten Ziffern der zugeordneten Priorität szahlen für die anfordernden Einheiten bestimmt wird.
Außerdem schafft die Erfindung ein entsprechendes Verfahren. Es wird der Zugriff zur gemeinsamen Sammelleitung
zwischen einer oder mehreren anfordernden Einheiten oder Datenstellen aufgeteilt, von denen jede eine besonders
zugeordnete Prioritätszahl besitzt.
Entsprechend der Erfindung weist jede Datenstelle Einrichtungen zur dynamischen
Überwachung des augenblicklichen Zustandes verschiedener Betriebsparameter der Datenstelle und zur Erzeugung entsprechender Prioritätsbits auf, die diese Parameter darstellen.
Diese Bits werden in Verbindung mit der zugeordneten Prioritätszahl der Datenstelle zur Bestimmung des
Zugriffs zur Sammelleitung benutzt.
Die von den Einrichtungen nach der vorliegenden Erfindung
erzeugten Datenstellen-Parameterbits werden in die höherstelligen Bitpositionen eines Datenstellen-Schieberegisters
eingegeben. Die Bits der zugeordneten Datenstellen-Prioritätszahl werden in den Rest des Schieberegisters
eingegeben, so daß sie einen niedrigeren Stellenwert als die Parameterbis besitzen. Bei einem Wettbewerb hinsichtlich
des Zugriffs zur Sammelleitung werden die Bits im Schieberegister jeder anfordernden Datenstelle sequent!-
-13-
ell und einzeln ausgelesen, und zwar beginnend mit dem
höchststelligen Bit, und an die Konkurrenzsammelleitung angelegt.
Unter Umständen, bei denen die Einrichtungen nach der vorliegenden Erfindung keine Datenstellen-Parameterbits
erzeugen, enthält das Schieberegister Null-Werte in den entsprechenden, höherstelligen Bitpositionen und die
Bits der normalen, zugeordneten Prioritätszahl in den niedrigerstelligen Bitpositionen. Unter diesen Umständen
wird die Priorität der Datenstelle unter Verwendung allein der zugeordneten Prioritätszahl bestimmt. Bei Betriebszuständen
der Datenstellen jedoch, bei denen eine 1 für ein oder mehrere Parameterbits erzeugt wird, werden
diese Parameterbits vor den Bits der Prioritätszahl der Datenstelle aus dem Schieberegister gelesen und
steuern demgemäß selbst den Zugriff zur Sammelleitung. Wenn für zwei oder mehrere Datenstellen identische Parameterbits
auf 1 eingestellt und keine weiteren Datenstellen vorhanden sind, deren Parameterbis eine höhere
Priorität angeben, so werden die Bits der Prioritätszahlen für die Datenstellen zur Lösung des Problems benutzt.
Die Einrichtungen nach.der vorliegenden Erfindung zur Überwachung von Datenstellenparametern und zur Erzeugung
entsprechender Parameterbits sowie zur Eingabe in das Datenstellen-Schieberegister enthalten Einrichtungen,
zur Überwachung des augenblicklichen Inhalts eines Paketpuffers
in jeder Datenstelle, .um festzustellen, ob er weniger
als halbvoll, wenigstens halbvoll oder voll ist. Diese Einrichtungen können entsprechend entweder keine Bits, ein
Bit für halbvollen Puffer oder ein Bit für vollen Puffer erzeugen.
Mit der Erfindung werden Einrichtungen zur Erzeugung von Datenstellen-Parameterbits einschließlich von
Schnappschuß-Einrichtungen geschaffen, die sicherstellen, daß alle Datenstellen, die zu einem bestimmten Zeitpunkt
eine Bedienung anfordern, vor Datenstellen bedient werden, die später eine Bedienung verlangen. Diese Schnappschußeinrichtungen
enthalten ein Flipflop, das zu einem bestimm-
j NAC
-14-
ten Zeitpunkt , der Schnappschuß-Zeitpunkt genannt wird, in jeder Datenstelle eingestellt wird, die dann einen Sammelleitungszugriff
anfordert. Durch das Einstellen dieses Flipflops in jeder solchen Datenstelle wird ein Schnappschuß-Bit
1 in das zugeordnete Schieberegister als höherstelliges Bit vor den Bits der zugeordneten Prioritätsnuramer
eingegeben. Ein Schnappschuß-Flipflop wird dann zurückgestellt, wenn seiner Datenstelle ein Sammelleitungszugriff
gewährt wird,und am Ende einer gegebenen Anzahl von Konkurrenzzyklen sind alle Datenstellen, deren Schnappschuß-Flipflop
eingestellt war, bedient worden,und deren Schnappschuß-Flipflops sind dann im rückgestellten Zustand.
Es tritt dann ein neuer Schnappschuß-Zeitpunkt auf, und das Schnappschuß-Flipflop in jeder dann einen Zugriff anfordernden
Datenstelle wird eingestellt, um eine neue Gruppe von Datenstellen zu definieren, die zu bevorzugen
sind.
Wie vorher werden die entsprechenden Schieberegisterbits
jeder anfordernden Datenstelle während der Zeit einer Konkurrenz gleichzeitig und nacheinander Bit für
Bit auf eine Sammelleitung gegeben. Dazu gehören die Parameterbits der Datenstelle sowie die Bits der zugeordneten
Prioritätszahl. Die Bitwerte jeder konkurr-ierenden Datenstelle werden in einer vorgeschriebenen Reihenfolge
mit den entsprechenden Bitwerten auf der Sammelleitung verglichen. Eine Einheit wird aus dem Wettbewerb hinsichtlich
des Zugriffs zur Sammelleitung herausgenommen, wenn bei irgendeinem Ziffernvergleich ein vorgeschriebenes
Ergebnis erhalten wird, das angibt, daß eine andere DatenstelTe köherer Priorität einen Zugriff anfordert.
Bei dem beschriebenen Ausführungsbeispiel der Erfindung
beruht die Priorität hinsichtlich des Zugriffs zur Sammelleitung auf der Größe der Zahl , die durch Parameterbits
und die Bits der zugeordneten Prioritätszahl im Schieberegister jeder Datenstelle definiert wird. Bei diesem
Ausführungsbeispiel wird eine TTL-Sammelleitung mit verdrahtetem ODER-Glied benutzt, bei der eine 1 den dominanten
Zustand niedriger Spannung darstellt.
Außerdem ist entsprechend der vorliegenden Erfindung
eine zusätzliche Anpassungsfähigkeit bei der Bestimmung der Datenstellen-bevorzugung mittels einer Maskiersammelleitung
vorgesehen. Die Maskiersammelleitung veranlaßt bei Aktivierung durch das Anlagensteuergerät , daß
die Konkurrenzschaltung jeder Datenstelle während eines Konkurrenzintervalls selektiv einige oder alle Parameterbits nicht beachtet.
Das Maskiersignal inaktiviert zeitweilig interne Schaltungen jeder Datenstelle und bewirkt, daß der Sammelleitungszugriff
durch die zugeordnete Prioritätszahl der Datenstelle zuzüglich von Parameterbits bestimmt wird,
die nicht maskiert werden. Gleichzeitig gibt die Maskierschaltung die Möglichkeit, daß alle Bits einschließlich
der maskierten Parameterbits während eines Konkurrenz-Intervalls an die KonkurrenzSammelleitung angelegt werden.
Die Bits auf der Sammelleitung können durch andere Einrichtungen der Anlage, beispielsweise Aufzeichnungseinrichtungen,
benutzt werden, um den Zustand der Anlage zu überwachen und die Wirksamkeit der Parameterbits zu bestimmen.
Dieses Maskieren ist ein zweckmäßiges Merkmal, da es unter bestimmten Bedingungen wünschenswert sein kann,
ein oder mehrere Parameterbits bei der Bestimmung des Sammelleitungszugriffs nicht zu beachten. Mit der Erfindung
wird das Maskiersammelleitungsmerkmal in einer fehlersicheren
Weise verwirklicht, die verhindert, daß die Maskiersammelleitung die Bits der zugeordneten Prioritätszahl
maskiert. Dadurch wird sichergestellt, daß eine bestimmte Datenstelle auch im Fall eines Störzustandes immer
gewählt wird, der dauernd ein Maskiersignal an die Maskiersammelleitung anlegt.
Außerdem ist eine Betätigungs-Inaktivierungssammelleitung vorgesehen, die eine für jede Datenstelle
besondere Ader enthält und von dem Anlagensteuergerät zur Datenstelle führt. Die Ader ist mit Schaltungen in jeder
Datenstelie verbunden, die die Datenstelle inaktivieren und verhindern, daß sie einen Sammelleitungszugriff an-
j NAOHGER^.-HT ( ; ... , J .* j . .··. ·.
-16-
fordert. Dieses Merkmal ist zweckmäßig in Verbindung mit Fehlfunktionen, die möglicherweise verursachen, daß eine
Datenstelle dauernd nur 1-Werte in einem Konkurrenzintervall
an die Sammelleitung anlegt und dadurch den Sammelleitungszugriff monopolisiert.
Bei einer Paket-vermittlungsstelle werden Pakete in einem Pufferspeicher in den Datenstellen gespeichert.
Die Konkurrenz-Logikschaltung der Datenstelle versucht nen Zugriff zu den gemeinsamen Einrichtungen der Paketvermittlung einschließlich in typischer Weise einer gemeinsamen
Paket-Übertragungssammelleitung, die hier Datensammelleitung
genannt wird. Ein Paket geht dann verloren, wenn es zu einer Datenstelle übertragen wird, bei
1^ der bereits ein oder mehrere Pakete im Pufferspeicher vor
handen sind und nicht genug Platz zur Speicherung eines weiteren Pakets da ist. Die Rate der PaketVerluste kann
dadurch klein gemacht werden, daß in jeder Datenstelle ausreichend Speicherraum vorgesehen ist, derart, daß auf
^O statistischer Grundlage die Paketverlustrate bei der Verkehrsgrenze
der Vermittlungsanlage annehmbar ist. Die vor liegende Erfindung schafft die Möglichkeit, die Paketvermittlungseinrichtung
so auszubilden, daß kleinere Speicher erforderlich sind, um die gleiche Paketverlustrate
bei einem vorgegebenen Verkehrsumfang im Netzwerk zu erhalten,
oder es kann bei einer festen Speichergröße die Paketverlustrate für einen gegebenen Verkehrsumfang kleiner
sein. Da der größte Teil des Aufwandes und der Kompliziertheit der Vermittlungsanlage in typischer Weise
im Speicher oder der Warteschlange der Datenstellen vorhanden ist, kann die Konkurrenz-Logik der Datenstelle
wesentlich vergrößert werden, wobei trotzdem der Aufwand und die Kompliziertheit der Anlage sinken, da mit der
vorliegenden Erfindung eine wesentliche Verringerung hinsichtlich der Kosten und des Aufwandes für den Speicher
ermöglicht wird. Mit der Erfindung werden Einrichtungen
Inaohgere:cht| ": .: . : : *■ . .] -' 3300260
-ΠΙ geschaffen, um den Konkurrenz-Algorithmus der Paketvermittlung
empfindlich für den dynamischen Zustand der Datenstellen zu machen, sowie Einrichtungen, um die Parameter
auf einer Rahmen-für-Rahmen-Grundlage zu ändern, für
die der Algorithmus empfindlich ist. Dies wird durch eine fehlerzulassende Einrichtung erreicht, ohne den verteilten
Aufbau der Konkurrenzeinrichtung zu beeinträchtigen.
Die obenbeschriebene Anordnung überwindet die Probleme nach dem Stand der Technik dadurch, daß eine erjQ
höhte Anpassungsfähigkeit und eine bessere Zuteilung der Datenstellen hinsichtlich eines Zugriffs zu einer Einrichtung
oder einer Sammelleitung in Anlagen geschaffen wird, bei denen jeder Datenstelle eine feste Prioritätszahl zugeordnet ist, deren Qcjöjß?_im_anderen Fall die
Priorität hinsichtlich des Sammelleitungszugriffs bestimmen
würde. Nachfolgend wird die Erfindung anhand eines Ausführungsbeispiels in Verbindung mit den Zeichnungen
beschrieben. Es zeigen:
Fig. 1 ein vereinfachtes Blockschaltbild mit den Bauteilen einer typischen Anlage, in der
die Erfindung angewendet werden kann; Fig. 2 weitere Einzelheiten der Datenstellen-
schaltung gemäß Fig. 1; Fig. 3 ein Zeitdiagramm;
Fig. 4 und 5 die Schaltungseinzelheiten der
Konkurrenz-Logik für die Datenstelle gemäß Fig. 2 ;
Fig. 6 die Zusammengehörigkeit der Fig. 4.und 5.
Fig. 6 die Zusammengehörigkeit der Fig. 4.und 5.
Fig. 1 zeigt eine Paketvermittlungsanlage nach der Erfindung. Die Anlage enthalt ein Steuergerät 100
mit einem Polaritätsgenerator 122, Datenstellen (Ports) 110-1 bis 110-n , eine Vermittlungseinrichtung 107 und
eine Anzahl von Sammelleitungen, die das Steuergerät 100 mit den Datenstellen 110 verbinden. Zu diesem Sammelleitungen
gehört die Paketsammelleitung 105, die die von der Datenausgangsleitung 111 jeder Datenstelle abgegebenen
und für eine andere Datenstelle bestimmten Daten aufnimmt.
Die Paketsammelleitung 106 empfängt diese Daten nach Weiterleitung
über die Vermittlungseinrichtung 107 und gibt sie an die Eingangsleitung 112 jeder Datenstelle. Eine
Taktsammelleitung 103 überträgt die in Fig. 3 gezeigten Signale vom Steuergerät zu den Datenstellen. Eine Kon- '"
kurrenz-Sammelleitung 102 nimmt die jeweiligen Prioritätsbits auf, die sequentiell durch jede Datenstelle während
einer Sammelleitungs-Konkurrenzzeit zugeführt werden.
Eine Polaritätsader 101 gibt zu gewählten Zeitpunkten ein Potential vom Steuergerät 100 zu den Datenstellen 110,
um diese zu veranlassen, den Kehrwert aller Ziffern der ihnen zugeordneten Prioritätszahl an die Sammelleitung
102 anzulegen.
Die Betätigungs/Abschaltsammelleitung 108 enthält
für jede Datenstelle eine besondere Ader und führt vom Steuergerät 100 zu jeder Datenstelle 110. Bei Aktivierung
veranlaßt diese Sammelleitung, daß die jeweilige Datenstelle außer Betrieb gesetzt wird und daß ihr der
Zugriff zur Konkurrenz-Sammelleitung 102 und zu den Paketsammelleitungen
105 und 106 verweigert wird. Die Maskiersammelleitung 104 umfaßt eine allen Datenstellen gemeinsame
Ader und führt vom Steuergerät 100 zu den Datenstellen. Bei Aktivierung bewirkt sie, daß eine Kombination
der Datenstellen-Parameterbits während der Konkurrenzzeit nicht beachtet wird, so daß der Zugriff zur
Sammelleitung anhand der restlichen Parameterbits, falls vorhanden, sowie der jeder Datenstelle zugeordneten Prioritätszahl
gewährt wird.
Ein Datenprozessor 120-1 und ein Endstellen-Steuergerät 120-n zusammen mit Endstellen 121 dienen als
Beispiel für diejenige Art von Einrichtungen, die durch die Datenstellen bedient werden können. In einer für eine
Paketvermittlung typischen Weise überträgt eine sendende Datenstelle, die Zugriff zur Paketsammeileitung 105 erhalten
hat, Daten irgendeiner gewünschten Art über die Paketsammelleitung 105, die Vermittlungseinrichtung 107
sowie die Paketsammelleitung 106 zur Eingangsleitung 112 derjenigen Datenstelle, für die die Daten bestimmt sind.
Fig. 2 zeigt weitere Einzelheiten der Datenstellen 110 in Fig. 1. Jede Datenstelle enthält eine Eingangs Ausgangs-(I/O)-Schnittstelle
200, eine Eingangs-Sammelleitungsschnittstelle 210 und eine Ausgangs-Sammellei-
_ tungsschnittstelle 220. Die Eingangs-Sammelleitungsb
schnittstelle 210 beinhaltet eine Konkurrenz-Logikschaltung
218 sowie einen Puffer 213, der Daten an die Paket Sammelleitung 105 gibt. Die Schnittstelle 210 enthält weiterhin
einen sogenannten FIFO-Speicher 211, bei dem eine zuerst eingegebene Information auch als erste wieder ausgegeben
wird (von First -Jn -Fi r st -Out) , einen Paketlängendetektor
205 und ein FIFO-Steuergerät 214. Der FIFO-Speicher 210 nimint Paketinformationen von der Schnittstelle
200 auf und speichert sie zeitweilig, bis die Informationen wieder ausgelesen und über den Puffer zum Palo
ketspeicher 105 gegeben werden. Der Paketlängendetektor
205 enthält Zähler und ähnliche Bauteile, um die Länge . jedes vom FIFO-Speicher 211 aufgenommenen und wieder ausgelesenen
Paketes zu überwachen. Der Detektor 205 überwacht die Anzahl von Paketen, die kleiner oder größer
20
als eine vorbestimmte Länge sind und sich im Augenblick im FIFO-Speicher befinden,und überträgt mittels der Adern
208, 209 diese Information zur Konkurrenz-Logikschaltung 218, die wiederum die Information als Datenstellen-
Parameterbits verwendet. Das FIFO-Steuergerät 214 nimmt 25
Informationen über den Weg 212 vom FIFO-Speicher 211 auf,
wobei diese Informationen Paketlängeninformationen sowie Bits umfassen, die angeben, ob der FIFO-Speicher im Augenblick
wenigstens halbvoll oder voll ist. Das FIFO-Steuergerät 214 überträgt diese Informationen über die
Wege 206 und 207 zur Konkurrenz-Logikschaltugn 218, die
die Informationen als zusätzliche Parameterbits für Konkurrenzzwecke
benutzt.
Die Ausgangssammelleitungsschnittstelle 220 ent-
__ hält diejenigen Schaltungen, mit welchen die Datenstelle
ob
Informationen von der PaketSammelleitung 106 aufnimmt.
Zu diesen Schaltungen gehören ein Puffer 221, ein FIFO-Speicher 2 27, ein FIFO-Steuergerät 225 und eine Paket-
j NACHtt£F*£lCHTJ ~
-20-
erkennungsschaltung 223.
In typischer Weise gibt der durch die Datenstelle gemäß Fig. 2 bediente Datenprozessor 120 ein Inforraationspaket,
das zu einer anderen Datenstelle auszusenden ist, über den Weg 116-1 , die Eingangs-Ausgangs-Schnittstelle
200 und den Weg 201 zum FIFO-Speicher 211. Das FIFO-Steuergerät 214 stellt den Empfang eines vollständigen
Paketes durch den FIFO-Speicher 211 fest und überträgt eine Anforderung für einen Sammelleitungszugriff
zur Konkurrenz-Logikschaltung 218. Diese versucht dann während des nächsten Konkurrenzintervalls, einen Zugriff
zur Sammelleitung 105 für die Datenstelle zu gewinnen. Bei Erhalt eines solchen Zugriffs veranlaßt das
FIFO-Steuergerät 214 dann den FIFO-Speicher 211, das in ihm enthaltene Informationspaket über den Puffer 213 zur
PaketSammelleitung 105 zu geben. Die Informationen enthalten
einen Nachrichtenkopf (Header), der diejenige Datenstelle identifiziert, zu der das Paket ausgesendet
wird. Nach Durchlaufen der Vermittlungseinrichtung 107 (Fig. 1) werden die Informationen über die Paketsammelleitung
106 zum Weg 112 der empfangenden Datenstelle gegeben und über dessen Puffer 221 zu dessen FIFO-Speicher
227 und dessen Paketerkennungsschaltung 223 übertragen. Die Schaltung 223 stellt fest, daß die sich jetzt im
FIFO-Speicher 2 27 befindende Information tatsächlich für ihre Datenstelle bestimmt ist,und veranlaßt dann mit Hilfe
des FIFO-Steuergerätes 225, daß der FIFO-Speicher 227 die Information über den Weg 202 , die Eingangs-Ausgangs-Schnittstelle
200 und den Weg 217 zu dem durch die empfangende Datenstelle bedienten Gerät überträgt.
Fig. 3 zeigt die Kurvenform der Zeitsteuerungsund Steuersignale, die über die Taktsammelleitung 103 zu
den Datenstellen gegeben werden. Das oberste Signal ist ein positiver Rahmenimpuls, der den Anfang jedes Rahmens
bezeichnet. Mit jedem Rahmenimpuls beginnt ein Sammelleitungs-Konkurrenzintervall.
Ein Rahmen ist so lang, wie es für die Übertragung eines vollständigen Pakets erforderlich
ist. Die logischen Vorgänge bei einer Sammel-
leitungskonkurrenz und die Paketübertragung können gleichzeitig während jedes Rahmens stattfinden, wobei
diejenige Datenstelle, die einen Konkurrenzzyklus gewinnt, die Paketsämmelleitung 105 während des nächsten
Rahmens steuert. Das untere Signal ist das Bittaktsignal, das für eine Anzahl von Steuerzwecken während des Konkurrenzintervalls
benutzt wird.
Die Einzelheiten der Konkurrenz-Logikschaltung
218 gemäß Fig. 2 sind in den Fig. 4 und 5 dargestellt.
Diese Schaltungen verwirklichen zusätzliche Prioritätscodebits und umfassen eine Betätigungs-Inaktivierungssammelleitung
oder Maskiersammelleitung, die veranlaßt, daß jede anfordernde Datenstelle Zustandsbits auf der Konkurrenzsammelleitung
nicht beachtet, wenn das Inaktivierungspotential angelegt ist.
Während eines KonkurrenζζykIus wird die verdrahtete
DatenStellennummer in der Schaltung 527 über den
Weg 528 in ein Schieberegister 500 mit paralleler Eingabe und serieller Ausgabe geladen. Der Rahmentaktimpuls wird
dem Ladeeingang des Schieberegisters 500 über den Weg 426
zugeführt. Wenn der Rahmentaktimpuls auf H geht, werden alle Bits der zugeordneten Datensteilennummer (Prioritätszahl) parallel in das Schieberegister 500 eingegeben. Es
sei hier angenommen, daß die Signale für das Voll-Bit (Weg 524), das Halbvoll-Bit (Weg 522) und das Schnappschuß-Bit
(Weg 423), die an das Schieberegister 500 angelegt sind, auf L sind (wie später erläutert werden soll).
Wenn die Datenstelle zu Anfang an Spannung gelegt wird, so werden die Flipflops 410, 412, 418, 421,
durch das Hauptlösch-Eingangssignal an ihren Eingängen CLR über den Weg 416 zurückgestellt. Deren Ausgänge Q sind
dann auf L.
Wenn ein Anforderung-Vorhanden-Signal 216 vom
FIFO-Steuergerät 214 bei Anforderung eines Sammelleitungs-Zugriffs
vorhanden ist, so gelangt ein Signal H über den Weg 21£... zum rechten Eingang des NAND-Gatters 430 sowie zum
unteren Eingang des UND-Gatters 417. Die Gatter werden dadurch betätigt. Wenn der nächste Rahmentaktimpuls auf dem
-22-
Weg 426 auf H geht, so erscheint ein Signal L am Ausgangdes
NAND-Gatters 430. Das Ausgangssignal L des NAND-Gatters 430 wird über den Weg 431 zum aktiven L-Voreinstelleingang
des D-Flipflops 410 und zum aktiven L-Einstelleingang des
SR-Flipflops 412 übertragen. Dieses Eingangssignal L stellt beide Flipflops ein, so daß ihre Ausgänge Q auf H gehen.(
Das Q-Ausgangssignal H des SR-Flipflops 412 bereitet über
den Weg 413 das NAND-Gatter 406 mit drei Eingängen vor. Außerdem wird der D-Eingang des D-Flipflops 421 betätigt.
Es werden jetzt alle Bits im Schieberegister 500 seriell aus dem Schieberegister ausgeschoben, und zwar
jeweils ein Bit bei jedem Impuls des Bittaktes, und über den Weg 501 zum unteren.Eingang des Exklusiv-ODER-Gatters
404 gegeben. Es sei zu diesem Zeitpunkt angenommen, daß
der obere Eingang des Exklusiv-ODER-Gatters 404 auf L liegt, so daß Signale am unteren Eingang über den Weg 501 unverändert
über das Gatter 404 zum Weg 405 laufen. Das Ausgangssignal des Exklusiv-ODER-Gatters 404 gelangt über den Weg
405 zum mittleren Eingang des NAND-Gatters 406 und zum
unteren Eingang des Exklusiv-ODER-Gatters 409. Der rechte und linke Eingang des NAND-Gatters 406 sind im Augenblick
betätigt, so daß die an den mittleren Eingang angelegten Bits invertiert und über den Weg 407 zur Konkurrenzsammelleitung
102 übertragen werden.
Die logische Kombination der durch alle anfordernden Datenstellen an die Sammelleitung 102 angelegten
Prioritätsbits wird von der Sammelleitung 102 über den Weg 408 zum oberen "Eingang des Exklusiv-ODER-Gatters 409
sowie zum oberen Eingang des Gatters 417 übertragen. Das Exklusiv-ODER-Gatter 409 vergleicht den augenblicklichen
Ziffernwert auf der KonkurrenzSammelleitung 102 mit dem Wert der Ziffer, den die vorliegende Datenstelle auf die
Sammelleitung gibt. Wenn eine Nichtübereinstimmung vorhanden ist, so stimmen die Eingangssignale des Exklusiv-ODER-Gatters
409 überein,und der Ausgang des Exklusiv-ODER-Gatter-.s
409 geht auf L. Eine Nichtübereinstimmung ist vorhanden, wenn die Datenstelle versucht, ein Signal H in
Form einer 0 am Ausgang des Gatters 406 auf die Sammel-
leitung zu einem Zeitpunkt zu geben, wenn diese dadurch auf L gebracht wird, daß wenigstens eine andere Datenstelle
eine 1 vom Ausgang ihres Gatters 406 an die Sammelleitung anlegt. Wenn demgemäß eine Nichtübereinstimmung
vorhanden ist, so liegt der untere Eingang des Gatters 409 aufgrund der 0 vom Schieberegister der vorliegenden
Datenstelle auf L. Der obere Eingang des Gatters 409 liegt ebenfalls auf L, und zwar aufgrund der 1, die durch
das Gatter 406 einer anderen Datenstelle in invertierter Form auf die Sammelleitung 102 gegeben worden ist. Dadurch
erzeugt das Gatter 409 ein Signal L als Nichtübereinstimmungssignal. Dies bedeutet, daß die eine 1 anlegende
Datenstelle höhere Priorität hat und daß die eine 0 anlegende Datenstelle sich selbst aus dem Wettbewerb
ausschalten muß.
Das Nichtübereinstimmungssignal L vom Exklusiv-ODER-Gatter
409 wird über den Weg 439 und über das Gatter 440 zum D-Eingang des D-Flipflops 410 übertragen. Zu Beginn
des nächsten Bittaktimpulses geht der Q-Ausgang des D-Flipflops 410 auf L , und dieses Signal L wird über den
Weg 411 zum Aktiv-L-Eingang R des RS-Flipflops 412 übertragen
und stellt das Flipflop zurück. Das sich ergebende Signal L am Ausgang Q des Flipflops 412 gelangt über den
-.Weg 413 zum rechten Eingang des NAND-Gatters 406. Dadurch
wird verhindert, daß das NAND-Gatter 406 Prioritätsbits zur Sammelleitung 102 überträgt. Die Datenstelle gemäß
Fig. 4 und 5 hat also unter den oben angegebenen Bedingungen die Konkurrenz nicht gewinnen können. Es sei
jetzt angenommen, daß keine Nichtübereinstimmung festgestellt wird. Der Ausgang des Exklusiv-ODER-Gatters 409
bleibt auf H, wenn jede Ziffer zugeführt wird, da die beiden Eingangssignale des Gatters nicht übereinstimmen.
Dieses Ausgangssignal H wird über den Weg 439 und das
Gatter 440 zum D-Eingang des Flipflops 410 geführt. Dadurch bleibt der Q-Ausgang auf H, und dieses Signal wird
über nden Weg 411 zum L-Rückstelleingang des SR-Flipflops
412 übertragen. Dieser L-H-Übergang am RückStelleingang des Flipflops 412 stellt das Flipflop nicht zurück, so
daß sein Ausgang Q auf H bleibt. Das Signal am Ausgang Q des FLipflops 412 gelangt über den Weg 413 zu einem Eingang
des NAND-Gatters 406. Dadurchkann dieses Gatter weiterhin die Prioritätsbits zur KonkurrenzSammelleitung 102
weiterleiten, und die Datenstelle bleibt im Wettbewerb.
Eine Datenstelle gewinnt die Konkurrenz bezüglich der Sammelleitung 102, wenn ihr Exklusiv-ODER-Gatter
401 keine Nichtübereinstimmung feststellt. Dadurch bleibt der Ausgang Q der Flipflops 410 und 412 auf H. Das Q-Ausgangssignal
H des Flipflops 412 gelangt über den Weg 413 zum D-Eingang des FLipflops 421. Das Signal H des nächsten
Rahmentaktimpulses bringt den Ausgang Q des Flipflops 421 auf H. Dieses Ausgangssignal wird über den Weg 217 als
Datenstelle-Ausgewählt-Signal weitergeleitet und gelangt
außerdem zum R-Eingang des SR-Flipflops 422, so daß dessen
Ausgang Q auf L zurückgestellt wird. Dieses Ausgangssignal L des Flipflops 422 wird über den Weg 423 als 0 für das
Bit SSB zum Schieberegister 500 weitergeleitet.
Die vorliegende Erfindung sieht vor, daß zusätzliche Prioritätscodebits zu den Bits der zugeordneten
Datenstellennummer aus der Schaltung 527 als höchststellige Bits des Prioritätscode für die Datenstelle hinzugefügt
werden. Diese Bits werden durch die Flipflops 521 und 523 geliefert, die dann eingestellt sind, wenn das FIFO-Steuergerät
214 einen Voll-Zustand oder Halbvoll-Zustand feststellt. Wenn das Steuergerät 214 bestimmt, daß der
FIFO-Speicher 211 wenigstens halb voll ist, so wird ein Halbvoll-Signal H über den Weg 206 vom FIFO-Steuergerät
214 zum D-Eingang des D-Flipflops 521 übertragen. Der H-Übergang
des ersten Rahmentaktimpulses über den Weg 426 am Eingang CLK des FLipflops 521 stellt das Flipflop ein,
so daß sein Ausgang Q auf H geht. Dieses Signal H gelangt über den Weg 522 zum Eingang 2SB des Schieberegisters 500.
Die Verzögerung durch das Flipflop 521 gibt die Möglichkeit,
daß die gleiche Taktflanke des Rahmentaktimpulses
sowohl das Flipflop 521 als auch das Schieberegister 500 taktet, ohne daß ein Nachlaufzustand (Race) entsteht.
Wenn das FIFO-Steuergerät 214 feststellt, daß
-25-
der FIFO-Speicher 211 voll ist, so wird ein Voll-Signal
H vom Steuergerät 214 über den Weg 207 zum D-Eingang des Flipflops 523 übertragen. Der L-H-Übergang des nächsten
Rahmentaktimpulses am Eingang CLK des Flipflops 523 stellt dieses Flipflop ein, so daß dessen Ausgang Q auf H geht.
Dieses Signal H gelangt über den Weg 524 zum Eingang MSB des Schieberegisters 500. Die Verzögerung durch das Flipflop
523 gibt die Möglichkeit, daß die gleiche Taktflanke des Rahmentaktimpulses sowohl das Flipflop 523 als
auch das Schieberegister 500 taktet, ohne daß eine Nachlaufbedingung
eintritt.
Bits von den Flipflops 521 und 523 ändern die Priorität für die Datenstellen-Konkurrenz, und zwar basierend
auf der Bestimmung eines Voll- oder Halbvoll-Zustandes. Diese Bits werden dann zusammen mit dem Schnappschuß-Bit
auf dem Weg 423 und der zugeordneten, fest verdrahteten Datenstellennummer 527 über den Weg 5 28 in das
Schieberegister 500 geladen.
Das Schnappschuß-Bit wird durch einen durch 3 teilenden Zähler 514 auf 1 gesetzt, wenn keine anderen Datenstelle
eine 1 als Schnappschuß-Bit dann auf die Konkurrenzsammelleitung 201 gibt, wenn das Bit SSB aus dem
Schieberegister gelesen und auf die Sammelleitung 102 gegeben wird. Die Sammelleitung liegt zu diesem Zeitpunkt
auf H, da alle Datenstellen eine 0 anlegen. Der Zähler 514 wird durch jeden Rahmentaktimpuls zurückgestellt und
zählt die nachfolgenden Bittaktimpulse, die über den Weg 425 an seinen Eingang CLK angelegt werden.
Damit die ansteigende Flanke des durch den Zähler 514 erzeugten Impulses das Schnappschuß-Bit richtig
in das Flipflop 418 führt, muß durch richtige Auswahl speziellen Kombination von Bauteilen dafür gesorgt werden,
daß das Schnappschuß-Signal am D-Eingang des Flipflops 418 noch stabil ist, wenn der Taktimpuls vom Zähler
514 ankommt. Es ist hier eine Spannungsüberschneidung vorhanden, da die gleiche ansteigende Flanke des
Bittaktimpulses, die bewirkt, daß die Konkurrenz-Logikschaltung das Bit SSB auf die Konkurrenz-Sammelleitung
• ·· «■
102 bringt, auch den Zähler 514 weiterschaltet. Für die
meisten praktischen Verwirklichungen zeigt eine Zeitanalyse für den schlimmsten Fall, daß die Verzögerung, die
sich durch die Kombination der durch das Schieberegister 500, das Gatter 404, das Sammelleitungs-Treibgatter 406,
die Kapazität der Konkurrenz-Sammelleitung 102 und des
Gatters 417 verursachten Verzögerungen wesentlich größer als die Verzögerung über den Zähler 514 ist, so daß keine
Schwierigkeit auftritt. Wenn jedoch für eine bestimmte Wahl von Logikbausteinen Schwierigkeiten auftreten,
dann kann ein Verzögerungselement zwischen das Gatter
417 und den D-Eingang des Flipflops 418 zur Beseitigung der Schwierigkeiten eingefügt werden. Die im Augenblick
"auf der Konkurrenzsammelleitung 102 vorhandenen Bits SSB
stellen eine 0 dar und werden als Signal H an den oberen Eingang des UND-Gatters 417 angelegt. Da das D-Flipflop
418 nur durch den dritten Bittaktimpuls vom Zähler 514 getaktet wird, kann der Ausgang Q dieses Flipflops nur auf
H gesetzt werden, wenn sich der Ausgang des UND-Gatters 417 zu diesem Zeitpunkt auf H befindet. Das ist während
des Bittaktes 3 nur dann der Fall, wenn keine Schnappschuß-Bits 1 auf der KonkurrenzSammelleitung 102 vorhanden sind
und wenn die vorliegende Datenstelle ein aktives Anforderung -Vorhanden -Signal H auf dem Weg 216 hat. In diesem Fall
stellt ein Signal H über den Weg 114-1 und das Gatter 417 das Flipflop 418 ein, wenn es durch den Zähler 514 getaktet
wird. Das Q-Ausgangssignal H des Flipflops 418 gelangt über den Weg 419 zum Einstelleingang des SR-Flipflops 422
und stellt dessen Ausgang Q auf H ein. Dieses Ausgangssignal H gelangt als 1 über den Weg 423 zum Eingang SSB des
Schieberegisters 500. Das Schnappschuß-'Bit wird dann durch
den L-H-Übergang des nächsten Rahmentaktimpulses in das Schieberegister 500 geladen.
Alle Bits im Schieberegister 500 mit paralleler Eingabe und serieller Ausgabe werden nachfolgend aus dem
Schieberegister mit jeweils einem Bit bei jedem Impuls des Bittaktes über den Weg 501 zum Exklusiv-ODER-Gatter 404
ausgeschoben. Wenn der obere Eingang des Gatters 404 auf
L ist, so durchlaufen die Bits das Gatter 404 unverändert. Der Zähler 433 und das Flipflop 435 sind vorgesehen, um
Bittaktimpulse zu zählen und zu verhindern, daß ein Signal auf der Polaritä'tssammelleitung 101 die ersten drei Prioritätsbits
(Voll-, Halbvoll- und Schnappschuß-Bit) invertiert und die Möglichkeit zu schaffen, daß ein Signal auf
der Polaritätssamraelleitung 101"nur die Bits der zugeordneten,
von der Schaltung 527 gelieferten Datenstellenadresse invertiert. Ein Signal auf der Maskiersammelleitung 104
kann nur die Schnappschuß-Bits und die Voll-.und Halbvoll-Bits
maskieren.
Der Zähler 433 und das SR-Flipflop 435 werden
zurückgestellt, wenn der über den Weg 426 gelieferte Rahmentaktimpuls
auf H ist. Dadurch liefert der Q-Ausgang des Flipflops 435 ein Signal L. Dieses Signal gelangt über den
Weg 436 zum unteren Eingang des UND-Gatters 402 und zum unteren Eingang des NOR-Gatters 437. Dann invertiert das
NOR-Gatter 437 ein von der Maskiersammelleitung 104 über den Weg 118-1 an seinen oberen Eingang angelegtes Maskiersignal
L. Dieses invertierte Maskiersammelleitungssignal gelangt als Signal H über den Weg 438 zum unteren Eingang
des ODER-Gatters 440. Dies stellt ein Maskiersignal dar und verhindert, daß die Datenstelle sich selbst während
der Zeit der ersten drei Bits aus dem Wettbewerb ausschaltet,
da das Signal H am Gatter 440 die Rückstellung des Flipflops 410 verhindert. Die Bits MSB, 2SB und SSB sind
jedoch weiterhin an die Sammelleitung 102 angelegt, so daß andere Einrichtungen der Anlage sie für eine Zustandsauf zeichnung
oder andere gewünschte Zwecke benutzen können.
Das Eingangssignal L des UND-Gatters 402 vom Ausgang Q des Flipflops 435 nach den ersten drei Bitperioden
schaltet das UND-Gatter ab und verhindert, daß es ein von der Polaritätssammelleitung 101 über den Weg 113-1 ankommendes
Polaritätsumkehrsignal weiterleitet. Das sich ergebende Ausgangssignal L des UND-Gatters 402 ist über
den Weg 403 an das Exklusiv-ODER-Gatter 404 angelegt. Dadurch kann das andere Eingangssignal vom Schieberegister
500 über den Weg 501 unverändert über das Gatter 404 und
den Weg 405 zum mittleren Eingang des NAND-Gatters 406 und
zum Exklusiv-ODER-Gatter 409 laufen.
Der durch 3 teilende Zähler 433 wird durch den Bittakt weitergeschaltet, wenn jedes Bit aus dem Schieberegister
500 herausgeschoben wird. Wenn drei Bittaktimpulse gezählt worden sind, sind die ersten drei Bits (Voll-,
Halbvoll- und Schnappschuß-Bit) aus dem Schieberegister herausgeschoben worden, und der Zähler 433 liefert ein Ausgangssignal
H über den Weg 434 zum SR-Flipflop 435. Das Flipflop 435 wird durch ein Signal H an seinem Eingang S
eingestellt, so daß sein Ausgang Q auf H geht. Dieses Ausgangssignal H wird dem UND-Gatter 402 und dem NOR-Gatter
437 zugeführt. Das Eingangssignal H des NOR-Gatters 437 wird invertiert. Dies verhindert, daß ein L-Maskiersammelleitungssignal
104 auf dem Weg 118-1 über das NOR-Gatter 437 läuft. Das Ausgangssignal L des NOR-Gatters 437 gelangt
über den Weg 438 zum ODER-Gatter 440. Das Signal H vom Flipflop 435 bereitet über den Weg 436 das UND-Gatter
402 vor. Dadurch kann die Polaritätssammelleitung 101 ein Umkehrsignal H über den Weg 113-1 und das UND-Gatter 402
an das Exklusiv-ODER-Gatter 404 anlegen.
Wenn das Polaritätssammelleitungssignal und die Bits der Datenstellennummer vom Schieberegister 500 am
-.Eingang des Exklusiv-ODER-Gatters 404 beide auf H sind,
dann ist dessen Ausgang auf L. Wenn die Eingangssignale von der Polaritätssammelleitung und die Datenstellennummer
jedoch verschieden sind, dann ist der Ausgang des Gatters
404 auf H. Demgemäß ermöglicht ein Signal L von der Polaritätssammelleitung
101, daß jedes Bit der Datenstellennummer unverändert über das Exklusiv-ODER-Gatter 404 läuft.
Ein Eingangssignal H von der Polaritätssammelleitung invertiert dagegen jedes Bit der Datenstellennummer beim
Durchlaufen des Exklusiv-ODER-Gatters 404, wenn das Ausgangssignal
Q des Flipflops 435 ebenfalls auf H ist. Das Ausgangssignal des Gatters 404 wird wiederum über den Weg
405 zum mittleren Eingang des NAND-Gatters 406 und zum
Exklusiv-ODER-Gatter 409 geführt.
Der linke Eingang des NAND-Gatters 406 ist
normalerweise, durch das Hipflop 442 über den Weg 443 betätigt.
Das D-Flipflop 442 kann die Konkurrenzlogikschaltung synchron mit dem Rahmentakt am Beginn eines Rahmens
entweder betätigen oder inaktivieren. Bei einem Signal H
auf dem Weg 119 wird das D-Flipflop 442 durch den Rahmen taktimpuls über den Weg 426 eingestellt. Das Signal H am Ausgang Q bereitet über den Weg 443 das UND-Gatter 406
vor. Das Flipflop 442 bleibt eingestellt mit einem Signal H an seinem Ausgang Q, falls nicht ein Datenstellen-
entweder betätigen oder inaktivieren. Bei einem Signal H
auf dem Weg 119 wird das D-Flipflop 442 durch den Rahmen taktimpuls über den Weg 426 eingestellt. Das Signal H am Ausgang Q bereitet über den Weg 443 das UND-Gatter 406
vor. Das Flipflop 442 bleibt eingestellt mit einem Signal H an seinem Ausgang Q, falls nicht ein Datenstellen-
Inaktivierungssignal L über die Sammelleitung 108 und den
Weg 119-1 ankommt und diese Datenstelle inaktiviert.
Der rechte Eingang des NAND-Gatters 406 wird,
wie oben beschrieben, über den Weg 413 betätigt. Demgemäß ist das NAND-Gatter 406 betätigt und das Signal an seinem mittleren Eingang wird invertiert und über den Weg 407
wie oben beschrieben, über den Weg 413 betätigt. Demgemäß ist das NAND-Gatter 406 betätigt und das Signal an seinem mittleren Eingang wird invertiert und über den Weg 407
als Prioritätsbits zur KonkurrenzSammelleitung 102 weitergeleitet.
Die Prioritätsbits werden von der Konkurrenz Sammelleitung 102 zum Exklusiv-ODER-Gatter 409 und zum
Gatter 417 geführt. Das Exklusiv-ODER-Gatter 409 ver-
Gatter 417 geführt. Das Exklusiv-ODER-Gatter 409 ver-
gleicht den Ziffernwert des Signals auf der Konkurrenz-
Sammelleitung 102 mit dem Wert jeder Ziffer, den die vorliegende Datenstelle auf die Sammelleitung gibt. Wenn eine
Nichtübereinstimmung auftritt, sind die Eingangssignale
-.des Exklusiv-ODER-Gatters 409 identisch,und der Ausgang
-.des Exklusiv-ODER-Gatters 409 identisch,und der Ausgang
des Gatters 409 geht auf L. Eine Nichtübereinstimmung
wird dann festgestellt, wenn das Signal der Sammelleitung
eine 1 ist (L) und das Signal der Datenstelle eine 0 (H). Das Ausgangssignal L des Exklusiv-ODER-Gatters 409 läuft
über den Weg 439 zum ODER-Gatter 440. Dieses Signal L gelangt an den D-Eingang des D-Flipflops 410. Dadurch werden die Flipflops 410 und 412 zurückgestellt und das Gatter 406 wird abgeschaltet, um die Datenstelle aus dem Wettbewerb auszuschalten.
über den Weg 439 zum ODER-Gatter 440. Dieses Signal L gelangt an den D-Eingang des D-Flipflops 410. Dadurch werden die Flipflops 410 und 412 zurückgestellt und das Gatter 406 wird abgeschaltet, um die Datenstelle aus dem Wettbewerb auszuschalten.
Wenn die Eingangssignale des Exklusiv-ODER-
Gatters 409 nicht identisch sind, bleibt der Ausgang des
Exklttsiv-ODER-Gatters 409 auf H . Dieses Ausgangssignal
H gelangt über den Weg 439 zum ODER-Gatter 440. Das Eingangssignal H des ODER-Gatters 440 führt zu einem
Exklttsiv-ODER-Gatters 409 auf H . Dieses Ausgangssignal
H gelangt über den Weg 439 zum ODER-Gatter 440. Das Eingangssignal H des ODER-Gatters 440 führt zu einem
-30-
Ausgangssignal H und demgemäß einem Eingangssignal H am Eingang D des D-Flipflops 410. Am D-Eingang des Flipflops
410 läuft dann der Konkurrenzzyklus zu Ende wie oben beschrieben.
Claims (7)
- BLUMBACH · WESER · BERGEN . KRAMEfV ZWIRNER.HOFFMANNEUROPEAN PATENT ATTORNEYSin WiESBAOEN FlNIACHGEREICHT j in MünchenP. G. BLUMBACH DIPL-ING. PATENTANWALT ί ■ R. KRAMER DIPL-ING. PATENTANWALTP. BERGEN PROFESSOR DR.3UR. DIPL-ING. W. WESER DIPL-PHYS. DR. RER. NAT. PATENTANWALTG. ZWIRNER DIPL-ING. DIPL.-W.-ING. PATENTANWALT E. HOFFMANN DIPL-ING PATENTANWALTWestern Electric Company Incorporated Grimes -New York N.Y. 10038. USAPatentansprüche1J Anlage zur Zuteilung des Zugriffs zu einer Einrichtung (105), die auf der Grundlage von Anforderungen gemeinsam benutzt wird, für eine Vielzahl von Einheiten (110), denen je eine besondere Prioritätszahl (427) mit η Ziffern zugeordnet ist,mit einer Anlagensteuerung (100), einer Konkurrenzsammelleitung (102), die alle Einheiten (110) verbindet, und mit einer Konkurrenzschaltung (218) in Jeder Einheit zur Anforderung des Zugriffs zur gemeinsamen benutzten Einrichtung (105),dadurch gekennzeichnet, daß die Konkurrenzschaltung folgende Bauteile aufweist: eine Vielzahl von Mehrzustands-Logikbauteilen (521), 523), eine Logiksteuerschaltung zur selektiven und kombinierten Umschaltung der Logikbauteile in jeder der Einheiten aus einem ersten in einen zweiten Zustand unter Steuerung besonderer Parameter, die den augenblicklichen dynamischen Zustand der Einheiten angeben, Registerschaltungen (500) zur Bildung einer dynamischen Prioritätszahl für jede der Einheiten durch Eingabe der Ausgangssignale der Logikbauteile jeder Einheit als Parameterziffern in die höheren Ziffernstellen der dynami-Sonnenberger StraBe 43 6200 Wiesbaden Telelon (06121) 562943/561998 Telex 4186237 Telegramme Patenlconsull RadecfcasiraBe 43 8000 Mlindien 60 Telelon (089) «8SAra/883604 Telex 5212313 Telegramme P'>»-<<ronsultINACHGEREIOHTJ "-" -Γ. *..··..·*-Z-sehen Zahl und durch Eingabe der Ziffern der zugeordneten Prioritätszahl (527) in die niedrigeren Ziffernstellen der dynamischen Zahl,- und die Anlage folgende Bauteile aufweist: : 5 eine Maskierader (104), die die Einheiten (110) verbindet;eine erste Schaltung (124) im Steuergerät (100)y die zu gewählten Zeitpunkten ein Maskier-Invertiersignal an die Maskierader (101) anlegt;eine Überlagerungsschaltung (406) in Jeder der Einheiten, die im Augenblick einen Zugriff zur gemeinsam benutzten Einrichtung (105) anfordern, um gleichzeitig die sich entsprechenden Ziffern der zugeordneten dynamischen Prioritätszahl nacheinander Ziffer für Ziffer auf die Konkur- renz-Sammelleitung (102) zu geben,eine Vergleichsschaltung (409) in jeder der anfordernden Einheiten (110), die den Ziffernwert auf der Konkurrenzsammelleitung (102) mit dem entsprechenden, durch die anfordernde Einheit angelegten Ziffernwert vergleicht,eine Inaktivierungsschaltung (440) in jeder anfordernden Einheit, die dann, wenn das Maskiersignal auf der Maskiersammelleitung vorhanden ist, anspricht und den Ausgang der Vergleichsschaltung (409) der anfordernden Einheit außer Tätigkeit setzt, so daß die von der Einheit (110) auf der Konkurrenz-Sammelleitung (102) überlagerten Parameterziffern nicht bei der Bestimmung des Zugriffs benutzt werden, und eine zweite Schaltung, die eine Schaltung, die eine anfordernde Einheit (110) vom kon kurrierenden Zugriff zur gemeinsam benutzten Einrichtung ausschaltet, wenn ein vorgegebenes Vergleichsergebnis zwischen einem Ziffernwert auf der Sammelleitung und dem entsprechenden, durch die Einheit zugeführten Ziffernwert festgestellt wird,und daß die Inaktivierungsschaltung (440) so ausgelegtist, daß die Bevorzugung für den Zugriff zur gemeinsam benutzten Einrichtung zwischen den gleichzeitig anfordernden Einheiten durch die Parameterziffern, deren Vergleich nicht außer Tätigkeit gesetzt ist, und die zugeführten Ziffern der zugeordneten Prioritätszahlen für die anfordernden Einheiten bestimmt wird.
- 2. Anlage nach Anspruch 1,dadurch gekennzeichnet, daß die Logiksteuerschaltung folgende Bauteile aufweist;einen Pufferspeicher (215) in jeder Einheit, ein Konkurrenz-Steuergerät (214), das den Pufferspeicher in jeder Einheit überwacht, um festzustellen, ob der Pufferspeicher weniger als X % oder zu X % mit einer Information gefüllt oder voll mit dieser Information ist, die durch die Einheit an die gemeinsam benutzte Einrichtung anzulegen ist, eine erste Schaltung (206) zur Umschaltung eines ersten Logikbauteils (521) in jeder Einheit aus einem ersten in einen zweiten Zustand, wenn der Pufferspeicher der Einheit wenigstens zu X % gefüllt ist, eine zweite Schaltung (207) zur Umschaltung eines zweiten Logikbauteils (523) einer Einheit aus einem ersten in einen zweiten Zustand, wenn der Pufferspeicher der Einheit voll ist,und daß das Register (500) Ausgangssignale der eingestellten Logikbauteile als Parameterziffern an die gemeinsam benutzte Einrichtung in Form der höherstelligen Ziffern der dynamischen Prioritätszahl gibt.
- 3. Anlage nach Anspruch 2,dadurch gekennzeichnet, daß die Logiksteuerschaltung ferner folgende Bauteile aufweist: ein drittes Logikbauteil (422) in jeder Einheit, das durch das Steuergerät der Anlage gesteuert wird und-4-das Auftreten eines Schnappschuss-Zeitpunktes definiert, ein viertes Logikbauteil (418,417) in jeder Einheit, das aufzeichnet, wenn eine Anforderung für einen Zugriff zur gemeinsam benutzten Einrichtung während eines Schnappschuss-Zeitpunktes vorhanden ist,daß das vierte Logikbauteil ein Gatter (417) enthält, um das dritte Logikbauteil (422) in jeder Einheit aus einem ersten in einen zweiten Zustand umzuschalten, bei der während eines Schnappschuss-Zeitpunktes eine Bed!βίο nungsanforderung vorhanden ist,und daß das dritte Logikbauteil (422) im zweiten Zustand ein Schnappschuss-Bit (423) als eines der Parameterbits der dynamischen Prioritätszahl für die Einheit erzeugt.
- 4. Anlage nach Anspruch 1 oder 3» dadurch gekennzeichnet, daß die Konkurrenzschaltung eine dritte Schaltung (436) aufweist, die eine Inaktivierung der Vergleichschaltung durch ein Maskiersignal immer dann verhindert, wenn die Ziffern der zugeordneten Prioritätszahl einer Einheit auf der Konkurrenz-Sammelleitung überlagert sind.
- 5. Verfahren zur Zuteilung des Zugriffs zu einer Einrichtung, die auf der Grundlage von Anforderungen gemeinsam benutzt wird, für eine Vielzahl von Einheiten, wobei jeder Einheit eine besondere Prioritätszahl mit η Ziffern zugeordnet ist, um einen Zugriff zu der gemeinsam benutzten Einrichtung zu bestimmen, wenn eine Vielzahl von Einheiten gleichzeitig einen Zugriff anfordert,gekennzeichnet durch die Verfahrensschritte: a) kombiniertes Einstellen von Logikbauteilen mit mehreren Zuständen in jeder Einheit, um den augenblicklichen dynamischen Zustand angegebener Parameter der Einheit wiederzugeben,b) Bildung in jeder Einheit einer dynamischen Prioritätszahl für die Einheit mit Ziffern, die durch die Bauteile erzeugt worden sind und die Parameter der Einheit in den höherstelligen Ziffern Positionen der Prioritätszahl darstellen, wobei die Ziffern der zugeordneten Prioritätszahl für die Einheit in den niedrigeren Ziffern Positionen sind,c) Verbinden der Einheiten mit einer Maskiersammelleitung und einer Konkurrenz-Sammelleitung,XO d) Anlegen eines Maskiersignals zu gewählten Zeitpunkten an die Maskier-Sammelleitung,e) Sequentielles überlagern der entsprechenden Ziffern der dynamischen Prioritätszahl für jede der Einheiten, die im Augenblick einen Zugriff zu der gemeinsam be nutzten Einrichtung anfordern, und zwar Ziffer für Zif fer,f) Sequentielles Vergleichen der Ziffernwerte auf der Konkurrenz-Sammelleitung mit den entsprechenden Ziffernwerten, die von jeder der anfordernden Einheiten ange- legt werden,g) Sperren des Vergleichs für die auf der Sammelleitung überlagerten Parameterziffern, wenn im Augenblick ein Maskiersignal auf der Maskiersammelleitung vorhanden ist, so daS die Bevorzugung zwischen den anfordernden Einheiten hinsichtlich eines Zugriffs zur gemeinsam benutzten Einrichtung durch Parameterziffern, deren Vergleich nicht gesperrt ist, und die Ziffern der zugeordneten Prioritätszahlen bestimmt wird, h) Entfernen von anfordernden Einheiten aus dem Wettbe werb hinsichtlich eines Zugriffs zur gemeinsam benutzten Einrichtung bei Festeteilung eines vorgegebenen Ergebnisses für den Vergleich zwischen dem Ziffernwert auf der Konkurrenz-Sammelleitung und dem Wert der entsprechenden, dann durch die Einheit zugeführten Ziffer, undi) Gewähren des Zugriffs zur gemeinsam benutzten Ein--6-richtung für diejenige Einheit, welche im Wettbewerb bleibt, nachdem alle Ziffern ihrer dynamischen Prioritätszahl an die Konkurrenz-Sammelleitung angelegt worden sind.
- 6. Verfahren nach Anspruch 5,dadurch gekennzeichnet, daß einige der Parameterziffern in jeder anfordernden Einheit durch folgende Verfahrensschritte erzeugt werden:a) Überwachen eines Pufferspeichers in der Einheit, um festzustellen, ob er weniger als X 96 oder X % oder vollständig mit einer Information gefüllt ist, die darauf wartet, von der Einheit an die gemeinsam benutzte Einrichtung angelegt zu werden,b) Umschalten eines ersten Bauteils der Logikbauteileeiner Einheit von einem ersten in einen zweiten Zustand, wenn der Pufferspeicher der Einheit wenigstens X % gefüllt ist,c) Umschalten eines zweiten Bauteils der Logikbauteile einer Einheit aus einem ersten in einen zweiten Zustand, wenn der Pufferspeicher der Einheit voll ist, undd) Anlegen von Ausgangssignalen der Logikbauteile als Parameterziffern an die Konkurrenz-Sammelleitung in Form der höherstelligen Ziffern der dynamischen Prioritätszahl für die anfordernden Einheiten.
- 7. Verfahren nach Anspruch 6,dadurch gekennzeichnet, daß wenigstens eine der Parameterziffern in jeder anfordernden Einheit durch folgende Verfahrensschritte erzeugt wird:a) Definieren eines Schnappschuss-Zeitpunktes,b) Umschalten eines dritten Bauteils der Logikbauteile in jeder, einen Zugriff anfordernden Einheit aus einem ersten in einen zweiten Zustand beim Auftreten des Schnappschuss-Zeitpunktes,c) Anlegen einer Schnappschuss-Ziffer an die Sammellei-j NACHGEREICHT I '*** ·;· '..**.,*-7-tung aiseine der Parameterziffern in Jeder, einen Zugriff anfordernden Einheit während des Schnappschuss-Zeitpunktes, und d) Umschalten des Logikbauteils in jeder Einheit, der nachfolgend Zugriff zu der gemeinsam benutzten Einrichtung gewährt worden ist, aus einen ersten in einen zweiten Zustand, während das Schnappschuss-Bit an die Sammelleitung angelegt wird.8· Verfahren nach Anspruch 6 oder 7, gekennzeichnet durch den Verfahrensschritt, daß der Vergleich der Ziffern der zugeordneten Prioritätszahl immer dann gesperrt wird, wenn ein Maskiersignal gleichzeitig mit der überlagerung der Ziffern für die zugeordnete Prioritätszahl auf der Konkurrenz-Sammelleitung vorhanden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/337,672 US4463445A (en) | 1982-01-07 | 1982-01-07 | Circuitry for allocating access to a demand-shared bus |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3300260A1 true DE3300260A1 (de) | 1983-07-14 |
DE3300260C2 DE3300260C2 (de) | 1990-02-22 |
Family
ID=23321519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833300260 Granted DE3300260A1 (de) | 1982-01-07 | 1983-01-07 | Schaltungsanordnung zur zuteilung des zugriffs zu einer auf anforderungsbasis gemeinsam benutzten sammelleitung |
Country Status (8)
Country | Link |
---|---|
US (1) | US4463445A (de) |
KR (1) | KR880002196B1 (de) |
CA (1) | CA1193338A (de) |
DE (1) | DE3300260A1 (de) |
FR (1) | FR2519440B1 (de) |
GB (1) | GB2114334B (de) |
NL (1) | NL8300040A (de) |
SE (1) | SE450055B (de) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4620278A (en) * | 1983-08-29 | 1986-10-28 | Sperry Corporation | Distributed bus arbitration according each bus user the ability to inhibit all new requests to arbitrate the bus, or to cancel its own pending request, and according the highest priority user the ability to stop the bus |
US4633394A (en) * | 1984-04-24 | 1986-12-30 | International Business Machines Corp. | Distributed arbitration for multiple processors |
DE3546662C3 (de) * | 1985-02-22 | 1997-04-03 | Bosch Gmbh Robert | Verfahren zum Betreiben einer Datenverarbeitungsanlage |
US4703420A (en) * | 1985-02-28 | 1987-10-27 | International Business Machines Corporation | System for arbitrating use of I/O bus by co-processor and higher priority I/O units in which co-processor automatically request bus access in anticipation of need |
US4760515A (en) * | 1985-10-28 | 1988-07-26 | International Business Machines Corporation | Arbitration apparatus for determining priority of access to a shared bus on a rotating priority basis |
US4794516A (en) * | 1985-10-31 | 1988-12-27 | International Business Machines Corporation | Method and apparatus for communicating data between a host and a plurality of parallel processors |
US4809164A (en) * | 1986-03-26 | 1989-02-28 | Tandem Computers Incorporated | Processor controlled modifying of tabled input/output priority |
US5146565A (en) * | 1986-07-18 | 1992-09-08 | Intel Corporation | I/O Control system having a plurality of access enabling bits for controlling access to selective ports of an I/O device |
JP2633900B2 (ja) * | 1988-04-22 | 1997-07-23 | 株式会社日立製作所 | 共通バス制御方法 |
US5349690A (en) * | 1988-05-11 | 1994-09-20 | Digital Equipment Corporation | Fair arbitration scheme for arbitrating between multiple nodes in a computer system seeking control of a common bus |
US4961140A (en) * | 1988-06-29 | 1990-10-02 | International Business Machines Corporation | Apparatus and method for extending a parallel synchronous data and message bus |
US5088024A (en) * | 1989-01-31 | 1992-02-11 | Wisconsin Alumni Research Foundation | Round-robin protocol method for arbitrating access to a shared bus arbitration providing preference to lower priority units after bus access by a higher priority unit |
US5274774A (en) * | 1989-01-31 | 1993-12-28 | Wisconsin Alumni Research Foundation | First-come first-serve arbitration protocol |
US5168568A (en) * | 1989-02-06 | 1992-12-01 | Compaq Computer Corporation | Delaying arbitration of bus access in digital computers |
US5060139A (en) * | 1989-04-07 | 1991-10-22 | Tektronix, Inc. | Futurebus interrupt subsystem apparatus |
JP3553060B2 (ja) * | 1990-01-02 | 2004-08-11 | モトローラ・インコーポレイテッド | マイクロコンピュータにおける逐次割込み |
US5212796A (en) * | 1990-01-02 | 1993-05-18 | Motorola, Inc. | System with modules using priority numbers related to interrupt vectors for bit-serial-arbitration on independent arbitration bus while CPU executing instructions |
US5263163A (en) * | 1990-01-19 | 1993-11-16 | Codex Corporation | Arbitration among multiple users of a shared resource |
US5414818A (en) * | 1990-04-06 | 1995-05-09 | Mti Technology Corporation | Method and apparatus for controlling reselection of a bus by overriding a prioritization protocol |
CA2051029C (en) * | 1990-11-30 | 1996-11-05 | Pradeep S. Sindhu | Arbitration of packet switched busses, including busses for shared memory multiprocessors |
US5301282A (en) * | 1991-10-15 | 1994-04-05 | International Business Machines Corp. | Controlling bus allocation using arbitration hold |
US5265092A (en) * | 1992-03-18 | 1993-11-23 | Digital Equipment Corporation | Synchronization mechanism for link state packet routing |
US5535395A (en) * | 1992-10-02 | 1996-07-09 | Compaq Computer Corporation | Prioritization of microprocessors in multiprocessor computer systems |
US5553310A (en) * | 1992-10-02 | 1996-09-03 | Compaq Computer Corporation | Split transactions and pipelined arbitration of microprocessors in multiprocessing computer systems |
US5553248A (en) * | 1992-10-02 | 1996-09-03 | Compaq Computer Corporation | System for awarding the highest priority to a microprocessor releasing a system bus after aborting a locked cycle upon detecting a locked retry signal |
DE4304187B4 (de) * | 1993-02-12 | 2005-11-10 | Tenovis Gmbh & Co. Kg | Verfahren zur Beschleunigung des Zugriffswettbewerbs für an ein Bussystem angeschlossene Stationen in Kommunikations-Vermittlungsanlagen |
US5546548A (en) * | 1993-03-31 | 1996-08-13 | Intel Corporation | Arbiter and arbitration process for a dynamic and flexible prioritization |
US5717947A (en) * | 1993-03-31 | 1998-02-10 | Motorola, Inc. | Data processing system and method thereof |
US5388245A (en) * | 1993-06-01 | 1995-02-07 | Intel Corporation | Memory arbitration method and apparatus for multiple-cycle memory coprocessors employing a data cache unit and stack RAM |
US5603046A (en) * | 1993-11-02 | 1997-02-11 | Motorola Inc. | Method for complex data movement in a multi-processor data processing system |
US5548771A (en) * | 1993-11-02 | 1996-08-20 | Motorola Inc. | Multi-processor data processing system having multiple ports coupled to multiple interface circuits |
DE19614238C1 (de) * | 1996-04-10 | 1997-12-11 | Siemens Ag | Kommunikationssystem mit einer Meisterstation und mindestens einer Sklavenstation |
US5898694A (en) | 1996-12-30 | 1999-04-27 | Cabletron Systems, Inc. | Method of round robin bus arbitration |
US6356560B1 (en) * | 1997-05-30 | 2002-03-12 | Adtran, Inc. | Arbitration mechanism for statistically multiplexed frame relay switching system |
US5909558A (en) * | 1997-07-31 | 1999-06-01 | Linzmeier; Daniel | Low power serial arbitration system |
KR100455396B1 (ko) * | 2002-10-14 | 2004-11-06 | 삼성전자주식회사 | 마스터 블록들의 우선 순위를 결정하는 파라미터 발생회로 및 파라미터 발생 방법. |
DE102004013635B4 (de) * | 2004-03-19 | 2006-04-20 | Infineon Technologies Ag | Verfahren zur Vergabe von Buszugriffsrechten in Multimaster-Bussystemen, sowie Multimaster-Bussystem zur Durchführung des Verfahrens |
DE102010023569A1 (de) * | 2010-06-08 | 2011-12-08 | Siemens Aktiengesellschaft | Verteiltes Kommunikationssystem, insbesondere für Leistungsschalter |
US8706936B2 (en) | 2011-11-14 | 2014-04-22 | Arm Limited | Integrated circuit having a bus network, and method for the integrated circuit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3796992A (en) * | 1971-12-27 | 1974-03-12 | Hitachi Ltd | Priority level discriminating apparatus |
US3818447A (en) * | 1972-04-21 | 1974-06-18 | Ibm | Priority data handling system and method |
US4096571A (en) * | 1976-09-08 | 1978-06-20 | Codex Corporation | System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking |
DE3009308A1 (de) * | 1980-03-11 | 1981-10-01 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und anordnung zum uebertragen von datensignalen |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3983540A (en) * | 1975-09-08 | 1976-09-28 | Honeywell Inc. | Rapid bus priority resolution |
SE414087B (sv) * | 1977-02-28 | 1980-07-07 | Ellemtel Utvecklings Ab | Anordning i ett datorsystem vid utsendning av signaler fran en processor till en eller flera andra processorer varvid prioriterade signaler sends direkt utan tidsfordrojning och oprioriterade signalers ordningsfoljd ... |
US4209840A (en) * | 1978-06-28 | 1980-06-24 | Honeywell Inc. | Data processing protocol system |
US4320452A (en) * | 1978-06-29 | 1982-03-16 | Standard Oil Company (Indiana) | Digital bus and control circuitry for data routing and transmission |
US4281380A (en) * | 1978-12-27 | 1981-07-28 | Harris Corporation | Bus collision avoidance system for distributed network data processing communications system |
US4281381A (en) * | 1979-05-14 | 1981-07-28 | Bell Telephone Laboratories, Incorporated | Distributed first-come first-served bus allocation apparatus |
-
1982
- 1982-01-07 US US06/337,672 patent/US4463445A/en not_active Expired - Lifetime
- 1982-12-28 SE SE8207441A patent/SE450055B/sv not_active IP Right Cessation
-
1983
- 1983-01-04 FR FR8300037A patent/FR2519440B1/fr not_active Expired
- 1983-01-06 CA CA000418992A patent/CA1193338A/en not_active Expired
- 1983-01-06 GB GB08300292A patent/GB2114334B/en not_active Expired
- 1983-01-06 NL NL8300040A patent/NL8300040A/nl not_active Application Discontinuation
- 1983-01-07 KR KR1019830000048A patent/KR880002196B1/ko not_active IP Right Cessation
- 1983-01-07 DE DE19833300260 patent/DE3300260A1/de active Granted
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3796992A (en) * | 1971-12-27 | 1974-03-12 | Hitachi Ltd | Priority level discriminating apparatus |
US3818447A (en) * | 1972-04-21 | 1974-06-18 | Ibm | Priority data handling system and method |
GB1365838A (en) * | 1972-04-21 | 1974-09-04 | Ibm | Data handling system |
US4096571A (en) * | 1976-09-08 | 1978-06-20 | Codex Corporation | System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking |
DE3009308A1 (de) * | 1980-03-11 | 1981-10-01 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und anordnung zum uebertragen von datensignalen |
Also Published As
Publication number | Publication date |
---|---|
FR2519440B1 (fr) | 1985-07-12 |
GB8300292D0 (en) | 1983-02-09 |
SE8207441L (sv) | 1983-07-08 |
KR880002196B1 (ko) | 1988-10-17 |
NL8300040A (nl) | 1983-08-01 |
FR2519440A1 (fr) | 1983-07-08 |
CA1193338A (en) | 1985-09-10 |
KR840003564A (ko) | 1984-09-08 |
GB2114334A (en) | 1983-08-17 |
DE3300260C2 (de) | 1990-02-22 |
US4463445A (en) | 1984-07-31 |
SE450055B (sv) | 1987-06-01 |
SE8207441D0 (sv) | 1982-12-28 |
GB2114334B (en) | 1985-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3300260A1 (de) | Schaltungsanordnung zur zuteilung des zugriffs zu einer auf anforderungsbasis gemeinsam benutzten sammelleitung | |
DE3300261C2 (de) | ||
DE3300262C2 (de) | ||
DE3300263C2 (de) | ||
DE2607819C2 (de) | Nachrichtenübertragung in einem zeitmultiplexen Schleifensystem | |
DE3009962A1 (de) | Verfahren und vorrichtung zur zuweisung der belegung eines von mehreren stationen gemeinsam benutzten nachrichten(uebertragungs)kanals | |
DE2901762A1 (de) | Datenuebertragungs- und verarbeitungsanlage | |
DE2908316A1 (de) | Multikonfigurierbares modulares verarbeitungssystem, das mit einem vorverarbeitungssystem integriert ist | |
DE2710173A1 (de) | Nachrichtenanlage | |
DE1774513A1 (de) | Schaltungsanordnung zur Bestimmung des Vorrangverhaeltnisses zwischen mehreren Anforderungssignalen fuer programmgesteuerte Datenverarbeitungsanlagen | |
DE2722124A1 (de) | Anordnung zum feststellen des prioritaetsranges in einem dv-system | |
EP1509005B1 (de) | Verfahren und Vorrichtung zur Übertragung von Daten über ein Busnetz mittels Broadcast | |
EP0920154B1 (de) | Verfahren und Schaltungsanordnung zur selektiven digitalen seriellen Übertragung | |
DE3639609A1 (de) | Einrichtung zur ueberpruefung von datenuebertragungsfehlern, insbesondere bei elektronischen registrierkassen | |
EP0509114B1 (de) | Verfahren zum Übertragen von Daten an mehrere Datenstationen | |
DE68920028T2 (de) | Verfahren und Vorrichtung zum Vielfachzugriff mit zyklischer Reservierung in einem Kommunikationssystem. | |
DE10006265B4 (de) | Vorrichtung zum Steuern des Datenaustauschs in einem Kommunikationsteilnehmer | |
EP0447769A2 (de) | Verfahren und Schaltungsanordnung zur Verwaltung gleicher Einheiten sowie Vermittlungselement | |
DE69830231T2 (de) | Steuerverfahren für vermittlungseinheit und danach arbeitende anordnung | |
DE3324504C1 (de) | Verfahren zur Informationsuebertragung zwischen Mikrorechnern in einem dezentralen Prozesssteuersystem,insbesondere fuer Fernsprechanlagen | |
DE2813016C2 (de) | Vorrichtung zum Verarbeiten von Signalisierungen in einer Fernmelde-, insbesondere Fernsprechvermittlungsanlage | |
DE2530887B2 (de) | Steuereinrichtung zum Informationsaustausch | |
AT393427B (de) | Einrichtung zum uebertragen von daten | |
DE19752031C2 (de) | Verfahren und Schaltungsanordnung zur selektiven digitalen Übertragung von Bitfolgen | |
DE3325791C2 (de) | Schaltungsanordnung für mit einer zentralen Steuereinrichtung zusammenarbeitende periphere Einheiten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN |