DE3142448A1 - Mos-halbleitervorrichtung und verfahren zu ihrer herstellung - Google Patents
Mos-halbleitervorrichtung und verfahren zu ihrer herstellungInfo
- Publication number
- DE3142448A1 DE3142448A1 DE19813142448 DE3142448A DE3142448A1 DE 3142448 A1 DE3142448 A1 DE 3142448A1 DE 19813142448 DE19813142448 DE 19813142448 DE 3142448 A DE3142448 A DE 3142448A DE 3142448 A1 DE3142448 A1 DE 3142448A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- semiconductor layer
- substrate
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims description 130
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 13
- 239000003963 antioxidant agent Substances 0.000 claims description 5
- 230000003078 antioxidant effect Effects 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 description 12
- 239000010980 sapphire Substances 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 238000012856 packing Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
- H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
.I1.
Möhlstraße 37 D-8000 München 80
TeL 089/982085-87 Telex: 0529802 hnkld
Telegramme: ellipsoid
EAK-56P340-2
28, QKt 1981
TOKYO SHIBAURA DENKI KABUSHIKI,KAISHA,
Kawasaki, Japan
Kawasaki, Japan
MOS-Halbleitervorrichtung und Verfahren
zu ihrer Herstellung
zu ihrer Herstellung
3H2U8
"MOS-Halbleitervorrichtung und Verfahren zu ihrer Herstellung"
Die Erfindung betrifft eine MOS-Halbleitervorrichtung und ein Verfahren zu ihrer Herstellung.
Um einen großintegrierten MOS-Schaltkreis bzw. MOS»LSI
mit hoher Arbeitsgeschwindigkeit betreiben oder die Packungsdichte erhöhen zu können, 1st es vorteilhaft,
einen MOS-Transistor auf einem z.B. aus Saphir oder Spinell bestehenden, isolierenden Substrat auszubilden.
Als Halbleitervorrichtung dieser Art wird allgemein ein MOS'LSI des SOS-Aufbaus verwendet, bei dem ein MOS-Transistor
auf einer Siliziumschicht ausgebildet ist, die ihrerseits auf einem Saphirsubstrat angeordnet ist.
Fig. 1 zeigt in Aufsicht einen p-Kanal-Transistor eines
MOS-LSIs des SOS-Aufbaus, während Fig. 2 einen Schnitt längs der Linie II-II in Fig. 1 zeigt. Auf einem Saphirsubstrat
20 ist dabei eine Siliziumschicht ausgebildet, die zu Isolierzwecken vollkommen mit einer Feldisolierschicht
22 bedeckt ist und die aus einer Elementzone 24 sowie p+-Diffusions-Verdrahtungs- bzw. -Anschlußschichten
26a und 26 besteht, die am Ende der Elementzone 24 in Richtung der Kanallänge verlaufen. In der Elementzone
24 sind eine p+-Sourcezone 30 und eine p+-Drainzone 32
mit einer dazwischen angeordneten n~-Substratzone 28,
in welcher der Kanal ausgebildet werden soll, ausgebil-
3U2448
det. Die Sourcezone 30 ist mit der p+~Diffusionsanschlußschicht
26a verbunden, während die Drainzone 32 mit der p+-Diffusionsanschlußschicht 26b verbunden ist. Auf
der Substratzone 28 ist unter Zwischenfügung einer Gateoxidschicht
aus Siliziumoxid eine Gateelektrode 36 ausgebildet.
Da bei einer MOS-Halbleitervorrichtung des SOS-Aufbaus
der beschriebenen Art (im folgenden auch einfach als SOS/taOS bezeichnet) die einzelnen Elementzonen 24 durch das
isolierende Substrat 20 aus Saphir voneinander getrennt sind, ist die Diffusionskapazität der bzw. Jeder
Elementzone 24 außerordentlich klein. Außerdem sind auch die Kapazitäten der Diffusionsanschlußschichten 26a und
26b äußerst klein. Infolgedessen wird ein Hochgeschwindigkeit sbetrieb der Halbleiterelemente möglich. Da die
Halbleiterelemente gegeneinander isoliert und voneinander getrennt sind, braucht im Fäll einer CMOS-Halbleitervorrichtung
keine Senkendiffusionsschicht ausgebildet zu werden. Hierdurch wird die Latch-up-Erscheinung auch dann
verhindert, wenn der Abstand zwischen den Halbleiterelementen klein ist. Da die Diffusionsanschlußschichten 26a
und 26b von den Diffusionsanschlußschichten anderer Halbleiterelemente
durch Isolatoren getrennt sind, tritt eine Durchgrifferscheinung nicht auf, wenn diese Diffusionsanschlußschichten
dicht nebeneinander liegen. Die Halbleiterelemente können somit mit großer Packungsdichte
vorgesehen werden,
Der SOS/faOS besitzt die vorstehend geschilderten Vorteile
sowie die im folgenden zu erläuternden Nachteile. Wie aus den Fig. 1 und 2 hervorgeht, wird bei einem SOS/MOS im
3U2U8
allgemeinen keine Substratelektrode vorgesehen, weil sie schwierig auszubilden ist. Aus diesem Grund ist z.B.
bei einem p-Kanal-Transistor gemäß Fig. 1 und 2 das Potential an der n~-Typ-Zone (im folgenden als Substratzone
bezeichnet) unter der Gatelelektrode 36, wo der Kanal entstehen soll, instabil, wodurch der sog.
"Floating Substrate "-Effekt hervorgerufen wird, bei dem die Substratzone ein schwimmendes Potential besitzt.
Dies führt zu den zu beschreibenden Schwierigkeiten bezüglich der Eigenschaften. Wenn zwischen Drainzone 32
und Substratzone 28 ein Streustrom fließt, wird in der Substratzone 28 eine Ladung gespeichert, so daß die
Substratzone 28 gegenüber der Sourcezone in Durchlaßrichtung vorgespannt wird. Infolgedessen wird die Schwellenwertspannung
herabgesetzt, und der Transistor vermag möglicherweise nicht zu sperren. Weiterhin erfährt dabei
die Spannungs-Strom-Kurve des Transistors einen Knick, wobei abnormale Stromflüsse den Betrieb des Transistors
instabil machen.
Im Falle eines n-Kanal-Transistors tritt die sog. Ladungspumperscheinung
(charge pump phenomenon) auf, bei welcher beim Sperren des Transistors Kanalelektronen in
der Substratzone verbleiben. Hierbei wird eine Gegen- bzw. Sperrvorspannung über Substrat- und Sourcezone induziert.
Die Schwellenwertspannung des Transistors wird durch die Gate-Rückwärtsregelspannung (back gate bias),
die durch die Sperrvorspannung hervorgerufen wird, erhöht. Da der Gegenwirkleitwert gm herabgesetzt wird,
hängt die Betriebsverzögerungszeit von der
Frequenz ab.
Zur Vermeidung dieser Nachteile, die bei einem SOS/MOS
aufgrund des "Floating Substrate"-Effekts auftreten kön-
3U2U8
nen, wurde bereits ein in den Fig. 3 und 4 dargestellter SOS/MOS entwickelt, bei dem sich eine Substratverdrahtungs-
bzw. -anschlußschicht 38 von der Substratzone 28 in Richtung der Kanalbreite erstreckt. Über die in der Substratanschlußschicht
38 ausgebildete Substratelektrode wird der Substratzone 28 ein konstantes Potential zugeführt.
Die Fig. 3 und 4 veranschaulichen dabei einen p-Kanal-Transistor bei einem bisherigen SOS/MOS mit Substratelektrode in Aufsicht bzw. im Schnitt längs der Linie
IV-IV in Fig. 3. Die Substratanschlußschicht 38 besteht
aus η -Typ-Silizium.
Bei einem bisherigen SOS/MOS, bei dem die Substratelektrode
die Form gemäß Fig. 3 besitzt, endet die Gatelektrode 36 in einem etwas außerhalb des Endteils der Elementzone
24 gelegenen Teil, während der Endteil 40 der Gateelektrode 36 erweitert ist, so daß die Substratanschlußschicht
unter Verwendung der Gateelektrode 36 als Maske mit Selbstausrichtung geformt werden kann. Die Breite des
Endteils 40 der Gateelektrode 36 ist aus den im folgenden zu beschreibenden Gründen erweitert.
Die Musterbildung der Gateelektrode 36 erfolgt nach Photolithographieverfahren.
Wenn dabei in der Maskenausrichtung ein Fehler auftritt, erhält die Gateelektrode 36
eine Mißausrichtung. Wenn der Endteil der Gateelektrode nicht erweitert wäre, würde dabei die in Fig. 5 dargestellte
Gateelektrode 36a entstehen. Anschließend wird die Anordnung unter Verwendung der Gateelektrode 36a
als Maske mit einem p-Typ-Fremdatom, wie Bor, dotiert, um eine ρ -Sourcezone 30a und eine p+-Drainzone 32ä auszubilden.
Weiterhin wird zur Ausbildung einer n+-Substratanschlußschicht
38a mit einem n-Typ-Fremdatom, wie
Phosphor, dotiert. Fig. 6 veranschaulicht eine Elementzone 34a und die Substratanschlußschicht 38a bei entfernter
Gateelektrode 36a und Isolierschicht. Die Sourcezone 30a und die Drainzone 32a, die durch Dotieren mit einem
Fremdatom unter Verwendung der Gateelektrode 36a als
Maske hergestellt worden sind, sind vom p+-Typ. Da andererseits
die Elementzone 34a vor der Ausbildung von
Sourcezone 30a und Drainzone 32a mit dem n-Typ-Fremdatom dotiert wird, um der Elementzone den n""-Typ zu verleihen,
besitzt eine Substratzone 28a unter der Gateelektrode 36a, wo der Kanal entstehen soll, den n~-Typ.
Die Substratanschlußschicht 38a ist - wie erwähnt - vom n+-Typ. Bei einer Mißausrichtung der Gateelektrode 36a
bilden die p+-Drainzone 32a und die n+-Substratanschlußschicht
38a in einem Teil oder Bereich A eine direkte Sperrschicht bzw. einen direkten Übergang. Da die Sperrschichtkapazität
durch die p+-n+-Sperrschicht hoher Konzentration
beträchtlich vergrößert ist, wird die Betriebsgeschwindigkeit des Halbleiterelements herabgesetzt.
Wenn dagegen ein Endbereich 40 der Gateelektrode 36 auf die in Fig.3 dargestellte Art erweitert wird, werden die
Elementzone 24a und die Substratanschlußschicht 38a gemaß
Fig. 7 auch dann geformt, wenn die Gateelektrode 36 mit einer Mißausrichtung ausgebildet wird. Da hierbei der
Endbereich 40 der Gateelektrode 36 erweitert bzw. verbreitert
ist und bei der Ausbildung der p+-Sourcezone 30a
sowie der p+-Drainzone 32a durch Dotieren mit einem Fremdatom als Maske benutzt wird, führt die Mißausrich^
tung der Gateelektrode 36 nicht zur Entstehung einer direkten Sperrschicht zwischen der p+-Drainzone 32a und
der n+-Substratanschlußschicht 38a. Da hierbei auch keine
-ΙΟΙ p+-n+-Sperrschicht bzw. -Übergang hoher Konzentration
entsteht, kann die erwähnte erhebliche Vergrößerung der Sperrschichtkapazität vermieden werden. Obgleich die
Übergangs- bzw. Sperrschichtbereiche zwischen Sourcezone
30a und Substratzone 28a sowie zwischen Drainzone 32a und Substratzone 28a erweitert sind, handelt es
sich hierbei um p+-n~-Sperrschichten bzw. -Übergänge. Die Kapazität ist in diesem Fall wesentlich kleiner als
die Sperrschichtkapazität der beschriebenen p+-n+-Sperrschicht
mit hoher Konzentration.
Aus den erwähnten Gründen wird der Endteil bzw. Endbereich 40 der Gateelektrode 36 beim bisherigen SOS/MOS
mit ausgebildeter Substratelektrode verbreitert. Diese Verbreiterung des Endbereichs 40 der Gateelektrode 36
ruft jedoch u.a. die folgenden Probleme hervor:
1. Da die Kanallänge L1 der Elementzone 24a, in welcher
die Breite der Gateelektrode vergrößert ist, länger ist als die Kanallänge L der Elementzone, in welcher
die Gateelektrode nicht verbreitert ist, ist die Kanallänge über die gesamte Elementzone hinweg nicht
konstant. Aus diesem Grund lassen sich die gewünschten Eigenschaften der Halbleiterelemente nicht erzielen.
2. Da die Oberfläche des Endbereichs 40 der Gateelektrode vergrößert ist, erhöht sich die Kapazität der Gateelektrode. Die Breite (Kanallänge) des nicht er-
weiterten Teils der Gateelektrode eines SOS/MOS dieser
Art beträgt im allgemeinen etwa 2 (im. Die Breite des Endbereichs 40 der Gateelektrode beträgt hierbei
31Λ2448
Ψ ■■ J Λ fi
- 11 -
jedoch 8-10 μπι. Die Kapazität der Gateelektrode
kann sich infolgedessen aufgrund des Endbereichs 40 in einem erheblichen Ausmaß vergrößern.
3. Durch die Erweiterung des Endbereichs 40 der Gateelektrode vergrößert sich die Oberfläche des Halbleiterelements.
Aufgabe der Erfindung ist damit insbesondere die Schaffung
einer verbesserten MOS-Halbleitervorrichtung, die
auf einer Isolierschicht ausgebildet ist und eine Substratelektrode aufweist. Außerdem bezweckt die Erfindung
die Schaffung eines Verfahrens zur Herstellung einer solchen Halbleitervorrichtung.
15
15
Die Lösung dieser Aufgabe ergibt sich aus den in den beigefügten Patentansprüchen gekennzeichneten Merkmalen
und Maßnahmen.
Die erfindungsgemäße MOS-Halbleitervorrichtung kennzeichnet sich dadurch, daß mit einer Substratzone einer
ersten, auf einer Isolierschicht ausgebildeten Halbleiterschicht zur Ausbildung des MOS-Typ-Elements, wo
ein Kanal geformt werden soll, eine zweite Halbleiterschicht
verbunden ist, die dünner ist als die erste Halbleiterschicht und welche denselben Leitungstyp besitzt
wie die Substratzone, an welcher der Kanal ausgebildet werden soll.
Bei dieser Konstruktion kann die Substratelektrode ohne Erweiterung des Endbereichs der Gateelektrode ausgebildet
werden. Hierbei kann auch eine Erhöhung der Übergangs- bzw. Sperrschichtkapazität vermieden werden, die
auf die hochkonzentrierte Sperrschicht zurückzuführen ist, welche aufgrund einer Mustermißausrichtung der
Gateelektrode entsteht.
Da weiterhin die Kanallänge über die gesamte Elementzone
hinweg konstant sein kann, lassen sich stabile und wünschenswerte Eigenschaften des Halbleiterelements erzielen.
Da die Fläche der Gateelektrode nicht vergrößert zu werden braucht, kann eine Vergrößerung der Gateelektroden-Kapazität
und der Elementfläche verhindert werden.
Da weiterhin die Elektrodenverdrahtungs- bzw. -anschlußschicht,
welche die Gateelektrode bildet, kein solches Muster zu besitzen braucht, daß sie an einer
bestimmten Stelle endet, läßt sich auch eine höhere Packungs- bzw. Integrationsdichte erzielen.
im folgenden sind bevorzugte Ausführungsbeispiele der
Erfindung im Vergleich zum Stand der Technik anhand der
beigefügten Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine Teilaufsicht auf einen p-Kanal-Transistor
eines bisherigen SOS/MOS (MOS-Halbleitervor-
richtung mit SOS-Aufbau),
Fig. 2 einen Schnitt längs der Linie II-II in Fig. 1,
Fig. 3 eine Teilaufsicht auf einen p-Kanal-Transistorteil
eines anderen bisherigen SOS/MOS,
Fig. 4 einen Schnitt längs der Linie IV-IV in Fig. 3,
3H2448
Fig, 5 eine Aufsicht auf einen p-Kanal-Transistorteil,
bei dem eine Gateelektrode ohne erweiterten Endbereich mißausgerichtet ist,
Fig. 6 eine Aufsicht auf das Halbleitersubstrat nach
Fig. 5 (mit weggelassener Gateelektrode und Isolierschicht), wobei das Halbleitersubstrat
zur Ausbildung von Source- und Drainzonen mit einem Fremdatom dotiert worden ist,
10
Fig. 7 eine Aufsicht auf ein Halbleitersubstrat, bei
dem eine Gateelektrode mit erweitertem Endbereich mißausgerichtet ist,
Fig. 8 eine Aufsicht auf einen η-Kanal-Transistor eines
SOS/MOS gemäß der Erfindung,
Fig. 9 einen Schnitt längs der Linie IX-IX in Fig. 8,
Fig.10 einen Schnitt längs der Linie X-X in Fig. 8,
Fig.11 einen Schnitt längs der Linie XI-XI in Fig. 8,
Fig.12A bis 12G Schnittansichten des HalbleiterSubstrats
des SOS/MOS gemäß Fig. 8 zur Veranschaulichung eines Herstellungsverfahrens,
Fig.13 eine Aufsicht auf einen n-Kanal-Transistorteil
eines anderen SOS/MOS gemäß der Erfindung und 30
Fig.14 ein Schaltbild eines integrierten SOS/MOS-Schaltkreises
(SOS/MOS·IC) als Anwendungsbeispiel für den erfindungsgemäßen SOS/MOS.
Die Figuren. 1 bis 7 sind eingangs bereits erläutert
worden.
Fig. 8 ist eine Aufsicht auf einen n-Kanal-Transistor eines großintegrierten SOS/MOS-Schaltkreises gemäß der
Erfindung. Dabei ist auf einem Saphirsubstrat 120 eine
0,6 pm dicke Elementzone 124 ausgebildet, die eine
Silizium-Inselschicht umfaßt und in welcher ein n-Kanal-Transistor
vorgesehen ist. Die Elementzone 124 und das sie umgebende Gebilde sind im folgenden anhand von
Fig. 9 erläutert, die einen Schnitt längs der Linie IX-IX in Fig. 8 zeigt. Die Elementzone 124 ist mit
einer Isolierschicht 122 aus SiO2 bedeckt, und sie besteht
aus einer p~-Typ-Substratzone 128 zur Bildung
eines Kanals, die mit Bor in einer Konzentration von 10 /cnr dotiert ist, sowie einern -Typ-Sourcezone 130
und einer n+-Typ-Drainzone 132, die mit Arsen in einer Konzentration von 10 bis 10 /cm dotiert ist bzw.
sind. Ein1 Gateelektroden-Anschluß 136 aus polykristallinem
Silizium ist auf der Substratzone 128 unter Zwischenfügung einer 500 Ä dicken Gateoxidschicht 134 aus
Siliziumoxid ausgebildet. Der Gateelektroden-Anschluß 136 bildet die Gateelektrode des MOS-Transistors. Der
Anschluß 136 ist durch die. Isolierschicht 122 abgedeckt. Auf der Isolierschicht 122 sind Aluminiumleiterzüge
146 und 148 ausgebildet, die über in der Isolierschicht 122 vorgesehene Kontaktlöcher 142 bzw. 144 in
ohmschem Kontakt mit Sourcezone 130 bzw. Drainzone 132 stehen.
Gemäß Fig. 8 ist auf dem Saphir subs tr at 120 zusätzlich
zur Elementzone 124 eine Substraijverdrahtungs- bzw.
-anschlußschicht 138 aus Silizium ausgebildet, die im
folgenden anhand von Fig. 10 erläutert werden soll,
welche einen Schnitt längs der Linie X-X in Fig. 8 zeigt. Die Substratanschlußschicht 138 umfaßt eine
Silizium-Insel schicht von 0,3 μπι Dicke. Die Dicke dieser
Schicht 138 beträgt somit die Hälfte der Dicke der Elementzone 124 (mit einer Dicke von 0,6 μπι). Die Substratanschlußschicht
138 ist mit Bor in einer Konzen-
tration von 10 /cnr dotiert, so daß ihre Fremdatom-IQ
konzentration niedriger ist als diejenige von 10 bis 10 /cnr von Source- und Drainzone 130 bzw. 132, jedoch
höher als die Fremdatomkonzentration von 10 /cm-3 der
Substratzone 128. Die Substratanschlußschicht 138 besitzt denselben Leitungstyp wie die Substratzone, jedoch
eine höhere Fremdatomkonzentration. Die Substratanschlußschicht. 138 besitzt jedoch gegenüber Sourcezone
130 und Drainzone 132 den entgegengesetzten Leitungstyp
und eine niedrigere Fremdatomkonzentration. Die Substratanschlußschicht
138 1st einstückig bzw. materialeinheitlich in der Elementzone 124 ausgebildet, um sich von der
End- oder Stirnfläche der p"-Substratzone 128 in Richtung der Kanalbreite zu erstrecken. Die Substratanschlußschicht
138 ist zudem mit einer Isolierschicht 122a aus SiO2 bedeckt.
Die Gateelektrodenverdrahtung 136 ist auf der Substratanschlußschicht 138 unter Zwischenfügung dieser
Isolierschicht 122a ausgebildet. Da hierbei die Dicke der Elementzone 124 0,6 μπι beträgt, betragen die Dicken
der Gateoxidschicht 134 500 £ und der Substratanschlußschicht
138 0,3 μπι, wobei die Isolierschicht 122a mit
einer ausreichend großen Dicke von 0,35 μπι zwischen die
Substratanschlußschicht 138 und die Gateelektrodenverdrahtung
136 eingefügt ist.
Die Substratanschlußschicht 138 erstreckt sich über eine
3H24Ä8
gewisse Länge von der Endfläche der Substratzone 128
in Richtung der Kanalbreite und anschließend in Richtung der Kanallänge, so daß sie insgesamt eine L-förmige
Gestalt besitzt. Das andere Ende dieser Schicht 138· ist mit einer auf dem Saphirsubstrat 120 ausgebildeten
Substratklemmenzone 150 verbunden. Diese Anordnung ist anhand von Fig. 11 näher erläutert. Die Substratklemmenzone
150 umfaßt eine Silizium-Inselschicht, die auf dem Saphirsubstrat 120 einstückig bzw. materialeinheitlich
mit der Elementzone 124 und der Substratverdrahtungsbzw, -anschlußschicht 138 ausgebildet ist und eine Dicke
von 0,6 μπι, entsprechend der Dicke der Elementzone 124,
besitzt; Diese Substratklemmenzone 150 ist eine p+-
19 Zone, die Bor in einer Konzentration von 10 bis
PO ^
10 /cnr besitzt. Die Substratklemmzone 150 ist mit der
beschriebenen Isolierschicht 122a bedeckt. Auf der Substratklemmenzone 150 sind außerdem nicht dargestellte
Aluminiumleiterzüge vorgesehen, die über Kontaktlöcher ohmsche Kontakte herstellen.
Da bei dem n-Kanal-Transistor des SOS/MOS mit dem beschriebenen
Aufbau ein konstantes Potential über die Substratanschlußschicht 138 der Substratzone 128 zugeführt
wird, können die auf den "Floating Substrate"-"
Effekt zurückzuführenden Probleme beim MOS-Transistor des SOS-Aufbaus nicht auftreten.
Die Dicke der Substratverdrahtungs- bzw. -anschlußschicht 138 ist.ausreichend kleiner als diejenige der
Elementzone 124. Selbst wenn in diesem Fall bei der Ausbildung des Gateelektrodenleiterzugs 136 eine Mißausrichtung auftritt und dabei Sourcezone 138 oder
Drainzone 132 mit der Substratanschlußschicht 138 ver-
3U2U8
bunden wird, ist die Vergrößerung der Sperrschichtkapazität aufgrund der kleinen Übergangs- bzw. Sperrschichtfläche
gering. Da weiterhin die Fremdatomkonzentration der Substratanschlußschicht 138 geringer
ist als diejenige von Sourcezone 130 oder Drainzone 132, ist die Sperrschichtkapazität der gebildeten Sperrschicht
klein. Da es hierbei im Gegensatz zum bisherigen SOS/MOS gemäß Fig. 3 nicht nötig ist, den Endbereich
40 der Gateelektrode 36 zu verbreitern, kann die Kanallänge L über die gesamte Elementzone 124 hinweg
konstant sein. Aus diesem Grund lassen sich wünschenswerte und vorteilhafte Eigenschaften des Halbleiterelements
erzielen. Da die Gateelektrode in einer allgemeinen Form ausgebildet werden kann, läßt sich eine
Vergrößerung der Kapazität der Gateelektrode' vermeiden. Weiterhin entfällt auch die Vergrößerung der Elementoberfläche
infolge einer Erweiterung der Gateelektrode 36.
Indem die Substratanschlußschicht 138 dünn ausgelegt wird, kann die Isolierschicht 122 auf dieser Schicht
138 ausreichend dick ausgebildet sein. Auch wenn hierbei der Gatelektrodenleiterzug 136 so geformt wird, daß
er von der Gateelektrode des MOS-Transistors abgeht, ist die Gateelektrodenkapazität zwischen der Substratanschlußschicht
138 und dem Gateelektrodenleiterzug praktisch vernachlässigbar. Wenn beispielsweise die Substratanschlußschicht
138 mit derselben Dicke wie die Elementzone 124 ausgelegt und der Gateelektrodenleiterzug
136 parallel zur Substratanschlußschicht 138 ausgebildet wird, erhält die"Isolierschicht 122a eine Dicke
von 500 S, welche der Dicke der Gateoxidschicht 134 entspricht. Da bei dieser Ausführungsform die Isolier-
3 H 2448 VI":"· ": \ \'O
schicht 122a eine Dicke von 0,35 μπι (3500 S) besitzt,
beträgt die Gateelektrodenkapazität · (= w) derjenigen
der vorher beschriebenen Anordnung. Aus diesem Grund ist es möglich, den Gateelektrodenleiterzug 136
zu verlängern (to extend), ohne ihn am Endteil der Elementzone 124 enden zu lassen, wie dies bei der bisherigen
SOS MOS-Vorrichtung gemäß Fig. 3 der Fall ist. Die Isolierschicht 122a braucht nur mit einer solchen
Dicke ausgebildet zu sein, daß die gesamte Substratanschlußschicht nicht verarmt wird und in dieser Schicht.
bei der Anlegung einer Spannung an den Gateelektrodenleiterzug 136 keine Inversionsschicht entsteht. Die
Dicke der Substratanschlußschicht 138 und diejenige der Isolierschicht 122a können somit in Abhängigkeit von
den Betriebsbedingungen des Halbleiterelements gewählt werden, und zwar unter Berücksichtigung der vorstehenden
Einzelheiten.
Bei der beschriebenen Ausführungsform entspricht die
Dicke der Substratklemmenzone 150 derjenigen der EIementzone
124, um die nicht dargestellten, mit der Substratklemmenzone 150 in ohmschan Kontakt stehenden
Aluminiumleiterzüge im .selben Arbeitsgang ausbilden zu
können, in welchem die an Sourcezone 130 und Drainzone 132 angeschlossenen Aluminiumleiterzüge 146 bzw. 148
geformt werden.
Das Verfahren zur Herstellung des SOS/MOS gemäß Fig. 8
bis 11 ist im folgenden anhand von Fig. 12A bis 12G erläutert. Gemäß Fig. 12A wird zunächst auf dem Saphirsubstrat
120 eine epitaxiale Siliziumschicht 160 mit einer Dicke von 0,6 (im gezüchtet. Die Oberfläche der
Siliziumschicht 160 wird thermisch oxidiert, um eine
SiO2-Schicht 162 mit einer Dicke von 200 Ä bzw. 0,02 μα
auszubilden. Nach der Ausbildung einer Siliziumnitridschicht auf der Gesamtoberfläche des Halbleitersubstrats
wird auf dieser Schicht ein Abdeckmuster 164 vorgesehen. Die Siliziumnitridschicht wird unter Verwendung
dieses Abdeckmusters 164 als Maske selektiv geätzt, um ein Siliziumnitridmuster 166 in einem Bereich auszubilden, in welchem die Elementzone, die
Substratanschlußschicht und die Substratklemmenzone geformt werden sollen.
Sodann werden gemäß Fig. 12B die SiO2~Schicht 162 und
die Siliziumschicht 160 unter Verwendung des Abdeckmusters 164 als Maske selektiv geätzt, um die Dicke
des nicht-maskierten Teils der Siliziumschicht 160 auf
0,25 um einzustellen. Danach wird das Abdeckmuster entfernt.
Gemäß Fig. 12C wird hierauf das Halbleitersubstrat unter Verwendung des Siliziumnitridmusters 166 als Antioxidationsmaske
in einer Wasserdampfatmosphäre von
9000C selektiv oxidiert. Während dieses Vorgangs wird
der nicht-maskierte Teil der Siliziumschicht 60 bis zu seiner Grenze mit dem Saphirsubstrat 120 oxidiert,
so daß eine Feldisolierschicht 168 mit einer Dicke von etwa 0,6 μΐη entsteht. Die von der Feldisolierschicht
168 umschlossene Siliziumschicht 160 wird zu einer Siliziuminsel 170.
Gemäß Fig. 12D wird hierauf ein Abdeckmuster 172 auf dem Siliziumnitridmuster' 166 vorgesehen, und letzteres
wird unter Verwendung des Abdeckmusters 172 als Maske
selektiv geätzt, um ein Siliziumnitridmuster 174 herzustellen, das nur auf der Elementzone und der Substratklemmenzone
zurückbleibt.
- 20 -
Gemäß Fig. 12E werden danach die SiOg-Schicht 162 und
die Siliziuminsel 170 unter Verwendung des Abdeckmusters 172 als Maske selektiv geätzt, um die Dicke des unmaskierten
Teils der Siliziuminsel 170, wo die Substratanschlußschicht ausgebildet werden soll, auf etwa 0,45 μπι
einzustellen. Anschließend wird unter Verwendung des Abdeckmusters
172 als Maske eine Ionenimplantation von Bor in einer Dosis von 5 x 10 /cm~ vorgenommen. Der der
Ionenimplantation unterworfene Teil 176 der Siliziuminsel 170 wird in einem nachfolgenden Glüh- bzw. Anlaßschritt
aktiviert, um ihm den p+-Leitungstyp zu verleihen.
Nach Abtragung des Abdeckmusters 172 wird gemäß Fig.12F der der Ionenimplantation unterworfene Teil 176, d.h.
die p+-Zone 176 der Siliziuminsel 170, unter Verwendung
des Siliziumnitridmusters 174 als Antioxidationsmaske
in einer Wasserdampfatmosphäre von 9000C selektiv oxidiert.
Hierbei entsteht eine 0,3 μπι dicke Substratanschlußschicht 138, auf welcher eine 0,35 μια dicke FeId-
isolierschicht 122a aus SiOp ausgebildet ist. Der von der Substratanschlußschicht 138 verschiedene Teil der
Siliziuminsel bildet die Elementzone 124 von 0,6 μΐη
Dicke sowie die nicht dargestellte, mit der Schicht verbundene Substratklemmenzone von 0,6 μπι Dicke.
Gemäß Fig. 12G erfolgt schließlich nach Abtragung des Siliziumnitridmusters 174 eine Ionenimplantation von
Bor in die Elementzone 124, um diese in eine p~-Zone mit
niedriger Fremdatomkonzentration umzuwandeln. Außerdem wird Bor durch Ionenimplantation In- hoher Konzentration
in die nicht dargestellte Substratklemmenzone implan-
3U2U8
tiert, um letztere zu einer p+-Zone umzuwandeln.
Schließlich wird in an sich bekannter Weise der Gateelektrodenleiterzug
136 auf der Substratanschlußschicht
138 und dem Teil der Elementzone 124 ausgebildet, in welchem die Substratzone geformt werden soll. Im Anschluß
hieran erfolgt unter Verwendung des Gateelektrodenleiterzugs I36 als Maske eine Dotierung mit
Arsen, um die n+-Sourcezone und die n+-Drainzone auszubilden.
Die durch den Gateelektrodenleiterzug I36 maskierte Fläche der Elementzone 124 wird zur Substratzone
128. Daraufhin wird durch chemisches Aufdampfen eine SiOp-Schicht 178 abgelagert. Nach der Ausbildung
von Kontaktlöchern wird im Vakuum eine Aluminiumschicht aufgedampft. Der Aluminiumschicht wird ein solches
Muster verliehen, daß sie Aluminiumleiterzüge bildet, worauf der SOS/MOS fertiggestellt ist.
Bei dem SOS/MOS mit dem beschriebenen Aufbau können die Elementzone 124, die Substratanschlußschicht 138
und die Substratklemmenzone mittels Selbstausrichtung bzv/. Selbsteinstellung aus einer einzigen Siliziuminsel
geformt werden. Da weiterhin die Feldisolierschicht 122a dick ist, braucht auf der Feldisolierschicht 122a keine Maske zur Ausbildung von Sourcezone
und Drainzone in der Elementzone 124 vorgesehen zu werden.
In Fig. 13 ist eine andere Ausführungsform des erfindungsgemäßen
SOS/MOS dargestellt, bei welcher auf dem SaphirSubstrat 120 die Elementzone 124 aus der n+-
Sourcezone 130, der n+-Drainzone 132 und der p~-Substratzone
128 an der Stelle ausgebildet ist, wo der Kanal gebildet werden soll. Die Sourcezone 130 ist
über ein Kontaktloch 142 mit dem Aluminiumleiterzug verbunden. Die Drainzone 132 ist über ein Kontaktlpch
144 mit dem Aluminiumleiterzug 148 verbunden. Die Substratzone
128 ist mit der p+-Substratanschlußschicht 138 verbunden, die dünner ist als die Elemehtzone 124.
Die Substratanschlußschicht 138 erstreckt sich in Richtung der Kanallänge und grenzt mit der einen Seitenfläche
an die η -Drainzone 132 an. Außerdem grenzt die
Substratanschlußschicht 138 über einen kleinen Bereich
an die Sourcezone 130 an. Die Substratanschlußschicht
138 ist mit der ρ -Substratklemmenzone 150 verbunden, welche dieselbe Dicke besitzt wie die Elementzone 124.
Diese Zone 150 ist von der Drainzone 132, die in hoher Konzentration mit einem Fremdatom dotiert ist, getrennt,
so daß sie nicht an diese Drainzone 132 angrenzt bzw. anschließt. Der Gateelektrodenleiterzug 136 ist auf der
Substratzone 128 und der Substratverdrahtungs- bzw.
-anschlußschicht 138 mit dazwischen befindlicher Isolierschicht ausgebildet.
Obgleich an den Grenzen zwischen Substratverdrahtungsschicht 138 sowie Sourcezone 130 bzw. Drainzone 132
p+-n+-Übergänge oder -Sperrschichten hoher (Fremdatom-)
Konzentration gebildet werden, sind die Sperrschichtflächen klein, weil die Dicke der Substratanschlußschicht
138 ausreichend klein ist. Infolgedessen ist
die Sperrschichtkapazität klein, so daß sie keine Probleme aufwirft. Die Sperrschichtkapazität kann dadurch weiter herabgesetzt werden, daß die Frematomkonzentration
in der Substratanschlußschicht 138 höher gewählt wird als in der Substratζone 128, aber niedriger
als in der Drainzone 132 oder Mn der Sourcezone 130.
Obgleich die Erfindung vorstehend anhand eines n-Kanal-MOS-Transistors
beschrieben ist, ist sie gleichermaßen auf einen p-Kanal-Transistor oder einen n- oder p-Kanal-MOS-Umschaltkondensator
anwendbar.
Anstelle des Saphirsubstrats kann auch ein anderes isolierendes Substrat verwendet werden. Die Erfindung
ist auch auf den Fall anwendbar, in welchem ein MOS-Halbleiterelement auf einer Isolierschicht aus z.B.
SiOp oder Si,N^ auf dem Halbleitersubstrat ausgebildet
wird.
Ein tatsächliches Anwendungsgebiet für die erfindungsgemäße MOS-Halbleitervorrichtung ist im folgenden anhand
von Fig. 14 beschrieben. Dabei ist ein Speicherknotenpunkt Q einer Speicherzelle M mit einer Flip-Flop-Schaltung
über einen Datenübertragungstransistor T1 mit einer Ziffernleitung D verbunden. Ein Speicherknotenpunkt
Ü der Speicherzelle M ist über einen Datenübertragungstransistor
T2 mit einer Ziffernleitung D verbunden. Die Gateelektroden der Datenübertragungstransistoren T1 und T2 sind mit einer Wortleitung W
verbunden, während die Substratzonen der Datenübertragungstransistoren T1 und T2 beide an Masse liegen.
Da bei dieser Konfiguration das Substratpotential der Datenübertragungstransistoren T1 und T2 konstant ist,
kann der "Floating Substrate"-Effekt dieser'beiden Transistoren T1 und T2 verhindert werden.
Infolgedessen werden Schwankungen des Ausgangspegels der Transistoren T1 und T2 aufgrund ihrer Hysterese
vermieden. Außerdem kann erfindungsgemäß bei der Aus-
3H2448
bildung der Substratelektroden der Transistoren T1 und T2 eine Vergrößerung der Elementoberfläche auf ein
Mindestmaß herabgesetzt werden. In gleicher Maßen können auch Vergrößerungen der Zahl der Speicherzellenanordnungen
sowie der Verdrahtungskapazität der Wortleitung ¥ auf ein Mindestmaß herabgesetzt werden. Indem
das Substratpotential der Transistoren T1 und T2 an Masse gelegt ist, wird eine wesentliche Erhöhung der
elektrostatischen Kapazität der Ziffernleitung infolge des "Floating Substrate"-Effekts der Datenübertragungstransistoren T1 und T2 verhindert.
Claims (7)
- 3U2448PATENTANSPRÜCHEMOS-Halbleitervorrichtung mit einer Isolierschicht (120) und einem MOS-(Halbleiter-)Element aus einer ersten Halbleiterschicht (124), die auf der Isolierschicht (120) ausgebildet ist und eine Substratzone (128) des einen Leitungstyps, an welcher ein Kanal geformt werden soll, sowie eine Fremdatomzone des entgegengesetzten Leitungstyps aufweist, sowie einer auf der ersten Halbleiterschicht unter Zwischenfügung einer ersten Isolierschicht (134) ausgebildeten Elektrode (136), dadurch gekennzeichnet, daß eine zweite Halbleiterschicht (138)» die ausreichend dünner ist als die erste Halbleiterschicht (124), auf der Isolierschicht (120) ausgebildet ist, daß die zweite Halbleiterschicht (138) denselben Leitungstyp besitzt wie die Substratzone (128) und mindestens mit der Substratzone (128) der ersten Halbleiterschicht (124), an welcher der Kanal geformt werden soll, verbunden ist, und daß über die zweite Halbleiterschicht (138) ein konstantes Potential an die Substratzone (128) anlegbar ist.
- 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Halbleiterschicht (138) eine höhere Fremdatomkonzentration als die Substratzone (128) der ersten Halbleiterschicht (124), an welcher der Kanal geformt werden soll, jedoch eine niedrigere Fremdatomkonzentration als die Fremdatomzone (130,3H2U8■ ä-132) der ersten Halbleiterschicht besitzt.
- 3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß sich eine Elektrode (136) des MOS-EIements unter Zwischenfügung einer zweiten Isolierschicht (122a) über die zweite Halbleiterschicht (138) erstreckt und daß die zweite Isolierschicht (122a) eine solche Dicke besitzt, daß bei Anlegung einer Arbeitsspannung an die Elektrode (136) des MOS-Elements in der gesamten zweiten Halbleiterschicht (138) keine Verarmung und auch keine Inversionsschicht in Richtung der Dicke der zweiten Halbleiterschicht (138) auftritt.,
- 4. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste Halbleiterschicht (124) und die zweite Halbleiterschicht (138) unter Bxldung einer Insel(zone) von einem Isolator (122) umgeben sind.
- 5. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Breite des mit der ersten Halbleiterschicht (124) verbundenen Teils der zweiten Halbleiterschicht (138) größer ist als die Kanallänge der Substratzone (128) der ersten Halbleiterschicht (124), an welcher der Kanal geformt werden soll.
- 6. Verfahren zur Herstellung einer MOS-Halbleitervorrichtung, dadurch gekennzeichnet, daß auf einer Isolierschicht (120) eine Halbleiterschicht (160) ausgebildet wird, daß auf letzterer eine erste Antioxidationsmaske (166) geformt wird, daß die Halbleiterschicht (160) unter Benutzung der ersten Antioxidationsmaske. 3.zur Bildung einer Silizium-Insel(zone) (170) selektiv oxidiert wird, daß ein von einem ein Halbleiterelement bildenden Bereich verschiedener Teil der Silizium-Insel (170) mit einem Fremdatom des einen Leitungstyps dotiert wird, daß auf dem das Halbleiterelement bildenden Bereich (124) der Silizium-Insel (170) eine zweite Antioxidationsmaske (174) geformt wird, daß der genannte Teil der Silizium-Insel (170) unter Verwendung der zweiten Antioxidationsmaske (174) selektiv oxidiert wird, um den nicht maskierten Teil ausreichend dünner als den das Halb- . leiterelement bildenden Bereich auszubilden und gleichzeitig eine dicke Oxidschicht (122a) auf dem nicht maskierten Teil zu formen, daß der das Halbleiterelement bildende Bereich (124) mit einem Fremdatom des einen Leitungstyps dotiert wird, daß auf der Silizium-Insel unter Zwischenfügung einer Gateoxidschicht ein Gateelektrodenleiterzug (136) ausgebildet wird und daß der das Halbleiterelement bildende Bereich (124) unter Verwendung des Gateelektrodenleiterzugs als Maske mit einem Fremdatom des entgegengesetzten Leitungstyps dotiert wird, um eine Source-Zone (130), eine Drain-Zone (132) und eine Substratzone (128), an welcher ein Kanal geformt werden soll, auszubilden.
- 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Konzentration des Fremdatoms des einen Leitungstyps, mit dem der, von dem das Halbleiterelement bildenden Bereich verschiedene Teil der Silizium-Insel dotiert wird, größer ist als die Konzentration des Fremdatoms des einen (gleichen) Leitungstyps der Substratzone (128) und kleiner als die Konzentration des Fremdatoms des entgegengesetzten Leitungstyps von Source-Zone (130) und Drain-Zone (132).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55175304A JPS5799777A (en) | 1980-12-12 | 1980-12-12 | Metal oxide semiconductor type semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3142448A1 true DE3142448A1 (de) | 1982-06-24 |
| DE3142448C2 DE3142448C2 (de) | 1986-06-19 |
Family
ID=15993751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3142448A Expired DE3142448C2 (de) | 1980-12-12 | 1981-10-26 | MOS-Transistor und Verfahren zu seiner Herstellung |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4484209A (de) |
| JP (1) | JPS5799777A (de) |
| DE (1) | DE3142448C2 (de) |
| FR (1) | FR2496342A1 (de) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4883986A (en) * | 1981-05-19 | 1989-11-28 | Tokyo Shibaura Denki Kabushiki Kaisha | High density semiconductor circuit using CMOS transistors |
| FR2535530B1 (fr) * | 1982-10-29 | 1986-01-17 | Efcis | Structure planaire de transistors a effet de champ sur substrat isolant |
| JPS6042855A (ja) * | 1983-08-19 | 1985-03-07 | Hitachi Ltd | 半導体装置 |
| JPS62104173A (ja) * | 1985-10-31 | 1987-05-14 | Fujitsu Ltd | 半導体装置 |
| US4906587A (en) * | 1988-07-29 | 1990-03-06 | Texas Instruments Incorporated | Making a silicon-on-insulator transistor with selectable body node to source node connection |
| JPH0244753A (ja) * | 1988-08-05 | 1990-02-14 | Toshiba Corp | 半導体装置の製造方法 |
| US5001528A (en) * | 1989-01-31 | 1991-03-19 | The United States Of America As Represented By The Secretary Of The Air Force | Radiation hardened CMOS on SOI or SOS devices |
| JP2789931B2 (ja) * | 1991-05-27 | 1998-08-27 | 日本電気株式会社 | 半導体装置 |
| US5293052A (en) * | 1992-03-23 | 1994-03-08 | Harris Corporation | SOT CMOS device having differentially doped body extension for providing improved backside leakage channel stop |
| GB9311129D0 (en) * | 1993-05-28 | 1993-07-14 | Philips Electronics Uk Ltd | Electronic devices with-film circuit elements forming a sampling circuit |
| US6368903B1 (en) * | 2000-03-17 | 2002-04-09 | International Business Machines Corporation | SOI low capacitance body contact |
| JP3504212B2 (ja) | 2000-04-04 | 2004-03-08 | シャープ株式会社 | Ｓｏｉ構造の半導体装置 |
| US9978849B2 (en) * | 2015-12-29 | 2018-05-22 | Globalfoundries Inc. | SOI-MOSFET gate insulation layer with different thickness |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1224335A (en) * | 1967-11-28 | 1971-03-10 | North American Rockwell | N-channel field effect transistor |
| GB1561903A (en) * | 1975-09-04 | 1980-03-05 | Westinghouse Electric Corp | Fild effect transistors |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51135373A (en) * | 1975-05-20 | 1976-11-24 | Agency Of Ind Science & Technol | Semiconductor device |
| JPS51147186A (en) * | 1975-06-12 | 1976-12-17 | Fujitsu Ltd | Semiconductor device |
| JPS5248475A (en) * | 1975-10-16 | 1977-04-18 | Agency Of Ind Science & Technol | Semiconductor device |
| JPS5518052A (en) * | 1978-07-25 | 1980-02-07 | Mitsubishi Electric Corp | Semiconductor laser modulator |
| JPS5571068A (en) * | 1978-11-22 | 1980-05-28 | Nec Corp | Mos transistor and its manufacturing method |
| JPS55160457A (en) * | 1979-03-30 | 1980-12-13 | Toshiba Corp | Semiconductor device |
-
1980
- 1980-12-12 JP JP55175304A patent/JPS5799777A/ja active Pending
-
1981
- 1981-10-20 US US06/313,338 patent/US4484209A/en not_active Expired - Lifetime
- 1981-10-26 DE DE3142448A patent/DE3142448C2/de not_active Expired
- 1981-11-02 FR FR8120526A patent/FR2496342A1/fr active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1224335A (en) * | 1967-11-28 | 1971-03-10 | North American Rockwell | N-channel field effect transistor |
| GB1561903A (en) * | 1975-09-04 | 1980-03-05 | Westinghouse Electric Corp | Fild effect transistors |
Non-Patent Citations (2)
| Title |
|---|
| Abstract JP-OS 51-147186 * |
| US-Z: Electronics, Ausgabe vom 26.05.1977, S. 99-105 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3142448C2 (de) | 1986-06-19 |
| US4484209A (en) | 1984-11-20 |
| FR2496342B1 (de) | 1984-01-13 |
| JPS5799777A (en) | 1982-06-21 |
| FR2496342A1 (fr) | 1982-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2352762C2 (de) | Verfahren zur Herstellung einer monolithischen Halbleiterschaltungsanordnung mit komplementären Feldeffekt-Transistoren | |
| DE2930630C2 (de) | Halbleiterbauelement sowie Verfahren zu seiner Herstellung | |
| DE3937502C2 (de) | Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung | |
| DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
| DE2620155C2 (de) | ||
| DE69015666T2 (de) | MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich. | |
| DE19649686A1 (de) | Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET) | |
| DE2923995A1 (de) | Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie | |
| DE4208537C2 (de) | MOS-FET-Struktur und Verfahren zu deren Herstellung | |
| DE19642538A1 (de) | Halbleitereinrichtung und Herstellungsverfahren derselben | |
| DE3106202A1 (de) | Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung | |
| DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
| DE2502235A1 (de) | Ladungskopplungs-halbleiteranordnung | |
| DE19611959C2 (de) | Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben | |
| DE3780484T2 (de) | Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren. | |
| DE2824419C2 (de) | Feldeffekttransistor und Verfahren zu dessen Herstellung | |
| DE2531927A1 (de) | Polykristallines silizium-widerstandselement fuer integrierte schaltungen | |
| DE2546314A1 (de) | Feldeffekt-transistorstruktur und verfahren zur herstellung | |
| DE4042163A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
| DE2739586C2 (de) | Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung | |
| DE3142448C2 (de) | MOS-Transistor und Verfahren zu seiner Herstellung | |
| DE3030385A1 (de) | Mos-halbleitervorrichtung und verfahren zur herstellung derselben | |
| DE2453279C3 (de) | Halbleiteranordnung | |
| DE3427293A1 (de) | Vertikale mosfet-einrichtung | |
| DE3109074A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8128 | New person/name/address of the agent |
Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
| 8339 | Ceased/non-payment of the annual fee |