[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE3016738C2 - Verfahren zur Übertragung eines Bitmusterfeldes in einen Speicher und Schaltungsanordnung zur Ausübung des Verfahrens - Google Patents

Verfahren zur Übertragung eines Bitmusterfeldes in einen Speicher und Schaltungsanordnung zur Ausübung des Verfahrens

Info

Publication number
DE3016738C2
DE3016738C2 DE3016738A DE3016738A DE3016738C2 DE 3016738 C2 DE3016738 C2 DE 3016738C2 DE 3016738 A DE3016738 A DE 3016738A DE 3016738 A DE3016738 A DE 3016738A DE 3016738 C2 DE3016738 C2 DE 3016738C2
Authority
DE
Germany
Prior art keywords
memory
bit pattern
input
line
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3016738A
Other languages
English (en)
Other versions
DE3016738A1 (de
Inventor
Hugo Ing.(grad.) 7500 Karlsruhe Amann
Dieter Dr.-Ing. 7517 Waldbronn Funke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE3016738A priority Critical patent/DE3016738C2/de
Priority to US06/258,010 priority patent/US4453227A/en
Priority to GB8113222A priority patent/GB2074820B/en
Publication of DE3016738A1 publication Critical patent/DE3016738A1/de
Application granted granted Critical
Publication of DE3016738C2 publication Critical patent/DE3016738C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/41Bandwidth or redundancy reduction
    • H04N1/411Bandwidth or redundancy reduction for the transmission or storage or reproduction of two-tone pictures, e.g. black and white pictures
    • H04N1/413Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information
    • H04N1/417Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information using predictive or differential encoding
    • H04N1/4175Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information using predictive or differential encoding involving the encoding of tone transitions with respect to tone transitions in a reference line
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919Storing and outputting test patterns
    • G01R31/31921Storing and outputting test patterns using compression techniques, e.g. patterns sequencer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Dram (AREA)
  • Communication Control (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Description

Die Erfindung liegt auf dem Gebiet der Datenübertragung und ist bei Schaltungsanordnungen zur schnellen Übertragung von Bitmusterfeldern anzuwenden.
Bei der Verarbeitung von Daten besteht mitunter die Aufgabe, Bitmusterfelder auszuwerten, in einen Speicher zu geben oder aus einem Speicher abzurufen. Bei solchen Bitmusterfeldern handelt es sich um eine Folge von Binärziffern, bei der die Binärziffei η nicht in einem festen Format als Binärzahl betrachtet oder verwendet werden, sondern bei der den Einzelbits andere Bedeutungen zugeordnet sind, beispielsweise ein Schaltzustand (ja/nein). Solche Bitmusterfelder, bei denen die Binärziffern spalten- und zeilenweise geordnet sind, ergeben sich beispielsweise in der Digitalprüftechnik oder bei der elektronischen Bildanalyse und Bilderkennung und können dort einen großen Umfang annehmen. Solche Bitmusterfelder müssen beispielsweise in einen externen Speicher abgelegt werden. Hierzu ist der externe Speicher spaltenweise organisiert, d. h. es gibt ρ Speicherbausteine mit einer Speichertiefe von ζ Bit, so daß jeder Speicherbaustein einem Ausgangsanschluß des Prüfsystems zugewiesen werden kann.
Bei vielen Bitmusterfeldern ändern sich im allgemeinen von Zeile zu Zeile nur wenige Bits, d.h. die wesentlichen Informationen des Bitmusierfeldes ergeben sich aus den von Zeile zu Zeile vorliegenden Änderungen. So ist es mitunter auch üblich, Bitmusterfelder in Änderungsform zu charakterisieren. Gegebenetifalls liegen die Quelldaten eines ermittelten Sachverhaltes auch bereits in Änderungsform vor.
Bei der Übertragung von Daten ist es im übrigen notwendig, den Datenfluß durch besondere begleitende Signale zu steuern. So werden die Datenzeilen
is beispielsweise mit mehrstelligen Adressen ausgestattet; zur Festlegung des Schaltzustandes eines Registers wird ein Taktsignal, das sogenannte STROBE-Signal, verwendet; als Steuersignal für Speicherbausteine ist das WE-Signal (mit der Bedeutung »schreiben« oder »lesen«) gebräuchlich.
Ausgehend von einem Verfahren zur Übertragung aufeinanderfolgender Zeilen eines aus ρ Spalten und ζ Zeilen bestehenden Bitmusterfeldes in einem Speicher liegt der Erfindung die Aufgabe zugrunde, zur zeitlichen
?> Entlastung des für die Übertragung des Bitmusterfeldes verwendeten Datenkanals Verfahrensschritte anzugeben, die es gestatten, eine reduzierte Datenmenge zu übertragen und trotzdem eine korrekte Wiedergabe des gesamten Bitmusterfeldes zu gewährleisten.
Zur Lösung dieser Aufgabe ist gemäß der Erfindung vorgesehen, daß nur die Datenbits, die sich gegenüber einer vorhergehenden Zeile geändert haben, übermittelt werden, daß die sich ändernden Bits durch ihre Spaltenadresse gekennzeichnet und daß die nicht übertragenen Bits, deren Zustand sich gegenüber der vorhergehenden Zeile nicht geändert hat, in einem Zwischenlager durch Speicherung des Vorzustandes dupliziert werden.
Bei Anwendung eines solchen Verfahrens kann die Zahl der Datentransfers niedrig gehalten, d. h. die Arbeitsgeschwindigkeit einer Datenverarbeitungsanlage erhöht und damit die mögliche Auslastung der Anlage verbessert werden.
Eine bevorzugte Schaltungsanordnung zur Ausübung des Verfahrens mit einem aus mehreren Speicherbausteinen bestehenden Speicher, deren Anzahl der Anzahl der Spalten des Bitmusterfeldes und deren Speichertiefe der Anzahl der Zeilen des Bitmusterfeldes entspricht, ist dadurch gekennzeichnet, daß dem Speicher ein Zwischenregister mit einer Breite von ρ Bit vorgeschaltet ist, daß das Zwischenregister außer einem Änderungsdateneingang und einem Eingang für ein STROBE-Signal einen Eingang zur Adressierung derjenigen Speicherbausteine aufweist, deren Daten sich jeweils von Zeile zu Zeile ändern, daß an die Ausgänge des Zwischenregisters die Dateneingänge der einzelnen Speicherbausteine geschaltet sind und daß jeder Speicherbaustein einen zweiten Eingang für ein WE-Signal und eine Reihe von weiteren Eingängen für ein mehrstelliges Zeilenadreß-Signal aufweist, wobei einerseits alle Eingänge für das WE-Signal und andererseits alle Eingänge für das Zeilenadreß-Signal parallel geschaltet sind.
Zur Realisieurng des Verfahrens mit der Schaltungsanordnung ist am Ende des Datenkanals zunächst das Ausgangs-Bitmuster, also die erste Zeile des Bitmusterfeldes, in das Zwischenregister einzutragen. Aufgrund eines Schreibbefehls wird der Registerinhalt gleichzeitig
von allen Speicherbausteinen übernommen. Anschließend kann die zweite Zeile des Bitmusterfeldes aufbereitet werden, indem nur die sich ändernden Bits in die entsprechenden Zellen des im übrigen unverändert bleibenden Zwischenregisters eingebracht werden. Danach erfolgt wiederum durch einen Steuerbefehl die Übernahme des Registerinhalts in die folgenden Speicherstellen der Speicherbausteine. Diese Sequenz kann beliebig oft wiederholt werden, sofern noch freie Speicherstellen der Speicherbausteine vorhanden sind.
Eine besonders einfache Schaltungsanordnung ergibt sich, wenn man die Speicherbausteine in Achtergruppen zusammenfaßt In diesem Fall kann man als Zwischenregister zur Duplizierung der redundanten Bits ein 8-Bit-Decoder-Register verwenden. Dabei wird das Datenbit von der Spalten-Adreßinformation begleitet, die sich aus einem Gruppenadreß-Signal und der binären Auswahladresse des jeweiligen Speicherbausteins innerhalb der Achtergruppe zusammensetzt In Verbindung mit einem STROBE-Signai aktiviert das Gruppenadreß-Signal das Zwischenregister, und das Datum wird an der durch die Adresse des Speicherbausteins bezeichneten Stelle abgelegt Wenn alle Änderungen eingetragen sind, übernehmen die Speicherbausteine mit dem WE-Signal die Registerinformation unter der jeweiligen Zeilenadresse.
Ein Ausführungsbeispiel der neuen Schaltungsanordnung ist in F i g. 2 dargestellt. F i g. 1 zeigt zunächst ein Bitmusterfeld, das in einem externen Speicher abgelegt werden soll.
Das Bitmusterfeld gemäß F i g. 1 besteht i.us ρ Spalten und ζ Zeilen. Zur Übertragung dieses Bitmusterfeldes in einen Speicher ist jeder Spalte des Bitmusterfeldes ein Speicherbaustein mit der Speichertiefe von ζ Bit zugeordnet. Das Bitmusterfeld besteht aus den Binärzahlen 1 und 0, wobei innerhalb des Feldes von Zeile zu Zeile nur eine geringe Anzahl von Änderungen der Binärziffern vorliegt. Diese sind durch eine besondere Strichstärke hervorgehoben, beispielsweise in der vierten Zeile die Bits der Spalten 4 und 11.
Die Übertragung dieses Bitmusterfeldes in einen Speicher kann dann wesentlich schneller erfolgen, wenn abgesehen von der ersten Zeile jeweils nur die sich von Zeile zu Zeile ändernden Bits, verbunden mit einer Kennzeichnung der Lage dieser Bits innerhalb des Bitmusterfeldes, übertragen werden. In diesem Fall ist es aber notwendig, vor dem Einspeichern der übertragenen Daten die jeweilige Zeile des Bitmusterfeldes wiederherzustellen, damit in jedem Speicherbaustein die ihm zukommende Information abgespeichert werden kann.
Eine Schaltungsanordnung hierfür zeigt F i g. 2, wobei davon ausgegangen wird, daß die Speicherbausteine zu Achtergruppen zusammengefaßt sind.
Den acht Speicherbausteinen 1 bis 8 eines Speichers ist das Zwischenregister 9 mit einer Breite von 8 Bit vorgeschaltet Bei diesem Zwischenregister handelt es sich um ein standardmäßiges Decoder-Register, das mit einer binär codierten Eingangsadresse die Übernahme eines Datenbits in eine von acht Speicherzel'en gestattet. Die einzelnen Ausgänge des Zwischenregisters sind an die Eingänge der Speicherbausteine 1 bis 8
ίο geschaltet
Das Zwischenregister weist neben einem Dateneingang DAT und einem Eingang STROBE für ein Taktsignal drei weitere Eingänge EADRQ ... 2 zur Adressierung einzelner Speicherbausteine auf.
Zur Übertragung des in Fig. 1 dargestellten Bitmusf.erfeldes in den Speicher sind an sich mehrere Schaltungsanordnungen gemäß F i g. 2 erforderlich, um auch die über die Anzahl 8 hinausgehenden Spalten des Bitmusterfeldes abspeichern zu können. Diese weiteren Schaltungsanordnungen sind jedoch nicht dargestellt. (Jm bei der Übertragung und Abspeicherung der Daten unterscheiden zu können, welcher Spaltengruppe des Bitmusterfeldes und damit welcher Gruppe der Speicherbausteine die einzelnen Daten zuzuordnen sind, wird die jeweilige Dateninformation von einer im 1-aus-n-Code vorliegenden Gruppenadresse CADR begleitet. Nur wenn das für die jeweilige Gruppe zutreffende Gruppenadreß-Signal vorliegt, kann — bedingt durch das Verknüpfungselement 10 — das betreffende Zwischenregister aktiviert werden.
Bei der Übertragung des in F i g. 1 dargestellten Bitmusterfeldes in den Speicher wird über den Datenkanal DATzunächstdas Bitmuster der Zeile 1 des Bitmusterfeldes einzelbitweise in das Zwischenregister eingetragen. Aufgrund eines Schreibbefehls WE, der alle Speicherbausteine 1 bis ρ gleichzeitig erreicht, wird der Registerinhalt gleichzeitig von allen Speicherbausteinen übernommen. Anschließend wird im Zwischenregister 9 die Zeile 2 des Bitmusterfeldes aufbereitet, indem, gesteuert durch die Elementadresse EADR, über den Datenkanal DATnur die sich von Zeile ! zu Zeile 2 des Bitmusterfeldes ändernden Bits übertragen und in die entsprechenden Registerzellen geladen werden. Bei zutreffend vorliegendem Gruppenadreß-Signal wird der Registerzustand durch das STROBE-Signai festgelegt, und anschließend erfolgt durch das Schreibsignal WE die Übernahme der im Zwischenregister gespeicherten Zeile in den folgenden Speicherplatz der Speicherbausteine 1 bis 8. Der jeweilige Speicherplatz in den Speicherbausteinen wird durch die mehrstellige Zeilenadresse ZADR, die jeweils für alle Speicherbausteine gemeinsam übertragen wird, bestimmt.
Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Verfahren zur Übertragung aufeinanderfolgender Zeilen eines aus ρ Spalten und ζ Zeilen bestehenden Bitmusterfeldes in einem Speicher, dadurch gekennzeichnet, daß nur die Datenbits, die sich gegenüber einer vorhergehenden Zeile geändert haben, übermittelt werden, daß die ich ändernden Bits durch ihre Spaltenadresse gekennzeichnet und daß die nicht übertragenen Bits, deren Zustand sich gegenüber der vorhergehenden Zeile nicht geändert hat, in einem Zwischenregister durch Speicherung des Vorzustandes dupliziert werden.
2. Schaltungsanordnung zur Ausübung des Verfahrens mit einem aus !mehreren Speicherbausteinen bestehenden Speicher, deren Anzahl, der Anzahl der Spalten des Bitmusterfeldes und deren Speichertiefe der Anzahl der Zeilen des Bitmusterfeldes entspricht, dadurch gekennzeichnet, daß dem Speicher (1... 8) ein Zwischenregister (9) mit einer Breite von ρ Bit vorgeschaltet ist, daß das Zwischenregister außer einem Änderungsdateneingang (DAT) und einem Eingang für ein STROBE-Signal einen Eingang (EADR) zur Adressierung derjenigen Speicherbausteine aufweist, deren Daten sich jeweils von Zeile zu Zeile ändern, daß an die Ausgänge des Zwischenregisters die Dateneingänge der einzelnen Speicherbausteine geschaltet sind und daß jeder Speicherbaustein einen zweiten Eingang für ein WE-Signal und eine Reihe von weiteren Eingängen für ein mehrstelliges Zeilenadreß-Signal aufweist, wobei einerseits alle Eingänge für das WE-Signal und andererseits alle Eingänge für das Zeilenadreß-Signal parallel geschaltet sind.
3. Schaltungsanordnung nach Anspruch 2 für Bitmusterfelder mit mehr als acht Spalten, dadurch gekennzeichnet, daß jeweils acht Speicherbausteine zu einer Gruppe zusammengefaßt sind, der ein Zwischenregister (9) in Form eines 3-Bit-Decoder-Registers zugeordnet ist, und daß der Eingang des jeweiligen Registers für das STROBE-Signal mit dem Eingang für ein Gruppenadreß-Signal kombiniert ist.
DE3016738A 1980-04-30 1980-04-30 Verfahren zur Übertragung eines Bitmusterfeldes in einen Speicher und Schaltungsanordnung zur Ausübung des Verfahrens Expired DE3016738C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE3016738A DE3016738C2 (de) 1980-04-30 1980-04-30 Verfahren zur Übertragung eines Bitmusterfeldes in einen Speicher und Schaltungsanordnung zur Ausübung des Verfahrens
US06/258,010 US4453227A (en) 1980-04-30 1981-04-27 Method and apparatus for transferring a bit pattern field into a memory
GB8113222A GB2074820B (en) 1980-04-30 1981-04-29 Bit pattern field transfer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3016738A DE3016738C2 (de) 1980-04-30 1980-04-30 Verfahren zur Übertragung eines Bitmusterfeldes in einen Speicher und Schaltungsanordnung zur Ausübung des Verfahrens

Publications (2)

Publication Number Publication Date
DE3016738A1 DE3016738A1 (de) 1981-11-05
DE3016738C2 true DE3016738C2 (de) 1988-06-16

Family

ID=6101383

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3016738A Expired DE3016738C2 (de) 1980-04-30 1980-04-30 Verfahren zur Übertragung eines Bitmusterfeldes in einen Speicher und Schaltungsanordnung zur Ausübung des Verfahrens

Country Status (3)

Country Link
US (1) US4453227A (de)
DE (1) DE3016738C2 (de)
GB (1) GB2074820B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3237365A1 (de) * 1982-10-08 1984-04-12 Siemens AG, 1000 Berlin und 8000 München Anordnung zur erzeugung von mustern von pruefsignalen bei einem pruefgeraet
DE3437528C2 (de) * 1983-10-12 1994-12-22 Canon Kk Datenversetzungssystem
GB2149159B (en) * 1983-10-28 1987-07-08 Membrain Ltd Method and apparatus for generating sequence of multibit words
EP0571170B1 (de) * 1992-05-18 2000-04-12 Canon Kabushiki Kaisha Kodierungs- und Dekodierungsvorrichtung
DE69700149T2 (de) * 1997-05-22 1999-07-01 Hewlett-Packard Co., Palo Alto, Calif. Dekompressionsschaltkreis

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5015093B1 (de) * 1970-12-31 1975-06-02
US3916095A (en) * 1972-02-17 1975-10-28 Dacom Inc Dual-line data compression method and system for compressing, transmitting and reproducing facsimile data
US3801737A (en) * 1972-07-10 1974-04-02 Ricoh Kk Video signal compression and expansion system and devices therefor
US4100580A (en) * 1973-06-01 1978-07-11 U.S. Philips Corporation Facsimile system
JPS5413306B2 (de) * 1974-01-24 1979-05-30
JPS5255313A (en) * 1975-10-30 1977-05-06 Kokusai Denshin Denwa Co Ltd Facsimile signal coding system
JPS6043703B2 (ja) * 1976-02-27 1985-09-30 富士ゼロックス株式会社 2値信号フアクシミリデ−タ圧縮方式
US4069511A (en) * 1976-06-01 1978-01-17 Raytheon Company Digital bit image memory system
US4078249A (en) * 1976-06-01 1978-03-07 Raytheon Company Digital display composition system
JPS5826713B2 (ja) * 1976-06-28 1983-06-04 日本電信電話株式会社 2値信号の逐次境界差分符号化伝送方式
US4152697A (en) * 1976-08-11 1979-05-01 Xerox Corporation Parallel run-length decoder
US4136363A (en) * 1976-12-29 1979-01-23 Xerox Corporation Truncated run length encoding
US4141068A (en) * 1977-03-24 1979-02-20 Xerox Corporation Auxiliary ROM memory system
NL7704398A (nl) * 1977-04-22 1978-10-24 Philips Nv Inrichting voor het afbeelden van gegevens op een weergeeftoestel.
US4259719A (en) * 1979-06-13 1981-03-31 Ford Motor Company Binary input processing in a computer using a stack

Also Published As

Publication number Publication date
GB2074820B (en) 1984-06-13
US4453227A (en) 1984-06-05
DE3016738A1 (de) 1981-11-05
GB2074820A (en) 1981-11-04

Similar Documents

Publication Publication Date Title
DE2803989C2 (de) Digitaldatenspeicher mit wahlfreiem Zugriff
DE2442191C2 (de) Verfahren zur Fehlerortsbestimmung in einem Arbeitsspeicher und Anordnung zur Durchführung des Verfahrens
DE2560206C2 (de) Speichersystem mit einem langsam arbeitenden Hauptspeicher großer Kapazität und mit zumindest einem schnell arbeitenden Pufferspeicher geringer Kapazität
DE2521436B2 (de) Informationswiedergewinnungsanordnung
DE1146290B (de) Elektronisches Datenverarbeitungssystem
DE2455803A1 (de) Mehrprozessor-datenverarbeitungsanlage
DE4019135A1 (de) Serieller speicher auf ram-basis mit parallelem voraus-lesen
DE3327379A1 (de) Einrichtung und verfahren zum umordnen von datensaetzen
DE2854782C2 (de) Datenverarbeitungssystem und Verfahren zum Ersetzen eines Datenblocks in einem Schnellspeicher
DE2310631B2 (de) Speicherhierarchie fur ein Datenverarbeitungssystem
DE2111642A1 (de) Vorrichtung zum Informationsaustausch zwischen einem schnellen und einem langsamen Speicher
DE2054941C2 (de) Anordnung zur Auswahl von Datensätzen
DE1260532B (de) Speicher mit Kenn-Wert-Aufruf
DE3016738C2 (de) Verfahren zur Übertragung eines Bitmusterfeldes in einen Speicher und Schaltungsanordnung zur Ausübung des Verfahrens
DE1524856A1 (de) Wortadressierbare Datenspeicher mit mehreren defekten Speicherelementen
DE2142374A1 (de) Datenverarbeitungseinnchtung
DE2235883A1 (de) Datenverarbeitungseinrichtung
DE2331874A1 (de) Vorrichtung zum rechnerischen verarbeiten von kostenrechnungsaufzeichnungen
EP0771463B1 (de) Verfahren und vorrichtung zum speichern und drehen von bitmustern
DE69011623T2 (de) Verfahren und Vorrichtung für Umschaltung von Dateninformation durch einen digitalen Wähler.
DE3016269C2 (de)
DE1474380A1 (de) Matrixspeicheranordnung
EP0004340B1 (de) Pseudozufällige Erzeugung von orthogonalen Matrizen für Verschlüsselungszwecke
DE3340078A1 (de) Prozessor-zelle zur verwendung in einer aus derartigen zellen gebildeten anordnung
DE1424756B2 (de) Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführer, von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8366 Restricted maintained after opposition proceedings
8305 Restricted maintenance of patent after opposition
D4 Patent maintained restricted
8339 Ceased/non-payment of the annual fee