[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2932569C2 - Verfahren zur Reduzierung der Dichte der schnellen Oberflächenzustände bei MOS-Bauelementen - Google Patents

Verfahren zur Reduzierung der Dichte der schnellen Oberflächenzustände bei MOS-Bauelementen

Info

Publication number
DE2932569C2
DE2932569C2 DE2932569A DE2932569A DE2932569C2 DE 2932569 C2 DE2932569 C2 DE 2932569C2 DE 2932569 A DE2932569 A DE 2932569A DE 2932569 A DE2932569 A DE 2932569A DE 2932569 C2 DE2932569 C2 DE 2932569C2
Authority
DE
Germany
Prior art keywords
hydrogen
density
layer
reducing
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2932569A
Other languages
English (en)
Other versions
DE2932569A1 (de
Inventor
Karlheinz 8021 Neuried Friedrich
Erich Dipl.-Chem. Dr.Rer.Nat. 8021 Taufkirchen Pammer
Lothar Dipl.-Phys. Dr. 8012 Ottobrunn Risch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2932569A priority Critical patent/DE2932569C2/de
Priority to GR61155A priority patent/GR72931B/el
Priority to US06/171,180 priority patent/US4331709A/en
Priority to FR8016574A priority patent/FR2463510A1/fr
Priority to CA000357883A priority patent/CA1152227A/en
Priority to GB8026066A priority patent/GB2056174B/en
Priority to JP11017880A priority patent/JPS5629368A/ja
Publication of DE2932569A1 publication Critical patent/DE2932569A1/de
Application granted granted Critical
Publication of DE2932569C2 publication Critical patent/DE2932569C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

15
20
40
Die vorliegende Patentanmeldung betrifft ein Verfahren zur Reduzierung der Dichte der schnellen Oberflüchenzustände bei MOS-Bauelementen, insbesondere bei oberflächenladungsgekoppelten Bauelementen (SCCDs = Surface-Charge-Coupled-Devices), durch Ab-Sättigung der freien Valenzen an der Si-StCVGrenzfläche mit Wasserstoff. Ein derartiges Verfahren ist aus der DE-OS 21 14 566 bekannt.
Besonders für oberflächenladungsgekoppelte Bauelemente, wie sie beispielsweise in dem Buch »Charge Transfer Devices« von S6quin und Tompsett, Academic-Press, New York, (1975), S. 11/12, beschrieben sind, sind niedrige Oberflächenzustandsdichten an der Si-SiO2-Grenzfläche von entscheidender Bedeutung für die Übertragungseigenschaften (und Dunkelstrom). Üblicherweise wird in der Technologie bei der Herstellung von MOS-Bauelementen nach einer sorgfältigen Gate-Oxidation eine Wasserstofftemperung In Gasatmosphäre durchgeführt. Vom Wasserstoff ist aus einem Aufsatz von Deal aus dem »Journal of the Electrochemical Society«, Bd. 121, Nr. 6, S. 198 c bis 205 c (1974) bekannt, daß er freie Bindungen (dangling bonds) an der Sl-S^-Grenzfläche absättigt. Wesentlich ist hierbei die Dissoziierung des H2-Molekuls in atomaren Wasserstoff. Diese Temperung in Wasserstoff-Atmosphäre wird bei Temperaturen im Bereich von 400 bis 500° C In einer Zeitdauer von ca. 30 Minuten durchgeführt. Oberflächenzustandsdichten, die sich mit diesem Verfahren erreichen lassen, liegen bei (5 bis 10)· Wcm^eV'1; für oberflächenladungsgekoppelte Bauelemente bedeutet dies einen normierten Übertragungsverlust von ungefähr (1 bis 2)· 10~* mit Grundladung, was für viele Anwendungen, nicht ausreichend ist.
Die Aufgabe, die der Erfindung zugrundeliegt, besteht demnach in einer weiteren Reduzierung der Oberflächenzustandsdichte und damit in der Optimierung der Übertragungseigenschaften von CCD-Bauelementen.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art durch die Merkmale im kennzeichnenden Teil des Patentanspruchs 1 gelöst. Aus der Zeitschrift IEEE Transactions on Electron Devices, Bd. ED-26, Nr. 4 (April 1979), Seiten 647 bis 657 ist zwar eine gemäß dem Merkmal a) hergestellte Si.vN,H.-Schicht bekannt, diese dient jedoch lediglich Passivierungszwecken.
Besonders vorteilhafte Weiterbildungen ergeben sich aus cien Unteransprüchen.
Als Reaktionsgas wird vorzugsweise Silan (SiH4) verwendet, welches mit Stickstoff (N2) oder Ammoniak (NHi) verdünnt ist. Durch diesen zusätzlichen Einbau von Stickstoff wird bei dem nachfolgenden Temperprozeß eine Umwandlung der amorphen Schicht in eine polykristalline Modifikation verhindert.
Das Si: H-Alomverhältnis kann zwischen 2 bis 10 variieren, das N : Sl-Atomverhältnis kann bis 1,3 ansteigen.
Die Abscheidung wird bei der Herstellung von MOS-Bauelementen zusätzlich zum normalen Doppel-Poly-Siliziun-Piozeß durchgeführt. Vor der Temperung werden in die amorphe SixN,H.-Schicht mittels üblicher fotolilhografischer Verfahren Kontaktfenster zum Anbringen der Golddrahtkontakte geätzt.
Entscheidend für die Einstellung der Oberflächenzusiandsdichien ist der auf die Abscheidung der Wasserstoff enthaltenden Schicht folgende Temperprozeß. Durch diese Temperung werden nämlich bevorzugt die Si-FI-Bindungen in der Schicht aufgebrochen, so daß direkt der hierdurch frei werdende atomare Wasserstoff zur SiO2/SI-Grenzfläche diffundieren und dort die freien Valenzen absättigen kann. Durch Optimierung dieser Temperung sind Oberflächenzustandsdichten von (6 ± 2)· 18* cm 2eV ' erreichbar.
Weitere Einzelheiten sind den Fig. 1 bis 3 zu entnehmen. Dabei zeigen die Fig. 1 und 2 Modelldarstellungen über den Vorgang der Absältigung der freien Valenzen mit Wasrerstoff, wobei Fig. 1 den Stand der Technik und die Flg. 2 das neue Verfahren darstellen. Der Doppelpfeil in Flg. 1 und 2 kennzeichnet die Übergangszone SlO2/Si, während die einfachen Pfeile die Diffustonswege der Wasserstoffatome markieren. Die schraffierte Fläche zeigt den Elektrodenbereich an. Mit dem Symbol Ns, in Flg. 1 Ist die Lage der schnellen Oberflächenzustände bezeichnet (In Flg. 2 durch atomaren Wasserstoff Fi abgesättigt). Die Bezeichnung SixN1H. in Fig. 2 soll die Lage der zusätzlich aufgebrachten amorphen Schicht nach der Lehre der Erfindung darstellen.
Folgende Reaktionen spielen sich bei den in den Fig. 1 und 2 dargestellten Modellen ab:
Figur 1 mit H2-GaS
(I)=Si- + H2 ^=Si-H + H
(2)==Si — + H v=Si — H
die Reaktion (1) verläuft sehr langsam.
Figur 2 mit SixNyHz-Schicht
(1) SixNyH, > SixNyH,_, + H
(2)=Si— + H V=Si-H
Aus Fi g. 3 sind die durch das neue Verfahren zu erreichenden Werte zu entnehmen. Dabei ist in einem Kurvendiagramm der Verlauf der typischen Oberflächenzustandsdichte Nss, der mit der Leitwertmethode an MOS-Kondensätoren gemessen wurde, aufgeze'chnet, wobei der Abschnitt a den Wert der Obcrflächenzustandsdichtc gemessen an einem Bauelement gemalj dem Stand der Technik, der Abschnitt b den Wert nach Aufbringen der Si-Wasserstoff enthaltenden Schicht und der Abschnitt c die Oberflächenzustandsdichte nach erfolgter leichter Temperung der aufgebrachten amorphen Schicht in Stickstoff darstellen.
Wie aus dem Diagramm zu entnehmen ist, wird hier eine Oberfiächenzusiandsdichte Nss jcm :eV '] von 4- 108cm 2eV ' erreicht.
Das Verfahren ist anwendbar für alle SCCD-Bauelemente sowie MOS-Bauelemente mit oberflächengenerierten Dunkelströmen. Die an nach dem erfindungsgemäßen Verfahren hergestellten SCCD-Bauelementen gemessenen Ladungsverluste von 1 · 10' sind eine wichtige Voraussetzung für ihre Anwendung als hochintegrierte Filter, Speicher und Sensoren. Die Übertragungseigenschaften sind optimal. Durch die niedrige Oberflächenzustandsdichte ist ferner der Anteil des von der Oberflächengeneration herrührender. Sperrstroms sehr klein. Der Dunkelstrom ist auf eine Elektrode bezogen um den Faktor 3 kleiner als bei den bisher bekannten Anordnungen.
Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zur Reduzierung der Dichte der schnellen Oberflächenzustände bei MOS-Bauelementen, insbesondere bei oberflächenladungsgekoppelten Bauelementen, durch Absättigung der freien Valenzen an der Si-SiOi-Grenzfläche mit Wasserstoff, dadurch gekennzeichnet, daß
a) die mit Elektroden versehenen Bauelementstrukturen an ihrer freien SiO2-Oberfläche mit einer, durch eine elektrische Niederdruckg'immentladung aus einer Silizium, Wasserstoff und Stickstoff enthaltenden Gasatmosphäre erzeugten amorphen Schleuder Zusammensetzung SixN1H. beschichtet werden und
b) anschließend die beschichtete Anordnung bei einer Temperatur, die über der Beschichtungstemperatur, aber unterhalb 500° C liegt, getempert wird, wobei die freien Valenzen an der Si-SiO2-Grenzfläche durch den aus der SixN1H--Schicht ausdlffuiidierenden atomaren Wasserstoff abgesäliigt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Reaktionsgas Silan (SiHj) mit Beimengungen von Stickstoff und/oder Ammoniak verwendet wird und daß die Zusammensetzung der Schicht auf Si2. InN2-6-IjHi eingestellt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei der Beschichtung der Gasdruck auf einen Bereich von 6,6 bis 40 Pa und die Temperatur auf einen Bereich von 100 bis 450° C eingestellt wird.
4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Schichtdicke auf 100 bis 1000 nm eingestellt wird.
10
DE2932569A 1979-08-10 1979-08-10 Verfahren zur Reduzierung der Dichte der schnellen Oberflächenzustände bei MOS-Bauelementen Expired DE2932569C2 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2932569A DE2932569C2 (de) 1979-08-10 1979-08-10 Verfahren zur Reduzierung der Dichte der schnellen Oberflächenzustände bei MOS-Bauelementen
GR61155A GR72931B (de) 1979-08-10 1980-02-08
US06/171,180 US4331709A (en) 1979-08-10 1980-07-22 Process of reducing density of fast surface states in MOS devices
FR8016574A FR2463510A1 (fr) 1979-08-10 1980-07-28 Procede pour reduire la densite des etats de surface rapides dans le cas de composants mos
CA000357883A CA1152227A (en) 1979-08-10 1980-08-08 Process of reducing density of fast surface states in mos devices
GB8026066A GB2056174B (en) 1979-08-10 1980-08-11 Process for reducing the density of fast surface states inmos-components
JP11017880A JPS5629368A (en) 1979-08-10 1980-08-11 Method of lowering fast surface level density for mos device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2932569A DE2932569C2 (de) 1979-08-10 1979-08-10 Verfahren zur Reduzierung der Dichte der schnellen Oberflächenzustände bei MOS-Bauelementen

Publications (2)

Publication Number Publication Date
DE2932569A1 DE2932569A1 (de) 1981-02-26
DE2932569C2 true DE2932569C2 (de) 1983-04-07

Family

ID=6078215

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2932569A Expired DE2932569C2 (de) 1979-08-10 1979-08-10 Verfahren zur Reduzierung der Dichte der schnellen Oberflächenzustände bei MOS-Bauelementen

Country Status (7)

Country Link
US (1) US4331709A (de)
JP (1) JPS5629368A (de)
CA (1) CA1152227A (de)
DE (1) DE2932569C2 (de)
FR (1) FR2463510A1 (de)
GB (1) GB2056174B (de)
GR (1) GR72931B (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676539A (en) * 1979-11-28 1981-06-24 Sumitomo Electric Ind Ltd Formation of insulating film on semiconductor substrate
US4358326A (en) * 1980-11-03 1982-11-09 International Business Machines Corporation Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing
GB2140202A (en) * 1983-05-16 1984-11-21 Philips Electronic Associated Methods of manufacturing semiconductor devices
CA1218470A (en) * 1983-12-24 1987-02-24 Hisayoshi Yamoto Semiconductor device with polycrystalline silicon active region and ic including semiconductor device
JP2724702B2 (ja) * 1985-06-21 1998-03-09 日本テキサス・インスツルメンツ 株式会社 電荷結合型半導体装置の製造方法
US4692344A (en) * 1986-02-28 1987-09-08 Rca Corporation Method of forming a dielectric film and semiconductor device including said film
US4826733A (en) * 1986-12-03 1989-05-02 Dow Corning Corporation Sin-containing coatings for electronic devices
JP2589327B2 (ja) * 1987-11-14 1997-03-12 株式会社リコー 薄膜トランジスタの製造方法
US4840918A (en) * 1988-05-09 1989-06-20 Eastman Kodak Company Method of noise reduction in CCD solid state imagers
US4840917A (en) * 1988-07-13 1989-06-20 Eastman Kodak Company Method of interface state reduction in MNOS capacitors
US5264724A (en) * 1989-02-13 1993-11-23 The University Of Arkansas Silicon nitride for application as the gate dielectric in MOS devices
US4962065A (en) * 1989-02-13 1990-10-09 The University Of Arkansas Annealing process to stabilize PECVD silicon nitride for application as the gate dielectric in MOS devices
NL8901637A (nl) * 1989-06-28 1991-01-16 Gen Signal Thinfilm Company B Werkwijze voor het verwijderen van defekten in een gemetalliseerd halfgeleiderinrichting.
US5374833A (en) * 1990-03-05 1994-12-20 Vlsi Technology, Inc. Structure for suppression of field inversion caused by charge build-up in the dielectric
JP2666596B2 (ja) * 1991-04-15 1997-10-22 株式会社デンソー 酸化膜中のトラップ密度低減方法、及び半導体装置の製造方法
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US6713330B1 (en) 1993-06-22 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
US6897100B2 (en) 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
CN1052566C (zh) * 1993-11-05 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) * 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH1070123A (ja) * 1996-06-17 1998-03-10 Siemens Ag 表面状態の不動態化を容易にする層を有する装置構造
US6017806A (en) * 1997-07-28 2000-01-25 Texas Instruments Incorporated Method to enhance deuterium anneal/implant to reduce channel-hot carrier degradation
JP3516596B2 (ja) * 1998-10-19 2004-04-05 松下電器産業株式会社 半導体装置の製造方法
US6373114B1 (en) * 1998-10-23 2002-04-16 Micron Technology, Inc. Barrier in gate stack for improved gate dielectric integrity
US6670242B1 (en) 1999-06-24 2003-12-30 Agere Systems Inc. Method for making an integrated circuit device including a graded, grown, high quality gate oxide layer and a nitride layer
US6492712B1 (en) 1999-06-24 2002-12-10 Agere Systems Guardian Corp. High quality oxide for use in integrated circuits
US6551946B1 (en) 1999-06-24 2003-04-22 Agere Systems Inc. Two-step oxidation process for oxidizing a silicon substrate wherein the first step is carried out at a temperature below the viscoelastic temperature of silicon dioxide and the second step is carried out at a temperature above the viscoelastic temperature
GB2355582A (en) * 1999-06-24 2001-04-25 Lucent Technologies Inc Gate oxides
US20030235957A1 (en) 2002-06-25 2003-12-25 Samir Chaudhry Method and structure for graded gate oxides on vertical and non-planar surfaces
GB2370416A (en) * 2000-07-25 2002-06-26 Agere Syst Guardian Corp Hydrogenation of dangling bonds at a gate oxide/semiconductor interface
DE10142267A1 (de) * 2001-08-29 2003-03-27 Infineon Technologies Ag Verfahren zum Abscheiden von Siliziumnitrid
USD720619S1 (en) 2011-08-22 2015-01-06 Kellogg North America Company Container

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3627589A (en) * 1970-04-01 1971-12-14 Gen Electric Method of stabilizing semiconductor devices
FR2394173A1 (fr) * 1977-06-06 1979-01-05 Thomson Csf Procede de fabrication de dispositifs electroniques qui comportent une couche mince de silicium amorphe et dispositif electronique obtenu par un tel procede
US4134125A (en) * 1977-07-20 1979-01-09 Bell Telephone Laboratories, Incorporated Passivation of metallized semiconductor substrates
US4113514A (en) * 1978-01-16 1978-09-12 Rca Corporation Method of passivating a semiconductor device by treatment with atomic hydrogen
US4181751A (en) * 1978-05-24 1980-01-01 Hughes Aircraft Company Process for the preparation of low temperature silicon nitride films by photochemical vapor deposition

Also Published As

Publication number Publication date
DE2932569A1 (de) 1981-02-26
GR72931B (de) 1984-01-12
JPS6229914B2 (de) 1987-06-29
FR2463510A1 (fr) 1981-02-20
FR2463510B1 (de) 1984-08-24
CA1152227A (en) 1983-08-16
JPS5629368A (en) 1981-03-24
US4331709A (en) 1982-05-25
GB2056174A (en) 1981-03-11
GB2056174B (en) 1983-06-08

Similar Documents

Publication Publication Date Title
DE2932569C2 (de) Verfahren zur Reduzierung der Dichte der schnellen Oberflächenzustände bei MOS-Bauelementen
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE3311635C2 (de)
DE19963674B4 (de) Verfahren zur Ausbildung eines Oxynitridgatedielektrikums, Oxynitridgatedielektrikum und darauf angeordneter Gatestapel
DE69232131T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer isolierenden Schicht für einen Kondensator
EP0087581B1 (de) Verfahren zur Herstellung von Siliziumoxidschichten
DE1764401C3 (de) Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE3132905C2 (de)
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE2513459A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE4422957B4 (de) Isolierverfahren für eine Halbleitervorrichtung
DE2951504C2 (de) Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit einem einen inneren und einen äußeren Basisbereich aufweisenden bipolaren Transistor
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE2655341A1 (de) Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE68918158T2 (de) Diamanttransistor und Verfahren zu seiner Herstellung.
DE2225374A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE19681430B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69023644T2 (de) Verfahren zur herstellung eines siliziumoxydfilmes.
DE3034900C2 (de) Verfahren zur Herstellung einer aluminiumhaltigen Leiterschicht
DE2654979B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE69025784T2 (de) Nichtflüchtige Speicher-Halbleiteranordnung
DE2112114C3 (de) Verfahren zur Herstellung eines Hochfrequenz-Planar-Siliziumtran sistors
DE1464525B2 (de) Verfahren zum herstellen eines mikrohalbleiterbauelementes mit feldeffekt

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8125 Change of the main classification
8126 Change of the secondary classification
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee