DE2946081A1

DE2946081A1 - Anordnung zur ueberwachung der funktion eines programmierbaren elektronischen schaltkreises

Info

Publication number: DE2946081A1
Application number: DE19792946081
Authority: DE
Inventors: Rudolf 3000 Hannover Auding; Klaus Grubert; Karl-Heinz 3007 Gehrden Hesse; Gerhard 3000 Hannover Ruhnau
Original assignee: Wabco Fahrzeugbremsen GmbH
Current assignee: ZF CV Systems Hannover GmbH
Priority date: 1979-11-15
Filing date: 1979-11-15
Publication date: 1981-05-27
Anticipated expiration: 1999-11-16
Also published as: DE2946081C3; DE2946081C2; IT1129860B; IT8068753A0; GB2065939A; FR2470987B1; JPS5688546A; GB2065939B; FR2470987A1; US4405982A

Description

2 9 ': '■"■ O 2

Hannover, den 7. Nov. 1979 WP 55/79 A/Vi

WABCO Fahrzeuglsr ems en GmbH, Hannover

Anordnung zur Überwachung der Funktion eines programmlerbaren elektronischen Schaltkreises

Sie Erfindung bezieht sich auf eine Anordnung zur Überwachung der Funktion eines programmierbaren elektrischen Schaltkreises, insbesondere eines Mikroprozessors oder eines Mikrocomputers .

Störpegel auf der Versorungsspannung eines solchen Schaltkreises können dazu führen, daß die Programmzähler- und Registerinhalte eines Mikroprozessors oder Mikrocomputers derart verändert werden, daß das im Festwertspeicher vorhandene Programm nicht mehr richtig abgearbeitet werden kann und nur noch willkürliche Operationen durchgeführt werden. Dieser Zustand kann nur durch eine RESET-Funktion, d.h. ein Rücksetzen des Mikro-

130022/0200

ORIGINAL INSPECTED

294-03

computers oder Mikroprozessors in den Anfangszustand mit anschließendem Wiederstart des Programms beendet werden.

Senkbar ist es bei Mikroprozessoren die Datenleitungen auf das Auftreten in illegalen Operationen zu überprüfen und beim Vorliegen solcher Operationen Maßnahmen zu ergreifen, die auf den Wiederstart des Programms abzielen.

Dieses Verfahren erfordert jedoch eine umfangreiche Dekodierschaltung zur Erkennung der illegalen Operationen und ist außerdem für Mikrocomputer nicht anwendbar, da bei diesen die Datenleitungen nicht extern zugänglich sind.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebene Erfindung gelöst.

Grundlage der erfindungsgemäßen Überwachungsanordnung ist, daß von einem Mikroprozessor oder einem Mikrocomputer nach jedem Durchlauf seines Programmes ein CLEAR-Signal abgegeben wird, welches den Inhalt eines Zählers auf den Wert Null zurücksetzt. Dieser Zähler wird mit einer festen Frequenz getaktet, d.h. er zählt mit konstanter Geschwindigkeit aufwärts. Wird nun der Mikroprozessor oder Mikrocomputer derart gestört, daß er das vorgesehene Nutzprogramm nicht mehr abarbeiten kann, dann wird auch das CLEAR-Signal nicht mehr erzeugt, und der Zähler erreicht einen Zählerstand, der bei normaler Folgefrequenz des CLEAR-Signals nicht möglich ist. Dieser unzulässige Zählerstand wird in den Anordnungen gemäß der Erfindung ausgewertet, um den Fehler zu erkennen» den Mikroprozessor oder Mikrocomputer in den Ausg* ngszustand zurückzusetzen und das Programm neu zu starten.

In der Zeichnung sind in Form von Blockschaltbildern Ausführungsbeispiele der Erfindung dargestellt.

130022/0200

ORIGINAL INSPECTED

Flg. 1 zeigt eine Anordnung zur Überwachung des Programms auf eine zulässige Höchstdauer mittels eines Binärzählers .

Fig. 2 zeigt eine Anordnung zur Überwachung des Programms auf eine Mindest- und auf eine Höchstdauer mit einem Binärzähler und einem nachgeschalteten Dekodierer.

Fig. 3 zeigt eine Überwachungsanordnung mit einem weiteren Mikrocomputer.

In Fig. 1 ist ein Ausführungsbeispiel der Erfindung dargestellt und wird anhand dieser Figur im folgenden näher beschrieben, welches den Mikrocomputer oder Mikroprozessor mittels einer fest vorgegebenen Logikschaltung (Random-Logik) überwacht. Siesem Beispiel liegen folgende Werte des programmierten Mikrocomputers zugrunde:

Mittlere Programmdauer TP =1,7 msek. Maximale Programmdauer TP_ffi = 1,8 msek.

Minimale Programmdauer TP . = 1,6 msek. Taktfrequenz FZ = 4,4 Mhz

Für einen zu einer Fehlermeldung (zu lange Laufdauer) führenden Zahlenwert ZW gilt:

ZW = T2_max x FZ = 1,8 msek. χ 4,4 Mhz = 7.920 Sie Schaltung gemäß Fig. 1 ist wie folgt aufgebaut:

Ein Taktgenerator 11 versorgt einen Mikrocomputer 1 und über einen Anschluß einen 16-Bit-Binärzähler 7 mit einem Taktsignal

130022/0200

2943031

Ober den CLEAR-Ausgang 6 des Mikrocomputers wird das mit der Frequenz jjp vom Mikrocomputer abgegebene CLEAR-Signal dem Binärzähler 7 zugeführt. Kommt das CLEAR-Signal nicht rechtzeitig, dann erreicht der Binärzähler 7 einen Zählerstand der den oben berechneten Wert von 7.920 übertrifft. Aus diesem Grund ist der Ausgang Z₁, des Binärzählers 7, der einem Zählerstand von 8.192 = 2¹3 entspricht, mit dem RESET-Eingang des Mikrocomputers 1 verbunden. Bei zu langer Laufzeit des Programms geht der Ausgang Z₁^ des Binärzählers 7 von logisch O auf logisch 1 über. Der Ausgang Z₁, bleibt nun für die

Zeit t₁ = 8.192 = 1,862 msek.

auf logisch 1 Pegel und damit auch der RESET-Eingang des Mikrocomputers 1. Nach Ablauf von t₁ geht der Zählerausgang Z₁₅ für die

Zeit t_Q ■ 8.192 = 1,862 msek.

auf logisch O Pegel über. Gleichzeitig mit dem Ablauf der Zeit t₁ beginnt aber auch das normale Rechnerprogramm, so daß, wenn keine weitere Störung auftritt, der Zähler 7 noch vor Ablauf der Zeit t_Q vom CLEAR-Signal des Mikrocomputers zurückgesetzt und deshalb der Zählerstand 8.192 nicht mehr erreicht wird.

Gemäß Fig. 2 ist die Erfindung derart weitergebildet, daß auch RBSET-Signale erzeugt werden, wenn das CLEAR-Signal des Mikrocomputers mit einer größeren Folgefrequenz ausgegeben wird als es der minimalen Programmdauer EP_-^_n entspricht. Eine derartige zu hohe Folgefrequenz des CLEAR-Signals deutet ebenfalls auf einen fehlerhaften Programmablauf hin.

130022/0200

ORIGINAL INSPECTED

2 9 ι-, ' O 3

In diesem Fall muß durch die Überwachungsschaltung ein RESET-Signal erzeugt werden, wenn ein CLEAR-Signal auftritt, obwohl der Zähler einen bestimmten Mindestwert ^ZWmin ^{noch nicn}* erreicht hat, wobei ZP_min = TP_min x *Z * 1,6 meek, χ 4,4 Mhz = 7.040

Im Ausführungsbeispiel nach Fig. 2 sind zur Erfassung

des Zählermindestwertes ZW_mln = 7.040 die Ausgänge Z~ - Z₁₂ des Binärzählers 7 mit einer Dekodierschaltung θ verbunden. Solange der Zählerstand des Binärzählers 7 kleiner ist als der Mindestwert ZW. liegt der Ausgang der Dekodierschaltung 8 und damit ein Eingang eines UND-Gliedes 14 auf logisch 1 Pegel. Gibt nun der Mikrocomputer 1 über den Ausgang 6 ein CLEAR-Signal (logisch) aus, dann entsteht am Ausgang des UND-Gatters 14 eine positive Signalflanke, die einen nachgeschalteten monostabilen Multivibrator (MMV) 15 triggert, der daraufhin einen Ausgangsimpuls definierter Dauer mit logisch 1 Pegel über ein ODER-Gatter 16 auf den RESET-Eingang des Mikrocomputers 1 abgibt. Die erforderliche Länge dieses RESET-Impulses hängt von der Arbeitsweise und der Programmierung des verwendeten Mikrocomputers oder Mikroprozessors ab.

Durch das Vorschalten einer Verzögerungsschaltung 13 vor <fen RESET-Eingang 12 des Binärzählers 7 wird sichergestellt, daß die Dekodierschaltung 8 den Zählerstand auswerten und das dem Zählerstand entsprechende Signal an das UND-Gatter weiterleiten kann, bevor der Zähler 7 zurückgesetzt wird.

Wenn das CLEAR-Signal zu spät kommt (TP„„„ überschritten),

Biax

dann wirkt die in Fig. 2 dargestellte Schaltung in gleicher Weise wie die in Flg. 1 angegebene Schaltung.

130022/0200

ORIGINAL INSPECTED

Sie oben beschriebene Schaltung erfordert so wenig Aufwand, daß sie ohne Schwierigkeiten als Nebenfunktion Bit in einen Kundenschaltkreis für spezielle Aufgaben integriert werden kann, s.B. in den Eingangsechaltkreis für ein Blockiersohutzsystea für die Breasen eines Fahrzeugs.

In Fig. 3 ist eine weitere Schaltungsvariante der Erfindung angegeben.

Der CLEAR-Ausgang 6 des su überwachenden MikrocoBputers 1 ist hier ait eines Interrupt-Eingang 17 eines Überwachungs-Nikroooaputers 9 verbunden. Ein CLEAR-Signal bewirkt damit die Aktivierung eines Überwachungsprogrammes im Mikrocomputer 9.

Dieses Programm (siehe Fig. 4) ermittelt, ob die Folgefrequens der CLEAR-Signale im zulässigen Bereich liegt. Ist ^ZVBax überschritten oder ZW^_1n unterschritten, dann wird tob Überwachungs-Mikrocomputer 9 über den Ausgang 18 der BESET-Eingang 5 des MikrocoBputers 1 aktiviert und der Mikrocomputer damit in den Ausgangssustand surückgesetst. Das Hutzprograam in dieses Mikrocomputer wird damit neu gestartet.

Das als Zähler arbeitende Register im überwachungs-MikrocoB-puter 9 wird durch ein Zeit-Interruptprogramm des Überwaohungs-Mikroooaputers 9 alt konstanter Frequenz inkreaentiert.

Die Verwendung bsw. Mitbenutzung eines zweiten Mlkrocoaputers 9 zur überwachung des ersten Mikrocomputers 1 bietet sich besonders dann an, wenn in der betroffenen Schal tun«: sowie ein swelter Mikrocomputer vorhanden ist« Dieser enthält dann neben seinem Vutzprogramm das in Fig. 4 dargestellte überwachungsprogri

130022/0200

L e e r s e i t

Claims

294^081

Hannover, den 7. Nov. 1979 WP 55/79 A/Vi

WABCO Fahrzeugbremsen GmbH, Hannover

Patentansprüche

Anordnung zur Überwachung der Punktion eines programmierbaren elektrischen Schaltkreises, insbesondere eines Mikroprozessors oder eines Mikrocomputers, dadurch gekennzeichnet, daß dem Schaltkreis (1) eine Überwachungsschaltung (2, 3, 4) zugeordnet ist, die mit dem RESET-Eingang (5) und dem CLEAR-Ausgang (6) des Schaltkreises (1) verbunden ist und eine Meßeinrichtung (7, 8, 9) zur Erfassung der Programmdauer enthält.

Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Überwachungsschaltung (2) aus einem Binärzähler (7) besteht, dessen Takteingang (10) an einen Taktgenerator (11), dessen RESET-Eingang (12) am CLEAR-Ausgang (6) und dessen der jeweiligen Programmdauer zugeordneter Zähl-

130022/0200

2946031

ausgang Z₁, an den RESET-Eingang (5) des Schaltkreises (1) angeschlossen ist (Fig. 1).

3. Anordnung nach Anspruch 1 bis 2, dadurch gekennzeichnet! daß die überwachungsschaltung (3) aus einem Binärzähler (7) und einer an den Zähler angeschlossenen Dekodierschaltung (8) zur Erfassung eines zulässigen Zeitbereichs für die Programmdauer des Schaltkreises (1) besteht (fig. 2).

4. Anordnung nach Anspruch 3» dadurch gekennzeichnet, daß

a) dem RESET-Eingang des Binärzählers (7) ein Verzögerungsglied (13) vorgeschaltet ist,

b) der Ausgang der Dekodierschaltung (3) und der CLEAR-Ausgang des Schaltkreises (1) in einem UND-Glied (14) zusammengefaßt sind,

c) dem UND-Glied (14) ein monostabiler Multivibrator (15) nachgeschaltet ist,

d) der Ausgang des monostabilen Multivibrators (15) und der der maximalen Programmdauer entsprechende Zählausgang Z₁, in einem ODER-Glied (16) zusammengefaßt sind,

e) der Ausgang des ODER-Gliedes (16) mit dem RESET-Eingang (5) des Schaltkreises (1) verbunden ist.

5. Anordnung nach Anspruch 1, daduroh gekennzeichnet, daß die Überwachungssohaltung (4) aus einem zweiten Mikrocomputer oder -prozessor (9) besteht, dessen INTERRUPT-Eingang (17) mit dem CLEAR-Ausgang (6) des zu überwachenden Schaltkreises (1) und dessen Ausgang (18) mit dem RESET-Eingang (5) des zu überwachenden Schaltkreises (1) verbunden ist (fig. 3).

130022/0200