DE69927571T2

DE69927571T2 - Datenprozessor und Verfahren zum Verarbeiten von Daten

Info

Publication number: DE69927571T2
Application number: DE69927571T
Authority: DE
Inventors: Ichiro Kawasaki-shi Kitao
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 1998-12-25
Filing date: 1999-12-27
Publication date: 2006-07-13
Anticipated expiration: 2019-12-28
Also published as: CN1264083A; JP3376306B2; CN1172228C; DE69927571D1; EP1014251B1; KR20000052570A; KR100377608B1; EP1014251A1; JP2000194455A; US6694452B1

Description

Die vorliegende Erfindung betrifft eine Datenverarbeitungsanlage für Lese- und Rücksetzvorgänge in einer Datenspeichervorrichtung und ein Verfahren zur Datenverarbeitung.
Aus den japanischen Patentzusammenfassungen Band 015, Nr. 037 (P-1159), 29. Januar 1991 (1991-01-29) & JP 02 275513 A (NEC Corp.). 9. November 1990 (1990-11-09), ist ein Rücksetzkreis bekannt, der darauf abzielt, einen Rücksetzparameter, d.h. die Ursache für die Rücksetzung, zu speichern. Es wäre jedoch wünschenswert, eine höhere Flexibilität in der Beurteilung der Ursache für die Rücksetzung zu erzielen.
Die Datenverarbeitungsanlage wird für die Datenverarbeitung in verschiedenen Vorrichtungen, wie zum Beispiel Arbeitsplatzrechner, verwendet. Die Konfiguration der Datenverarbeitungsanlage hängt von dem Verwendungszweck der Datenverarbeitungsabläufe ab. Für gewöhnlich weist die Mehrzahl der Datenverarbeitungsanlagen jedoch eine Zentraleinheit (CPU = central processing unit) und einen Direktzugriffsspeicher (RAM = random access memory) auf. Der Direktzugriffsspeicher (RAM) ist für die Ausführung von Lese- und Schreibvorgängen von Daten bereitgestellt. Die Zentraleinheit (CPU) steuert verschiedene Vorgänge des Direktzugriffsspeichers (RAM), wie z.B. die Lese- und Schreibvorgänge. Falls in der Datenverarbeitungsanlage eine Störung auftritt, ist es notwendig, dass die Zentraleinheit einen Rücksetzvorgang ausführt. Fortschrittliche Datenverarbeitungsanlagen weisen einen Rücksetzdetektorkreis zum Detektieren eines Auftretens von Störungen in der Datenverarbeitungsanlage auf, um ein Rücksetzsignal an die Zentraleinheit (CPU) zu senden, so dass die Zentraleinheit den Rücksetzvorgang gemäß dem empfangenen Rücksetzsignal ausführt, um die fortlaufende Datenverarbeitung bei Auftreten eines Störfalls zu verhindern.
Die Datenverarbeitungsanlage wird von der Zentraleinheit rückgesetzt und neu gestartet, wobei die Datenverarbeitungsanlage in ihren Ausgangszustand zurückkehrt, wodurch es schwierig ist, den Störfaktor zu bestätigen. Dies bedeutet, dass die herkömmliche Datenverarbeitungsanlage nicht in der Lage ist, die schon einmal aufgetretene selbe Störung zu verhindern. Des Weiteren ist es für die herkömmliche Datenverarbeitungsanlage schwierig, unregelmäßige Programmschritte zu detektieren.
Unter den gegebenen Umsatänden war es nötig, eine neuartige Datenverarbeitungsanlage und ein Verfahren zur Datenverarbeitung zu entwickeln, welche dieses Problem nicht aufweisen.
Dementsprechend ist es ein Ziel der vorliegenden Erfindung, eine neuartige Datenverarbeitungsanlage bereitzustellen, welche die vorgenannten Probleme nicht aufweist.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine neuartige Datenverarbeitungsanlage bereitzustellen, die in der Lage ist, den Störfaktor zu bestätigen, nachdem die Datenverarbeitungsanlage aufgrund der Störung rückgesetzt und neu gestartet wurde.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein neuartiges Verfahren zur Datenverarbeitung bereitzustellen, das die Bestimmung eines Störfaktors ermöglicht, nachdem die Datenverarbeitungsanlage aufgrund der Störung rückgesetzt und neu gestartet wurde.
Diese Aufgabe wird durch Anspruch 1 gelöst. Vorteilhafte Weiterbildungen sind den Unteransprüchen zu entnehmen.
Gemäß einer vorteilhaften Ausgestaltung der vorliegenden Erfindung speichert der Rücksetzpermanentspeicher, der mit den Rücksetzdetektoren verbunden ist, einen Verlauf, dass das Rücksetzsignal von dem Rücksetzdetektor an die Zentraleinheit CPU gesendet wurde, um der Zentraleinheit CPU die Ausführung des Rücksetzvorgangs gemäß dem von dem Rücksetzdetektor erhaltenen Signal zu ermöglichen. Da der Rücksetzpermanentspeicher den Verlauf speichert, ist es möglich, die Ursache für die erforderliche Rücksetzung zu bestätigen, sogar nachdem die Datenverarbeitungsanlage rückgesetzt und neu gestartet wurde.
Vorteilhafterweise erzeugt der Rücksetzdetektor nach Auftreten des Rücksetzparameters ein Rücksetzsignal, wobei die Datenverarbeitungseinheit den Rücksetzvorgang ausführt, während die Daten vom Verlauf des Sendens des Rücksetzsignals von dem Rücksetzdetektor im Permanentspeicher gespeichert werden, so dass ein Rücksetzparameter, auch wenn der Rücksetzvorgang bereits ausgeführt und die Datenverarbeitungsanlage neu gestartet wurde, verifiziert werden kann. Daher ist es möglich die Störung der Datenverarbeitungsanlage zu beheben und auch jegliche zukünftige Erzeugung desselben Rücksetzparameters zu verhindern und Anwendungsfehler des Benutzers zu erfassen.
Gemäß einer weiteren vorteilhaften Ausgestaltung der vorliegenden Erfindung weist eine Datenverarbeitungsanlage einen Permanentdatenspeicher zum Auslesen von Daten aus und Schreiben von Daten in Speicheradressen, eine Vielzahl von Rücksetzdetektoren zum Detektieren einer Vielzahl für die Rücksetzung erforderli cher entsprechender Faktoren und zur Erzeugung einer Vielzahl entsprechender Rücksetzsignale, eine Datenverarbeitungseinheit, die mit dem Permanentdatenspeicher zum Steuern von Lese- und Schreibvorgängen des Permanentdatenspeichers, und auch mit der Vielzahl von Rücksetzdetektoren verbunden ist, um nach Erhalt eines Rücksetzsignals von irgendeinem der Rücksetzdetektoren einen Rücksetzvorgang der Datenverarbeitungsanlage gemäß dem erhaltenen Rücksetzsignal auszuführen, und eine Rücksetzschreibeinheit, die mit den Rücksetzdetektoren verbunden ist, um entsprechende Daten aus einer Vielzahl vorgegebener Daten für das Rücksetzsignal, das von dem einen Rücksetzdetektor aus der Vielzahl von Rücksetzdetektoren gesendet wird, in eine entsprechende vorgegebene Adresse des Permanentdatenspeichers zu schreiben.
Gemäß einer weiteren vorteilhaften Ausgestaltung der vorliegenden Erfindung wird die Rücksetzschreibeinheit betrieben, um entsprechende aus einer Vielzahl vorgegebener Daten für das Rücksetzsignal, das von dem einen aus einer Vielzahl von Rücksetzdetektoren gesendet wird, in eine entsprechende vorgegebene Adresse des Permanentdatenspeichers zu schreiben, wobei es möglich ist, die Tatsache des Auftretens des erforderlichen Rücksetzvorgangs zu bestätigen, auch wenn die Datenverarbeitungsanlage bereits rückgesetzt und neu gestartet wurde, da die Rücksetzschreibeinheit die entsprechenden Daten aus der Vielzahl vorgegebener Daten in die vorgegebene Adresse des Permanentdatenspeichers schreibt.
Vorteilhafterweise erzeugt gemäß dem zweiten Datenverarbeitungsverfahren der zweiten Datenverarbeitungsanlage ein entsprechender aus der Vielzahl von Rücksetzdetektoren eine entsprechende Art von Rücksetzsignalen nach Auftreten des Rücksetzparameters, wobei die Datenverarbeitungseinheit den Rücksetzvorgang ausführt, während die dem Rücksetzparameter entsprechenden Daten in spezifischen Adressen des Permanentspeichers gespeichert werden, so dass es möglich ist, den Rücksetzparameter zu bestimmen, auch wenn der Rücksetzvorgang bereits ausgeführt und die Datenverarbeitungsanlage neu gestartet wurde. Daher ist es möglich, die Störung der Datenverarbeitungsanlage zu beheben und auch jegliche weitere Erzeugung desselben Rücksetzparameters zu verhindern und Anwendungsfehler des Benutzers zu erfassen.
Gemäß einer weiteren vorteilhaften Ausführung der vorliegenden Erfindung weist die Datenverarbeitungsanlage Folgendes auf: einen Permanentdatenspeicher zum Auslesen von Daten aus und Schreiben von Daten in Speicheradressen, eine Vielzahl von Rücksetzdetektoren zum Detektieren einer Vielzahl entsprechender für die Rücksetzung erforderlicher Faktoren und zur Erzeugung einer Vielzahl entsprechender Rücksetzsignale, eine Datenverarbeitungseinheit, die mit dem Permanentdatenspeicher zum Steuern von Lese- und Schreibvorgängen des Permanentdatenspeichers und auch mit der Vielzahl von Rücksetzdetektoren verbunden ist, um nach Erhalt eines Rücksetzsignals von irgendeinem der Rücksetzdetektoren einen Rücksetzvorgang der Datenverarbeitungsanlage gemäß dem erhaltenen Rücksetzsignal auszuführen, und eine Rücksetzschreibeinheit, die mit den Rücksetzdetektoren verbunden ist, um vorgegebene Daten in eine entsprechende aus einer Vielzahl vorgegebener Adressen des Permanentdatenspeichers zu dem Rücksetzsignal, das von dem einen aus der Vielzahl von Rücksetzdetektoren gesendet wird, zu schreiben.
Gemäß einer weiteren vorteilhaften Ausgestaltung der Erfindung arbeitet die Rücksetzschreibeinheit zum Schreiben von vorgegebenen Daten in eine dem Rücksetzsignal, das von einem der Vielzahl von Rücksetzdetektoren gesendet wurde entsprechende Adresse aus einer Vielzahl von vorgegebenen Adressen des Permanentdatenspeichers, wobei es, dadurch, dass die Rücksetzschreibeinheit vorgegebene Daten in eine entsprechende Adresse aus einer Vielzahl von vorgegebenen Adressen des Permanentdatenspeichers schreibt, möglich ist, die Ursache für den Störfaktor, der die Rücksetzung erforderlich macht, zu bestätigen, auch wenn die Datenverarbeitungsanlage bereits rückgesetzt und neu gestartet wurde.
Gemäß einer weiteren vorteilhaften erfindungsgemäßen Ausführungsform erzeugt ein entsprechender Rücksetzdetektor aus einer Vielzahl von entsprechenden Rücksetzdetektoren in der dritten Datenverarbeitungsanlage nach Auftreten des Rücksetzparameters eine entsprechende Art von Rücksetzsignalen, wobei die Datenverarbeitungseinheit den Rücksetzvorgang ausführt, während die dem Rücksetzparameter entsprechenden Daten in einer bestimmten Adresse von spezifischen Adressen des Permanentdatenspeichers gespeichert werden, so dass es möglich ist, den Rücksetzparameter zu bestimmen, auch wenn der Rücksetzvorgang bereits ausgeführt und die Datenverarbeitungsanlage neu gestartet wurde. Daher ist es möglich die Störung der Datenverarbeitungsanlage zu beheben und auch jegliche weitere Erzeugung desselben Rücksetzparameters zu verhindern und Anwendungsfehler des Benutzers zu erfassen.
In den oben genannten Datenverarbeitungsanlagen ist es möglich, dass die Rücksetzschreibeinheit eine vorgegebene Adresse mit einer Vielzahl von Bits auf der Basis der Tatsache erzeugt, dass einer aus der Vielzahl von Rücksetzdetektoren das Rücksetzsignal an die Zentraleinheit sendet. Da die Rücksetzschreibeinheit eine vorgegebene Adresse mit einer Vielzahl von Bits auf der Basis der Tatsache erzeugt, dass einer aus der Vielzahl von Rücksetzdetektoren das Rücksetzsignal sendet, werden die vorgegebenen Daten in die vorgegebene Adresse geschrieben, wodurch die Bestätigung der Tatsache, dass der Rücksetzvorgang erforderlich ist, ermöglicht wird.
Die oben genannte Datenverarbeitungsanlage kann weiter eine Schreibbeurteilungseinheit bereitstellen, um zu beurteilen, ob ein Datenschreibvorgang in den Permanentspeicher unter Steuerung der Datenverarbeitungseinheit stattfindet, aufweisen, so dass, wenn die Schreibbeurteilunsgeinheit verifiziert, dass gerade ein Datenschreibvorgang stattfindet, die Datenverarbeitungseinheit dann die Ausführung des Rücksetzvorgangs zurückhält und die Rücksetzschreibeinheit ebenfalls das Schreiben der vorgegebenen Daten zurückhält.
Es ist auch möglich, dass die Datenverarbeitungsanlage weiter eine Datenausleseeinheit zum Auslesen von Daten aus der vorgegebenen Adresse des Datenspeichers aufweist, wobei die Daten von der Rücksetzschreibeinheit geschrieben wurden, so dass die Ursache für einen erforderlichen Rücksetzvorgang auf der Basis der ausgelesenen Daten bestätigt wird.
Die vorstehend genannten Bauteile der Datenverarbeitungsanlagen können in verschiedenen Ausgestaltungen umgesetzt sein, zum Beispiel, in bestimmter Hardware, Computern mit programmierten Funktionen und Computerprogrammen.
Diese und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung.
Bevorzugte Ausführungsformen der vorliegenden Erfindung werden ausführlich mit Bezug auf die anliegenden Zeichnungen beschrieben.
Es zeigen:
1 ein Blockdiagramm, das ein Hauptbauteil einer ersten neuartigen Datenverarbeitungsanlage gemäß einer ersten erfindungsgemäßen Ausführungsform darstellt;
2 ein Ablaufdiagramm eines Hauptprogramms neuer Datenprozesse, die von der ersten neuartigen Datenverarbeitungsanlage in einer ersten erfindungsgemäßen Ausführungsform ausgeführt werden;
3 ein Ablaufdiagramm eines Unterprogramms der neuartigen Datenprozesse von 2; und
4 ein Blockdiagramm, das eine zweite neuartige Datenverarbeitungsanlage gemäß einer zweiten erfindungsgemäßen Ausführungsform darstellt.
ERSTE AUSFÜHRUNGSFORM:
Eine erste Ausführungsform der vorliegenden Erfindung ist unter Bezugnahme der Zeichnungen im Detail beschrieben. 1 ist ein Blockdiagramm, das ein Hauptbauteil einer ersten Ausführungsform einer ersten erfindungsgemäßen neuartigen Datenverarbeitungsanlage darstellt. 2 ist ein Ablaufdiagramm eines Hauptprogramms neuartiger Datenprozesse, die von der ersten neuartigen Datenverarbeitungsanlage einer ersten erfindungsgemäßen Ausführungsform ausgeführt werden. 3 ist ein Ablaufdiagramm eines Unterprogramms der neuartigen Datenprozesse gemäß 2.
Eine Datenverarbeitungsanlage 100 weist einen Mikrocomputer 101 auf, der eine Datenverarbeitungseinheit, eine Datenausleseeinheit, einen elektronisch löschbaren Festwertspeicher 102 (EEPROM = electrically erasable programmable read only memory), sowie einen internen Bus 103, der mit dem Mikrocomputer 101 und dem EEPROM 102 verbunden ist, aufweist.
Der Mikrocomputer 101 weist eine Zentraleinheit 104, einen Oszillatorkreis 105, einen programmierbaren Speicher, wie zum Beispiel einen nicht dargestellten maskenprogrammierbaren ROM-Speicher sowie einen Arbeitsspeicher, wie zum Beispiel einen Direktzugriffsspeicher, in dem die Zentraleinheit verschiedene Prozesse entsprechend den von dem Oszillatorkreis 105 erzeugten Taktsignalen ausführt, auf.
Der EEPROM 102 besitzt ein Speicherzellenfeld 110 als Permanentdatenspeicher. Das Speicherzellenfeld 110 ermöglicht das Auslesen von Daten aus und das Schreiben von Daten in Adressen. Das Speicherzellenfeld 110 ist mit einem Adressdaten-Signalspeicher 111 zum temporären Speichern von Adressdaten verbunden. Das Speicherzellenfeld 110 ist auch mit einem Schreibdaten-Signalspeicher 112 zum temporären Speichern von Schreibdaten verbunden. Das Speicherzellenfeld 110 ist auch mit einem Datenauslesekreis 113 zum Auslesen von Daten aus dem Speicherzellenfeld 110 verbunden. Der Adressdaten-Signalspeicher 111 ist auch mit dem internen Bus 103 verbunden. Der Schreibdaten-Signalspeicher 112 ist ebenfalls mit dem internen Bus 103 verbunden. Der Datenauslesekreis 113 ist auch mit dem internen Bus 103 verbunden.
Weiter ist ein Schreibsteuerkreis 114 vorgesehen, der mit dem internen Bus 103 und auch mit dem Speicherzellenfeld 110 verbunden ist. Der Schreibsteuerkreis 114 weist einen Ringoszillator 115, eine Ladungspumpe 116, einen Schreibzeitzähler 117, einen Schreibmerker-Signalspeicher 118 und ein ODER-Gatter 119 auf. Der Schreibmerker-Signalspeicher 118 entspricht der Schreibbeurteilunsgeinheit.
Der Ringoszillator 115 erzeugt ähnlich dem oben beschriebenen Ringoszillator 115 ein Taktsignal. Die Ladungspumpe 116 ist zum Empfangen eines Taktsignals von dem Ringoszillator 115 mit dem Ringoszillator 115 verbunden, so dass die Ladungspumpe 116 eine zum Schreiben von Daten in das Speicherzellenfeld 110 notwendige Steuerspannung auf der Basis des empfangenen Taktsignals erzeugt. Der Schreibzeitzähler 117 ist mit dem Ringoszillator 115 zum Empfangen des Taktsignals von dem Ringoszillator 115 verbunden, so dass der Schreibzeitzähler 117 die zum Schreiben von Daten in das Speicherzellenfeld 110 benötigte Zeit basierend auf dem empfangenen Taktsignal zählt. Der Schreibmerker-Signalspeicher 118 ist mit dem Schreibzeitzähler 117 verbunden, so dass der Schreibmerker-Signalspeicher 118 binäre Schreibmerker speichert, die den Auf- und Abwärtszählvorgängen des Schreibzeitzählers 117 entsprechen. Das ODER-Gatter 119 ist mit dem internen Bus 103 und auch mit dem Schreibzeitzähler 117 verbunden, so dass das ODER-Gatter 119 ein Schreibfreigabesignal vom internen Bus 103 zum Schreibzeitzähler 117 sendet, so dass der Schreibzeitzähler 117 den Zählvorgang nach Erhalt des Freigabesignals vom ODER-Gatter 119 ausführt, um die Schreibbeurteilung zu realisieren.
Die Datenverarbeitungsanlage 100 weist weiter eine Vielzahl von Rücksetzdetektoren 120 auf, die durch ein ODER-Gatter 121 mit der Zentraleinheit 104 und dem Oszillatorkreis 105 im Mikrocomputer 101 verbunden sind.
Die Vielzahl von Rücksetzdetektoren 120 ist in individuellen Abschnitten f der Datenverarbeitungsanlage 100 angeordnet, so dass die Vielzahl von Rücksetzdetektoren 120 individuell verschiedene Arten von für den Rücksetzvorgang erforderliche Rücksetzparameteren detektieren, wie zum Beispiel Spannungsabweichung einer Netzspannung, so dass einzelne Rücksetzsignale erzeugt werden, die den für den Rücksetzvorgang erforderlichen verschiedenen Arten von Rücksetzsignalen entsprechen. Das ODER-Gatter 121 sendet das Rücksetzsignal nach Erhalt von mindestens einem der einzelnen Rücksetzsignale an die CPU 104, so dass die CPU 104 den Rücksetzvorgang nach Erhalt des Rücksetzsignals von dem ODER-Gatter 121 ausführt.
Der EEPROM 102 weist einen Rücksetzschreibkreis 130, der mit der Vielzahl von Rücksetzdetektoren 120, dem ODER-Gatter 121 und dem Schreibdaten-Signalspeicher 112 verbunden ist, auf.
Der Rücksetzschreibkreis 130 weist dieselbe Anzahl an ODER-Gattern 131 wie die Vielzahl von Rücksetzdetektoren 120, mit den Eingangsseiten der ODER-Gatter 131 verbundene Inverter 132, dieselbe Anzahl an UND-Gattern 134 wie die Vielzahl der Rücksetzdetektoren 120, mit den Eingangsseiten der UND-Gatter 134 verbundene Inverter 133 auf. Die Vielzahl von Rücksetzdetektoren 120 ist jeweils mit einer Eingangsseite der Vielzahl an ODER-Gattern 131 verbunden, deren Anzahl der Anzahl von Rücksetzdetektoren 120 entspricht. Eine Ausgangsseite jeder der Vielzahl von ODER-Gattern 131 ist durch den entsprechenden Inverter 133 mit dem entsprechenden UND-Gatter 134 verbunden. Das erste ODER-Gatter 131 ist direkt mit dem zweiten, dritten und vierten Rücksetzdetektor 120 und durch den Inverter 132 auch mit dem ersten Rücksetzdetektor 120 verbunden. Das zweite ODER-Gatter 131 ist direkt mit dem ersten, dritten und vierten Rücksetzdetektor 120 und durch den Inverter 132 auch mit dem zweiten Rücksetzdetektor 120 verbunden. Das dritte ODER-Gatter 131 ist direkt mit dem ersten, zweiten und vierten Rücksetzdetektor 120 und durch den Inverter 132 auch mit dem dritten Rücksetzdetektor 120 verbunden. Das vierte ODER-Gatter 131 ist direkt mit dem ersten, zweiten und dritten Rücksetzdetektor 120 und durch den Inverter 132 auch mit dem vierten Rücksetzdetektor 120 verbunden. Das vom ersten Rücksetzdetektor 120 gesendete erste Rücksetzsignal wird an das erste, zweite, dritte und vierte ODER-Gatter 131 gesendet, aber nur das erste ODER-Gatter 131 gibt das erste Rücksetzsignal aus. Das vom zweiten Rücksetzdetektor 120 gesendete zweite Rücksetzsignal wird an das erste, zweite, dritte und vierte ODER-Gatter 131 gesendet, aber nur das zweite ODER-Gatter 131 gibt das zweite Rücksetzsignal aus. Das vom dritten Rücksetzdetektor 120 gesendete dritte Rücksetzsignal wird an das erste, zweite, dritte und vierte ODER-Gatter 131 gesendet, aber nur das dritte ODER-Gatter 131 gibt das dritte Rücksetzsignal aus. Das vom vierten Rücksetzdetektor 120 gesendete Rücksetzsignal wird an das erste, zweite, dritte und vierte ODER-Gatter 131 gesendet, aber nur das vierte ODER-Gatter 131 gibt das vierte Rücksetzsignal aus.
Der Schreibdaten-Signalspeicher 112 weist dieselbe Anzahl an Setz-/Rücksetzkreisen 135 wie die ODER-Gatter 131 auf. Ein Ausgangsanschluss des ersten ODER-Gatters 131 ist direkt mit einem Setzausgang des ersten Setz-/Rücksetzkreises 135 und durch den ersten Inverter 133 und das erste UND-Gatter 134 auch mit einem Rücksetzausgang des ersten Setz-/Rücksetzkreises 135 verbunden. Ein Ausgangsanschluss des zweiten ODER-Gatters 131 ist direkt mit einem Setzausgang des zweiten Setz-/Rücksetzkreises 135 und durch den zweiten Inverter 133 und das zweite UND-Gatter 134 mit einem Rücksetzausgang des zweiten Setz-/Rücksetzkreises 135 verbunden. Ein Ausgangsanschluss des dritten ODER-Gatters 131 ist direkt mit einem Setzausgang des dritten Setz-/Rücksetzkreises 135 und durch den dritten Inverter 133 und das dritte UND-Gatter 134 mit einem Rücksetzausgang des dritten Setz-/Rücksetzkreises 135 verbunden. Ein Ausgangsanschluss des vierten ODER-Gatters 131 ist direkt mit einem Setzausgang des vierten Setz-/Rücksetzkreises 135 und durch den vierten Inverter 133 und das vierte UND-Gatter 134 mit einem Rücksetzausgang des vierten Setz-/Rücksetzkreises 135 verbunden.
Der andere Eingangsanschluss jedes der UND-Gatter 134 ist mit dem Ausgangsanschluss des ODER-Gatters 121 verbunden und weist 4 Eingangsanschlüsse, die mit dem ersten, zweiten, dritten und vierten Rücksetzdetektor 120 verbunden sind, auf. Und zwar sind die anderen Eingangsanschlüsse der UND-Gatter 134 durch das einzelne ODER-Gatter 121 mit den anderen Eingangsanschlüssen der UND-Gatter 134 verbunden, damit, wenn einer der Rücksetzdetektoren 120 ein Rücksetzsignal sendet, Schreibdaten an den Schreibdaten-Signalspeicher 112 gesendet werden, wobei nur das dem Rücksetzdetektor 120, der das Rücksetzsignal gesendet hat, entsprechende Bit im EIN-Zustand ist, während andere Bits, die den anderen Rücksetzdetektoren 120, die kein Rücksetzsignal gesendet haben, entsprechen, im AUS-Zustand sind.
Der Adressdaten-Signalspeicher 111 weist eine Vielzahl von Setz-/Rücksetzkreisen 136 auf. Der Ausgangsanschluss des einzelnen ODER-Gatters 121 ist auch mit jedem der Setz-/Rücksetzkreise 136 in dem Adressdaten-Signalspeicher 111 verbunden, so dass die Rücksetzdetektoren 120 durch das einzelne ODER-Gatter 121 mit den Setz-/Rücksetzkreisen 136 im Adressdaten-Signalspeicher 111 verbunden sind, wobei, wenn einer der Rücksetzdetektoren 120 ein Rücksetzsignal sendet, Adressdaten dann an den Adressdaten-Signalspeicher 111 gesendet werden.
Ein ODER-Gatter 119, das einen ersten Eingangsanschluss aufweist, der mit dem internen Bus 103 zum Empfangen eines Schreibfreigabesignals verbunden ist und weiter einen zweiten Eingangsanschluss aufweist, der mit dem Ausgangsanschluss des einzelnen ODER-Gatters 121 verbunden ist, so dass die Rücksetzdetektoren 120 durch das ODER-Gatter 121 mit dem ODER-Gatter 119 verbunden sind. Ein Ausgangsanschluss des ODER-Gatters 119 ist in einem Schreibsteuerkreis 114 mit einem Schreibzeitzähler 117 verbunden. Wenn einer der Rücksetzdetektoren 120 ein Rücksetz signal sendet, zählt der Schreibzeitzähler 117 eine Schreibzeit des Speicherzellenfelds 110.
Ein beliebiger der Rücksetzdetektoren 120 sendet ein Rücksetzsignal und die entsprechenden Daten aus der Vielzahl vorgegebener Daten vom Rücksetzschreibkreis 130 werden dann in eine bestimmte Adresse des Speicherzellenfelds 110 geschrieben.
Der Mikrocomputer 101 weist verschiedene Programme mit verschiedenen Funktionen auf, so dass der Mikrocomputer 101 Vorgänge des Adressdaten-Signalspeichers 111 und des Datenauslesekreises steuert, um die Daten der bestimmten Adresse des Speicherzellenfelds 110 auszulesen, wobei die Daten vom Rücksetzschreibkreis 130 geschrieben wurden.
Datenverarbeitungsabläufe, die von der Datenverarbeitungsanlage 100 dieser Ausführungsform ausgeführt werden, werden mit Bezug auf die 2 und 3 beschrieben. 2 zeigt parallele Vorgänge der Vielzahl von Bauteilen in der Datenverarbeitungsanlage 100, zeigt jedoch keine zeitliche Folge der Verarbeitungsabläufe eines Bauteils der Datenverarbeitungsanlage 100.
Die Datenverarbeitungsanlage 100 ist mit einem nicht dargestellten Hauptrechner verbunden, der für Datenverarbeitung in einem Ablaufschritt S2 verwendet wird. Der Oszillator 105 erzeugt ein Taktsignal, so dass die Zentraleinheit die Datenverarbeitung gemäß dem Taktsignal ausführt, wobei die Daten im EEPROM 102 gespeichert werden.
Der Kreisoszillator 115 erzeugt ein Taksignal, so dass der Schreibzeitzähler 117 die Schreibzeit zählt, wobei Daten mit Hilfe einer Steuerspannung mit Adressdaten zum temporären Schreiben der Schreibdaten bis zur Schreibzeit in das Speicherzellenfeld 110 geschrieben werden.
Während der Datenverarbeitung durch die Datenverarbeitungsanlage 100 im Ablaufschritt S2, überwachen die Rücksetzdetektoren 120 ständig die einzelnen für den Rücksetzvorgang erforderlichen Faktoren in einem Ablaufschritt S1, so dass der Rücksetzdetektor 120, der den Rücksetzparameter detektiert hat, in einem Ablaufschritt S3 ein Rücksetzsignal sendet.
Das Rücksetzsignal wird durch ein ODER-Gatter 121 an den Mikrocomputer 101 übertragen, wobei die Zentraleinheit 104 und der Oszillator 105 die Systemrücksetzung in einem Ablaufschritt S4 ausführen.
Das Rücksetzsignal wird auch durch das ODER-Gatter 121 zum Schreibsteuerungskreis 114 des EEPROMs 102 gesendet, wobei der Schreibzähler 117 initiiert wird, um die Schreibzeit in einem Ablaufschritt S5 zu zählen, und bis zu einer bestimmten Vorwärtszählung in einem Ablaufschritt S6 fortfährt, die Schreibzeit zu zählen.
Parallel zu dem obengenannten Vorgängen, erzeugt der Rücksetzschreibkreis 130 zu dem von einem der Rücksetzdetektoren 120 gesendeten Rücksetzsignal entsprechende Daten aus der Vielzahl von Schreibdaten, so dass die Schreibdaten in den Schreibdaten-Signalspeicher 112 in einem Ablaufschritt S7 geschrieben werden. Die Schreibdaten werden von dem Schreibdaten-Signalspeicher 112 während des Zählvorgangs übertragen und in einem Ablaufschritt S8 in das Speicherzellenfeld 135 geschrieben.
Wie in 3 dargestellt, führt die Datenverarbeitungsanlage 100 die Datenverarbeitung in den Ablaufschritten S2 und T2 aus, während ein verifizierter Auslesevorgang der Schreibdaten des Rücksetzparameters gemäß dem Eingang eines vorgegebenen Befehls des Hauptrechners in einem Schritt T1 ausgeführt wird.
Nach dem Verifizieren des Auslesevorgangs werden die Daten in einem Schritt T3 aus der vorbestimmten Adresse des Speicherzellenfelds 110 gemäß dem Auftreten des Rücksetzparameters ausgelesen. Die ausgelesenen Daten werden in einem Schritt T4 an den Hauptrechner übertragen und in einem Schritt T5 gelöscht.
Gemäß der Datenverarbeitungsanlage 100 dieser Ausführungsform führt der Mikrocomputer 101 den Systemrücksetzvorgang aus, nachdem einer der Rücksetzdetektoren 120 ein Rücksetzsignal aufgrund des Auftretens eines Rücksetzparameters gesendet hat, wobei die dem Rücksetzparameter entsprechenden Schreibdaten von einem Rücksetzschreibkreis 130 in die vorgegebene Adresse des Speicherzellenfelds 135 geschrieben werden, so dass die Schreibdaten von dem Hauptrechner ausgelesen werden können.
Es ist möglich, den in der Datenverarbeitungsanlage 100, die vom Anwender über den Hauptrechner benutzt wird, aufgetretenen Rücksetzparameter zu bestätigen oder zu verifizieren. Es ist möglich, die Störung der Datenverarbeitungsanlage 100 zu beheben und auch jegliche weitere Erzeugung desselben Rücksetzparameters zu verhindern und Anwendungsfehler des Benutzers zu erfassen.
Die Erfindung weist eine Vielzahl von Rücksetzdetektoren 120 in Übereinstimmung mit der Vielzahl von Rücksetzparametern auf. Der Rücksetzschreibkreis 130 erzeugt eine zu von einem der Rücksetzdetektoren 120 gesendeten Rücksetzsignal entsprechende Art einer vorgegebenen Vielzahl von Datenarten, wobei es möglich ist, den Rücksetzparameter zu verifizieren.
Die Daten über die Rücksetzparameter werden von dem Rücksetzschreibkreis 130 ohne Verwendung des Mirkocomputers 101 geschrieben. Dies ermöglicht, dass die Rücksetzparameterdaten in das Speicherzellenfeld 135 geschrieben werden können, während der Mikrocomputer 101 den Systemrücksetzvorgang ausführt.
Die den Rücksetzparameter betreffenden Daten werden in die spezifische Adresse des Speicherzellenfelds 135 geschrieben, wobei keine herkömmlichen Daten in die spezifische Adresse geschrieben werden, damit die Datenverarbeitungsanlage 100 leicht und sicher die Rücksetzparameterdaten auslesen kann.
Die spezifische Adresse wird dem EEPROM 102 zum Speichern der Rücksetzparameterdaten zugewiesen, wodurch kein weiteres Datenspeichermedium zum Speichern der Rücksetzparameterdaten notwendig ist. Der Aufbau der Datenverarbeitungsanlage ist relativ einfach und platzsparend.
Das Speicherzellenfeld 110 umfasst den EEPROM 102 zur Reihung der herkömmlichen Daten und der Rücksetzparameterdaten in der vorliegenden Ausführungsform. Als eine Variante kann ein privates Speichermedium für das separate Speichern der Rücksetzparameterdaten neben dem Hauptspeichermedium, das die herkömmlichen Daten speichert, verwendet werden.
Ein zweiter Gesichtspunkt der vorliegenden Erfindung wird nachfolgend beschrieben. Die Beschreibung wird sich nur auf Unterschiede des zweiten Gesichtspunkt zur ersten Ausführungsform konzentrieren, um doppelte Beschreibungen zu vermeiden. 4 ist ein Blockdiagramm, das eine zweite neuartige Datenverarbeitungsanlage eines zweiten Gesichtspunkts gemäß der vorliegenden Erfindung veranschaulicht.
In der zweiten neuartigen Datenverarbeitungsanlage 200 ist eine Gruppe von vier Ausgangsleitungen des Rücksetzschreibkreises 130 auch mit einer Gruppe von vier Setz-/Rücksetzkreisen 136 des Adressdaten-Signalspeichers 111 verbunden, so dass der Rücksetzschreibkreis 130 vorgegebene Adressen erzeugt, wobei gemäß dem Rücksetzsignal von einem der vielen Rücksetzdetektoren sich nur ein Bit im EIN-Zustand befindet, während die anderen Bits im AUS-Zustand sind, 120, wobei ein Datenschreibvorgang mit dieser einen Adresse aus der Vielzahl von vorgegebenen Adressen in das Speicherzellenfeld 110 vorgenommen wird.
In der Datenverarbeitungsanlage 200 sind die Rücksetzdetektoren 120 mit einem Rücksetz-Reservierungskreis 201 zum Reservieren oder Zurückhalten des Rücksetzvorgangs verbunden. Der Rücksetz-Reservierungskreis 201 ist auch mit dem EEPROM 102 und dem Mikrocomputer 101 verbunden.
Im Rücksetz-Reservierungskreis 201 ist jeder der Rücksetzdetektoren 120 mit einem NAND(= NICHT-UND)-Gatter 202 verbunden, das wiederum mit einem Rücksetzsteuerkreis 203 verbunden ist. Und zwar ist dieselbe Anzahl an NAND-Gattern 202 und dieselbe Anzahl an Rücksetzsteuerkreisen 203 wie die Anzahl der Rücksetzdetektoren 120 bereitgestellt. Die Rücksetsteuerkreise 203 sind mit einem einzelnen NOR-Gatter 204 verbunden.
Das einzelne NOR-Gatter 204 des Rücksetz-Reservierungskreises 201 ist mit den UND-Gattern 134 des Rücksetz-Schreibkreises 130 in dem EEPROM 102 verbunden. Das einzelne NOR(= NICHT-ODER)-Gatter 204 des Rücksetz-Reservierungskreises 201 ist auch mit dem ODER-Gatter 119 im Schreibsteuerkreis 114 in dem EEPROM 102 verbunden.
Der andere Eingangsanschluss eines jeden der Vielzahl an Rücksetzsteuerkreisen 203 ist mit einem Schreibmerker-Signalspeicher 118 in dem Schreibsteuerkreis 114 im EEPROM 102 verbunden. Ein Ausgangsanschluss eines jeden der Vielzahl von Rücksetzsteuerkreisen 203 ist durch den Inverter 132 mit dem ODER-Gatter 131 im Rücksetzschreibkreis 130 verbunden.
Die Rücksetzdetektoren 120 sind durch ein einzelnes MO-Gatter 205 mit der Zentraleinheit 104 und dem Oszillator 105 im Mikrocomputer 101 verbunden. Ein System-Rücksetz-Ausgangsanschluss der Zentraleinheit 104 ist durch einen Inverter 206 mit anderen Eingangsanschluss der Vielzahl an NAND-Gattern 202 verbunden.
Nach Erhalt des Rücksetzsignals von dem Rücksetzdetektor 120, übermittelt der Rücksetzsteuerkreis 203 das Rücksetzsignal an dem Rücksetzschreibkreis 130 im EEPROM 102, vorausgesetzt, dass das Rücksetzsignal eingegeben wird, während sich der Schreibmerker des Schreibmerker-Signalspeichers 118 im EIN-Zustand befindet; dann wird die Übertragung des Rücksetzsignals solange reserviert oder zurückgehalten, bis der Schreibmerker in den EIN-Zustand gelangt.
Das ODER-Gatter 205 ist durch einen Inverter 207 auch mit einem Rücksetz-Eingangsanschluss 208 verbunden, in welchen ein Rücksetzsignal zur zwingenden Ausführung der Systemrücksetzung im Mikrocomputer 101 extern eingegeben wird.
Die Abläufe der vorgenannten zweiten neuartigen Datenverarbeitungsanlage 200 werden nachfolgend beschrieben. Nach Auftreten des Rücksetzparameters, sendet einer der dem Rücksetzparameter entsprechende Rücksetzdetektor 120 ein Rücksetzsignal, so dass der Rücksetzschreibkreis 130 entsprechende Adressdaten erzeugt, um dieselben im Adressdaten-Signalspeicher 111 zu setzen, wobei dem Rücksetzparameter entsprechende Rücksetzparameterdaten in die vorgegebene Adresse in dem Speicherzellenfeld 110 geschrieben werden.
Wird der Rücksetzparameter während eines Schreibvorgangs zum Schreiben herkömmlicher Daten erzeugt, führt der Mikrocomputer 101 den Systemrücksetzvorgang aus.
Der Schreibmerker-Signalspeicher 118 in dem EEPROM 102 sendet eine Nachricht des gerade stattfindenden Schreibvorgangs an den Rücksetzsteuerkreis 203, dann wartet der Rücksetzsteuerkreis 203 auf die Übertragung des Rücksetzsignals und hält den Rücksetzvorgang für den EEPROM 102 zurück, bis der gerade stattfindende Datenschreibvorgang vollständig ausgeführt wurde.
Die Schreibdaten, die im Schreibdaten-Signalspeicher 112 zwischengespeichert wurden, werden von dem EEPROM 102 in die Adresse der Adressdaten, die in dem Adressdaten-Signalspeicher 111 zwischengespeichert sind, geschrieben.
Der Schreibmerker-Signalspeicher 118 sendet eine Nachricht an den Rücksetzsteuerkreis 203, dass der Datenschreibvorgang beendet wurde. Der Rücksetzsteuerkreis 203 sendet das Rücksetzsignal an den Rücksetzschreibkreis 130 in dem EEPROM 102, so dass Daten, welche die Erzeugung des Rücksetzparameters darstellen in private oder spezifische Adressen des Speicherzellenfelds 110 geschrieben werden.
Eine der vielen Arten von Rücksetzparametern wird erzeugt, Daten werden in die entsprechende aus der Vielzahl von privaten Adressen des EEPROMs 102 geschrieben, so dass es möglich ist, den Rücksetzparameter entsprechend der Adresse, in welcher die Rücksetzdaten gespeichert wurden, zu verifizieren. Die einzelnen Rücksetzparameterdaten werden in die entsprechende aus der Vielzahl von spezifischen Adressen geschrieben, so dass es möglich ist, alle Rücksetzparameter zu verifizieren, die aufeinanderfolgend aufgetreten sind.
Wird der Rücksetzparameter während des Schreibvorgangs zum Schreiben gewöhnlicher Daten erzeugt, führt der Mikrocomputer den Systemrücksetzvorgang aus, während der Rücksetzvorgang des EEPROMs 102 zurückgehalten wird, bis der Datenschreibvorgang beendet ist, so dass die Schreibdaten über den Rücksetzparameter nicht verloren sind. Nach Beendigung des aktuellen Datenschreibvorgangs werden die Rücksetzfaktordaten geschrieben.
Bei dem vorstehend genannten zweiten Gesichtspunkt hält der Rücksetzsteuerkreis 203 den Rücksetzvorgang des EEPROMs 102, der den gewöhnlichen Datenschreibvorgang ausführt, zurück, um einen Verlust der aktuellen Daten zu verhindern. Abweichend ist es auch möglich, dass der Datensignalspeicher 112 an zwei Abschnitten für die gewöhnlichen Schreibdaten und für die Rücksetzparameter-Schreibdaten vorgesehen ist.
Die Rücksetzparameterdaten werden in die den einzelnen Rücksetzparametern entsprechende spezifische Adresse geschrieben, und auch der Inhalt der Rücksetzparameterdaten entspricht dem einzelnen Rücksetzparameter, wodurch die Verifizierung des Rücksetzparameters möglich ist. Es ist auch möglich, die Schaltkreiskonfiguration so zu vereinfachen, dass der Inhalt der Rücksetzparameterdaten gleich dem individuellen Rücksetzparameter ist, da der Rücksetzparameter auf der Basis der Adresse, unter welcher die Rücksetzparameterdaten gespeichert werden, verifiziert werden kann.
Während Änderungen der vorliegenden Erfindung für einen Fachmann in der Technik, zu der die Erfindung gehört, offensichtlich sind, versteht es sich, dass die gezeigten und beschriebenen Ausführungsformen in keinster Weise als einschränkend zu betrachten sind. Dementsprechend ist beabsichtigt, dass alle Modifikationen, die in den Bereich der vorliegenden Erfindung fallen, durch die Ansprüche abgedeckt werden.

Claims

Eine Datenverarbeitungsanlage, welche Folgendes aufweist: einen Permanentspeicher (110) zum Schreiben an und Lesen herkömmlicher Daten von Adressen und auch zum Schreiben an und Lesen von Rücksetzparametern von spezifischen Adressen, wobei diese Rücksetzparameterdaten die Ursache für die Rücksetzung anzeigen; eine Datenverarbeitungseinheit (100), die mit dem Permanentspeicher (110) verbunden ist, zum Steuern eines Auslesevorgangs von Daten aus dem Permanentspeicher (110) und auch zum Ausführen eines Rücksetzvorgangs nach Erhalt eines Rücksetzsignals von einem externen Eingang zur Datenverarbeitungseinheit; eine Vielzahl von Rücksetzdetektoren (120), die mit der Datenverarbeitungseinheit (100) verbunden sind, um einzelne Rücksetzsignale entsprechend den einzelnen Rücksetzparametern an die Datenverarbeitungseinheit (100) zu senden; eine Rücksetzschreibeinheit (130), die mit den Rücksetzdetektoren (120) verbunden ist, um eine mehrerer Arten von Rücksetzparametern entsprechend dem Rücksetzsignal von einem der Rücksetzdetektoren (120) in die entsprechende Adresse des Permanentspeichers zu schreiben; und eine Schreibbeurteilungseinheit (118) zum Verifizieren, dass ein Datenschreibvorgang in den Permanentspeicher (110) unter Steuerung der Datenverarbeitungseinheit (100) stattfindet, so dass, wenn die Schreibbeurteilungseinheit (118) verfiziert, dass gerade ein Datenschreibvorgang stattfindet, die Datenverarbeitungseinheit (100) dann einen Rücksetzvorgang zurückhält, während die Rücksetzschreibeinheit (130) einen Rücksetzdatenschreibvorgang zurückhält.
Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, dass die Rücksetzschreibeinheit (130) Daten mit mehreren Bits erzeugt, die den Fakten des Sendens einzelner Rücksetzsignale durch mehrere Rücksetzdetektoren (120) entsprechen.
Datenverarbeitungsanlage nach Anspruch 1, die weiterhin eine Datenausleseeinheit (113) zum Auslesen von Rücksetzparameterdaten aus einer vorherbestimmten Adresse des Permanentspeichers (110) aufweist.