DE2820331C3 - Dünnschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung - Google Patents
Dünnschicht-Feldeffekttransistor und Verfahren zu seiner HerstellungInfo
- Publication number
- DE2820331C3 DE2820331C3 DE19782820331 DE2820331A DE2820331C3 DE 2820331 C3 DE2820331 C3 DE 2820331C3 DE 19782820331 DE19782820331 DE 19782820331 DE 2820331 A DE2820331 A DE 2820331A DE 2820331 C3 DE2820331 C3 DE 2820331C3
- Authority
- DE
- Germany
- Prior art keywords
- layer
- field effect
- effect transistor
- gate
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010409 thin film Substances 0.000 title claims description 26
- 230000005669 field effect Effects 0.000 title claims description 23
- 238000000034 method Methods 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 24
- 229910052715 tantalum Inorganic materials 0.000 claims description 15
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000002245 particle Substances 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 19
- 238000007740 vapor deposition Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 238000005496 tempering Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 235000013601 eggs Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Description
Die Erfindung betrifft einen Dünnschicht-Feldeffekttransistor mit einem Substrat, mit einer auf dem
Substrat angeordneten Gate-Elektrode aus einem Material, das Tantal enthält, mit einem auf der
Gateelektrode angeordneten Gateoxid, das durch anodische Oxidation von Gatematerial erzeugt ist, mit
einer auf der Oberfläche des Gateoxides angeordneten Schicht aus Halbleitermaterial und mit Source- und
Drain-Elektroden an der Schicht aus Halbleitermaterial.
Die Erfindung betrifft außerdem ein Verfahren zur Herstellung eines derartigen Dünnschicht-Feldeffekttransistors.
Ein derartiger Dünnschicht-Feideffekttransistor sowie ein Verfahren zu seiner Herstellung sind aus »IBM
Technical Disclosure Bulletin«, Vol. 7, Nr. 4, September 1964, S. 334,335, bekannt. Bei diesem Dünnschicht-Feldeffekttransistor
besieht die Gate-Elektrode aus Tantal.
Die Verwendung von Tantal als Ausgangsmaterial für das durch anodische Oxidation hergestellte Gateoxid
führt zu einem Gate-Diclcktrikum, welches hohen Tempertemperaturen nicht standhält. Diese Temperaturen
sind aber für die Temperung des Bauelements zur Erzeugung der gewünschten Transistoreigenschaften
unerläßlich.
Der Erfindung liegt deshalb die Aufgabe zugrunde, einen Dünnschicht-Feldeffekttransistor zu schaffen,
dessen Gate-Oxid einer Temperatung bei hohen Temperaturen standhält. Außerdem soll ein Herstellungsverfahren
für einen Dünnschicht-Felde 5fekttransistör mit einem derartigen Gate-Oxid angegeben
werden.
Ausgehend von einem Dünnschicht-Feldeffekttransistor der eingangs genannten Art wird diese Aufgabe
erfindungsgemäß dadurch gelöst, daß das Gate-Mate-
ΐί rial aus mit Stickstoff und Sauerstoff dotiertem Tantal
besteht.
Dieses Gate-Material hat den Vorteil, daß das bei seiner anodischen Oxidation entstehende Gateoxid bis
zu Temperaturen von über 300° C bei Temperzeiten von mehr als zwei Stunden stabil ist Mit Stickstoff und
Sauerstoff dotieretes Tantal ist als solches bekannt und wird bei H. Baeger »Herstellung von temperaturkompensierten
Tantal-Dünnschicht-Widerständen und -Kondensatoren aus einer einzigen Schicht mit definiertem
Gaseinbau« Dissertation an der Universität Stuttgart 1978, beschrieben.
Bei einer vorteilhaften Ausgestaltung des Dünnschicht-Feldeffekttransistors
nach der Erfindung sind die Source- und Drain-Elektroden auf dem Substrat
angeordnet und die Schicht aus Halbleitermaterial überdeckt diese Elektroden teilweise. Ein Dünnschicht-Feldeffekttransistor
mit einer entsprechenden Anordnung der Elektroden ist aus der US-PS 40 65 781 bekannt.
Eine besonders vorteilhafte Ausgestaltung des Dünnschicht-Feldeffekttransistors
nach der Erfindung zeichnet sich dadurch aus, daß die Source- oder die Drain-Elektrode auf dem Substrat angeordnet ist, daß
darüber die Schicht aus Halbleitermaterial liegt, deren Dicke die Kanallänge festlegt, und daß auf der Schicht
aus Halbleitermaterial die Drain- oder Source-Elektrode angeordnet ist.
Aus der GB-PS 10 84 937 ist zwar bereits ein Feldeffekttransistor bekannt, bei dem die Kanallänge
durch die Dicke einer Halbleiterschicht festgelegt ist. Dort besteht diese Schicht jedoch aus einer epitaktischen
Halbleiterschicht, die auf einen einkristallinen Halbleiterkörper des entgegengesetzten Leitungstyps
aufgebracht und von einer weiteren epitaktischen
so Schicht des entgegengesetzten Leitungstyps überdeckt
ist. Aus der DE-AS 14 64 363 ist ein Dünnschicht-Feldeffekttransistor
bekannt, bei dem die Source-Elektrode auf dem Substrat angeordnet und von der Halbleiterschicht
überdeckt ist. Bei diesem Dünnschicht-Feldeffekttransistor befinden sich die Gate-Elektroden in der
Halbleiterschicht und nicht auf dem Substrat wie bei dem Dünnschicht-Feldeffekttransistor nach der Erfindung.
Zur Herstellung von Dünnschicht-Feldeffekttransistören sind Verfahren bekannt, bei denen die Bauelemente durch Aufdampfen der verschiedenen Schichten durch Masken hindurch in einem Vakuumsschritt hergestellt werden, vergl. P. K. Weimer, The Insulated-Gate Thin-Film Transistor, Physics of Thin Films, Vol. 2.
Zur Herstellung von Dünnschicht-Feldeffekttransistören sind Verfahren bekannt, bei denen die Bauelemente durch Aufdampfen der verschiedenen Schichten durch Masken hindurch in einem Vakuumsschritt hergestellt werden, vergl. P. K. Weimer, The Insulated-Gate Thin-Film Transistor, Physics of Thin Films, Vol. 2.
1964, S. 147-192. Als Halbleitermaterial wird meist CdSe, als Gateoxid meist AIjOj oder Yttriumoxid YjO>
verwendet. Zur weiteren Erläuterung ist der Aufbau eines derartigen Transistors in Bild 1 der Zeichnungen
dargestellt. Die Bedampfung durch Masken in einem Vakuumschritt hat den Vorteil, daß Verunreinigungen
auf den Oberflächen weitgehend vermieden werden. Die Nachteile dieses Verfahrens sind:
1. Präzise Justierung der verschiedenen Masken in der Vakuumkammer ist schwierig.
2. Wegen mangelnder Stabilität der Masken ist die Substratgröße begrenzt auf etwa 15 κ 15 cm.
3. Der Verkleinerung der Strukturen unter etwa in 25 μπι sind Grenzen gesetzt, weil die Maskenöffnungen
nicht beliebig verkleinert werden können, siehe auch 1 und 2.
4. Wegen Bedampfung der Masken selbst, was die Genauigkeit der Struktur zerstört, ist häufige π
Reinigung und Neujustage der Masken erforderlich.
Viele Nachteile dieser Verfahren werden bei dem aus »IBM Technical Disclosure Bulletin«, a.a.O., bekannten
Verfahren vermieden, bei dem auf ein Substrat mittels Kathodenzerstäubung eine Schicht aus Tantal aufgebracht
wild, bei dem dann mittels einer Photolackmaske
und Ätzen die Grundstruktur der Gate-Elektrode erzeugt wird, bei dem anschließend durch anodische 2-5
Oxidation von Gatematerial das Gateoxid hergestellt wird und bei dem schließlich eine Schicht aus
Halbleitermaterial sowie Source und Drain-Elektroden erzeugt werden.
Das Verfahren zur Herstellung eines e.findungsgemäßen
Dünnschicht-Feldeffekttransistors, das im Anspruch 4 näher gekennzeichnet ist, lehnt sich an das
eben beschriebene Verfahren an. Es unterscheidet sich von dem bekannten Verfahren vor allem dadurch, daß
eine mit Stickstoff und Sauerstoff dotierte Tantalschicht » mittels reaktiver Kathodenzerstäubung hergestellt wird
und daß diese Schicht zur Herstellung der Grundstruktur der Gate-Elektrode verwendet wird. Im weiteren
Fortgang des Verfahrens ist es zweckmäßig, wenn vor dem Aufbringen der Schicht aus Halbleitermaterial im
selben Vakuum-Schritt wenigstens die Oberfläche des Gateoxids mit Ionen oder ungeladenen Teilchen geätzt
wird.
Die Erfindung wird nachstehend unter Bezugnahme auf die in den Bildern 2 und 3 der Zeichnungen
dargestellten Ausführungsbeispiele näher eriäutert. Dabei sind in Abschnitt I die Herstellung und die
Vorteile des erfindungsgemäßen Gateoxids beschrieben, im Abschnitt Π ist ein Beispiel eines vollständigen
Herstellungsverfahrens für einen Diinnschicht-Feldeffekttransistor
nach der Erfindung erläutert, während sich Abschnitt HI auf die Darstellung einer besonders
zweckmäßigen Bauform eines Dünnschicht-Feldeffekttransistors nach der Erfindung bezieht.
55
Als Ausgangsmaterial wird Tantal mit Stickstoff- und Sauerstoffdotierung verwendet, das durch reaktive
Kathodenzerstäubung mit einer Schichtdicke von 200 - 300 nm aufgebracht wird.
Das Material wird bei H. Baeger »Herstellung von temperaturkompensierten Tantal-Dünnschicht-Widerständen
und -Kondensatoren aus einer einzigen Schicht mit definiertem Gaseinbau« Dissertation an der
Universität Stuttgart 1978, beschrieben.
Nach naßcherr.ischem Ätzen der Grundstruktur wird das Gateoxid durch anodische Oxidation des Ta-Gates
erzeugt. Die relative Dielektrizitätskonstante beträgt εΓ «20, was bei einer Anodisierspannung von
U9 = 200 V zu Flächenkapazitäten um 500 pF/mm3
führt. Bei U9 = 200 V werden Durchbruchspqnnungen
von 100. ..150 V erreicht. Der vergleichbare Wert ist bei AIjOj bei
<50 V. Die wesentlich höhere Dielektrizitätskonstante des Ta gegenüber AIjO3 (εΓ = 8) oder
Yttriumoxid Y2O3 führt zu höherer Ladungsträgerinduktion
im Halbleiterkanal und damit zu einer höheren Steilheit des Transistors.
Das Dielektrium ist bis zu Temperaturen von über 300°C bei Temperzeiten von mehr als 2 Stunden stabil,
was für die nachfolgenden Prozeßschritte entscheidend ist.
II: Herstellungsprozeß
Die Herstellungsschritte sind die folgenden:
Die Herstellungsschritte sind die folgenden:
1. Tantal mit Stickstoff- und Sauerstoffdotierung durch Kathodenzerstäubung aufbringen.
2. Ätzen des Tantals nach Aufbringen einer Photolackmaske.
3. Anodische Oxidation des Cites nach Aufbringen einer Photolackmaske.
4. Aufdampfen einer Haft- und Leitschicht, z. B.
Cr(NiCr)-Au-In.
5. Ätzen der Drain- und Source-Kontakte nach Aufbringen einer Photolackmaske.
6. Aufdampfen des Halbleiters nach vorausgegangenem Reinigen der Oberflächen durch lonenätzen in
demselben Vakuum.
7. Ätzen des Halbleiters nach Aufbringen einer Photolackmaske.
8. Temperung z. B. 300° C, '/2 h in N2-Atmosphäre.
9. Aufbringen einer Schutzschicht, z. B. Si-Nitrid.
Zur weiteren Erläuterung ist ein nach diesem Verfahren hergestellter Transistor in Bild 2 eier
Zeichnungen dargestellt Bei dem angegebenen Herstellungsprozeß wird zur Erzeugung der Strukturen
ausschließlich die in der Halbleiterprodjküoi1 und in der
Dünnschichttechnik bewährte Photolithographie und Ätztechnik angewandt. Diese Methode erlaubt mit
höchster Reproduzierbarkeit auf großen Substraten kleine Strukturen abzubilden. Die dabei eventuell
zurückbleibender. Verunreinigungen auf den Oberflächen, z. B. im Bereich des Gateoxids, wo anschließend
der Halbleiter aufgebracht werden muß, kennen vor dem Aufbringen des Halbleiters im selben Vakuum
durch Beschüß mit Teilchen, z. B. Ionen oder Neutralteilchen,
beseitigt werden (PkL 11.6). Mit diesem Reinigungsverfahren bleiben die vorteilhaften Reinheitsbedingungen
der eingangs erwähnten Bedampfung durch Masken erhalten, und es werden gleichzeitig die
genannten Maskenprobleme ausgeräumt.
Ein weiterer Vorteil ist, daß die Prozeßschritte einzeln optimiert werden können, weil Zwischenprüfungen
möglich sind.
Eine wesentliche Verkürzung der Kanallänge auf Werte kleiner als 5—10 μπι ist auch mit Photolithographic
bei großen Subsraten nicht zu erreichen. Es wird deshalb eine Transistorstruktur vorgeschlagen, bei der
die Kanallänge nicht durch eine photolithographische Maske, sondern durch die Dicke des Halbleiters und die
Neigung der Gateoxidkante festgelegt wird. Zur weiteren Erläuterung ist ein Ausführungsbeispiel eines
derartigen Transistors in Beild 3 der Zeichnungen dargestellt
Hierzu 3 Blatt Zeichnungen
Claims (5)
1. Dünnschicht-Feldeffekttransistor mit einem Substrat, mit einer auf dem Substrat angeordnete
Gate-Elektrode aus einem Material, das Tantal enthält, mit einem auf der Gate-Elektrode angeordneten
Gateoxid, das durch anodische Oxidation von Gatematerial erzeugt ist, mit einer auf der
Oberfläche des Gateoxides angeordneten Schicht aus Halbleitermaterial und mit Source- und Drain-Elektroden
an der Schicht aus Halbleitermaterial, dadurch gekennzeichnet, daß das Gate-Material
aus mit Stickstoff und Sauerstoff dotiertem Tantal besteht
2. Dünnschicht-Feldeffekttransistor nach Anspruch I1 dadurch gekennzeichnet, daß die Source-
und Drain-Elektroden auf dem Substrat angeordnet sind und daß die Schicht aus Halbleitermaterial diese
Elektroden teilweise überdeckt
3. Düimschicht-Feldeffekttransistor nach Anspruch
1, dadurch gekennzeichnet, daß die Source- oder Drain-Elektrode auf dem Substrat angeordnet
ist, daß darüber die Schicht aus Halbleitermaterial liegt deren Dicke die Kanallänge festlegt, und daß
auf der Schicht aus Halbleitermaterial die Drainoder Source-Elektrode angeordnet ist.
4. Verfahren zur Herstellung eines Dünnschicht-Feldeffekttransistors
nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet daß auf das Substrat durch reaktive Kathodenzerstäubung eine mit
Stickstoff und Sauerstoff dotierte Tantalschicht aufgebracht wird, dirß minus einer Photolackmaske
und Ätzen die GrunJstTuktur der Gate-Elektrode
erzeugt wird, daß durch an. dische Oxidation des Gates das Gateoxid hergestellt wird und daß die
Schicht aus Halbleitermaterial und die Source- und Drain-Elektrode angebracht werden.
5. Verfahren zur Herstellung eines Dünnschicht-Feldeffekttransistors
nach Anspruch 4, dadurch gekennzeichnet, daß vor dem Aufbringen der Schicht aus Halbleitermaterial im selben Vakuum-Schritt
wenigstens die Oberfläche des Gateoxides mit Ionen oder ungeladenen Teilchen geätzt wird.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19782820331 DE2820331C3 (de) | 1978-05-10 | 1978-05-10 | Dünnschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19782820331 DE2820331C3 (de) | 1978-05-10 | 1978-05-10 | Dünnschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2820331A1 DE2820331A1 (de) | 1979-11-15 |
| DE2820331B2 DE2820331B2 (de) | 1981-07-02 |
| DE2820331C3 true DE2820331C3 (de) | 1982-03-18 |
Family
ID=6038997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19782820331 Expired DE2820331C3 (de) | 1978-05-10 | 1978-05-10 | Dünnschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2820331C3 (de) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2052853A (en) * | 1979-06-29 | 1981-01-28 | Ibm | Vertical fet on an insulating substrate |
| IL61679A (en) * | 1979-12-13 | 1984-11-30 | Energy Conversion Devices Inc | Thin film,field effect transistor |
| JPS58100461A (ja) * | 1981-12-10 | 1983-06-15 | Japan Electronic Ind Dev Assoc<Jeida> | 薄膜トランジスタの製造方法 |
| US11398571B2 (en) | 2018-10-09 | 2022-07-26 | Micron Technology, Inc. | Devices and electronic systems including vertical transistors, and related methods |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL282170A (de) * | 1961-08-17 | |||
| GB1084937A (en) * | 1965-03-31 | 1967-09-27 | Standard Telephones Cables Ltd | Transistors |
| US4065781A (en) * | 1974-06-21 | 1977-12-27 | Westinghouse Electric Corporation | Insulated-gate thin film transistor with low leakage current |
-
1978
- 1978-05-10 DE DE19782820331 patent/DE2820331C3/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE2820331B2 (de) | 1981-07-02 |
| DE2820331A1 (de) | 1979-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1764056C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| EP0010596B1 (de) | Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen | |
| DE2425382C2 (de) | Verfahren zur Herstellung von Isolierschicht-Feldeffekttransistoren | |
| DE69212383T2 (de) | Dünnfilmtransistor und Verfahren zu seiner Herstellung | |
| DE2536363B2 (de) | Dünnschicht-Feldelektronenemissionsquelle und Verfahren zu ihrer Herstellung | |
| DE4232886C2 (de) | Kaltkathoden-Emitterelement | |
| EP0010624A1 (de) | Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen | |
| DE1952626B2 (de) | Verfahren zur herstellung von isolationsschichten auf halbleitersubstraten durch hochfrequenz-kathodenzerstaeubung | |
| DE2436449C3 (de) | Schottky-Diode sowie Verfahren zu ihrer Herstellung | |
| DE1640307A1 (de) | Duennschichttechnik zur Herstellung integrierter Schaltungen | |
| DE102007023204A1 (de) | Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung | |
| DE1614356A1 (de) | Integrierte Halbleiterbaugruppe mit komplementaeren Feldeffekttransistoren | |
| DE1764513B1 (de) | Feldeffekt halbleitersteuerelement | |
| DE2160462C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2911484C2 (de) | Metall-Isolator-Halbleiterbauelement | |
| DE1640486C3 (de) | Verfahren zum reaktiven Zerstäuben von elementarem Silicium | |
| DE1514359B1 (de) | Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE2550346A1 (de) | Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements | |
| DE10255936B4 (de) | Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht | |
| DE2820331C3 (de) | Dünnschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
| DE1917995B2 (de) | Verfahren zur bildung eines isolierfilmes und danach hergestelltes halbleiterelement | |
| DE2020531C2 (de) | Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren | |
| DE2900747C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2019091A1 (de) | Verfahren zur Herstellung stabiler Duennfilmwiderstaende | |
| DE2139631C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| C3 | Grant after two publication steps (3rd publication) | ||
| 8330 | Complete disclaimer |