[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2738195A1 - Verfahren zur reduzierung von kristallfehlern bei der herstellung von halbleiterbauelementen und integrierten schaltkreisen in einkristallinen halbleiterscheiben - Google Patents

Verfahren zur reduzierung von kristallfehlern bei der herstellung von halbleiterbauelementen und integrierten schaltkreisen in einkristallinen halbleiterscheiben

Info

Publication number
DE2738195A1
DE2738195A1 DE19772738195 DE2738195A DE2738195A1 DE 2738195 A1 DE2738195 A1 DE 2738195A1 DE 19772738195 DE19772738195 DE 19772738195 DE 2738195 A DE2738195 A DE 2738195A DE 2738195 A1 DE2738195 A1 DE 2738195A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor wafers
wafers
layer
monocrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19772738195
Other languages
English (en)
Inventor
Joachim Dr Burtscher
Bernd Dr Kolbesen
Kurt Dr Mayer
Helmut Dr Strack
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19772738195 priority Critical patent/DE2738195A1/de
Publication of DE2738195A1 publication Critical patent/DE2738195A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

  • Verfahren zur Reduzierung von Kristallfehlern bei der Her-
  • stellung von Halbleiterbauelementen und integrierten Schaltkreisen in einkristallinen Halbleiterscheiben.
  • Die vorliegende Erfindung betrifft ein Verfahren zur Reduzierung von Kristallfehlern bei der Herstellung von Halbleiterbauelementen und integrierten Schaltkreisen in einkristallinen Halbleiterscheiben, insbesondere Siliciumscheiben, mindestens im Bereich unterhalb der Scheibenoberfläche, von der aus die Bauelement-bzw. Schaltkreissysteme in die Halbleiterscheiben eingebracht werden (Systemseite).
  • Die Herstellung von Einzel-Halbleiterbauelementen und integrierten Schaltkreisen geht von einem einkristallinen scheibenförmigen Halbleitersubstrat aus, in das in bekannter Weise von einer Seite her die Bauelement- bzw. Schaltkreissysteme eingebracht werden. Bei den dabei zur Anwendung kommenden technologischen Prozessen handelt es sich in aller Regel um Hochtemperaturprozesse. Beispielsweise die mehrfache Oxydation der Scheibenoberfläche sowie die Diffusionsprozesse sind derartige Hochtemperaturprozesse.
  • Bei derartigen Hochtemperaturprozessen läßt es sich recht vermeiden, daß in den ursprünglich einkristallinen Halbleiterscheiben hoher Gute Kristallfehler entstehen, welche die Ausbeute bei der Herstellung von Einzel-Halbleiterbauelementen und integrierten Schaltkreisen herabsetzen. Derartige Kristailfehler sind insbesondere Stapelfehler und Versetzungen.
  • Stapelfehler können z. B. beim ersten Oxydationsprozeß der Halbleiterscheiben entstehen. Eine maßgebliche Größe für die Ausbildung von Stapelfehlern ist die Oxydationstemperatur.
  • Versetzungen können in Form von Einzelversetzungen und Versetzungs anhäufungen grundsätzlich bei Hochtemperaturprozessen zum Ausgleich mechanischer Spannungen (z. B. verursacht durch Temperaturgradienten) gebildet werden.
  • Zur Reduzierung von Kristallfehlern ist es bereits bekannt geworden, vor der Durchführung von Prozeßschritten zur Herstellung von Bauelement- bzw. Schaltkreissystemen in die von der Systemseite abgewandte Oberfläche (Rück3eite) der Halbleiterscheiben eine Phosphordotierung einzubringen. Diese Maßnahme ist aus Journ. of the Electrochem. Soc. 122 (1975) Seiten 1725 bis 1729, Journ. Electrochem. Soc. 123 (1976) Seiten 571 bis 576 und Jap. J. Appl. Phys. 14 (1975) Seiten 419 und 420 bekannt geworden.
  • Obwohl auf diese Weise eine merkliche Reduzierung von Kristallfehlern erzielbar ist, stellt eine derartige Dotierung Jedoch einen relativ aufwendigen zusätzlichen Prozeßschritt dar.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren der in Rede stehenden Art anzugeben, das im Vergleich zu der vorgenannten Phosphordotierung bei einem mindestens gleichwertigen Reduzierungsgrad von Kristallfehlern prozeßtechnisch einfacher ist.
  • Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß vor der DurchfUhrung von Prozeßschritten zur Herstellung von Bauelement- bzw. Schaltkreissystemen auf die der Systemseite abgewandte Oberfläche (Rtickseite) der Halbleiterscheibe eine nicht einkristalline Halbleiterschicht aufgebracht wird.
  • Die vorstehend definierte Maßnahme gestaltet sich prozeßtechnisch besonders einfach, wenn die genannte aufzubringende Schicht genau so zu behandeln ist wie die einkristallinen Halbleiterscheiben selbst.
  • Die Erfindung geht dabei von dem Grundgedanken aus, zur Reduzierung von Kristallfehlern der obengenannten Art das gleiche Halbleitennaterial zu verwenden, was auch für die einkristallinen Halbleiterscheiben verwendet wird, in denen die Bauelement-bzw. Schaltkreissysteme hergestellt werden sollen. Die Wirkung einer derartigen Schicht hinsichtlich der Reduzierung von Kristallfehlern beruht darauf, daß sie kristallographisch eine gestörte Schicht darstellt und somit als Senke für Leerstellen, Zwischengitteratome und Fremdatome wirkt ("Getterschicht").
  • Ausgestaltungen des Erfindungsgedankens sind in UnteransprUchen gekennzeichnet.
  • Die Erfindung wird im folgenden anhand von Ausftihrungsbeispielen und einer schematischen Darstellung in der einzigen Figur der Zeichnung näher erläutert.
  • Bei dem in der Halbleitertechnik heute in Uberwiegendem Maß verwendetem Silicium als Ausgangsmaterial für Einzel-Bauelemente und integrierte Schaltkreise geht man in der Fertigung von einem scheibenförmigen Substrat aus hochreinem einkristallinem Silicium aus. In dieses scheibenförmige Substrat werden in bekannter Weise, beispielsweise nach dem Planarverfahren von einer Seite (Systemseite) Dotierungen zur Herstellung der Bauelement- bzw.
  • Schaltkreissysteme eingebracht.
  • Erfindungsgemäß wird nun auf diese Substratscheiben vor der Durchfühfung von Prozeßschritten zur Herstellung der Bauelement-bzw. Schaltkreissysteme auf die der Systemseite abgewandte Oberfläche (Rückseite) eine Schicht aus polykristallinem oder amorphen Silicium aufgebracht. Die Schichtdicken liegen dabei vorzugsweise in einem Bereich von etwa 0,5 bis 5/um. Die Auibringung einer solchen Schicht kann beispielsweise durch Aufdampfen erfolgen. Da dicke, in einem Prozeßschritt aufgedampfte Schichten eine Tendenz zum Reißen zeigen, ist es insbesondere vorteilhaft, das Aufdampfen nicht in einem Schritt sondern in Intervallen durchzuführen.
  • Die Aufbringung der in Rede stehenden Siliciumschicht kann beispielsweise auch so erfolgen, daß Silicium mit einem Elektronenstrahl erhitzt und verdampft wird, wonach es sich auf der RUckseite von kalten einkristallinen Substratscheiben niederschlägt.
  • Die Aufbringung der Schicnt lediglich auf der RUckseite der einkristallinen Substratscheiben kann dadurch gewährleistet werden, daß die übrigen Oberflächenbereiche der Substratscheibe entsprechend maskiert werden.
  • Gemäß einer anderen Ausfllhrungsfonn des erfindungsgemäßen Verfahrens können polykristalline Schichten auch durch chemisches Abscheiden aus der Gasphase auf die Rückseite von einkristallinen Halbleitersubstraten aufgebracht werden.
  • Zur Herstellung einer Siliciumschicht der obengenannten Art auf der Rückseite von einkristallinen Substratscheiben ist es weiterhin auch möglich, Silicium von der Rückseite her in die Substratscheiben zu implantieren, wodurch ebenfalls eine nicht mehr einkristalline Schicht auf der Rückseite der Substrate entsteht.
  • Zum Nachweis der Reduzierung von Kristallfehlern in Form von Stapelfehlern kann so verfahren werden, daß auf die Rückseite einer einkristallinen Substratscheibe halbseitig eine polykristalline oder amorphe Siliciumschicht im obengenannten Sinne aufgebracht wird. Danach wird die Scheibe durch feuchte thermische Oxydation bei 1100 C mit einem Dickoxid mit einer Dicke von beispielsweise 1,2/um Uberzogen. Durch Ätzung der Vorderseite der Substratscheibe kann die Stapelfehlerdichte sichtbar gemacht werden, wobei sich zeigt, daß die Stapelfehlerdichte auf der mit der polykristallinen oder amorphen Siliciumschicht versehenen Seite der Substratscheibe um Größenordnungen kleiner ist als auf der Seite, auf der die polykristalline oder amorphe Siliciumschicht nicht vorhanden ist.
  • Dieser Sachverhalt ist in der einzigen Fig. der Zeichnung, welche eine Draufsicht auf die Vorderseite (Systemseite) einer Substratscheibe zeigt, schematisch dargestellt. Die Stapelfehlerdichte ist durch Strichelung angedeutet. Es zeigt sich, daß im linksseitigen Bereich 1 der Substratscheibe, welcher auf der RUckseite mit einer polykristallinen oder amorphen Siliciumschicht (in der Figur nicht sichtbar) versehen ist, ?raktisch keine Stapelfehler vorhanden sind, während die Stapelfehlerdichte im rechtsseitigen Bereich 2, der nicht mit einer poly- kristallinen oder amorphen Sil ciumschicht versehen ist, wesentlich größer ist. Lediglich in der Umgebung einer Trennlinie 3 zwischen den beiden Bereichen 1 und 2 finden sich auch noch Stapelfehler in dem auf der Rückseite mit einer polykristallinen oder amorphen Siliciumschicht bedeckten Bereich 1.
  • Es sei darauf hingewiesen, daß das auf die Halbleiterscheiben aufzubringende polykristalline oder amorphe Halbleitermaterial nicht unbedingt gleich dem Material der Halbleiterscheiben sein muß.
  • 1 Figur 9 Patentansprüche L e e r s e i t e

Claims (9)

  1. Patentans#rU che Verfahren zur Reduzierung von Kristailfehlern bei der Herstellung von Halbleiterbauelementen und integrierten Schaltkreisen in einkri stallinen Halbleiterscheiben, insbesondere Silicium scheiben, mindestens im Bereich unterhalb der Scheibenoberfläche, von der aus die Bauelemente- bzw. Schaltkreissysteme in die Halbleiterscheiben eingebracht werden (Systemseite), d a d u r c b g e k e n n z e i c h n e t, daß vor der Durchflihrung von Prozeßschritten zur Herstellung von Bauelement- bzw. Schaltkreissystemen auf die der Systemseite abgewandte Oberfläche (2Uckseite) der Halbleiterscheiben eine nicht einkristalline Halbleiterschicht aufgebracht wird.
  2. 2. Verfahren nach Anspruch 1 fur einkristalline Halbleiterscheiben aus Silicium, dadurch gekennzeichnet, daß auf die Rückseite eine polykristalline Siliciumschicht aufgebracht wird.
  3. 3. Verfahren nach Anspruch 1 iitr einkristalline Halbleiterscheiben aus Silicium, dadurch gekennzeichnet, daß auf die Druckseite eine amorphe Siliciumschicht aufgebracht wird.
  4. 4. Verfahren nach einem der AnsprUche 1 bis 3 dadurch gekennzeichnet, daß auf die Rückseite der einkristallinen Halbleiterscheiben eine Halbleiterschicht mit einer Dicke im Bereich von etwa 0,5 bis 5µm aufgebracht wird.
  5. 5. Verfahren nach einem der AnsprUche 1 bis 4, dadurch gekennzeichnet, daß die Halbleiterschicht aufgedampft wird.
  6. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Aufdampfung in Intervallen durchgeführt wird.
  7. 7. Verfahren nach einem der AnsprUche 1 bis 6, dadurch gekennzeichnet, daß das Material fur die aufzudanipfende Halbleiterschicht mittels eines Elektronenstrahls erhitzt und verdampft und sodann auf kalte einkristalline Halbleiterscheiben niedergeschlagen wird.
  8. 8. Verfahren nach einem dei AnsprUche 1 bis 4, dadurch gekennzeichnet, daß die Halbleiterschicht chemisch aus der Gasphase abgeschieden wird.
  9. 9. Verfahren nach einem der AnsprUche 1 bis 4, dadurch gekennzeichnet, daß die Halbleiterschicht durch Implantation von Halbleitermaterial in die Rückseite der einkristallinen Halbleiterscheiben erzeugt wird.
DE19772738195 1977-08-24 1977-08-24 Verfahren zur reduzierung von kristallfehlern bei der herstellung von halbleiterbauelementen und integrierten schaltkreisen in einkristallinen halbleiterscheiben Ceased DE2738195A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19772738195 DE2738195A1 (de) 1977-08-24 1977-08-24 Verfahren zur reduzierung von kristallfehlern bei der herstellung von halbleiterbauelementen und integrierten schaltkreisen in einkristallinen halbleiterscheiben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772738195 DE2738195A1 (de) 1977-08-24 1977-08-24 Verfahren zur reduzierung von kristallfehlern bei der herstellung von halbleiterbauelementen und integrierten schaltkreisen in einkristallinen halbleiterscheiben

Publications (1)

Publication Number Publication Date
DE2738195A1 true DE2738195A1 (de) 1979-03-01

Family

ID=6017194

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772738195 Ceased DE2738195A1 (de) 1977-08-24 1977-08-24 Verfahren zur reduzierung von kristallfehlern bei der herstellung von halbleiterbauelementen und integrierten schaltkreisen in einkristallinen halbleiterscheiben

Country Status (1)

Country Link
DE (1) DE2738195A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0092540A1 (de) * 1982-04-06 1983-10-26 Shell Austria Aktiengesellschaft Verfahren zum Gettern von Halbleiterbauelementen
AT384121B (de) * 1983-03-28 1987-10-12 Shell Austria Verfahren zum gettern von halbleiterbauelementen

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2714413A1 (de) * 1976-04-02 1977-10-20 Ibm Integrierte halbleiteranordnung und verfahren zu ihrer herstellung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2714413A1 (de) * 1976-04-02 1977-10-20 Ibm Integrierte halbleiteranordnung und verfahren zu ihrer herstellung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Appl. Phys. Lett. Vol. 22, No. 5, 1973, p. 238-240 *
J. Electrochem. Soc., Vol. 123, No. 4, (1976), p. 565-570 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0092540A1 (de) * 1982-04-06 1983-10-26 Shell Austria Aktiengesellschaft Verfahren zum Gettern von Halbleiterbauelementen
US4561171A (en) * 1982-04-06 1985-12-31 Shell Austria Aktiengesellschaft Process of gettering semiconductor devices
AT380974B (de) * 1982-04-06 1986-08-11 Shell Austria Verfahren zum gettern von halbleiterbauelementen
AT384121B (de) * 1983-03-28 1987-10-12 Shell Austria Verfahren zum gettern von halbleiterbauelementen

Similar Documents

Publication Publication Date Title
DE69023289T2 (de) Verfahren zur Vorbereitung eines Substrats für die Herstellung von Halbleiterbauelementen.
DE69414764T2 (de) Verfahren zum Steuern der Dicke des Gate-Oxyds für die Herstellung von Halbleiterbauelementen
DE19829309B4 (de) Verfahren zur Herstellung eines thermischen Oxidfilms auf Siliciumcarbid
DE3530773C2 (de)
DE4433086A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3709066A1 (de) Verfahren zum erzeugen eines duennen metallfilms durch chemisches aufdampfen
DE2555155C2 (de)
DE2422138A1 (de) Verfahren zur herstellung von elektroden aus halbleitermaterial
DE4415601C2 (de) Komposit-Struktur für elektronische Bauteile und Verfahren zu deren Herstellung
DE3317222A1 (de) Verfahren zum herstellen einer halbleiterstruktur
DE2153862C3 (de)
DE60210912T2 (de) Verfahren zum Bilden von Keimschichten für die Herstellung ferroelektrischer Dünnschichten mittels MOCVD auf Gateoxiden hoher Dielektrizitätskonstanten
EP0001038B1 (de) Herstellung einer Siliciummaske und ihre Verwendung
DE3634140C2 (de)
DE68913254T2 (de) Gegenstand aus Kristall und Verfahren zu seiner Herstellung.
DE1814029B2 (de) Erzeugung einkristalliner und polykristalliner halbleiterbereiche auf einem inkristallinen halbleitersubstrat
DE69511343T2 (de) Verfahren zur Herstellung eines für IGBT geeigneten Halbleiterplättchens
DE2738195A1 (de) Verfahren zur reduzierung von kristallfehlern bei der herstellung von halbleiterbauelementen und integrierten schaltkreisen in einkristallinen halbleiterscheiben
DE4445177C5 (de) Verfahren zur Herstellung mikromechanischer Bauelemente mit freistehenden Mikrostrukturen
DE102010036256B4 (de) Mikroakustisches Bauelement und Herstellungsverfahren
DE4316114C2 (de) Röntgenstrahlen-Maske und Verfahren zu ihrer Herstellung
DE4108394C2 (de) Verfahren zum Herstellen eines Siliziumsubstrats für eine Halbleitereinrichtung
DE2217775B2 (de) Verfahren zum Abscheiden sabiler Tanal-Auminium-Dünnschichten
DE1955522A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE19841430A1 (de) Verfahren zur Herstellung kristalliner Halbleiterschichten

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection