DE2741823B2 - Kanalüberwachungssystem - Google Patents

Description

Pi' vorliegende l.rfindiüy be/ielil sich auf ein KanaliiK rw achiiiigss\ stern ;>.i '' dem Oberbegriff les PilleilNiiispnieli'-s.

fiel ' '·■ ' Si ^TM.'li ;h -r 1 f t ■^Γ ρ ■ ITl(MIh V'el'hllli ll|rii^T

mit hohem Wirkungsgrad bzw, effektivem Betriebsfaktor sicherzustellen, bei Auftreten eines Fehlers auf dem Übertragungsweg im allgemeinen vom aktiven Kanal auf einen Bereitschaftkanal umgeschaltet. Insbesondere bei der PCM-Signalöbertragung werden Bitfehler des empfangenen PCM-Signals Oberwacht, um Störungen zu erfassen.

Als ein System zum Überwachen solcher Bitfehler ist das sog. Paritätsprfifsystem bekannt Bei ;iner derartigen Überwachung wird auf der Senderseite ein zu übertragender PCM-Signalimpulszug in geeignete Überwachungsabschnitte unterteilt, und die Information, die man dadurch erhält, daß man die Anzahl der Zeichen oder Zwischenräume des PCM-Signals in jedem Abschnitt addiert, wird für jeden Überwachungsabschnitt als ein Paritätsbit übertragen. Andererseits wird auf der Empfängerseite die Anzahl der Zeichen oder Zwischenräume des empfangenen PCM-Signals im entsprechenden Überwachungsabschnitt errechnet und mit der Information im empfangenen Paritätsbit verglichen. Dadurch kann man überprüfen, ob in diesem Überwachungsabschnitt des PCM-Signals ein Bitfehler aufgetreten ist oder nicht. Bei dieser Art der Überwachung liegen die Vorteile darin, daß das Überwachen aller zu übertragenden PCM-Signale mit einem relativ einfachen Aufbau erreicht werden kann, daß die Genauigkeit der Überwachung groß ist und daß die erforderliche Zeit zum Erfassen eines Bitfehlers kurz ist. Tritt eine größere Anzahl von Fehlern auf als derjenigen Fehlerzahl entspricht, die durch ein oder mehrere einem Überwachungsabschnitt zugeordnete Prüfbits geprüft werden kann, wird es unmöglich, damit die Anzahl der Bitfehler genau zu erfassen. Ist jedoch ein Prüfbit für beispielsweise einige hundert PCM-Impulse vorgesehen, dann kann das Überwachen eines Bitfchlcrs, der in einem Verhältnis von weniger als ein zu einigen hundert Bits auftreten kann, mit ausreichend hoher Genauigkeit erreicht werden. Dementsprechend ist diese Art der Überwachung i'Uraktiv.

Bezüglich Einzelheiten über einige Beispiele einer solchen Überwachung wird auf die folgenden Literatursteilen hingewiesen:

(1) M. A. Rieh und |. M. Trecker »TH E T4M DIG ITA L LINE TERMINATION« (Proceedings of International Conference on Communications. Bd. 111-48. 1975. S. 48-10-48-12);

(2) H. I. Manuscll und C. A. von Roesgen »THE M13 AND M34 DIGITAL MULTIPLEXES« (Proceedings of International Conference on Communications, Bd. 111-48, 1975, S. 48-5-48-9).

Wird jedoch diese Art der Überwachung bei einem Trägerwellcn-Phascndiffcrcnzniodulations-Übertragungssystcm angewendet, verursacht ein Signalfchlcr auf einem Übertragungsweg wegen der Differenzmodulation einen Bitfehler in jedem der beiden zum Fchlcrsignal gehörenden Signale auf dem Übertragungsweg, was eine Vieizahl von Biifehlcrn zur Folge hat, so daß mit dieser Überwachung, in welchem ein Überwachungsabschnitt mit Hilfe eines Prüfbiis überwacht wird, selbst ein einzelner Signalfehlcr unerfaßbar wird. Dementsprechend war man im TnIIc tier Kanalüberwachung solch eines I Ibertragiingssvsiems mit einem Paritälspriifsyslem bisher der Ansicht, dall die Überwachung mil Hilfe einer Vielzahl \on Parilatshiis durchgeführt werden mud. Somit hai das I !Hl-IU at lu-ii des Traget wellen-l'hascndiffercnzmodiilations-l Iberlragungssyslems mit Hilfe tier l'anlatsprul üh-iIukIi- don Nachteil. daH die Effektivität Ivw. der

Wirkungsgrad der Signalübertragung vermindert ist und daß die Anzahl der Bauteile zum Zusammensetzen eines Paritätszählabschnittes und der Paritäts-Multiplex- und -Demultiplex-Abschnitte im Sender und Empfänger erheblich sein muß.

Bei einem aus der DE-AS 2218 128 bekannten Datenübertragungssystem, das ein Überwachungssignal besitzt, wird eine Folge von PCM-Signalen über einen Übertragungsweg, der sich zwischen zwei Endstationen erstreckt, übertragen. Dieser Übertragungsweg ist in eine Vielzahl von Übertragungsabschnitte mit einer Vielzahl von Zwischenstationen unterteilt. Das Überwachungssignal wird in regelmäßigen Intervallen in die Folge der übertragenen Signale eingefügt. Zu Beginn jedes Übertragungsabschnittes wird das Überwachungssignal entweder wiederhergestellt oder in der richtigen Form neu eingefügt, unabhängig davon, ob es an -der Zwischenstation in gestörter oder in richtiger Form vom vorhergehenden Übertragungsabschnitt empfangen worden ist Dieses Überwachungssignal enthält jedoch eine Vielzahl von Bits, von denen nur einige in richtiger Form wieder hergestellt oder neu eingefügt werden, während die verbleibenden nicht richtigen Bits zur Fehlerratenbestimmung und/oder zu Melde- bzw. Alarmfunktionen verwendet werden.

Bei einem aus der DE-AS 24 43 523 bekannten Datenübertragungssystem, das mit dem zuvor genannten teilweise vergleichbar ist, ist das eingangs erwähnte automatische Umschalten von einem Übertragungskanal auf einen anderen innerhalb eines kurzen Zeilraumes verwirklicht. Bei diesem System wird dort, wo ein Fehler an einer Zwischenstation abgetastet w'.rd, mindestens eines der Überwachungsbits zur vorhergehenden Zwischenstation in inverser Form zurückübertragen. Diese Rückübertragung wird zur Kanalumschaltung verwendet.

Aufgabe der vorliegenden Erfindung ist es, ein Kanalüberwachungssystem der eingangs genannten Art zu schaffen, mit dem auch bei Verwendung der Differenzmodulation die Fehlerüberwachung in der Weise möglich ist. daß nur ein einziges Paritätsbit für einen Überwachungsabschnitt eines PCM-Signals vorzusehen ist.

Diese Aufgabe wird bei einem Kanalüberwachungssystem der genannten Art erfindungsgemäß durch die in Kennzsichen des Patentanspruches angegebenen Merkmale gelöst.

Das erfindungsgemäßc Kanalüberwachungssystem kommt also auch dort mit nur einem Paritätsbit pro zu überwachenden Abschnitt aus, wo aufgrund einer Differenzumwandlung bei der Phasendifferenzmodulalion zvei Bitfehler bewirkt werden.

Weitere Einzelheiten und Ausgestaltungen der Erfindung sind der folgenden Beschreibung zu entnehmen, in der die Erfindung anhand des in der Zeichnung dargestellten Ausführungsbeispieles näher beschrieben und erläutert ist, das ein Kanalüberwachungssystcm für ein Übertragungssystem ist, welches eine 4phasigc Phasendiffcrenzmodulation verwendet, die zwischen zwei benachbarten Zeitschlitzcii bewirkt wird. Es zeigt

Fig. I ein Blockschaltbild zur Rrlntilcrting eic Arbeitsprinzips eines Beispiels herkömmlicher Kanalüberwiichungssysleme. wobei der Scndcrabschniti in leilfigur (;i)\wi\ eier Ijnpiangerabschnitt in Teilfignr (h) dargestellt ist.

I i g. 2 eine /Villafel der Signale an verschiedenen !'unkten des Hl<^lcks<:^lialibildesder f ig. I.

I ι y. i ein V'-kloriliagratiiin der Codes zur Ausfühng einer 4phasigen Phasenmodulation und der entsprechenden Stellen der Trägerwelle,

F Ϊ g, 4 ein Blockschaltbild eines bevorzugten Ausführungsbeispieles vorliegender Erfindung, wobei der Senderabschnitt in Teilfigur (a) und der Empfängerabschnitt in Teilfigur ^dargestellt ist,

Fig.5 eine Zeittafel der Signale an verschiedenen Punkten des Senderabschnittes in F i g. 4a,
Fig.6 eine Zeittafel der Signale an verschiedenen

ίο Punkten des Empfängerabschnittes in F i g. 4b,

F i g. 7 ein Beispiel einer detaillierten Schaltkreisen-Ordnung für den Multjplexabschnitt, wie er in F i g. 4a enthalten ist, und
F i g. 8 ein Beispiel einer detaillierten Schaltkreisan-Ordnung für den Demultiplexabschnitt, wie er in F i g. 4b enthalten ist.

Es sei nun zunächst das Arbeitsprinzip des in Fig. 1 dargestellten herkömmlichen Kanalüberwachungssystems anhand der Fig.2 beschrieben. Es sei bemerkt, daß die Indices rechts oben an allen Symbolen in F i g. 2 die Zeitschlitze für die betreffeiurin Signale bezeichnen; beispielsweise bezeichnet das Symix)l bf ein Signal zu einem Zeitpunkt /und das Symbol b>*^x ein Signal zu einem Zeitpunkt /+1.

>-> Gemäß F i g. 1 a wird eine PCM-Signalreihe 15. wie sie be; (a)'m F i g. 2 dargestellt ist, durch einen Serien-Parallel-Umsetzer 11 in zwei Reihen von PCM-Impulszügen 16 und 17, wie sie bei (b) in F i g. 2 dargestellt sind, zum Zwecke der Modulation einer Trägerwelle mit einem

«ι Vierstufencode umgewandelt. Da jede dieser beiden Reihen von PCM-Impulszügen 16 und 17 ein bistufiges Digitalsignal (oder ein Binärcode) ist, können diese beiden Reihen von PCM-Impulszügen 16 und 17 als ein Vierstufen-Digitalcode (oder ein quarternärer Code) AV

j-> angesehen werden, der aus zwei Bits des PCM-Signals. wie bei (c)\n F i g. 2 dargestellt, besteht, indem diese für jeden Zeitschlitz gemeinschaftlich betrachtet werden. In der folgenden Beschreibung werden die PCM-Impulse mit zwei Stufen (oder der Binärcode) und das Signal (das

■»<> als ein Vierstufen-Digitalsignal oder als ein quarternärer Code angesehen wird), das aus zwei Bits von PCM-Impulsen besteht, voneinander unterschieden und unterschiedlich als »PCM-Signal« bzw. als »PCM-Code« (oder nur als Code) bezeichnet.

A't Der oben genannte Code AV »vird gemäß einem Trägerwellen- Phasenmodulationssystcm übertragen. Da es jedoch schwierig ist, auf der Empfängerseite eine absolute Bezugsphase aus einem phasenmodulierten Signal zu reproduzieren, ist es beim herkömmlichen

ίο PCM-Trägerwellen-Phasenmodulationssyslem allgemein Übung, eine Differenzmodulation durchzuführen, so daß der Code AVauf der Basis der Phasendiffersnzen der phasenmodulierten Trägerwelle zwischen benachbarten Zeitschlitzen demoduliert werden kann. Zu

η diesem Zweck wird bei jedem Zeitschlitz des Codes Xi eine Codeumsetzung in einem Suiiimenumset/.cr-Schallkreis 12 der Fig. la bewirkt, um die Codereihen Vr 18 und 19, die bei (d)\n Fi g. 2 dargestellt, zu erhalten, und zwar nach der folgenden Umwandlungsformel:

Y₁' - X₁' I

In einem f'hasenmoclulator I i wird die Trägerwo'le durch die /u übertragenden Codes in der Weise h'i phasenmodnüer. daß der I I.imming-Abstand /wischen den Codes, die den benachbarten Phasen im Trägcrsvellemii.idtilat ions-Phasen/wischcnraum den mini rna Ie η Wert I einnehmen kann Heim clarueslellten Reisniel.

das einen Vierstufencode verwendet, und die Phasenmodulation mit dem Code >> für die Phasendifferenz (-> zwischen benachbarten Zeitschlitzen im Vektorzwischenraum der Trägerwelle entsprechend einem Code durchgeführt, der durch die folgende Formel (2) gekennzeichnet ist, wie es im Trägerwellen-Vektordiagramm der F i g. 3 gezeigt ist:

IyA

(2)

Dabei stellt (VV) eine Dezimalzahl dar, die dem Zwei-Bit-Binärcode, d. h. dem Vierstufencode (quarternärerCode) Winder folgenden Weise entspricht:

0 0 —

0 I —

1 I --10

-* ο

- 1

-» 2

♦ 3

Dies heißt, daß der Code Vr' als phasenmodulierte Welle 20 übertragen wird, in welcher die Phasendifferenz der modulierten Trägerwelle zwischen benachbarten Code-Zeitschlitzen gleich θ ist, wie bei (e) in F i g. 2 gezeigt ist.

Auf der Empfängerseite gemäß Fig. Ib erhält man aus einer empfangenen phasenmodulierten Welle 24 mit Hilfe eines Phasen-Demodulator-Schaltkreises 21 einen demodulierten Code Yr 25 und 26, wie er bei (f)'m F i g. 2 dargestellt ist, der dem Code Vr, wie bei (d) in F i g. 2 dargestellt, auf der Senderseite entspricht. Dann wird entsprechend der folgenden Formel (3) eine Umsetzung in einem Differenz-Umwandlungsschaltkreis 22 durchgeführt, der eine bezüglich der Umsetzung auf der Senderseite entsprechend der Formel (1) inverse Umsetzung ausführt. Dadurch ist der Code Xr (27 und 28), der bei (g)in F i g. 2 dargestellt ist und der dem Code Xt nach (c) in Fig. 2 auf der Senderseite entspricht, gegeben durch:

Dieser Code ist aus einem binären Digitalsignal von zwei Bits b\ und t>i zusammengesetzt und wird in eine PCM-Signalreihe 29, wie sie bei (i) in F i g. 2 dargestellt ist, mit Hilfe eines Parallel-Serien-Umsetzers 23 nach F i g. 1 b umgewandelt.

Es sei nun angenommen, daß alle o. g. Umsetzungen genau durchgeführt wurden und daß der Phasenwinkel θ der Trägerwelle auf dem Übertragungsweg ohne Fehler empfangen worden ist; dann sind die obigen Formeln (1), (2) und (3) erfüllt, so daß die folgenden Formeln (4) und (5) naturgemäß erfüllt sind und so das übertragene PCM-Signal ohne Fehler empfangen werden kann:

Xt'=

(4)

(5)

Wenn jedoch der modulierte Phasenwinkel θ wegen Geräuschen auf dem Trägerwellen-Übertragungsweg oder dgL fehlerhaft demoduliert werden sollte, dann würde das empfangene PCM-Signal mit dem aiisgesandten PCM Signal niehl zusammenfallen bzw. übereinstimmen, und somit wurde ein Bitfehler entstehen. Beispielsweise sei angenommen, daß der modulierte Phasenwinkel Θ, zu einem Zeitschiit/ /irrtümlich als ein Code phasendcmodulicrt worden ist, der einer benachbarten Phase entspricht, jedoch in den anderen Zeitschlit/en ohne Fehler dcmodulierl worden ist. Dann ergibt sich ein Fehler mit einem Hamming-Absland von I bezüglich des übertragenen Codes Vr¹' im Code >V. der auf der Empfängerseite demoduliert ist und der bei 25 und 26 in Fig. Ib dargestellt ist, wie aus dem Trägerwellen-Vektordiagramm in Fig.3 ersichtlich ist. Mit anderen Worten, wenn die Hamming-Abstände des Codes Yt' und des Codes Yr· bezüglich des Ursprungs (O.O) durch d (Yt') bzw. (Yr-) dargestellt sind, dann genügen die Codes Vr' und Yr> der durch die folgende Formel (6) gegebenen Beziehung:

<HY_R') = d{Y_T') ±

Zusätzlich hat der durch die Formel (6) gegebene Codefehler einen Fehler mit einem Hamming-Abstand von 1 im Code Xr bei den Zeitschlitzen /bzw.;+ I zur Folge, wie durch die folgenden Formeln (7) und (8) unter Berücksichtigung der Differenzumsetzung nach der Formel (3) dargestellt ist:

diY_n')-1/(V) ± I -
') ± I

«WM =

d[Yj)

d(Y_T')

Wie bei (h) und (i) in F i g. 2 dargestellt, zeigen diese Formeln (7) und (8) an, daß während der Code Xr bezüglich seiner zusammengesetzten Bits beobachtet wird, der Code AV bzw. Xg·+' einen Fehler mit einem

4-, Hamming-Abstand von 1 bezüglich des ausgesandten Codes Xt' und Xr¹⁺' besitzt, d. h„ daß der Fehler in der Phase Θ' auf dem Übertragungsweg in einem der Bits b\' und iy und in einem der Bits Zy⁺¹ und Zy⁺¹ Fehler verursacht.

Beim Stand der Technik werden also zwei Paritätsbits für solche Zwei-Bit-Folgefehler benötigt Bei c.r vorliegenden Erfindung jedoch soll die Kanalüberwachung mit nur einem Paritätsbit durchgeführt werden, indem man von der Korrelation bzw. Wechselbeziehung beim Auftreten von Fehlern, wie sie oben analysiert wurden, Gebrauch macht

Unter den Codes, die durch ihre zusammengesetzten Bits, wie sie in F i g. 2 (h) oder (i) dargestellt sind, kann dann, wenn die PCM-Signale zu abwechselnden Code-Zeitschlitzen entsprechend dem Paritätsprüfsystem überwacht werden, ein einzelner Codefehler zu einer benachbarten Phase in einem Paritäts-Überwachungsabschnitt als ein einzelner Bitfehler abgetastet bzw. erfaßt werden: Deshalb kann der Fehler in einem Paritäts-Überwachungsabschnitt mit einem Paritätsbit so iange zuverlässig erfaßt werden, wie er nur einmal in einem Überwachungsabschnitt auftritt

Nun sei die vorliegende Erfindung im einzelnen

anhand der F i g. 4a und 4b beschrieben. Der in I i g. 4a dargestellte Senderabschnitt ist im wesentlichen aus einem Serien-Parallel-Umset/er 52. einem Paritätszähler 100 und einem Multiplexer h/v.. Vielfachschaltkreis 53 zusammengesetzt. Andererseil·■- ist der in F- i ja. 4b dargestellte Lmpfängerabschnitt im wesentlichen aus einem Paritäts-Demulliplexcr bzw. -Rückumsetzerkreis 71. einei - Zähler 200, einem Parallel-Scrien-Umsetzer 72 und einem Codefehler·Detektor 77 zusammengesetzt.

Ein Signal 57 gemäß F ι g. 4a ist eine PCM-^ignalreihe. wie sie bei (a) in F i g. 5 dargestellt ist. Ein bei (b) in Fig.6 gezeigtes Taktsignal 58 für dieses PCM-Signal besitzt eine Frequenz.die mit Hilfe eines l/2-Frequenzteilers 51 auf die Hälfte geteilt ist. Das PCM-Signal 57 wird in zwei PCM-Signalreihen 59 und 60. die bei (c)und (d) in F i g. 5 dargestellt sind, durch den Serien-Parallel-Umsetzer 52 mit dem bei (e) in Fig. 5 dargestellten eingeschrieben, was durch die frcquenzgeteillen Taktsignale 146 und 147 gesteuert wird. Die Bezugsziffer 11 3 bezeichnet einen spannungsgesteuerten Oszillator, der bei einer Frequenz betrieben wird, die an die Datengeschwindigkeit nach dem Vielfachausnulzen des Paritätsbits angepaßt ist. Dieser spannungsgestcuerte Oszillator I Il bildet eine phasenstarre Schleife zusammen mit einem Zähler 114. einem Gatter 115, einem 1/2-Frcquenzteiler 116. einem Phasenvergleich^ III und einem Tiefpaßfilter 112. Mit Hilfe dieser phasenstarren Schleife erhalt man das Taktsignal 67, dessen Frequenz um NI(N- l)-mal höher ist als die Frequenz des Taktsignals 62. Mit Hilfe des Gatters 115 wird das Taktsignal 67 für eine Periode in allen /V Perioden gesperrt. Die in den Flip-Flops 101, 102, 118 und 119 gespeicherten Daten werden ausgelesen, indem sie durch die Taktsignale 153 und 154 gesteuert werden, die man durch Teilen der Frequenz des Ausgangssignals

1 I t.lfUlU£gV lintel! I <IIM3lg1l<II VA Ul I IgC *T U I tUt ' t. L~lll(-Ml UND-Gatter 55 wird die PCM-Signalreihe 57, das :<i Taktsignal 58 und ein weiteres Taktsignal 63 zugeführt, das bei (f)'\n Fig. 5 dargestellt ist und das durch weiteres Teilen der Frequenz des Taktsignals 62 auf die Hälfte mittels eines l/2-Frequenzteilers 64 erzeugt wird. An diesem UND-Gatter 55 wird das PCM-Signal 57 in .?> alternierende Code-Zeitschlitze getastet. Die Zeichen bzw. Indices in der PCM-Signalreihe 57 werden für die alternierenden Code-Zeitschlitze mit Hilfe eines Paritätszähl-D-Flip-Flop 56 gezählt, und ein Paritätssignal 69, das bei (k) in F i g. 5 mit Pbezeichnet dargestellt ist. jn und das als Zählergebnis erzeugt wird, wird dem Paritäts-Multiplexer 53 zugeführt.

Es sei bemerkt, daß unter den PCM-Signalen diejenigen im selben Paritäts-Überwachungsabschnitt sowohl auf der Senderseite als auch auf der Empfänger- r> seite paritätisch gezählt werden und daß diese Paritätszählungen zu Überwachungszwecken miteinander verglichen werden. Bei diesen Uberwachungsschritten ist, um Koinzidenz der zu zählenden Bits auf der Senderseite und derjenigen auf der Empfängerseite zu 4» erreichen, eine Steuerung erforderlich, um zu kennzeichnen, von welchem Bit zu welchem Bit das Zählen der alternierenden Code-Zeitschlitzen in jedem Paritäts-Überwachungsabschnitt durchgeführt werden soll. Diese Steuerung kann beispielsweise dadurch ausge- Ji führt werden, daß ein Rahmensignal 64, das bei (g) in F i g. 5 gezeigt ist, zum Vielfachausnutzen (Multiplexen) der Parität als ein Steuersignal zum Steuern des l/2-Frequenzteilers 54 und des Paritätszähl-D-Flip-Flops 56 verwendet wird. Dann werden die beiden % PCM-Signalreihen 59 und 60 mit dem Paritätssignal 69 im Paritäts-Multiplexer 53 vielfach ausgenutzt bzw. unterteilt. Die auf diese Weise erzeugten Signale 65 und 66, deren Coderate um den Betrag, der dem Paritäis-Multiplex entspricht, größer wurde, sind bei (h) und (I) in F i g. 6 gezeigt. Dieser eine Satz von Signalen entspricht dem bei (c) in F i g. 2 dargestellten Code Xt-Diese Signale 65 und 66 werden gemeinschaftlich mit einem Taktsignal 67, das bei (j)'m F i g. 5 dargestellt ist, abgegeben.

Obwohl der Aufbau und die Wirkungsweise des Multiplexers 53 im wesentlichen bekannt sind, werden sie kurz in Verbindung mit dem in Fi g. 7 dargestellten bevorzugten Ausführungsbeispiel beschrieben.

Die Frequenz des Taktsignals 62, die dieselbe ist wie die der beiden Datensignaireihen 59 und 60, wird durch ein Flip-Flop 110 auf die Hälfte geteilt Die Datensignale 59 und 60 werden in die Flip-Flops 101,102,118 und 119

VuR uicscMi Lräiici iij auf üic riäiiic iiiiticiä eines

l/2-Frequenzteilers 116 erhält. In einem Auslescsignal 142 werden freie Zeitschlitze mit einer Rate von einem Bit pro N Perioden mit Hilfe von Gattern 106', 107 und 108 vorgesehen, und in diese freien Zeitschlitze wird die Paritätsinformation 69 vielfach unterteilt, so daß man ein Signal 145 erhält. Dieses Signal 145 wird, ebenso wie ein Signal 152 durch ein Flip-Flop 109 bzw. 123 entsprechend der Steuerung durch das Taktsignal 67 zeitlich regeneriert und dann als Signal 65 bzw. 66 abgegeben. Es sei bemerkt, daß in den freien Zeitschlitzen eines Bits im Signal 152 ein Rahrnensignal oder dgl. ähnlich der Paritätsinformation eingeführt werden kann. Vom Gatter 155 wird ein Steuersignal 64 abgegeben.

Andererseits wird der empfangene Code Xr, wie er bei (g)'in Fi g. 2 dargestellt ist, also die Signale 78 und 79, die bei (a) und (b) in F i g. 6 dargestellt sind, an den Paritätsbit-Demultiplexer 71 gemeinsam mit einem Taktsignal 80 angelegt, das bei (c) in F i g. 6 dargestellt ist und das in ein Paritätssignal 85 und zwei PCM-Signalreihen 81 und 82 rückunterteilt (demultiplexed) wird, die bei (h) in Fig. 2, d. h. bei (d) und (e) in F i g. 6 dargestellt sind. Die rückunterteilten Signale 81 und 82 werden an den Parallel-Serien-Umsetzer 72 gemeinsam mit einem Taktsignal 83 angelegt, das bei (F) in F i g. 6 gezeigt ist und das eine Frequenz besitzt, die der Coderate nach der Rückunterteilung (dem Demultiplexen) entspricht, und die an eine PCM-Signalreihe 87 umgewandelt werden, die bei (i)in Fig.2, d.h. bei (j)in F i g. 6 dargestellt ist und die dann abgegeben wird. Das Taktsignal 83 wird mittels eines Frequenzverdopplers 75 ebenfalls in seiner Frequenz verdoppelt und als Taktsignal 89, wie es bei (k) in Fig.6 dargestellt ist, abgegeben. Das Signal 87, das in eine PCM-Signalreihe umgewandelt worden ist, wird verzweigt bzw. aufgeteilt und durch ein UND-Gatter 74 mittels eines Taktsignals 86 getastet bzw. vorgesteuert, das bei (i) in Fig.6 dargestellt ist und das man durch Teilen der Frequenz des Taktsignals 83 mit Hilfe eines l/2-Frequenzteilers 73 erhält; dann kann mit Hilfe eines Paritätszähl-D-Flip-Flops 76 die Parität der bezeichneten Bits im bezeichneten Abschnitt des PCM-Signals gezählt werden. Danach werden diese Zählinformation 91. die bei (m) in F i g. 6 gezeigt ist, und die Paritätsinformation 85, die bei (h) in Fig.6 gezeigt ist und die auf der Senderseite gezählt wird und die mittels des Paritätsbit-Demuitipiexers 71 rflckunterteflt worden ist, in einem Komperatorschaltkreis 77 verglichen. Wenn zwischen ihnen eine Inkoinzidenz festgestellt wird, wird ein

Alisgangssignal 92. das bei (n) in F i g. r> gc/eigt ist. abgegeben, das anzeigt, daß ein Codefchler im in !'rage kommenden Pari täts-Überwachungs-Abschnitt bestellt.

Ferner wird ein Rahmensignal, el. h. ein Steuersignal 84, das bei (g)\n F i g. 6 gezeigt ist, zum Bezeichnen eines Überwachunysabschnittes im Paritätsbit-Demultiplcxcr 71 auf der Empfängerseite erzeugt, so daß die Bits in denselben r.eitschlitzen als die auf der Senderseite zu zählenden öits gezählt werden. Der !^-Frequenzteiler 73 und das Paritäts-D-Flip-Flop 76 werden durch dieses Steuersignal 84 gesteuert. Es ist eine Selbstverständlich keit, daß die Bits, die in Parität im PCM-Signal 87 gezählt werden, notwendigerweise durch das UND-Gatter 74 bezeichnet werden müssen.

Obwohl der Aufbau und die Wirkungsweise des Demultiplexer-Schaltkreises 71 im wesentlichen bekannt ist, sollen sie in Verbindung eines in Fig.8 dargestellten Ausführungsbeispiels kurz beschrieben werden.

Ein Taktsignal 250, in welchem Eingangstaktsimpulse 80 für eine Periode in jeweils N Perioden gesperrt sind. wird an einem Ausgang eines 1/A/-Frequenzteilers 216 erzeugt, der aufgrund von Synchronisierimpulsen 255. die die Zeitschlitze für das Paritätsbit angeben, synchronisiert arbeitet. Die Frequenz des Taktsignals 250 wird durch einen Frequenzteiler 215 um die Hälfte geteilt, so daß Taktsignale 252 und 253 erzeugt werden. Ein Impulszug 78, in welchem das Paritätsbit vielfach ausgenützt bzw. unterteilt wird, und ein weiterer Impulszug 79, der dieselbe Bitrate wie der Impulszug 78 besitzt, werden in Flip-Flops 202, 203, 204 und 205 entsprechend ihrer Steuerung durch diese Taktsignale 252 und 253 eingeschrieben. In einem phasensynchronisierenden Schaltkreis, der aus einem Phasenvtrgleicher 220. einem Tiefpaßfilter 221, einem spannungsgesteuerten Oszillator 222 und einem l/2-Frequenzteiler 223 zusammengesetzt ist, wird ein Taktsignal 83 erzeugt, dessen Frequenz um das (N- l)/N-fache kleiner ist als die Frequenz des Eingangstaktsignals 80. Die Frequenz des Taktsignals 83 wird durch das Flip-Flop 223 uir die Hälfte geteilt, um Taktsignale 260 und 261 zu erzeugen. Von den Datensignalen 78 und 79, die in die Flip-Flops 202, 203, 204 und 205 eingeschrieben werden, werden die Daten im selben Zeitschlitz außer denjenigen für das Paritätsbit im Datensignal 78 und im Signal 79 über Gatter 206 und 207 bzw. Gatter 209 und 210 entsprechend der Steuerung durch die Taktsignale 260 und 261 ausgelesen. Ferner werden diese Daten in Datenzüge, die aus einem Zug für jedes bestehen, über Gatter 208, 211 umgewandelt und dann mittels Flip-Flops 212 bzw. 213 in zeitlicher Abstimmung mit dem Taktsignal 83 regeneriert, so daß man die Datensignale 81 und 82 erhält. Andererseits erscheint der Paritätsimpuls 69, der auf der Senderseite vielfach ausgenutzt wurde, als Paritätsimpuls 85, der aus dem Impulszug 78 durch ein Gatter 201 rückunterteilt bzw. rückgewonnen wurde. Dieses Gatter 201 wird durch einen Impuls 256 geöffnet, der durch ein UND-Gatter 219 gelangt, dessen Eingänge der Taktimpuls 80 und ein Impuls 254 zugeführt wird, der durch Inversion des Ausgangsimpulses 251 vom l/2-Frequenzteiler 216 erzeugt wird, der mit dem Rahmensynchronisierimpuls 155 synchronisiert wird. Das Rahmensignal 84 ist ein Signal, das durch Verzögerung des Signals 251 über einen Verzögerungskreis 217 erzeugt ist.

Wie oben beschrieben, ist es gemäß vorliegender Erfindung lediglich notwendig, eine Parität zu zählen, die. die aus einem Bit besteht, so daß der Schaltkreisauf-

bau weit einfacher als beim bekannten System wird, in welchem eil..· Vielzahl von Paritätsbits verwende! werden muß.

Ferner ist die vorliegende Erfindung, obwohl sie oben im Zusammenhang mit einiMii Modulationssv stern beschrieben worden ist, das eine vierphasigc Phasendifferenzmodulation verwendet, nicht nur auf ein solches Modiilationssystem beschränkt. Statt dessen kann auch bei einem A/-phasigen Phasendifferen/modulationssystem (wobei N gleich 2" und η eine positive ganze Zahl ist), in welchem das Codieren so erfolgt, daß die Codes entsprechend den benachbarten Phasen einen Hamming-Abstand von 1 besitzen, dann, wenn die PCM-Signale, die die Codes bilden, zu alternierenden Code-Zeitschlitzen auf einer bitweisen bzw. Bit-um-Bit Basis entsprechend dem Paritätsprüfsystem überwacht werden, ein einzelner Codefehler einer benachbarten Phase in einem Paritätsüberwachungsabschnitt auf dem Übertragungsweg mit nur einem Paritätsbit so lange zuverlässig abgetastet bzw. erfaßt werden, wie er nur einmal in jedem Überwachungsabschnitt ähnlich dem oben beschriebenen Fall auftritt.

Beim dargestellten Ausführungsbeispiel wurde die vorliegende Erfindung für den Fall beschrieben, bei dem zwischen benachbarten Codezeitschlitzen eine Differenzumsetzung durchgeführt wird. Diese Differenzumsetzung muß jedoch nicht immer zwischen benachbarten Codes durchgeführt werden. Wenn die Differenzumsetzung zwischen den Zeitschlitzen erfolgt, die durch ./Zeitschlitze voneinander getrennt sind, dann wird die Umsetzung, die durch die Formeln (I) und (3) dargestellt ist, durch folgende Formeln (4) und (10) modifiziert:

vy = Λγ + Y₁'

Xr' = V«¹ - >V

(10)

Damit werden die Formeln (7) und (8) zu folgenden Formeln (II) und (12) modifiziert:

= ,/(.V₁ ¹I ι I

(ID

iliXr'*') ' I

(12)

Deshalb werden beim Vorgang der Überwachung über einen Paritäts-Überwachungsabschnitt hinweg

-.-. aufeinanderfolgende j Codes auf einer bitweisen bzw. Bit-um-Bit Basis überwacht und dann die nachfolgenden aufeinanderfolgenden j Codes nicht überwacht Wenn das Überwachen durch Überholen des o. g. Vorganges durchgeführt wird, dann wird ähnlich dem dargestellten

wi Ausführungsbeispiel ein einzelner Codefehler, der in einem Überwachungsabschnitt auftritt, mit nur einem Paritätsbit so lange überwacht, wie er nur einmal in einem Überwachungsabschnitt auftritt.

Wie oben vollständig beschrieben, kann im Falle des

hi Leitungsüberwachungssystems gemäß vorliegender Erfindung auch in einem Überwachungssystem, das ein Phasendifferenzmodulationssystem verwendet, ein einzelner Codefehler auf dem Übertragungsweg dadurch

Il

überwacht werden, daß ein einziges Paritätsbit innerhalb jeweils eines Paritätsüberwachungsabschniltes vorgesehen ist. Deshalb ist im Vergleich zu den bisher bekannten Überwachungssystemen, bei denen ein Paritätsüberwachungsabschnitt mit Hilfe vr-n zwei oder mehr Paritätsbits überwacht wird, das Kanalübcrwa chungssystcm gemäß vorliegender Erfindung vorteilhafter, und zwar deshalb, weil der Aufbau des Paritätszählkreises, des Paritätsmultiplexers Lind des Paritätsdemultiplexers wesentlich einfacher wird und n weil gleichzeitig der Wirkungsgrad bzw. Leistungsfähigkeit der Informationsübertragung erhöht werden kann. Im Falle eines drahtlosen bzw. Funkübenragungswe-

ges ist es außer dem Paritätsbit zur llbcrwachung eines Kanals notwendig, ein bestimmtes Musler /χι einem Übrriragungsimpuls .incl ein Rahmensignal oder dgl. zum Erreichen der Bitsynchrenisation des Musters der Zt'itmultiplextcchnik zu unterwerfen, um szusiitzlich eine Kanallinierscheidung bzw. -discrimination zu ermöglichen, die zum Vielfaciiausnulzen oder zur Übertragung über nahe Räume von kreuzpolarisicrten Wellen notwendig ist. Heim Entwerfen eines Rahtvn aufbaues der Impulszüge wird in solch einem Falle die Bedingung für den Aufbau weitgehend dadurch gemildert, daß nur ein Paritätsbit zum Überwachen der IJbergangsqualität hinzukommen muß.

Hierzu 5 lila:! Zeichnungen

Claims (1)

1. Patentanspruch:

   Kanalüberwaehungssystem für ein mit Trägerwellen- Phasendifferenzmodulatian und im PCM arbei- tendes Übertragungssystem, mit einem Sender und einem Empfänger, wobei der Sender einen ersten Umsetzer zum Umwandeln einer Eingangssignalfolge von PCM-Daten in η Reihen von Binärcodes bildenden PCM-Daten (wobei η eine ganze positive Zahl größer list),

   einen zweiten Umsetzer zum Umwandeln der π Reihen PCM-Daten in η Reihen von differenziellen Binärcodes über ein beliebiges gleiches Zeitschlitzintervall und einen /V-Phasen-Modulator (wobei <5 N = 2" ist) zum Phasenmodulieren der Trägerwelle mit den η Reihen von differenziellen Binärcodes aufweist,

   und wobei der Empfänger einen /V-Phasen-Demodulator z'im Demodulieren der empfangenen Mpha- >o senmodiilierten Trägerwelle in die π Reihen von differenziellen Binärcodes, einen dritten Umsetzer zum Umwandeln der π Reihen von differenziellen Binärcodes in π Reihen von Binärcodes bildenden PCM-Daten und ₂;

   einen vierten Umsetzer zum Umwandeln der η Reihen von PCM-Datc-n in eine Folge von PCM-Daten aufweist, und mit einer Übertragungsstrecke, die zum Erfassen eines Bit-Fehlers, unter Verwendung mindestens eines Paritätsbits pro ,« Überwarhungsabschnitt der PCM-Daten überwacht wird, dadurch gekennzeichnet, daß der Sender einen ers-.en Par iätszähier (100) zum sich wiederholenden Pacitatszählen der Binärcodes eines Überwachungsabschnittes sr PCM-Daten derart. r> daß die Binärcodes über die Anzahl der dem Zeitschlitzintervall entsprechenden Codes kontinuierlich, dagegen die nachfolgenden Binärcodes über dieselbe Anzahl der dem Zeitschlitzintervall entsprechenden Codes nicht gezählt werden, und /um κι Erzeugen eines einzigen Paritätsbits, das den bzgl. der Parität gezählten Codes entspricht, und
   einen Multiplexer (53) zwischen dem ersten und dem zweiten Umsetzer (52, 12) zur Zcitmultiplcxiimwandlung des einen Paritälsbits mit π Reihen von die r> Binärcodes bildenden PCM-Daten aufweist,
   und daß der Empfänger einen Demultiplexer (71) zwischen dem dritten und dem vierten Umsetzer (22, 72) zur Zcitmultiplex-Rückumwandlung eines Paritätsbits von einem Überwachungsabschnitl der /; vi Reihen von die Binärcodes bildenden PCM-Daten. einen zweiten Paritätszähler (200) zum Zählen derjenigen Binärcodes, die den im Sender bzgl. der Parität gezählten Binärcodes entsprechen, und zum Erzeugen eines Paritätsbits, das den bzgl. der Parität v> gezählten Codes entspricht, und einen Kompcrulor (77) aufweist, der das Paritätsbit (85) vom Demultiplexer (71) mit dem Paritätsbit (91) vom zweiten Paritätszählcr (200) vergleicht und dadurch einen Bitfehler erfaßt. mi