[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2536316A1 - Elektrische schaltungsanordnung in kompaktbauweise - Google Patents

Elektrische schaltungsanordnung in kompaktbauweise

Info

Publication number
DE2536316A1
DE2536316A1 DE19752536316 DE2536316A DE2536316A1 DE 2536316 A1 DE2536316 A1 DE 2536316A1 DE 19752536316 DE19752536316 DE 19752536316 DE 2536316 A DE2536316 A DE 2536316A DE 2536316 A1 DE2536316 A1 DE 2536316A1
Authority
DE
Germany
Prior art keywords
circuit
cards
circuit cards
arrangement according
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752536316
Other languages
English (en)
Other versions
DE2536316C2 (de
Inventor
Lewis A Davidson
Michael C Duffy
Alvard J Erickson
Gerard R Gunther-Mohr
Richard A Williams
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to CH337776A priority Critical patent/CH602309A5/de
Publication of DE2536316A1 publication Critical patent/DE2536316A1/de
Application granted granted Critical
Publication of DE2536316C2 publication Critical patent/DE2536316C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Description

Böblingen, den 11. August 1975
sa-fe
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen Neuanmeldung
Aktenzeichen der Anmelderin: MA 973 008
!Elektrische Schaltungsanordnung in Kompaktbauweise
|Die Erfindung betrifft eine elektrische Schaltungsanordnung mit
mehreren Sehaltungsebenen in Kompaktbauweise, bei welcher Schaltungsbausteine, die auf keramischen Substraten angeordnete, inte grierte Halbleiterschaltungen enthalten, auf aus Isolierschichten und dazwischenliegenden Leitungsschichten aufgebauten, laminierten Schaltungskarten aufgebracht sind, die ihrerseits entsprechend den einzelnen Schaltungsebenen mit weiteren Schaltungs 'karten verbunden sind.
[Komplexe elektronische Schaltungen, z.B. Zentraleinheiten von
Computern, :€ultiplexschaltungen, Kanalsteuerschaltungen udgl.
sind bekanntlich aus steckbaren Bausteinen, aus gedruckten Schal jtungskarten und weiteren gedruckten Schaltungskarten, die für
die ersten Karten einen Rahmen bilden, zusammengebaut. Eine soljche Anordnung,, bei welcher steckbare Bausteine auf einer geldruckten Schaltungskarte befestigt sind, die ihrerseits wieder
;auf einer einen Teil eines komplexen elektronischen Systems bildenden Schaltungskarte angeordnet ist, ist beispielsweise in der US-Patentschrift 3 300 686 beschrieben. Die Bausteine, die kleiinen und die großen Schaltungskarten werden gewöhnlich als erste, izweite und dritte Sehaltungsebenen bezeichnet. Die Integration
>on Schaltkreisen in großem Umfange erlaubt nun, daß viele elektrische Bauelemente in einer kleinen Halbleiteranordnung zusam-
609812/0647
- 2 -
mengefaßt werden. Dadurch eröffnet sich die Möglichkeit, mindestens eine Schaltungs ebene in kornplexenen elektronischen Systemen zu eliminieren. Das Zusammenbauen einer großen Anzahl von elektrischen Bauelementen als Schaltungen in einem einzigen Baustein schafft Probleme bezüglich (1) dem Verbinden des Bausteines mit anderen Bausteinen beim Aufbau des elektronischen Systems, (2) des Kombinierens von Bausteinen mit verschiedenen elektrischen Eigenschaften oder Technologien, z.B. von hochintegrierten Schaltungen und einzelnen Bauelementen, und (3) bezüglich der Ableitung ! der von den Bausteinen entwickelten Wärme, um Beschädigungen der Bausteine, der Schaltungskarten, oder des Systems zu verhindern. 'Die in der US-Patentschrift 3 777 220 beschriebene Anordnung zeigt leinen Weg in diese Richtung, jedoch sind noch weitere Verbesserungen notwendig. Vor allem muß eine Lösung für die Wärmeablei-ιtung der integrierten Schaltungen gefunden werden, und es muß verhindert werden, daß korrodierende Dämpfe der Kunstharze ent-I stellen, durch die die iletallisierung und die Halb leiterbaueleraen-1 te angegriffen werden.
Aufgabe der Erfindung ist es, eine elektrische Schaltungsanordnung in Kompaktbauweise anzugeben, bei der eine Schaltungsebene !eliminiert ist und die gute Wärmeableitungseigenschaften aufweist. Bei dieser Schaltungsanordnung sollen verschiedenartige !Bauteile zu einer Baueinheit zusammengefaßt sein, wobei verschiedene Wärmeausdehnungskoeffizienten gegeneinander ausgeglichen jsind. Ferner soll das Entstehen von korrodierenden Dämpfen ver- !hindert werden, und die Schaltung soll für Massenfertigung geeignet sein.
Diese Aufgabe wird bei einer elektrischen Schaltungsanordnung der eingangs genannten Art gemäß der Erfindung dadurch gelöst, daß die die Bausteine aufnehmenden Schaltungskarten coplanar in entsprechenden Aussparungen von größeren Schaltungskarten eingefügt und die Oberflächen der zusammengefügten Karten mit isolierenden und leitenden Schichten bedeckt sind, und daß wärme-
MA9"008 609812/0647
leitende Elemente vorgesehen sind, sowie in die Schaltungskarten eingebettete Wärmeumsetzer, deren thermische Ausdehnungskoeffizienten demjenigen der Bausteine mit den integrierten Schaltungen näherliegen als die thermischen Ausdehnungskoeffizienten der Schaltungskarten.
Gemäß einer vorteilhaften Ausbildung der Anordnung sind in den die Bausteine aufnehmenden Schaltungskarten aus keramischen Plättchen bestehende Wärmeumsetzer unterhalb der Bausteine angeordnet und die Bausteine sind direkt auf die Leitungsmuster auf- ; S weisenden Oberflächen der keramischen Plättchen aufgebracht. '
Eine andere vorteilhafte Ausbildung der Anordnung besteht darin, ι daß innerhalb der die Bausteine aufnehmenden Schaltungskarten j eine von den Bausteinen isolierte, metallische Schicht als Wärme- i ! umsetzer angeordnet ist. Diese Schicht kann in vorteilhafter Weise aus einer Nickel-Eisen-Legierung bestehen, die auf beiden [ Seiten mit einer Kupferschicht bedeckt ist. Vorteilhaft ist es, wenn der thermische Ausdehnungskoeffizient der Wärmeumsetzer j sehr nahe an demjenigen der keramischen Bausteine liegt.
Eine vorteilhafte Ausbildung der erfindungsgemäßen Anordnung besteht weiterhin darin9 daß der thermische Ausdehnungskoeffizient der größeren Schaltungskarte größer ist als derjenige der in sie eingebetteten, kleineren Schaltungskarten. In vorteilhafter Weise ikönnen die die Bausteine aufnehmenden Schaltungskarten in den Zwischenräumen eines gitterförmigen, metallischen Rahmens eingebettet sein. Ferner können aus den Schaltungskarten herausragende Radiatoren vorgesehen sein, die mit den metallischen Wärmeleitern und den WärmeUmsetzern verbunden sind.
Die Erfindung wird anhand von durch die Zeichnungen erläuterten Ausführungsbeispielen beschrieben. Es zeigen:
!Pig. IA in Draufsicht und in schematischer Darstellung
' °08 "■"" ""779eu/mV~~
eine elektrische Schaltungsanordnung, bestehend aus einer größeren gedruckten Schaltungskarte und kleineren gedruckten Schaltungskarten, die die Bausteine aufnehmen,
Pig. IB die Schaltungsanordnung von Pig. IA im Querschnitt entlang der Linien IB1...IB" der Fig. IA,
piS- 2A in Draufsicht und in schematischer Darstellung,
eine andere Ausführungsform einer elektrischen Schaltungsanordnung, bei welcher die Schaltungskarten aus verschiedenen Stoffen bestehen,
ig· 2B die elektrische Schaltung der Fig. 2A im Querschnitt entlang der Linien 2B..2B in Fig. 2A,
ig· 2C ein Diagramm zur Erläuterung der Spannungs/
Druck-Verhältnisse an den Grenzlinien verschiedener Stoffe unter Bezugnahme auf Fig. 2B,
iE. 3A in Draufsicht und schematisch dargestellt, eine
weitere Ausführungsform einer elektrischen Schaltung mit verschiedenen Stoffen,
Fig. 3B die Schaltungsanordnung der Fig. 3A im Querschnitt durch ein elektrisches Bauteil,
^ eine weitere Ausführungsform der elektrischen
Schaltungsanordnung im Querschnitt, und
ein Flußdiagramm zur Erläuterung der Verfahrens
schritte bei der Herstellung der elektrischen
609812/0647
Schaltungs anordnung.
In Fig. IA ist eine gedruckte Schaltungskarte rnit IO bezeichnet, die öffnungen 11 aufweist, in denen weitere gedruckte Schaltungs karten 12, 14 und 16 zur Bildung eines einheitlichen Bauteiles aufgenommen werden. Die Karten 12, 14 und 16 können gleichartige oder verschiedene Punktionen eines datenverarbeitenden Systems aufnehmen. Beispieslweise können auf der Karte 12 Bausteine für logische Schaltungen angeordnet sein. Auf der Karte 14 können Bausteine für Halbleiterspeicher einschließlich der Schreib/Lese Schaltungen angeordnet sein. Auf der Karte 16 können Bausteine für die Stromversorgung der Bausteine der Karten 12 und 14 angeordnet sein. Auf der Schaltungskarte 10 sind Leitungsmuster 17 angeordnet, durch welche die kleineren Karten miteinander verbunden und elektrische Verbindungen zu anderen gedruckten Schaltungskarten hergestellt werden.
Aus Fig. IB ist zu ersehen, daß die größere und die kleineren gedruckten Schaltungskarten aus einer Reihe von -organischen isolierenden Schichten 18 gebildet sind, die typischerweise aus einem Polymer, beispielsweise Epoxydglas oder Epoxydpapier oder einem Polyimid bestehen, daß diese Schichten laminiert sind und insgesamt eine Dicke von etwa 76O μπΓ aufweisen. Alle gedruckten Schaltungskarten enthalten metallisierte Ebenen 20 zwischen den Isolierschichten 18 entsprechend den jeweiligen Erfordernissen für Signal- oder Versorgungsanschlussen. Die Karten können auch keramische Schichten enthalten.
Die Schaltungskarte 10 ist aus den laminierten Schichten 18 zusammengesetzt. In die Schaltungskarte 10 sind öffnungen 11 3ingebracht, in welche die ebenfalls durch Beschichtung zusammengesetzten Karten 12, 14 und 16 eingefügt werden. Auf der Oberfläche und der ünterflache der auf diese Weise kombinierten Cartenstruktur werden isolierende Schichten 24 und 26 aufgebracht, die beispielsweise aus demselben Material wie die Karten
MA973008 609812/0647
bestehen. Auf den isolierenden Schichten 24 und 26 werden Leiterschichten 28 und 30 aufgebracht. Die Schichten 24, 26, 28 und 30 werden mit der großen Karte 10 und den kleinen Karten 12, und 16 zusammen laminiert und bilden eine einheitliche und mechanisch stabile Baueinheit. Aus den Leiterebenen 28 und 30 werden in bekannter Weise Leitungsmuster 17 (Fig. IA) gebildet. Zur Verbindung der internen Leitungsebenen mit den Leitungszügen auf den Oberflächen werden in die Karten Durchgangs löcher 29 gebohrt. Einzelheiten zu der Herstellung und dem Zusammenbau der Schaltungskarten werden in Verbindung mit der Fig. 5 später beschrieben.
Ein anderes Ausführungsbeispiel der elektrischen Schaltungsanordnung ist in den Figuren 2A und 2B dargestellt. In dieser Ausfüh- ;rungsform wird ein metallisches Gitter 42, beispielsweise aus Aluminium, durch Stanzen oder auf andere Weise mit öffnungen 11' !hergestellt, in denen die Karten 12', 14' und 16' aufgenommen 'werden. Bauelemente der Figuren 2A und 2B3 die denjenigen der 'Figuren IA und IB entsprechen, haben dieselben Bezugs zeichen, sind jedoch mit einem Strich versehen. Auf das Gitter 42 und die Karten 12', l4f und 16· sind, wie in Fig. 2B dargestellt, die isolierenden Schichten 24', 26' und auf der Oberfläche die leitenden Schichten 28' und 30' aufgebracht. Auf der Karte 12' wird nach Bildung von Durchgangslöchern und der Ausbildung der Leitungszüge 17' aus der leitenden Schicht 28' ein Baustein 36' elektrisch verbunden und mechanisch befestigt. Der Baustein 3d' enthält eine integrierte Schaltung und Anschlüsse 38, die in den Durchgangslöchern verlötet oder auf andere Weise verbunden werden.
Aus Fig. 2B ist ferner eine Anordnung von Anschlüssen 44 zu ersehen, über welche Eingangs-/Ausgangs-Signale den Funktionseinheiten 12', 14' und 16' zugeführt werden können.
Der als Metallgitter 42 ausgebildete Rahmen ergibt (1) die me-
ί1Α973008 609812/0647
chanische Festigkeit für die Anordnung und bildet (2) eine Wärmeleitung von den Bausteinen 36' zu einem geeigneten Wärmeübertrager. Es kann auch ein verzinnter, metallischer Radiator 46 vorgesehen sein, der durch eine öffnung in der Isolierschicht 24 mit dem Gitter 42 verbunden ist. Zur weiteren Verteilung der itfärme der Bausteine 36' stehen offenbar noch andere Alternativen zur Verfügung.
Die Anordnung der Figuren 2A und 2B unterscheidet sich von derjenigen der Figuren IA und IB dadurch, daß die große Schaltungskarte und die kleinen Schaltungskarten aus verschiedenen Materialien bestehen. Die Auswahl der Materialien für die große SchaltUHSSkarte und die kleinen Schaltungskarten ist von größter Bedeutung für die Herstellung eines einheitlichen und mechanisch stabilen Bauteiles. Die thermischen Ausdehnungskoeffizienten ler großen Schaltungskarte und der kleinen Schaltungskarten müssen im richtigen Verhältnis zueinander stehen, um sicherzustellen, daß die Karten beim Anstieg der Temperatur keine Risse erhalten. Im allgemeinen muß die große Schaltungskarte einen thermischen Ausdehnungskoeffizienten haben, der größer ist als derjenige der kleinen Karten oder diesem gleich ist. In Fig. 2C ist eine große Schaltungskarte 42 aus Aluminium und eine Schaltungskarte 12' aus Epoxydglas dargestellt. Wenn die Schaltungskarten 42 und 12f thermisch zusammenlaminiert werden, hat der größere thermische Ausdehnungskoeffizient von Alumiminium (61 χ 10"" pro cmpro 0C) gegenüber dem kleineren thermischen Ausdehnungskoeffizienten des Epoxydglases (43 χ 10 pro cm pro °C) zur Folge, daß die Schaltungskarte 12' in dem Aluminiumgitter 42 infolge der Differenz der thermischen Ausdehnungskoeffizienten zusammengepreßt und festgeklemmt wird. Das thermische Laminieren wird bei einem Druck von ungefähr 34 Atmosphären und 194 0C ausgeführt. Dabei entsteht in dem Aluminium eine Spannung, durch die ein Druck auf die Schaltkarte 12' ausgeübt wird. Erfahrungsgemäß hat es sich herausgestellt, daß der Druck im Aluminium sich proportional zu 1/X2 verhält, wobei X den Ab-
MA973008 609812/0647
stand in der Längsrichtung der Anordnung, gemessen vom Mittelpunkt einer zusammengepreßten Schaltkarte bedeutet. Durch die relativ schnelle Abnahme des Druckes des Aluminiumrahmens wird die Gefahr von Brüchen durch das Gitter vermieden. Die Bindung zwischen den Schaltkarten 12' und dem Rahmen 42 wird weiter dadurch verstärkt, daß das Aluminium vor dem Laminieren und dem Aufbringen der Isolierschichten 24' und 26' geätzt wird. Die Schichten 24' und 26' fließen sodann in die mikroskopischen Poren des Aluminiums und verstärken die Verbindung.
Eine weitere Anordnung mit verschiedenen Materialien ist in den Figuren 3A und 3B dargestellt. Diese Materialien haben ebenfalls geeignete thermische Ausdehnungskoeffizienten zur Herstellung von einheitlichen und mechanisch stabilen Bauteilen. Im Gegensatz zur Fig. 2B ist ein aktiver Baustein 37, der eine integrierte Schaltung enthält, direkt ohne Anschlüsse 38 auf die Anordnung aufgebracht. Der Baustein 27 kann aufgelötet oder auf andere Weise mit den auf der Oberfläche befindlichen Leitungen 28' verbunden sein. Einzelheiten sind beispielsweise beschrieben im IBM Technical Disclosure Bulletin, Mai 1973, Seite 3837. Einzelheiten eines anderen Verdrahtungsverfahrens sind in der US-Patentschrift 3 256 465 beschrieben. Durch das direkte Verbinden der Bausteine, auch Chips genannt, mit den Schaltungskarten wird die Massenfertigung von komplexen elektronischen Schaltungen erleichtert.
Ein Problem, das beim direkten Aufbringen der Chips auf die Schaltungskarten auftritt, ist der beträchtliche Unterschied in den thermischen Ausdehnungskoeffizienten zwischen den Bauteinen 37 und einer Schaltungskarte 12'. Wie aus Fig. 3A zu srsehen, ist in der Schaltungskarte unterhalb des Bausteines 37 ein keramisches Plättchen 50 angeordnet, das beispielsweise aus Aluminiumoxyd besteht. Anstelledessen kann das Plättchen auch aus einem geeigneten Metall oder einer Legierung, bei-
MA975 °08 .609812/0647
spielsweise Nickel-Eisen, KOVAR, oder IiIVAR, bestehen. Das Plättchen 50 ist an seinen Seiten 52 mit Riefen versehen, um zu erreichen, daß das Epoxydglas an den Seiten fließt und beim Laminieren eine feste Verbindung herstellt. Der thermische Ausdehnungskoeffizient für Aluminiumoxyd beträgt etwa 15 x 10~ pro ein pro 0C. Das Plättchen 50 wird mit der Schaltungskarte 12' bei einem Druck von etwa 34 Atmosphären und einer Temperatur von 194 0C laminiert und mit den Isolierschichten 24' und 2o' sowie den leitenden Schichten 28' und 30' bedeckt. Zur Steuerung der Diskrepanz in den thermischen Ausdehnungskoeffizienten der Baueinheit ist die Dicke der Schicht 24· kritisch. Die Dicke dieser Schicht sollte 0,05 mm bis 0,1 mm betragen, um zu erreichen, daß das Plättchen 50 die thermischen Ausdehnungskoeffizienten der Schaltungskarte wirkungsvoll beeinflußt. Durch das Laminieren wird das Plättchen in die Schaltungskarte eingepreßt infolge des größeren Ausdehnungskoeffizienten der Schaltungskarte 12T, wie in Verbindung mit Fig. 2C beschrieben. Der Baustein 37 hat einen thermischen Ausdehnungskoeffizienten von ungefähr 13 x 10 pro cm pro C und kann nunmehr ohne wesentliche thermi- j sehe Diskrepanz auf die Schaltungskarte 12' aufgebracht werden. Beim Fehlen des Plättchens 50 würde beim direkten Aufbringen des Bausteines 37 auf die Schaltkarte 121 eine derartige thermische Diskrepanz bestehen, daß infolge der auftretenden Scherspannungen in den Anschlüssen 53 der Baustein von der Schaltkarte abgelöst würde.
Das Plättchen 50 kann mit oder ohne einem Schaltungsmuster 56 auf seiner Oberfläche eingebracht werden. Das Aufbringen eines solchen Schaltungsmusters ist beispielsweise im US-Patent 3 547 6O4 beschrieben oder in einem Artikel mit dem Titel: "A Fabrication Technique for Multilayer Ceramic Modules" von H. D. Kaiser, et al, Solid State Technology, Mai 1972, Seiten 35 bis 40. Auf der Oberfläche des Plättchens 50 sind die Isolierschichten 24', 24" und die Leitungsebene 28' aufgebracht. In die Isolierschicht 24' sind öffnungen eingebracht, in denen die Anschlüsse 53 die Verbindung des Bausteines 37 mit dem Schal-
973 00ö
609812/0647
tungsmuster 56 herstellen. Die Durchgangslöcher 58 in der Isolierschicht 24 verbinden das Schaltungsrauster 56 mit den auf der Oberfläche befindlichen Leitern 17', die in der Leitungsebene 28' gebildet sind. Durch das Leitungsmuster 56 wird die Signalverteilung zwischen dem Baustein 37 und den Leiterzügen 17' erleichtert. Das Leitungsmuster 56 kann mit Abständen von etwa 0,13 mm zwischen den Leitern aufgebracht und über Durchgangs löcher 58 mit Abständen von etwa 2,54 mm mit den Leitungen 17' auf der Oberfläche verbunden v/erden. Die Leiter auf der Oberfläche der Karte 12' und der großen Karte 10f können in Abständen von etwa 0,15 mm mit den Anschlüssen 47 verbunden werden.
Per direkt aufgebrachte Baustein 37 kann durch ein Gehäuse 60 geschützt werden. Die Verbindung mit der Schaltungskarce wird dabei über einen Dichtungsring aus Epoxydharz hergestellt.
[En Fig. 4 ist ein Ausschnitt aus einer Schaltungskarte dargestellt, die in eine öffnung einer Epoxydglasschaltungskarte 10 oder eines Metallgitters 42 eingesetzt wird. Die Karte ist so ausgerüstet, daß Bausteine 37 direkt befestigt werden können. Die Karte ist, wie in Verbindung mit den Figuren IA bis 3B beischrieben, hergestellt mit der Ausnahme, daß sie ein Laminat 64 als Wärmeumsetzer enthält. Der Wärmeumsetzer 64 ist auf beiden Oberflächen mit Kupferschichten 66 und 68 überzogen, um den elektrischen Widerstand zu erniedrigen. Das als Wärmeumsetzer dienende Laminat 64 besteht aus einem Material, dessen thermischer Ausdehnungskoeffizient demjenigen des Bausteins 37 sehr naheliegt. Ein geeigneter Wärmeumsetzer ist eine Legierung Nr. 42 (ASTM/F-30), eine binäre Nickel-Eisen-Legierung, die in der elektronischen Technik bei der Steuerung der Ausdehnung angewendet wird. Eine geeignete Dicke beträgt etwa 0,25 mm. Der thermische Ausdehnungskoeffizient der Schicht 64 variiert von 4,0 bis 7,4 χ 10~ cmpro cm pro 0C. Der thermische Ausdehnungskoeffizient der Schicht 64 liegt dichter an demjenigen des Bausteins als Aluminiumoxyd (thermischer Ausdehnungskoeffizient =
MA 973 008
609812/0647
- li -
6 cm pro cm pro C). Dadurch wird die Lebensdauer der Anschlüsse 53 erhöht. Zusätzlich kann der Wärmeumsetzer 6J4 als Wärmeleiter die nen, um die Wärme vom Baustein 37 abzuführen. In die Schaltkarte können Löcher gebohrt sein zur Aufnahme von Wärmerstrahlern 46, wie in Verbindung mit Fig. 2 beschrieben. Zusätzlich können für weitere Schaltungsebenen, wenn erforderlich, Isolierschichten 19 und Leitungsschichten 21 auf die Oberfläche der Schaltkarte aufgebracht sein. Die aufgegossene Isolierschicht 23 umgibt das Gehäuse 60f und verhindert Kurzschlüsse mit diesen Schaltungsebe'nen.
Die fertiggestellten Schaltkarten entsprechend den Figuren IA5 2A, 3A und 4A können mit einem schützenden Überzug aus Urethanharz, Epoxydharz oder Parylen überzogen sein. Durch diesen passivierenden Überzug werden sowohl die Leiter auf der Oberfläche der Schaltkarten als auch die Leiter auf den keramischen Plättchen 50 geschützt.
Die Herstellung der großen und kleinen Schaltkarten, die anhand des Flußdiagramms der Fig. 5 beschrieben wird, wird eingeleitet durch die Operation 100, in der isolierende Polymerlaminate, beispielsweise Epoxydglas oder Epoxydpapier oder ein Polyimidmaterial, mit einer Dicke von etwa 0,1 mm gestapelt werden. PoIyimidlaminate werden dann bevorzugt, wenn die Schaltungskarten bei Temperaturen betrieben werden, bei denen von den Laminaten Dämpfe entweichen ..können, die für die Metallisierung oder für die Bausteine schädlich sein können. Es hat sich gezeigt, daß einige Laminatmaterialien, besonders Epoxydglas, härtere Bestandteile, z.B. aliphatisch^ Amine, enthalten, die bei Temperaturen über 22 0C korrodierende Dämpfe freigeben, die die Metallisierung und/oder die aufgebrachten Bausteine angreifen, richtige Auswahl der isolierenden Laminatmaterialien für
die Schaltkarten ist ein wichtiger Gesichtspunkt dieser Erfindung. Die Laminate müssen thermische Ausdehnungskoeffizienten
MA 973 008 6 0 9 8 12/0647
besitzen, die mit dem Halbleitermaterial verträglich sind und die keine Dämpfe abgeben, die die Metallisierung, das Halbleitermaterial oder andere Bestandteile beschädigen. Entsprechend den Erfordernissen für Masse- und Signalebenen für die kleinen und die großen Schaltkarten werden zwischen die isolierenden Laminate 18 metallische Laminate 20, beispielsweise Kupfer, mit einer Dicke von etwa 35,5 um eingebracht. Die gestapelten, isolierenden und metallischen Laminate für die großen und die kleinen Schaltkarten werden in der Operation 102 laminiert. Es können auch polymere Laminate verwendet werden, die bereits mit Metall beschichtet sind. Einzelheiten für das Laminierverfahren und die dazu verwendeten Vorrichtungen sind in den US-Patentschriften 3 319 oder 3 465 435 beschrieben. Das Laminieren kann bei einem Druck von etwa 34 Atmosphären und einer Temperatur von 194 C durchgeführt werden. In der Operation 104 werden die kleineren Karten zugeschnitten und in die größeren Karten Öffnungen eingebracht, in welche die kleineren Karten später eingesetzt werden. Die Ränder der kleineren Karten können mit Riefen versehen werden, um die Oberfläche zu vergrößern und ein besseres Haften innerhalb der großen Schaltkarten zu ermöglichen. In der Operation 106 werden die kleinen Schaltkarten in Aussparungen einer großen Schaltkarte eingesetzt. Es kann auch ein metallisches Gitter 42 verwendet werden, das die entsprechenden Aussparungen aufweist. Die Gitteroberfläche wird vor dem Zusammenkleben mit den Laminaten vorzugsweise geätzt. In der Operation 108 werden in die kleinen Schaltkarten Öffnungen eingebracht zur Aufnahme der Wärmeübertrager, z.B. der keramischen Plättchen 50, die mit oder ohne Sehaltungsmuster ausgerüstet sein können. Diese Öffnungen können auf verschiedene Weisen hergestellt werden. Andererseits können die Karten auch schon mit entsprechenden Ausnehmungen hergestellt werden. Die einzusetzenden Teile werden an ihren Seitenflächen aufgerauht, um das Haften mit der Karte beim Laminieren zu verbessern. Alternativ kann ein Laminat aus einer Metallegierung als Wärmeumsetzer zwischen die laminierten Epoxydharzschichten der Schaltkarte eingebracht werden. In der Operation 110 werden
973 008 609812/06A7
auf beiden Seiten der zusammengefügten kleinen und großen Schaltkarten isolierende und metallische Laminate von geeigneten Abmessungen und Dicken aufgebracht. Durch die Operation 110 werden die große Schaltkarte und die kleinen Schaltkarten zu einer mechanisch stabilen festen Einheit verbunden. Das Bauteil wird bei einem Druck und einer Temperatur entsprechend den bereits angegebenen Werten laminiert. In der Operation 112 werden in die kleinen Schaltkarten Durchgangslöcher gebohrt und metallisiert. In der Operation 114 werden auf der leitenden Oberfläche mit bekannten Verfahren Leitungsmuster ausgebildet. Danach werden in der Operation Il6 die Bausteine mit den Schaltkarten verbunden und in der Operation 118 verlötet. Nach der Operation 12O3 in der die Schaltkarten getestet werden, werden in der Operation 122 Gehäuse über den Bausteinen angebracht.
MA 973 008
609812/0647

Claims (1)

  1. - 14 PATENTANSPRÜCHE
    Elektrische Schaltungsanordnung mit mehreren Schaltungsebenen in Kompaktbauweise, bei welcher Schaltungsbausteine, die auf keramischen Substraten angeordnete, integrierte Halbleiterschaltungen enthalten, auf aus Isolierschichten und dazwischenliegenden Leitungsschichten aufgebauten, laminierten Schaltungskarten aufgebracht sind, die ihrerseits entsprechend den einzelnen Schaltungsebenen mit weiteren Schaltungskarten verbunden sind, dadurch gekennzeich net,
    daß die die Bausteine aufnehmenden Schaltungskarten (12, 14, 16) coplanar in entsprechenden Aussparungen von größeren Schaltungskarten (10) eingefügt und die Oberflächen der zusammengefügten Karten mit isolierenden und leitenden Schichten (24, 26, 28, 30) bedeckt sind, und daß wärmeleitende Elemente vorgesehen sind, sowie in die Schaltungskarten (12, 14, 16) eingebettete Wärmeumsetzer (50, 64), deren thermische Ausdehnungskoeffizienten demjenigen der Bausteine (36, 37) mit den integrierten Schaltungen näher liegen als die thermischen Ausdehnungskoeffizienten der Schaltungskarten (12, 14, 16).
    Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß in den die Bausteine aufnehmenden Schaltungskarten (12, 14, 16) aus keramischen Plättchen (50) bestehende Wärmeumsetzer unterhalb der Bausteine angeordnet sind.
    Anordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet,
    daß die Bausteine (37) direkt auf die Leitungsmuster aufweisenden Oberflächen der keramischen Plättchen (50) aufgebracht sind.
    Anordnung nach Anspruch 1, dadurch gekennzeichnet,
    HA973008 609812/0647
    daß innerhalb der die Bausteine (37) aufnehmenden Schaltungskarten eine von den Bausteinen isolierte, metallische Schicht (64) als Wärmeumsetzer angeordnet ist.
    Anordnung nach den Ansprüchen 1 und 4, dadurch gekennzeichnet ,
    daß die als Wärmeumsetzer dienende Schicht (64) aus einer Nickel-Eisen-Legierung besteht.
    6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die als Wärmeumsetzer dienende Nickel-Eisen-Schicht (64) beidseitig mit einer Kupferschicht (66, 68) bedeckt ist.
    J. Anordnung nach den Ansprüchen I3 2 und 4, dadurch gekennzeichnet,
    daß der thermische Ausdehnungskoeffizient der Wärmeumsetzer (50, 64) sehr nahe an demjenigen der keramischen Bausteine (37) liegt.
    Anordnung nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet,
    daß der thermische Ausdehnungskoeffizient der größeren Schaltungskarte (10, 42) größer ist als derjenige der in sie eingebetteten, kleineren Schaltungskarten (12, 14, 16).
    9. Anordnung nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet,
    daß die die Bausteine aufnehmenden Schaltungskarten (12, 14, 16) in die Zwischenräume eines gitterförmigen, metallischen Rahmens (42) eingebettet sind.
    10. Anordnung nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet,
    ..MA 973 008 609812/0647
    daß aus den Schaltungskarten herausragende Radiatoren (46) vorgesehen sind, die mit den metallischen Wärmeleitern und den Wärmeumsetzern verbunden sind.
    MA 973 008
    609812/06A7
    Le
    erseite
DE2536316A 1974-09-06 1975-08-14 Schaltungskarte für integrierte Halbleiterschaltungen Expired DE2536316C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CH337776A CH602309A5 (en) 1975-05-09 1976-03-17 Rapid development of welding pressure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/503,883 US3952231A (en) 1974-09-06 1974-09-06 Functional package for complex electronic systems with polymer-metal laminates and thermal transposer

Publications (2)

Publication Number Publication Date
DE2536316A1 true DE2536316A1 (de) 1976-03-18
DE2536316C2 DE2536316C2 (de) 1982-10-28

Family

ID=24003911

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2536316A Expired DE2536316C2 (de) 1974-09-06 1975-08-14 Schaltungskarte für integrierte Halbleiterschaltungen

Country Status (7)

Country Link
US (1) US3952231A (de)
JP (1) JPS5147264A (de)
CA (1) CA1037615A (de)
DE (1) DE2536316C2 (de)
FR (1) FR2284190A1 (de)
GB (1) GB1491627A (de)
IT (1) IT1041939B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011003123A1 (de) 2009-07-10 2011-01-13 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbreichen bestehenden leiterplatte sowie leiterplatte

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US4472762A (en) * 1980-09-25 1984-09-18 Texas Instruments Incorporated Electronic circuit interconnection system
US4546406A (en) * 1980-09-25 1985-10-08 Texas Instruments Incorporated Electronic circuit interconnection system
US4385202A (en) * 1980-09-25 1983-05-24 Texas Instruments Incorporated Electronic circuit interconnection system
US4377316A (en) * 1981-02-27 1983-03-22 International Business Machines Corporation High density interconnection means for chip carriers
DE3123620A1 (de) * 1981-06-13 1983-01-05 Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt Anordnung zum verbinden eines speichers mit einer steuereinrichtung
FR2529416B1 (fr) * 1982-06-25 1985-11-29 Carpano & Pons Procede de transmission de donnees sous forme serie et dispositif pour la mise en oeuvre de ce procede
US4591659A (en) * 1983-12-22 1986-05-27 Trw Inc. Multilayer printed circuit board structure
US4689110A (en) * 1983-12-22 1987-08-25 Trw Inc. Method of fabricating multilayer printed circuit board structure
JPS62108593A (ja) * 1985-11-06 1987-05-19 日本電気株式会社 多層配線基板
US4788627A (en) * 1986-06-06 1988-11-29 Tektronix, Inc. Heat sink device using composite metal alloy
FR2616997B1 (fr) * 1987-06-16 1989-08-25 Thomson Csf Support pour circuit imprime, formant drain thermique a dilatation controlee, et procede de fabrication
JPH02237197A (ja) * 1989-03-10 1990-09-19 Hitachi Ltd 多層回路基板及びその製造方法並びにその用途
DE4132947C2 (de) * 1991-10-04 1998-11-26 Export Contor Ausenhandelsgese Elektronische Schaltungsanordnung
US5305186A (en) * 1993-01-27 1994-04-19 International Business Machines Corporation Power carrier with selective thermal performance
FR2716769B1 (fr) * 1994-02-28 1996-05-15 Peugeot Dispositif de commande et de contrôle d'un moteur électronique, support utilisable dans un tel dispositif et utilisation de ce support pour la réalisation d'une batterie d'éléments d'accumulateurs électriques.
JP2000331835A (ja) * 1999-05-21 2000-11-30 Taiyo Yuden Co Ltd 積層電子部品及び回路モジュール
US20020185726A1 (en) * 2001-06-06 2002-12-12 North Mark T. Heat pipe thermal management of high potential electronic chip packages
US6519157B1 (en) * 2001-10-23 2003-02-11 Nlight Photonics Corporation System and method for mounting a stack-up structure
US7064963B2 (en) * 2004-04-01 2006-06-20 Delphi Technologies, Inc. Multi-substrate circuit assembly
DE102004019431A1 (de) * 2004-04-19 2005-11-10 Siemens Ag Hybrider Leiterplattenaufbau zur kompakten Aufbautechnik von elektrischen Bauelementen
EP1916884B1 (de) * 2006-10-27 2011-04-06 Agie Charmilles SA Leiterplatteneinheit und Verfahren zur Herstellung dazu
CN105570848B (zh) * 2015-12-02 2016-11-30 宁波凯耀电器制造有限公司 一种复合型led线路板及制作方法
GB2549128B (en) * 2016-04-06 2019-06-12 Ge Aviat Systems Ltd Power control system with improved thermal performance

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3300686A (en) * 1963-07-30 1967-01-24 Ibm Compatible packaging of miniaturized circuit modules
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3593070A (en) * 1968-12-17 1971-07-13 Texas Instruments Inc Submount for semiconductor assembly
US3705332A (en) * 1970-06-25 1972-12-05 Howard L Parks Electrical circuit packaging structure and method of fabrication thereof
US3808474A (en) * 1970-10-29 1974-04-30 Texas Instruments Inc Semiconductor devices
US3757175A (en) * 1971-01-06 1973-09-04 Soo Kim Chang Tor chips mounted on a single substrate composite integrated circuits with coplnaar connections to semiconduc
US3728589A (en) * 1971-04-16 1973-04-17 Rca Corp Semiconductor assembly
US3726002A (en) * 1971-08-27 1973-04-10 Ibm Process for forming a multi-layer glass-metal module adaptable for integral mounting to a dissimilar refractory substrate
US3719860A (en) * 1971-09-30 1973-03-06 Burroughs Corp Circuit component mounting with cooling plate
US3774078A (en) * 1972-03-29 1973-11-20 Massachusetts Inst Technology Thermally integrated electronic assembly with tapered heat conductor
US3764856A (en) * 1972-05-17 1973-10-09 Massachusetts Inst Technology Heat transfer in electronic equipment
JPS5531637B2 (de) * 1972-07-27 1980-08-19
US3777221A (en) * 1972-12-18 1973-12-04 Ibm Multi-layer circuit package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3300686A (en) * 1963-07-30 1967-01-24 Ibm Compatible packaging of miniaturized circuit modules
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011003123A1 (de) 2009-07-10 2011-01-13 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbreichen bestehenden leiterplatte sowie leiterplatte
US9491862B2 (en) 2009-07-10 2016-11-08 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Method for producing a printed circuit board consisting of at least two printed circuit board regions, and printed circuit board
US9980380B2 (en) 2009-07-10 2018-05-22 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Printed circuit board consisting of at least two printed circuit board regions

Also Published As

Publication number Publication date
FR2284190B1 (de) 1978-03-17
GB1491627A (en) 1977-11-09
JPS5147264A (de) 1976-04-22
US3952231A (en) 1976-04-20
CA1037615A (en) 1978-08-29
FR2284190A1 (fr) 1976-04-02
IT1041939B (it) 1980-01-10
DE2536316C2 (de) 1982-10-28

Similar Documents

Publication Publication Date Title
DE2536316A1 (de) Elektrische schaltungsanordnung in kompaktbauweise
DE2554965C2 (de)
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE3787366T2 (de) Keramische/organische mehrschichtenanschlussplatte.
DE3888552T2 (de) Elektronische Packungsstruktur.
DE69125354T2 (de) Biegsame Leiterplatte
EP1969624B1 (de) Integriertes elektronisches bauteil sowie kühlvorrichtung für ein integriertes elektronisches bauteil
DE1615957C3 (de)
DE68913806T2 (de) Elektronische Packungsanordnung mit biegsamem Träger und Verfahren zu ihrer Herstellung.
DE69321864T2 (de) Verfahren und Vorrichtung zur Verkapselung von dreidimensionalen Halbleiterplättchen
DE3805851C2 (de)
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE19615395A1 (de) Elektrostatische Schutzvorrichtung und Verfahren zu ihrer Herstellung
EP0022176B1 (de) Modul für Schaltungschips
DE2749848A1 (de) Kuehlkoerper fuer integrierte schaltungen
DE3616493A1 (de) Verfahren zum packen von chips fuer integrierte schaltungen und integrierte schaltungspackungen
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE19738158A1 (de) Integrale Kupfersäule mit Lotkontakthöcker-Flip-Chip
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE19920444B4 (de) Verfahren zum Herstellen eines Halbleiterbausteins sowie Halbleiterbaustein
DE102007024189A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe
DE69802146T2 (de) Umarbeitungsfähige Leiterplattenbestückung mit einem Flip-Chip
DE68926258T2 (de) Verfahren zum Herstellen eines uniaxial elektrisch leitenden Artikels
EP0841668A1 (de) Elektrischer Widerstand und Verfahren zu seiner Herstellung
DE3884019T2 (de) Verfahren zum Herstellen einer Modul-Halbleiter-Leistungsanordnung und hergestellte Anordnung.

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: NEULAND, J., DIPL.-ING., PAT.-ASS., 7030 BOEBLINGE

D2 Grant after examination
8339 Ceased/non-payment of the annual fee