DE2535573A1

DE2535573A1 - Verfahren zur ueberpruefung der richtigen durchschaltung bei digitalen datenuebertragungssystemen, insbesondere digitalen telefonsystemen

Info

Publication number: DE2535573A1
Application number: DE19752535573
Authority: DE
Inventors: Walter Ghisler
Original assignee: LM Ericsson Pty Ltd
Current assignee: Ericsson Australia Pty Ltd
Priority date: 1974-08-09
Filing date: 1975-08-08
Publication date: 1976-02-26
Also published as: US4048445A; CA1056039A; GB1504897A; JPS5939941B2; ES440143A1; IT1040390B; NL7509494A; BE832249A; NL186286B; DK362175A; FR2281605A1; NO143647B; FI61375B; JPS5144405A; DE2535573C2; NO752785L; NL186286C; DK140200B; FI752246A; NO143647C

Description

27 113

LM Ericsson Pty. Ltd., Glenroy, Victoria / Australien

Verfahren zur Überprüfung der richtigen Durchschaltung bei digitalen Datenübertragungssystemen, insbesondere digitalen Te le fonsy steinen

Die vorliegende Erfindung bezieht sich

auf ein Verfahren zur Überprüfung der richtigen Durchschaltung bei digitalen Datenübertragungssystemen, insbesondere digitalen Telefonsystemen entsprechend dem Oberbegriff des Anspruchs 1.

Der Ausdruck "Durchschaltung" bedeutet in diesem Zusammenhang eine Verbindung eines bestimmten Einganges eines Wählers mit einem bestimmten Ausgang desselben, wobei keine anderen Verbindungen vorhanden sind. Aus Einfachheitsgründen berücksichtigt diese Definition

609309/0339

jedoch keine SpezialVerbindungen, welche bei Konferenzschaltungen und Amtsverbindungen auftreten. Bei diesen Fällen sind mehrere Ausgänge mit einem bestimmten Eingang verbunden. Im Rahmen der vorliegenden Erfindung sollen jedoch auch derartige Verbindungen erfaßt werden.

Bei analogen Telefonsystemen ist es bekannt, eine Durchschaltungskontrolle unmittelbar nach der Herstellung einer bestimmten Verbindung durchzuführen, indem über den Wähler hinweg ein Strom geleitet wird, welcher an einem bestimmten Ort empfangen wird. Es istjedoch einleuchtend, daß bei einem digitalen System es nicht möglich ist, einen derartigen Strom durchzusenden. Es erscheint jedoch möglich, nach der Herstellung einer Verbindung über den Wähler einen bestimmten Code zu senden, wobei dann geprüft wird, ob dieser Code bzw. dieses Codewort an dem gewünschten Ausgang auftritt. Es zeigt sich jedoch, daß relativ komplexe zusätzliche Kreise notwendig sind, um einen derartigen Code zu erzeugen und festzustellen, um dann der Zentralsteuerung den Zustand der hergestellten Verbindung zu melden. Fernerhin erscheint es notwendig, zeitlich den Kontrollablauf und die Datenübertragung voneinander zu trennen. Es könnte jedoch auch eine bestimmte Codeeinschränkung vorgesehen sein, indem eine bestimmte Bit-Kombination für ein bestimmtes Codewort reserviert wird, wobei jedoch diese bestimmte Bit-Kombination für die Übertragung des Datenflusses nicht verwendet werden kann.

Es ist demzufolge Aufgabe der vorliegenden

Erfindung, ein Verfahren für die Durchführung einer Kontrolle der richtigen Durchschaltung eines digitalen Datenwählers zu schaffen, gemäß welchem das Vorsehen komplexer Stromkreise vermieden wird.

609809/0B99

Erfindungsgemäß wird dies dadurch erreicht, indem die im kennzeichnenden Teil des Anspruchs 1 aufgeführten Verfahrensschritte durchgeführt werden.

Unter der Voraussetzung, daß wenigstens während der Übertragung über den Wähler hinweg die Daten ein Paritätsbit aufweisen, um auf diese Weise eine mögliche Fehlerfeststellung in der gewöhnlichen Weise durchzuführen, sind gemäß dem erfindungsgemäßen Verfahren sehr geringfügige zusätzliche Stromkreise notwendig. Falls jedoch ein Verfahren verwendet wird, bei welchem bewußt eine nicht richtige Parität eingeführt wird, um den Paritätsgenerator bzw. den Paritatsdetektor zu steuern, dann sind keine zusätzlichen Kreise im Bereich des Wählers notwendig, um im Rahmen der vorliegenden Erfindung die Kontrolle durchzuführen.

Aufgrund der Tatsache, daß die Durchführung der vorliegenden Erfindung nicht die Daten beeinflußt, kann die Datenübermittlung bereits ausgelöst werden, bevor die Kontrolle vollendet ist. Dieser Zeitraum kann beispielsweise eine Millisekunde betragen. Dies erscheint bei bestimmten Datenübertragungen von großer Wichtigkeit, bei welchen eine sehr rasche Durchschaltung wünschenswert erscheint. Fernerhin erscheint es möglich, die Kontrolle zu jedem Zeitpunkt der Datenübertragung durchzuführen, was im Hinblick auf eine überwachung und Fehlerkontrolle sehr wichtig erscheint. Eine derartige Arbeitsweise ist jedoch bei den bisher bekannten Systemen ohne Code-Einschränkung nicht möglich. Im Vergleich zu einem System mit einem bestimmten Codewort ohne Codeeinschränkung ergibt sich im Rahmen der vorliegenden Erfindung ein Überwachungsablauf im Hinblick auf die Fest-

609809/0899

Stellung von Mehrfachverbindungen, welche beispielsweise zwischen Eingängen und Ausgängen nicht erwünscht erseheinen. Wenn nämlich ein bestimmtes Codewort an einem nicht erwarteten Ausgang auftritt, ist es nicht möglich, dies als eine Mehrfachverbindung anzusehen, weil ohne Codeeinschränkung dieses bestimmte Codewort innerhalb des gewöhnlichen Datenflusses auftreten kann.

Die Erfindung soll nunmehr anhand eines Ausführungsbeispiels näher erläutert und beschrieben werden, wobei auf die beigefügte Figur hingewiesen wird.

Die beschriebene Ausführungsform bezieht sich auf einen PCM-Wähler des TST-Typs. Dabei handelt es sich um einen Wähler, welcher drei Schaltstufen besitzt, bei welchen die erste und dritte Stufe sogenannte Zeitstufen sind, während es sich bei der mittleren Stufe um eine sogenannte Abstandsstufe handelt. Ein derartiger Wähler ist beispielsweise in der Zeitschrift "Elektrisches Nachrichtenwesen" , Band 38, Nr. 1, 1963, beschrieben.

Die Figur zeigt ein Blockdiagramm eines derartigen Wählers, welcher vollkommen digital arbeitet, jedoch mit voll analogen Kreisen in Verbindung steht. Bei den gestrichelt dargestellten Blöcken handelt es sich um die Grundeinheiten des Wählers, wobei die Blöcke 1 und 3 Zeitschaltstufen sind, während es sich bei dem Block 2 um eine Abstandsschaltstufe handelt. Fernerhin ist eine Hauptsteuereinheit 31 vorgesehen. Aus Einfachheitsgründen wird eine Datenübertragung nur in einer Richtung entsprechend dem Pfeil von links nach rechts betrachtet. Mit der Eingangsseite des Wählers sind eine Anzahl von Telefonkreisen verbunden. Diese Kreise sind in konventioneller Weise in eine Anzahl von Gruppen geteilt, welche beispielsweise aus je-

609809/0899

weils 3o Kreisen bestehen. In dem folgenden sei eine dieser Gruppen - nämlich die Gruppe η betrachtet, welche über eine Sammelleitung 4 mit der Zeitschaltstufe 1 des Wählers verbunden ist. Die Sammelleitung überträgt analoge Sprachsignale von einzelnen Anschlüssen innerhalb dieser Gruppe. Der Ausgang des Wählers ist in ähnlicher Weise mit einer Anzahl von Telefonkreisen verbunden. In dem vorliegenden Fall wird eine Gruppe m berücksichtigt, welche über eine Sammelleitung 3o mit der Zeitschaltstufe 3 des Wählers verbunden ist. Dabei soll erörtert werden, daß eine bestimmte Information abgeleitet worden ist, gemäß welcher ein Kreis der Gruppe η mit einem Kreis der Gruppe m verbunden ist.

Als Schnittstelleneinheiten zwischen dem

digitalen Wähler und den analogen Anschlußverbxndungen sind zwei PCM-Anschlußeinheiten 5 und 29 vorgesehen. Auf der Eingangsseite wandelt die PCM-Anschlußeinheit 5 die analogen Sprachsignale der betreffenden Kreise der Gruppe η in entsprechende digitale PCM-Signale um. Diese Signale werden in serieller Form über einen Leiter 6 einem eine Serxenparallelwandlung durchführenden Paritätsgenerator zugeführt, und zwar zusammen mit einer jedem Kreis zugeordneten Kanaladresse. Auf dem Leiter 6 besetzt jeder Kreis mit Hilfe von Sprachproben einen von zweiunddreissig Zeitschlitzen innerhalb jedes PCM-Rahmens.

Eine Verbindung zwischen den beiden Kreisen besteht in dem Transfer einer 8-Bit-Sprachprobe plus einem Paritätbit von der Eingangsseite zu der Ausgangsseite innerhalb eines vorgegebenen Zeitschlitzes über eine bestimmte Anzahl von PCM-Rahmen hinweg, von welchen jeder eine Dauer von 125 ,us besitzt. Die Anzahl der notwendigen PCM-Rahmen wird dabei durch die Dauer der Verbindung festgelegt. Das jeder Sprachprobe durch den Paritätsgenerator 7 zugefügte Paritätsbit erlaubt eine Kontrolle, um zu gewährleisten,

609809/0899

2 b 3 5 5 7

daß die betreffende Sprachprobe unverändert über die Schaltstufen geleitet wird. Eine derartige Verwendung eines internen Paritätsbit ist an sich bekannt.

Neben der Erzeugung eines Paritätsbit für

jede einlaufende Sprachprobe führt der Paritätsgenerator ebenfalls eine Wandlung von der Daten in eine parallele Form durch. An den Ausgängen 9 und 1o des Paritätsgenerators 7 treten die Daten plus das Paritätsbit sowie die dazugehörige Kanaladresse in der Folge auf. Der Ausgang 9 ist mit dem Eingang eines Wählers 12 verbunden. Der Ausgang des Wählers ist hingegen mit einem RAM-Speicher 11 verbunden, welcher jeweils zweiunddreissig Speicherbereiche aufweist, von welchen jeder eine Speicherkapazität von einer Sprachprobe plus dem Paritätsbit besitzt. Das Einschreiten innerhalb des RAM-Speichers 11 wird mit Hilfe der Kanaladresse gesteuert, welche von dem Ausgang 1o dem Steuereingang des Wählers zugeführt wird.

Mit dem RAM-Speicher 11 ist ebenfalls eine Leseeinheit 13 verbunden. Diese Leseeinheit 13 wird durch eine Kanaladresse vom Ausgang 14 eines Zeitsteuerspeichers gesteuert, welcher den Inhalt beispielsweise einer Sprachprobe plus ein Paritätsbit von der adressierten Speicherzelle lesen kann. Die auf diese Weise abgeleitete Information wird über eine mit der Gruppe η in Beziehung stehende Sammelleitung 15 einem Kreuzstangenwähler 17 innerhalb der Abstandsschaltstufe 2 zugeführt. Innerhalb dieses Kreuzstangenwählers 17 kann jede Eingangsleitung mit jeder Ausgangsleitung verbunden werden, wobei die Verbindung in Abhängigkeit der Information einer Anzahl von RAM-Abstandssteuerspeichern 38 erfolgt, welche jeweils mit einer Ausgangsleitung verbunden sind. In der Figur ist die Ausgangsleitung 16 in Verbindung mit der Gruppe m zusammen mit dem dazugehörigen Abstandssteuerspeicher 38 gezeigt.

6 09809/0399

2 b 3 5 B 7 3

Im Gegensatz zu der Situation innerhalb der Zeitschaltstufe 1 ist die Ausgangsleitung 16 mit einer Schreibeinheit 2o eines ähnlich wie der RAM-Speicher 11 ausgebildeten RAM-Speichers 19 verbunden. Die Schreibeinheit 2o wird mit Hilfe einer Kanaladresse am Ausgang 22 eines Zeitsteuerspeichers 41 gesteuert, welcher dem Zeitsteuerspeicher 34 innerhalb der Zeitschaltstufe 1 entspricht. Die Leseeinheit 21 zum Lesen innerhalb des RAM-Speichers wird mit Hilfe eines Zählers 24 gesteuert, wodurch bestimmte Formation - beispielsweise eine Spraahprobe plus ein Paritätsbit - einer Leitung 25 zugeführt wird. Die Information wird dann mittels eines Wandlers 26 von parallel in eine Serienform umgewandelt, wobei dieser Wandler 26 ebenfalls eine Paritätskontrolle derSprachprobe durchführt. Die Sprachprobe wird dann in serieller Form über eine Leitung 2 8 der PCM-Anschlußeinheit 29 zugeführt, welche im Gegensatz zu der PCM-Anschlußeinheit 5 auf der Eingangsseite eine Umwandlung der digitalen Information in eine analoge Form durchführt.

Für die Herstellung einer Durchschaltung

zwischen zwei Teilnehmern - beispielsweise eine Teilnehmers mit der Anschlußnummer a innerhalb der Gruppe η und eines Teilnehmers mit der Anschlußnummer b innerhalb der Gruppe m wird in der folgenden Weise durchgeführt:

Dem Kreis a im Bereich der PCM-Anschlußeinheit 5 wird der Zeitschlitz a auf der Leitung 6 zugeordnet. Die Kanaladresse a wird dem Ausgang 1o zugeführt, während gleichzeitig die Sprachprobe des Teilnehmers a dem Ausgang 9 des Paritätsgenerators 7 zugeführt wird. Das Einschreiben in dem RAM-Speicher 11 wird demzufolge innerhalb der Speicherzelle a durchgeführt. Falls angenommen wird, daß die Hauptsteuereinheit 31 in bekannter Weise einen Leerzeitschlitz c auf den Leitungen 15 und 16 festgestellt hat, dann schreibt die Hauptsteuereinheit 31 die Identitätszahl des Leerzeitschlitzes in der Abstandsschaltstufe 2 über eine Steuer-

609809/0 899

2 b 3 B 5 7 3

leitung 32 zwei Pufferspeichern 33 und 35 ein, wobei die Steuerleitung 32 für den gesamten Wähler gemeinsam ist. Der Speicherplatz innerhalb des RAM-Speichers 11 wird ebenfalls über die Steuerleitung 32 in den beiden Pufferspeichern 33 und 35 eingeschrieben. Die beiden Identitätszahlen werden demzufolge verwendet, indem innerhalb des Zeitsteuerspeichers 34 ein Einschreiben erfolgt. Letzterer Zeitsteuerspeicher 34 besitzt - ähnlich wie der RAM-Speicher 11 zweiunddreissig Speicherzellen, sodaß die Information a in der Speicherzelle c gespeichert wird.. Die Information innerhalb des Zeitsteuerspeichers 34, welche die verschiednen Speicherzellen des RAM-Speichers 11 darlegen, wird zyklisch zugreifbar. Auf diese Weise erfolgt das Lesen auf der Leitung 15, innerhalb des Zeitschlitzes c der Speicherzelle a des RAM-Speichers 11, wobei diese Speicherzelle die Sprachprobe plus das Paritätsbit des Kreises a enthält.

Um diese Information auf die Leitung 16 zu

leiten, müssen die Leitungen 15 und 16 innerhalb des Kreuzstangenwählers 17 der Abstandsschaltstufe 2 während des Zeitschlitzes c miteinander verbunden werden. Um dies durchzuführen, schreibt die Hauptsteuereinheit 31 über die Steuerleitung 32 die Identitatszahlen der Eingangsleitung 15 und den Zeitschlitz c in der Abstandschaltstufe 2 in zwei Pufferspeicher 39 und 4o ein. Diese beiden Pufferspeicher 39 und 4o sind mit dem Abstandssteuerspeicher 38 verbunden und zwar in derselben Weise wie die zuvor erwähnten Pufferspeicher 33 und 35 mit dem Zeitsteuerspeicher 34 verbunden sind. Die Identitätszahlen v/erden demzufolge in derselben Weise in den Abstandssteuerspeicher 38 eingeschrieben, demzufolge die Information m in der Folge innerhalb der Speicherzelle c gespeichert wird. Die in dem Abstandssteuerspeicher 38

609809/0899

2b35573

vorhandene Information wird zyklisch zugreifbar. Auf diese Weise werden die Eingangsleitungen des Kreuzstangenwählers 17 nacheinander adressiert. Auf diese Weise wird die Leitung innerhalb des Zeitschlitzes c mit der Leitung 16 verbunden.

Der RAM-Speicher 19 innerhalb der Zeitschaltstufe 3 stellt ein Gegenstück zu dem RAM-Speicher 11 der Zeitschaltstufe 1 dar. Der Schreibvorgang ist dabei derselbe wie der Lesevorgang innerhalb der Zeitschaltstufe 1. Die Information wird über zwei Pufferspeicher 4o und 42 in einen Zeitsteuerspeicher 41 eingeschrieben. Auf diese Weise wird die Information bezüglich der Identität des Kreises b innerhalb des Pufferspeichers 42 gespeichert. Durch zyklisches Lesen der Steuerinformation des Zeitsteuerspeichers 41 innerhalb des Zeitschlitzes c wird die gespeicherte Information innerhalb der Zelle b des RAM-Speichers 19 über die Leitung 16 ausgelesen. Das Auslesen von dem RAM-Speicher 19 wird, wie oben beschrieben, voll zyklisch durchgeführt, demzufolge der Zeitschlitz b innerhalb jedes PCM-Rahmens auf der Leitung 2 8 nach einer parallelen Serienwandlung eine Sprachprobe des betreffenden Kreises während der Dauer der Verbindung enthält. Innerhalb des parallelen Serienwandlers 26 wird die Parität ebenfalls für jede Sprachprobe überprüft. Das Resultat, d.h. gerade oder ungerade Parität, wird am Ausgang 27 abgegeben, wobei diese Information der Hauptsteuereinheit zugeführt wird. Falls eine nicht richtige Parität vorhanden ist, werden geeignete Maßnahmen ergriffen, indem beispielsweise ein Alarm ausgelöst wird.

In der Zeitschaltstufe 1 ist gemäß der Erfindung ein Vergleicher 36 vorgesehen, dessen beide Eingänge mit dem Ausgang 1o des Paritätsgenerators 7 und dem

6 09809/0899

2 b 3 5 5 7

-Io -

Ausgang des Pufferspeichers 35 verbunden sind. Wenn die Adresse des jeweiligen Kanals innerhalb des Pufferspeichers 35 gespeicherten Kanaladresse entspricht, tritt am Ausgang 8 des Vergleichers 36 ein Ausgangssignal auf. Dieses Ausgangssignal ist mit dem invertierten Eingang des Paritätsgenerators 7 verbunden, in welchen das Signal das der tatsächlichen Sprachprobe zugefügte Paritätsbit invertiert, was bedeutet, daß bewußt ein nicht korrektes Paritätsbit eingeführt wird. Mit dem Vergleicher 36 ist ein bistabiles Register 37 verbunden, welches gleichzeitig feststellt, daß eine invertierte Parität eingeführt worden ist. Dieses bistabile Register kann über die Hauptsteuerleitung 32 von der Hauptsteuereinheit 31 gelesen werden.

In entsprechender Weise ist innerhalb der Zeitschaltstufe 3 ein Vergleicher 4 3 vorgesehen, dessen Signaleingänge mit dem Ausgang des Zählers 24 und dem Ausgang des Pufferspeichers 42 verbunden sind. Sobald die Kanaladresse des Zählers 2 4 der Adresse entspricht, welche innerhalb des Pufferspeichers 42 eingespeichert ist und sobald gleichzeitig eine nicht richtige Parität auf der die Kreise 26 und 43 verbindenden Leitung 27 angezeigt wird, ergibt dies ein Aktivierungssignal, welches den Flip-Flop-Kreisen eines 2-Bit-Registers 4 4 zugeführt wird, das mit dem Vergleicher 43 verbunden ist. Auf diese Weise wird eine nicht korrekte Parität innerhalb eines Kanals festgelegt, welcher bezüglich der Durchverbindung überwacht wird. Die Hauptsteuereinheit 31 liest über die Steuerleitung das 2-Bit-Register 44. Falls jedoch auf der anderen Seite eine nicht korrekte Parität auf der Leitung 27 angezeigt wird, ohne daß eine gleichzeitige Übereinstimmung zwischen der Kanaladresse des Pufferspeichers 42 und der Kanaladresse des Zählers 24 auftritt, dann ist ein Durchschaltfehler vorhanden. Dieser Fehler kann beispielsweise eine Mehrfachverbindung sein. In diesem Fall ergibt der Ver-

609809/0899

2 b 3 5 5 7 3

gleicher 43 ein Aktivierungssignal an andere Flip-Flop des Registers 44 ab. Die Hauptsteuereinheit 31 liest über die Steuerleitung 32 dieses Register 44.

Das Vorsehen der Einheiten 36, 37, 43 und 44 bei einem wie oben beschriebenen Wähler ergibt die Möglichkeit einer Überprüfund der Durchschaltung bei einem Digitalschalter. Möglicherweise sind derartige Einheiten bei einem Wähler bereits vorhanden, um beispielsweise eine Überwachung des Paritätsgenerators und des Paritätssteuerkreises durchzuführen. Im Rahmen der vorliegenden Erfindung wird ein neuartiges Verfahren geschaffen, bei welchem diese Kreise verwendet werden können.

Die beschriebene Ausführungsform zeigt eine Anordnung zur überwachung der Durchschaltung bei einer Übertragung in der einen Richtung. Das erfindungsgemäße Verfahren kann jedoch ebenfalls zur überwachung einer übertragung in beiden Richtungen verwendet werden. Die beschriebene Ausführungsform befaßt sich mit der Überwachung zwischen zwei verschiedenen Gruppen η und m. Das erfindungsgemäße Verfahren ist jedoch ebenfalls zur Überwachung von Verbindungen innerhalb derselben Gruppen verwendbar. Die vorliegende Erfindung kann ebenfalls für andere Wähler als Team des T-S-T-Typs verwendet werden. Die Erfindung ist in diesem Zusammenhang ganz allgemein für Systeme geeignet, bei welchen eine Anzahl von Wählern unter gemeinsamer Steuerung steht.

609809/0899

Claims

2 b 3 5 5 7 3

- 12 Patentansprüche

Verfahren zur überprüfung einer richtigen Verbindung zwischen einem bestimmten Eingang und einem bestimmten Ausgang eines der übertragung von digitalen Daten dienenden Wählers, bei welchem die Daten zusammen mit einem Paritätsbit übertragen werden, dadurch gekennzeichnet , daß nach der Herstellung einer bestimmten Verbindung ein nicht korrektes Paritätsbit in einem oder mehreren Eingangsdatenworten des digitalen Datenstromes eingefügt wird, und daß mit Hilfe einer gemeinsamen Steuerung die Ausgänge des Wählers nach Paritätsbit der Ausgangsdatenworte überprüft werden, welche den bestimmten Eingangsdatenworten entsprechen, demzufolge Information bezüglich der Herstellung einer richtigen oder nicht richtigen Verbindung ableitbar ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß der Wähler in Form eines Zeit-Abstand-Zeittyps zur Übertragung von PCM-Daten innerhalb eines Telefonnetzwerkes geeignet ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß das digitale Datensystem einen oder mehrere Wähler aufweist, wobei diese Wähler einer gemeinsamen Steuerung unterworfen sind.
4. Vorrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der jeweilige Wähler im Bereich der eingangsseitigen Zeitschaltstufe(1) mit einem eingangsseitig mit dem Paritätsgenerator (7) und dem Pufferspeicher (35)

609809/0899

verbundenen Komparator (36) und einem daran angeschlossenen bistabilen Register (37) versehen ist, während im Bereich
der ausgangsseitigen Zeitschaltstufe (3) ein eingangsseitig mit dem Zähler (24) und dem Pufferspeicher (42) verbundener Vergleicher (43) vorgesehen ist, welcher ausgangsseitig mit einem 2-Bit-Register (44) verbunden ist.

ÖU9ÖÜÜ/0899

Leerseite