DE2457553A1

DE2457553A1 - Asynchroner taktgeber

Info

Publication number: DE2457553A1
Application number: DE19742457553
Authority: DE
Inventors: David Norman Gooding
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1973-12-26
Filing date: 1974-12-05
Publication date: 1975-07-10
Also published as: FR2256467B1; JPS5098255A; US3919695A; FR2256467A1; DE2457553C2; GB1459819A; JPS5746572B2

Description

Aktenzeichen der Anmelderin; EN 973 001

Asynchroner Taktgeber

Die Erfindung betrifft einen asynchronen Taktgeber für moderne Datenverarbeitungsanlagen nach dem Oberbegriff des Anspruchs 1«

Der Zeitaufwand für die Verarbeitung von Daten in digitalen Rechenanlagen sinkt immer mehr durch den Einsatz von schnellen Schaltkreisen, beispielsweise hochintegrierten Schaltungen*_f damit wird auch die Beachtung der Signallaufzeit immer wichtiger und die Signalverzögerung während der übertragung muß für die Schaltungsauslegung bekannt und in Rechnung gestellt werden. Wenn Funktionseinheiten, wie integrierte Schaltplättchen mit jeweils hunderten von Schaltungen, zum Aufbau eines Prozessors zusammengeschaltet werden, verursacht die Länge der Signalleitungen zwischen den einzelnen Schaltplättchen einen großen Teil der Signalverzögerung und vereitelt damit die mögliche Zeitersparnis durch den Einsatz von hochintegrierten Schaltungen.

Bisher erfolgte, die Koordination der einzelnen·Funktionseinheiten mit Hilfe eines Haupttaktgebers, dessen Taktimpulse an die einzelnen Funktionseinheiten oder Schaltungsplättchen verteilt wurden.

509820 /0497

Bei langen Verteilungsleitungen unterliegen die einzelnen Taktimpulse unterschiedlichen Übertragungsverzögerungen, die von der Länge des Signalweges abhängen. Die erforderlichen Korrekturen zur Anpassung der Signalimpulse wurde normalerweise für jede Funktionseinheit einzeln durchgeführt, indem in die Signalwege Verzögerungseinrichtuhgen eingebaut wurden, um eine synchrone Arbeitsweise der verschiedenen Funktionseinheiten zu erreichen. Die spezifischen Probleme dieser Art von Taktgebung liegen darin, daß die Signale verschiedene Stärke aufweisen können, daß sie bei verschiedenen Einheiten zu versetzten Zeitpunkten eintreffen und daß sie sehr leicht verzerrt werden können.

Eine weitere Schwierigkeit bei der Synchronisation von Funktionseinheiten war durch die voneinander verschiedenen Charakteristiken der Schaltkreise auf verschiedenen Schaltplättchen hervorge·^ rufen. Die einzelnen Bauteile wiesen keine identischen Arbeitskennwerte auf und im Fall von hochintegrierten Schaltkreisen ergaben sich bei den verschiedenen Schaltplättchen Unterschiede in den Signalverzögerungen und der Schaltgeschwindigkeit, Jedes ;Schaltplättchen kann beispielsweise einen großen Anteil des kri- ;tischen logischen Pfades enthalten und man kann daher nicht damit rechnen, daß statistische Verteilungen der Schaltparameter im Mittel die einzelnen Signalverzögerungen ausgleichen. Um sicherzustellen, daß ein Schaltplättchen die Anforderungen des Prozes-Isorsystems erfüllt, mußten daher für die ungünstigsten Si-'gnallaufzeiten noch beträchliche Sicherheitsmargen eingebaut werjden,

Die vorliegende Erfindung geht nun von diesem unbefriedigenden ,Stand der Technik aus und stellt sich die Aufgabe, ein Taktsystem anzugeben, mit dem logische Funktionseinheiten asynchron betrieben werden können und bei dem sich Schwankungen in der Signalfortpflanzung und den Kennlinien der Schaltung leicht ausgleichen lassen.

EN 973 001

509828/0497

Diese Aufgabe wird durch die im Hauptanspruch beschriebene Erfindung gelöst. Weitere Merkmale, Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Das Lösungsprinzip von. dem die Erfindung ausgeht besteht darin, für jede logische Funktionseinheit, die im System enthalten ist, einen unabhängigen Taktgeber vorzusehen und den Betrieb dieser unabhängigen Taktgeber durch eine zentrale Steuereinheit in Gang zu setzen. Die einzelnen Taktgeber bestehen aus logischen Schaltkreisen, beispielsweise mehreren bistabilen Schaltungen; außerdem enthalten sie mehrere in Reihe geschaltete logische Kreise zur Erzeugung von Verzögerungssignalen, die je nach Bedarf zwischen aufeinanderfolgende Ausgangstaktsignale der ersten Gruppe von logischen Schaltungen eingeschoben werden können und damit die Taktzeiten ändern, Die variable Verzögerung läßt sich dadurch auswählen, daß der Signalpegel,auf der Eingangsleitung der Funktionseinheit geändert wird. Nachdem eine Operation in der Funktionseinheit abgeschlossen ist, ergeht ein Abschlußsignal an die zentrale Steuereinheit, die darauf ihrerseits ein weiteres Initiierungstaktsxgnal an die Einheit sendet, die das Abschlußsignal gegeben hat oder aber an eine andere Funktionseinheit.

Der erfindungsgemäße Taktgeber mit programmierbarer Verzögerung verwendet ein größere Anzahl yon NAND* (Nicht-UND)-Gliedern für die logischen Taktschaltkreise und eine weitere Gruppe von in Serie angeordneten Inverterschaltkreisen zur Erzeugung der programmierbaren Verzögerung, Die sequentielle Abfolge im Betrieb der Verknüpfungsglieder liefert die Grundtaktimpulse zur Steuerung der Funktionslogik. Die Logik für die programmierbare Verzögerung steuert die Geschwindigkeit, mit der die Folge der Taktsignale auftritt und damit auch die relative. Lage der Taktzyklen. Der Taktschaltkreis kann außerdem kurz geschlossen werden, wenn die Einheit mit einer zusätzlichen Hilfs-Eingabe/Ausgabe-Signalleitung versehen wird.

EN 973 001

60 98 28/049 7

Der hauptsächliche Vorteil der Erfindung liegt darin, daß eine Verteilung der Taktimpulse an entfernt gelegene Funktionseinheiten abgeschafft wird. Da der Taktschaltkreis in jeder Funktioneinheit selbst enthalten ist, besitzt er dieselben Arbeitskennwerte wie der Logikkreis selbst, da diese durch die Materialien und den Herstellungsprozeß bedingt sind. Außerdem ermöglichen die Hilfsschaltkreise in dem Taktgeber und die Hinzufügung einer in Serie geschalteten Verzögerungslogik die Auswahl einer Verzögerung für das Taktsignal, die den Schaltungen der Funktionseinheit angepaßt ist.

Der Einbau des Taktgebers in die Funktionseinheit erlaubt außerdem, die Funktionseinheit entsprechend der verwendeten Schaltkreistechnologie abzuändern _r da. der Taktgeber und dessen programmierbare Verzögerung nur wenige externe Steuersignale benötigen und somit zur Erreichung der Signalkompatibilität nur geringe Schwierigkeiten zu überwinden sind. Mit unabhängigen Taktgebern können weiterhin die Funktionseinheiten bei der Fehlersuche oder bei der Überprüfung individuell betrieben werden. Da der Betrieb des Taktgebers bei der Erzeugung eines Abschlußsignals beendet werden kann, ist es möglich. Fehlerprüfschaltkreise innerhalb einer Funkjtionseinheit unterzubringen, die ebenfalls von dem eingebauten Taktgeber mit Taktsignalen versorgt werden. Wenn ein Fehler entideckt wird, kann das zentrale Steuermodul denselben Initiierungsibefehl wiederholen, um festzustellen, ob ein Fehler tatsächlich !existiert. Die Länge des Maschinengrundtaktes wird nicht mehr durch den ungünstigsten Fall des kritischen Pfades im Datenfluß bestimmt, sondern durch den ungünstigsten Fall im Pfad der gerade ausgeführten Instruktion und durch die Zykluszeit des Steuerspeichers für eine mikroprogrammierte Maschine. Schließlich besteht noch die Möglichkeit, den Maschinenzyklus zu verlängern, wenn eine gemeinsam benutzte Systemeinrichtung, wie z. B. ein lokaler Speiicher, durch ein anderes Programm zeitweilig belegt ist.

EN 973 001

509828/0497

Der Einbau von individuellen Taktgebern erfordert zwar in jeder
Funktxonseinhext zusätzlichen Platz, doch beschränkt sich der Mehrbedarf auf ungefähr 5% eines Schaltplättchens. Die Vorteile überwiegen die Nachteile bei weitem, da die Logikkreise nun selbst ge~
steuert werden und keine Notwendigkeit mehr besteht _f verzögerungsabhängige Kipp- oder Steuerimpulse zum Umschalten des Zustandes
zu verwenden«

Ein bevorzugtes Ausführungsbeispiel der Erfindung wird nun im
folgenden anhand von Zeichnungen beschrieben. Es zeigen; \

Pig, 1 die schematische Darstellung einer Datenverar- _r

beitungsanlage mit einer zentralen Steuereinheit '

und mehreren davon getrennten logischen Funk- ;

tionseinheiten, die jeweils erfindungsgemäß ei- ;

nen unabhängigen Taktgeber enthalten, j

Fig, 2 das Schaltdiagramm eines erfindungsgemäßen !

individuellen Taktgebers mit programmierbarer \ Verzögerung,

Fig. 3 eine Impulsübersicht für den Taktgeber nach den

Figuren 2 und 4,

Fig, 4 die schematische Darstellung eines programmierbaren Taktgebers, der in einer logischen Funk- i tionseinheit eingebaut ist,

Fig, 5 die schematische Darstellung der zentralen Steuer-i

einheit von Fig. 1, mit deren Hilfe die individuellen Taktgeber gesteuert werden, '■

■ _ i

Fig. 6 ein Impulsdiagramm für die Wirkungsweise der ζen-j

tralen Steuereinheit von Fig. 5.- I

EN 973 001

509828/0497

Fig. 1 zeigt in schematischer Weise eine Datenverarbeitungsanlage 10, in die die Erfindung eingebaut werden kann. Dieser Prozessor besteht aus einer Mehrzahl von logischen Funktionseinheiten 11, von denen nur einige der gebräuchlicheren dargestellt sind und außerdem aus einer zentralen Steuereinheit 12, die mit jeder der logischen Einheiten in Verbindung steht. Beispiele für einige der Funktionseinheiten 11 sind Dateneingabe (EINGABE), die arithmetische und logische Einheit (ALU) _f das Speicheradreß-Register (SAR), die Steuerspeicheradresse (CSA) und das Steuer-Register (CTRL REG)» Bei Bedarf können noch weitere Einheiten angeschlossen sein,

Mit der heute zur Verfügung stehenden Technologie und der Möglichkeit f Miniaturschaltkreise und Bauelemente herzusteilen_f werden sowohl jede der Einheiten 11 wie auch die zentrale Steuereinheit 12 aus Schaltkreisplättchen mit hochintegrierten Schaltungen aufgebaut sein. Der Prozessor 10 kann beispielsweise aus einem einzigen Modul bestehen, der mehrere Schaltplättchen mit verschiedenen logischen Funktionen und ein Schaltplättchen mit einer Steuereinheit enthält; er kann aber auch aus mehreren Moduln bestehen. Zum

!Aufbau einer Funktionseinheit 11. können ebenfalls mehrere Schaltjplättchen notwendig sein_f die dann so gepackt sind, daß die Schalt- !verbindungen zwischen den Schaltplättchen eine minimale Länge aufiweisen,

^!In den bekannten Systemen enthält die Steuereinheit 12 einen Taktgeber, der Impulse mit regelmäßiger Impulsdauer erzeugt, die dann an jede der Funktionseinheiten 11 übertragen werden, um zwischen den Einheiten eine Synchronisation aufrechtzuerhalten. Wenn jedoch in einigen Fällen relativ lange Signalwege auftreten, bestehen in den übertragsungszeiten der parallelen Zeitimpulse beträchtiliche Differenzen und es müssen Maßnahmen ergriffen werden, um in schnelleren übertragungsleitungen Verzögerungen einzubauen, die den Ausgleich bewirken. Eine weitere Schwierigkeit besteht in

509828/0497

den unterschiedlichen Schaltkreischarakteristiken einer jeden Funktionseinheit. Selbst wenn die logischen Einheiten oder die Schaltplättchen 11 genau dieselben Hersteilungsschritte durchlaufen, bestehen in den Betriebskennwerten beträchtliche Unter- ' schiede, die auf Variationen im Material, in der Oerstellzeit oder der Herstelltemperatur begründet sind. Zwei benachbarte hochintegrierte Schaltplättchen besitzen demnach im allgemeinen nicht die gleichen Arbeitskennwerte, '

Die vorliegende Erfindung löst diese Probleme durch Einbau eines Taktgeberschaltkreises 13 in jede Funktionseinheit oder auf in jedes Schaltplättchen, Die verschiedenen Taktgeber 13 werden von der zentralen Steuereinheit 12 des Moduls mit einem Minimum von Verbindungsleitungen zwischen der Steuereinheit und den Funktionseinheiten gesteuert, Taktgeber in den individuellen Einheiten werden durch ein Initiierungssigna.1 _f wie z, B, ein DO-Signal gestartet _f wobei nur ausgewählte Einheiten 11 während eines bestimmten Schritts im Programm aktiviert werden können, Haben die Funktionseinheiten die Sequenz abgeschlossen _r so wird unter Steuerung ihrer Taktgeber ein Abschluß-oder DONE-Signal erzeugt und an die Steuereinheit zurückgegeben. Damit kann die Steuereinheit zum nächsten Programmschritt übergehen und weitere DO-Signale abgeben. Die Taktgeber 13 werden zur gleichen Zeit und unter den gleichen Bedingungen wie die logischen Schaltkreise selbst auf dem Schaltplättchen erzeugt und besitzen dementsprechen ungefähr dieselben Betriebskennwerte, Weisen die Funktionseinheiten jedoch in ihren Betriebskennwerte Unterschiede auf_f so sollte vorzugsweise die Möglichkeit bestehen, die Geschwindigkeit der Taktgeber zu ändern, mit denen sie ihre Ausgangstaktsignale erzeugen. Diese Funktion läßt sich leicht in die Taktgeber einbauen.

Fig. 2 zeigt eine Ausführungsform eines Taktgebers, der in eine Funktionseinheit oder ein Schaltplättchen eingebaut werden kann. Dieser Schaltkreis kann eine Kombination von acht sequentiellen Ausgangstaktimpulsen erzeugen und umfaßt außerdem Hilfskreise zur

EN 973 001

B09828/0497

Einfügung einer variablen Verzögerung zwischen ausgewählten Ausgangssignalen. Der Taktgeber von Fig. 2 verwendet konventionelle invertierte UND-Glieder (AI) und Inverterglieder (I). Wenn die invertierten UND-Verknüpfungsglieder als Koinzidenzglieder arbeiten, ergeben zwei Eingangssignale desselben Pegels ein Ausgangssignal des entgegengesetzten Pegels, Beispielsweise erfordert ein Zweiweg-Koinzidenzkreis die Anwesenheit von zwei Eingangssignalen mit positivem Pegel, um ein Ausgangssignal mit negativem oder unterem Pegel abzugeben. Ist eines oder beide der Eingangssignale negativ, so ist das Ausgangssignal positiv.

Der Taktgeber enthält im allgemeinen drei Verriegelungsschaltungen zur Anzeige der Polarität, sowie die zugehörigen Koinzidenzglieder; die drei Verriegelungsschaltungen sind mit A, B und C bezeichnet, Die Verriegelung A umfaßt die invertierten UND-Schaltungen (AI) 20 und 21 für die eigentliche Verriegelungsschaltung und die Koinzidenzglieder 22 und 23, Die Verriegelung B enthält die AI-Schaltungen 24 und 25 für die eigentliche Verriegelung und die Koinzidenzglieder 26 und schließlich umfaßt die Verriegelung C die AI-Schaltkreise 27 und 28 und das Koinzidenzglied 29.

Jede der Verriegelungen kann durch ein entsprechendes Signal an den AI-Schaltkreis 20 ₍ 24 und 27 zurückgesetzt werden. Die Verriegelungsschaltung A kann unter verschiedenen Bedingungen zurückgesetzt werden und enthält dementsprechend zwei zusätzliche Rücksetzglieder 30 und 31, die gemeinsam einem Eingang der Verriegelungsschaltung 20 zugeführt sind. Die Verriegelungsschaltung B weist einen einzelnen zusätzlichen AI-Schaltkreis 32 für eine zusätzliche Rücksetzbedingung auf.

Die Taktsignale zur bestimmungsgemäßen Steuerung der Schaltkreise in der Funktionseinheit werden von den Anschlüssen 33 bis 38 am unteren Rand der Zeichnung abgenommen; jeder dieser Anschlüsse ist mit dem zugeordneten Ausgangssignal gekennzeichnet. Bei den*

973 001

503828/0497

betrachteten Schaltkreis wird die Anwesenheit eines Signals am Ausgangsanschluß durch einen hohen oder positiven Pegel dargestellt. Am rechten Rand der Zeichnung ist ein Paar von AI-Koinzidenzschaltungen 39 und 40 dargestellt; jede dieser Schaltungen kann am Ausgangsahschluß 41 unter vorbestimmten Bedingungen am Ende eines Taktzyklus ein Abschluß- oder DONE-Signal abgeben,

Im oberen Teil der Zeichnung ist eine Reihe von acht in Serie verbundenen Inverterkreisen 45 bis 52 dargestellt, Das Eingangssignal links zum Schaltkreis 45 wird in jedem dieser Schaltkreise nach einer Zeitspanne invertiert, die der Schaltkreis zur Erzeugung der Änderung im AusgangsSignalpegel benötigt. Die hintereinander geschalteten Kreise verhalten sich für Eingangssignal wie eine Verzögerungsleitung, Igt die Zeit bekannt _f die jeder Schaltkreis für das Umschalten benötigt, so können, an den Punkten entlang der Reihenschaltung Äusgangssignale abgenommen und als VerzögerungsSteuersignale irgendwo im übrigen Taktgeber verwendet werden, Aus der Zeichnung ist ersichtlich, daß für die Zeit TO das AusgangsSignal am Eingang von Schaltkreis 45 abgenommen wird_f für die Zeit Tl am Ausgang des Schaltkreises 46, für die Zeit T2 am Ausgang des Schaltkreises 48 und für die Zeit T3 am Ausgang des Schaltkreises 52, Diese Zeitsignale gelangen zu den jeweiligen AI-Koinzidenzgliedern 60, 53, 54 und 55 die ihrerseits durch von außen an die Anschlüsse 56 und 57 angelegten Steuersignale L und M mitgesteuert werden. Diese Signale werden durch die Inverter 58 und 59 in die komplementären Signalpegel überführt. Der Inverterschaltkreis 61 erzeugt ein komplementäres Ausgangssignal für die AI-Schaltkreise 60, 53, 54 und 55,

Die Wirkungsweise"des Taktgebers wird nun anhand des Impulsdiagramms von Fig, 3 beschrieben. Hierzu wird angenommen, daß alle Verriegelungsschaltungen zurückgesetzt sind und daß keine Eingangssignale L und M an den Anschlüssen 56 und -57 anstehen. Ein Eingangssignal ist dann vorhanden, wenn die Leitung an den Koinzi-

EN 973 OGl

denzgliedern den hohen oder positiven Signalpegel aufweist, Die bei jedem Koinzidenzgchaltkreis notwendigen Eingangssignale sind iin der Zeichnung mit dem entsprechenden Symbol angegeben, wobei I mit B bezeichnete Signale das Komplement eines positiven Signals anzeigen, Im Taktgeber wird die einem Bauelement eigener Verzögerung zwischen einem Eingangssignal und dem Ausgangssigna.1 verwenjdet um die Sequenz der zeitlich gestaffelten Taktimpulse zu erzeugen, Jeder AX- oder Inyerterkreis besitzt eine dem Schaltkreisentwerfer ungefähr bekannte Reaktionszeit; die notwendigen Schaltkreise können so in Serie geschaltet werden, daß sich zwischen den einzelnen Taktimpulsen die erforderliche Gesarotzeit ergibt,

'Der Taktgeber wird mit einem DO-Signal in Betrieb gesetzt, das die zentrale Steuereinheit 12 (Pig, 1) an die Anschlußklemme 62 liefert und welches von dort su jedem der Koinzidenzglieder 22, 23f 26 und 29 weitergeleitet wird, Wenn irgendeiner der Verriegelungskreise gesetzt ist, muß dieses Steuersignal vorhanden sein; sind alle Verriegelung®- oder Haltekreise zurückgesetzt, so startet das initiierende Signal den Taktgeber, Beispielsweise bestimmt ein DO-Signal am Glied 22 zusammen mit den Signalen, die angeben _f d$ß die Versiegelungen β und C zurückgesetzt sind, vollständig den Zustand des Glieds 22 und erzeugt damit ein negatives Ausgangssignal an den AI-Kreis 21, der seinerseits ein positiyes jAusgangssignal ©R den AI-Kreis 20 zurücksendet, um damit den Ver-Iriegelungskreis in dem Zustand "gesetzt" festzuhalten. Aus den Impulsformen in Fig, 3A und 3B geht hervor, daß der Haltekreis A eine genau bestimmte Zeit nach dem Erscheinen eines positiven DO-Signals ein positives Signal an seine Ausgangsklemme 33 abgibt. Nach der Darstellung in Fig, 2 ist das DO-Signal erforderlich, um ein Ausgangssignal vom Schaltkreis 22 zu erhalten, welches seinerseits als Eingangssignal an den Kreis 21 geleitet wird, der dann das Ausgangssignal des Haltekreises abgibt. Zwei Schaltkreise arbeiten so in aufeinanderfolgender Weise. Braucht jeder von beiden eine bestimmte Reaktionszeit, beispielswiese 2 Nanosekunden,

EN 973 001

S 0 9 ^p 2 8 / 0 η ü 7

so beträgt die Verzögerung (Fig. 3) ungefähr 4 Nanosekunden. Die Einheiten der Schaltkreisverzögerungen sind in Fig. 3 längs des DO-Signals durch kurze vertikale Striche gekennzeichnet.

Ein positives Signal des Kreises 21 gelangt an den Inverter 45 und den Kreis 60. Eine Signalpegeländerung am Inverterkreis 45 ruft eine Reihe von abwechselnd negativen und positiven Ausgangssignalen entlang der Kette von Invertern hervor. Die Signale können zu den gewünschten Zeitpunkten durch Anzapfen der Verbindungsleitungen an Punkten wie z. B. T1, T2 oder T3 abgenommen werden. In dem bisher besprochenen Beispiel ist jedoch angenommen worden, daß an den Klemmen 56 und 57 keine L- und M-Signale vorhanden sind, so daß die Signal T1, T2 und T3 noch blockiert sind und der Schaltkreis 60 infolgedessen das minimal verzögerte Signal des Verriegelungskreises A akzeptiert,

Wird das Ausgangssignal vom Verriegelungskreis A positiv, so be- \ stimmt dieses den Zustand des AI-Kreises 60, dessen negativer Ausgang als Eingang an den Inverter 61 gelangt. Das mit A DLY [ bezeichnete Ausgangssignal des Inverters 61 (d, h._f das verzöger- j te Ausgangssignal des Haltekreises A) wird als Eingang an das Ver-j knüpfungsglied 26 im Haltekreis B angelegt. Das Signal A DLY ist I durch eine bestimmte Zeitspanne verzögert, da daß positive Signal I erst erzeugt werden muß, wenn das auslösende Signal an den Kreis 60 und den Inverterkreis 61 gelangt. In Fig. 3C ist die Verzögerung im Verhältnis zum Auftauchen des positiven Signals von Haltekreis A (Fig, 3B) deutlich sichtbar. Das Signal A DLY ruft mit Hilfe des Schaltkreises 26 ein negatives Eingangssignal im Kreis 25 hervor, welches die Verriegelungsschaltung B setzt; damit erscheint ein positives Ausgangssignal an der Klemme 35 und der Haltekreis B ist entsprechend der Darstellung in Fig. 3D zwei Verzögerungseinheiten nach dem Auftreten des Signals A DLY gesetzt.

EN 973 001

50 98 28/04 97

Das positive Ausgangssignal vom Haltekreis B wird an das Glied im Haltekreis C angelegt. Das Signal A DLY ist jedoch noch nicht vorhanden und somit schaltet das Glied nicht um. Das Ausgangssignal des Haltekreises B wird weiterhin als Eingangssignal zum Setzen des Gliedes 23 im Haltekreis A und zum Zurücksetzen des Gliedes 31 im Haltekreis A verwendet. Da der Haltekreis C nicht angesetzt ist_f sind nicht alle Bedingungen für das Umschalten des Gliedes 23 erfüllt, wohl aber für das Glied 31 und somit geht ein negativer Rücksetζimpuls als Eingangssignal an Glied 20 vom Haltekreis A, Der Schaltkreis 20 erzeugt somit ein positives Ausgangssignal und danach der Schaltkreis 21 ein negatives Ausgangssignal, Aus Fig. 3 ist zu ersehen, daß das Ausgangssignal vom Haltekreis A drei Zeiteinheiten nach dem Einschalten von Haltekreis B negativ wird, und zwar infolge der Signalfortpflanzung durch Schaltkreise 31 _f 20 und 23, Ist der Haltekreis A zurückgesetzt, so erscheint sein Ausgangssignal am Glied .60, welches seinerseits ein positives Ausgangssignal auf der A DLY Leitung !erzeugt, um den Schaltkreis 29 für den Haltekreis C zu setzen,

JDer Schaltkreis 29 setzt den Haltekreis so, daß sich an der Ausigangsklemme 37 ein positives Ausgangssignal ergibt.

!Fig, 3E zeigt, daß der Haltekreis C infolge der Reaktionszeiten !in den Blöcken 60, 29 und 28 drei Zeiteinheiten nach dem Zurückjsetzen von Haltekreis A gesetzt wird. Das Ausgangssignal vom JHaltekreis C wird als Eingangssignal an Glied 39 angelegt (bei ^älchein die übrigen Bedingungen zum Umschalten jedoch noch nicht !gegeben sind) und weiterhin als Eingangssignal zum Zurücksetzen von Glied 32 für den Haltekreis B, für welches ebenfalls die übrigsx Bedingungen zum Umschalten noch nicht gegeben sind. Zusätz- : lieh wird das Ausgangssignal des Haltekreises C zum Setzen des ! Gliedes 23 im Haltekreis A und zum Zurücksetzen des Gliedes 30 J im Haltekreis A angelegt. Für das Rücksetzglied 30 sind noch nicht !alle Bedingungen erfüllt, da der Haltekreis B noch angesetzt ist; dagegen sind für das Glied 23 alle Bedingungen gegeben, um den Haltekreis A wieder zu setzen, Ist also der Haltekreis C gesetzt,

EN 973 001

■ 509828/0497

so sind zwei Zeiteinheiten notwendig, um den Haltekreis Ä anzusetzen. Der Haltekreis B wird erst fünf Zeiteinheiten später ausgesetzt, da sein Rücksetzglied ein von den Schaltkreisen 60 und 61 erzeugtes Signal A DLY erfordert und infolgedessen drei Schaltkreise 32, 24 und 25 mit den entsprechenden Reaktionszeiten beteiligt sind. Dieser Sachverhalt ist in Fig. 3D dargestellt. Nachdem der Haltekreis B zurückgesetzt ist, sind alle Bedingungen im Rücksetzglied 30 vom Haltekreis A erfüllt und der Haltekreis A wird zurückgesetzt. Dies erfolgt drei Zeiteinheiten nachdem der Haltekreis B zurückgesetzt wurde (Fig. 3B und 3D), Wenn das Ausgangssignal vom Haltekreis A und damit das Eingangssignal für den Kreis 60 negativ wird, erscheint auf der Leitung A DLY ein positives Signal,welches die Umschaltbedingungen für den Schaltkreis vervollständigt und an der Ausgangsklemme 41 ein Abschluß-(DONE) Signal erzeugt (Fig, 3F), Das Signal DONE gelangt von da an die zentrale Steuereinheit 12 (Fig. 1), welche ihrerseits den Pegel des Signals DO an der Klemme 62 zurücksetzt und somit den Taktgeber außer Funktion setzt,

Taktsignale für die Schaltkreise in einer logischen Funktionseinheit können von den verschiedenen Anschlußklemmen 33 bis 38 abgenommen werden. In manchen Fällen kann es jedoch wünschenswert sein, zwischen den ausgewählten AusgangsSignalen längere Verzögerungen einzubauen. Dies kann mit Hilfe des Schaltkreises in Fig. 2 durch Hintereinanderschalten von Invertern 45 bis 52 erreicht werden. Diese Art der Signalverzögerung hängt davon ab, ! ob die Eingangssignale L und M an den Eingangsklemmen 56 und 57 j vorhanden sind. Diese beiden Signale können entweder einzeln !

oder zusammen anliegen und dabei eine unterschiedliche Ver- j zögerung zwischen die Signale des Haltekreises A und des Signals A DLY einführen (Fig, 3G), In der oben beschriebenen Sequenz ι gibt es also vier Punkte, an denen eine Verzögerung in den Schalt-ι kreis eingegeben werden kann.

EN 973 001

509828/0497

Wenn der Haltekreis A gesetzt wird, ruft er wie beschrieben ein positives Ausgangssignal hervor, das an den Inverterkreis 45 angelegt wird und danach längs der hintereinandergeschalteten Kreise abwechselnd negative und positive Ausgangssignale hervorruft. Ist beispielsweise das Eingangssignal des Schaltkreises 45 positiv, so werden die Punkte T1, T2 und T3 ebenfalls positiv, wenn die zugehörigen Inverter angeschaltet werden. Wird beispielsweise ein positives Signal von einem entfernt gelegenen Steuerpunkt an die Eingangsklemme M gelegt, so bestimmt dieses das Verhalten des Gliedes 53, wenn also der Punkt T1 nach zwei Verzögerungseinheiten infolge der Schaltkreise 45 und 46 positiv wird, sind am Koinzidenzglied 53 alle Bedingungen erfüllt, um an den Inverter 61 ein negatives Ausgangssignal abzugeben und daß Signal A DLY zu erzeugen.

Die vier möglichen Pegelkombinationen der Eingangsklemmen L und M rufen einander ausschließende Bedingungen für die Glieder 53, 54, 55 und 60 hervor. Die Anwesenheit eines positiven Signals an der Klemme M und eines negativen Signals an der Klemme L stellt einen öffnungsimpuls für das Glied 53 und Sperrimpulse für die Glieder 54_f 55 und 60 dar, Wird dann der Punkt T1 zur Erzeugung des Signals A DLY verwendet, so verfließen zwei wei-■tere Zeiteinheiten, bevor der Inverter 61 ein positives Ausgangssignal erzeugt. Liegt ein positives Eingangssignal dagegen an der jL-Klemme 56 und nicht an der M-Klemme an_f so sind für das Glied 54 die Öffnungsbedingungen gegeben. Zum Zeitpunkt T2, wenn die Verzögerungsimpulse positiv werden _f sind die Koinzidenzglieder 53, 55 und 60 alle blockiert und der Inverter 61 empfängt ein Eingangssignal nach vier Verzögerungseinheiten, Für den Fall, daß beide Signale L und M vorhanden sind, kann das Glied 55 geöffnet werden und die Glieder 53, 54 und 60 sind blockiert. Zum Zeitpunkt T3, d, h, am Ende der Inverterkette 45 bis 52, gibt das Glied 55 ein negatives Signal an den Inverter 61 ab und erzeugt somit insgesamt 10 Verzögerungseinheiten zwischen dem Setzen des HaltekiBises A und der Erzeugung des Signals A DLY,

en 973 001 509828/04

Die durch die Inverter 45 bis 52 hervorgerufene Verzögerung bewirkt auch eine Verlängerung der Antwortzeit für das Setzen des Haltekreises C und für die Beaufschlagung des Gliedes 39, da diese beiden Schaltkreise vom Komplement des Signals DLY abhängen und ein positives Signal A DLY zwischen den Schaltkreisen 60 und 61 erfordern. Die Zykluszeit des Taktgebers kann somit durch bloße Wahl der Kombinationsmöglichkeiten von zwei Hilfssteuerleitungen L und M variiert werden. In den meisten Fällen wird die Auswahl der einen oder der anderen dieser Signalleitungen die notwendige Taktverzögerung liefern. Selbstverständlich kann ■ die Schaltung nach Wunsch auch so ausgelegt werden, daß die Verzögerung zwischen anderen Haltekreisen auftritt.

Der Taktgeber kann auch mit Einrichtungen versehen werden _f die eine Verkürzung der Zykluszeit erlauben, wie es für gewisse logische Funktionseinheiten wünsghenswert ist. Dazu wird eine zusätzliche Eingangsleitung mit dem Anschluß 63 zu dem Teil des Chips erforderlich, der die Takterzeugung umfaßt. In dem dargestellten Schaltkreis benötigt das Koinzidenzglied 40 ein Eingangssignal entsprechend "Haltekreis B an" und ein Eingangssignal "Haltekreis A aus". Wird ein drittes Eingangssignal mit der Bedeutung "kurzer Zyklus" an die Klemme 63 angelegt, so schaltet das Glied 40 durch und erzeugt an der Ausgangsklemme 43 ein Abschlußsignal (DONE), Das Ausgangssignal des Kreises 40 wird an den Schaltkreis 29 rückgekoppelt, um das Setzen des Haltekreises C zu verhindern.

Ein Beispiel für die Verwendung der Taktimpulse in einer logischen Funktionseinheit oder auf einem Schaltplättchen ist in Fig. 4 schematisch dargestellt. Dort ist eine Funktionseinheit 11 enthalten, die einen Taktgeber 13 sowie weitere Schaltungen für ;Logikfunktionen umfaßt, die zur Durchführung eines bestimmten IDatenverarbeitungsSchrittes notwendig sind. Der Taktgeber ist mit

EN 973 001

509828/0497

24S7553

den notwendigen Eingangs- und Ausgangsklemmen versehen _f deren Bezugszeichen denen in Fig, 2 entsprechen. Es werden nur einige der Taktsignale benutzt, so z, B, das Signal A an der Klemme 33 _f C an der Klemme 37 und Ü h&i der Klemme 38, Außerdem hat das SchaltplMttchen eine Eingangsdatensammelleitung_f die Informationsbits parallel in ein Quellenregister 67 abgibt. Durch entsprechende Steuersignale am UND-Glied 68 werden die Eingangsdaten im Register 67 gespeichert und an das durch den Block 69 angedeutete logische Schaltnetz abgegeben, Nach dem Verarbeitungsschritt durch die Logikkreise werden die Daten in einem Resultatregister 70 gespeichert, das durch den Schaltkreis 71 gesteuert ist. Wenn der Taktgeber ein DQ-Signal an, der Klemme 62 empfängt _f beginnt er entsprechend der Beschreibung von Fig, 2 sukzessive die Ausgangssignsle zu erzeugen, Dayon werden jedoch nur ausgewählte Taktimpulse verwendet,· einmal das Signal_des Haltekreises A an der Klemme 33 zusammen mit dem Signal C an der Klemme 38, Diese beiden Signale werden in der UND-Schaltung 68 zur Erzeugung eines Öffnungsimpulses im Quellenregister 67 zusammengeführt, um damit die Daten von der Eingangsdatensamraelleitung am Anschluß 66 über das Register 67 und die Sammelleitung 72 in

i logische Schaltnetz 69 zu übertragen, Am Ende der notwendigen Verarbeitungsschritte innerhalb der Logikkreise erscheinen die Daten auf der Sammelleitung 73 und werden in das Resultatregister 70 gebracht _r wenn die Signale A und C an den Klemmen 33 und 37 gleichzeitig vorhanden sind, um einen Öffnungsimpuls vom UND-Glied 71 in das Resultatregister abzugeben. Dieser letztgenannte Impuls erlaubt die Speicherung der Prozeßdaten in dem Register, Die Daten erscheinen schließlich an der Datenausgangsanschlußstelle 74 und können in weiteren Schaltplättchen der Funktionseinheiten verwendet werden.

ie Aktivierung der UND-Glieder 68 und 72 ist in Fig. 3H und 31 dargestellt. Die Fig, 3J gibt das Zeitintervall an, das dem logischen Schaltnetz zur Durchführung seiner Operation zur Verfügung steht. Wie aus Fig, 3G hervorgeht, kann es wünschenswert sein,

EN 973 001

509828/0497

<- 17 -

j die Verzögerung zwischen dem Beginn und dem Ende der in Fig. 3J j zur Verfügung gestellten Zeit zu verlängern, indem an die Klemmen 56 und 57 des Taktgebers eine bestimmte Kombination von L- und M-Signalen angelegt wird. Diese zusätzliche Verzögerung ist dabei so gewählt, daß sie der zu erwartenden Verzögerung in dem logischen Schaltnetz 69 entspricht. Da das logische Schaltnetz 69 und der Taktgeber 13 in derselben Funktionseinheit 11 enthalten sind, können Variationen der Herstellparameter nicht dazu führen, daß das Betriebsverhalten des Taktgebers wesentlich verschieden ist von dem der Logikschaltungen,

!,Anhand der Figuren 5 und 6 wird im folgenden die zentrale Steuerjeinheit beschrieben, in der die Initiierungssignale für jjeden der taktgeber in den Funktionseinheiten bestimmt, werden, Die zentrale Steuereinheit 12 enthält mehrere Verknüpfungsschaltungen, Widerstände, Vergleichsschaltungen und einen freilaufenden Taktgeber zur Aufrechterhaltung der notwendigen Steuerung, Der Taktgeber 80 ähnelt dem in Fig. 2 beschriebenen abgesehen von gewissen kleinen Änderungen; Nach dem Zurücksetzen wird der Haltekreis A immer angesetzt im Gegensatz zu Fig, 3, wo bei Beginn der Operation im Zustand Null des Taktgebers alle Haltekreise zurückgesetzt bleiben; als weiterer Unterschied bedarf der Übergang vom Zustand

nach 2 und von 5 nach 6 eines positiven Signals NEXT, das den Vergleich der Signale DO und DONE während der normalen Betriebsweise anzeigt; und schließlich werden die Signale A und B zum Zurücksetzen des Haltekreises C benutzt. Die Rücksetzbedingung ist im Impulsdiagramm von Fig. 6 anhand der Wellenzüge a, b, c und j dargestellt. In Fig, 6 wurden zur Erleichterung der Darstellung . die Zustände des Taktgebers immer von gleicher Dauer gewählt.

Die zentrale Steuereinheit 12 ist mit einer konventionellen Speichermatrix 81 verbunden, zu der ein Speicheradreßregister SAR gehört. Aus der Speichermatrix kann eine Mehrzahl von Bits parallel über das Verbindungskabel 83 als Eingangsdaten entweder zum Q-Re-

EN 973 001

5 0 9828/0497

gister 84 oder zum !-Register 85 ausgelesen werden, Die Informa-¹ tion gelangt In diese Register über die UND-Kxeise 86 bzw, 87 _f die beide durch, eine Kombination yon Auagasigssignalen des Taktgebers 80 gesteuert wenden_s in der Zeichnung sind keine Steuerlel'-tungen yon den Ausgangsklemmen des Taktgebers zu den UND-Gliedern eingezeichnet _r dafür sind bei den UND-Gliedern die entsprechenden Zustände der Ausgangssignale angegeben. Beispielsweise erfordert das UND-Glied 86 _f daß der Haltekreis B an ist und der Haltekreis A «us. Jedes der Register 84 und 85 ist mit Sammelleitungen für einen parallelen Übertrag von gespeicherten Daten an die entsprechenden Assembler 88 und 89 verbunden, Die Assembler-Schaltung 88 kann entweder durch ein Signal B oder das Signal NEXT in einer ODER-Schaltung 90 geöffnet werden, wahrend die Assembler-Schaltung 89 die Daten in einer ODER-Schaltung 91 empfängt_f wenn entweder die Signale B oder NEXT anstehen,

Jedes der Register 84 oder 85 (die nach dem Zurücksetzen nur Nullen enthalten) enthält ebenso wie die zugeordneten Assembler-Schaltungen 88 oder 89 in Binärnotation DO-Signale, Daten für

sken und die nächste Adresse für das Adreßregister SAR 82, ist einer der beiden ODER-Schaltkrelse 90 oder 91 aktiviert, so liefert der zugehörige Assembler auf den Sammelleitungen 92 oder 93 in Parallelform eine Vielzahl yon Ausgangssignalen an die ODER-Schaltung 94, Ein Teil der Signale yon der ODER-Schaltung 94 werden alt DO-Signale auf die Sammelleitung 99 gegeben, Ein anderer Teil der Ausgangsleitungen yon der ODER-Schaltung 94 werden zum Adreftreglster SAR 82 auf der Sammelleitung 100 zurückgeführt, wo sie das Auelesen der Daten bei der nächsten Adresse bewirken. Jedes ausgelesene Speicherwort enthält u, a. die Adresse des nächsten gespeicherten Steuerwortes,

Ein weiterer Teil der parallelen Ausgangsleitungen vom ODER-Sehalt kreis 94 überträgt Masken oder Vergleichsinformation, die an die Vergleicheschaltkreise COMP 95 über die Sammelleitungen übertragen

509828/0A97

wird, um innerhalb des Vergleichskreises 95 eine Vielzahl von ' nichtgezeichneten Verknüpfungsgliedern zu steuern. Für jeden individuellen Taktgeber 13 ist ein Verknüpfungsglied vorgesehen. Die Leitungen, auf denen die Signale DONE von der Vielzahl der individuellen Taktgeber 13 zurücklauf en, w*rdv» ebenfalls parallel über die Sammelleitung 97 an die Vergleichsschaltung 95 geführt. Ein weiteres Steuerglied innerhalb des Vergleichskreises 95 wird durch das Signal A von der Sequenzsteuerschaltung 80 aktiviert. Wenn das Signal A vorliegt und außerdem der Vergleich zwischen den Maskenleitungen in der Sammelleitung 96 und den zurückgeführten DONE-Leitungen der Sammelleitung 97 das Ergebnis "gleich" liefert, wird ein Signal NEXT erzeugt und an die Assemblerschaltungen 88 und 89 geführt, sowie an den Takterzeuger 80, um diesen vier Intervalle weiterzuschalten,

Der Betrieb der zentralen Steuereinheit wird vom Taktgeber 80 durch ein negatives Signal auf der Rückset ζ leitung (DQ-iieitung) eingeleitet, Dadurch wird wie oben· erwähnt die Halteschaltung A. angesetzt _f während die Ha.ltekreise B und C aus sind, Wenn der Kreis A anfänglich angesetzt wird, erzeugt er ein Ausgangsaignal a,n den Vergleichskreis 95 _f in den beim Zurücksetzen auf den tfaskenleitungen der Sammelleitung 96 lauter Nullen eingeschrieben wurden,* es wird also ein Signal NSXT erzeugt, während der Haltekreis A an ist, (Siehe die Wellenzüge A und E von Fig, 6) Die Erzeugung des NEXT-Signals öffnet beide ODER-Schaltungen 90 und 9.1 der Assemblerschaltungen 88 und 89 und bewirkt das Auslesen auf den Sammelleitungen 92 und 93 zur ODER-Schaltung 94, Die übertragenen Signale bestehen nur aus Nullen. Der Adreßteil der ausgelesenen Daten mit lauter Nullen wird an das Adreßregister SAR 82 des Steuerspeichers 81 gebracht. In der Zwischenzeit wurde die Halteschaltung B angesetzt, so daß nun beide Signale Ä" und B abwesend sind, Das UND-Glied 87 ist damit blockiert. Kurz darauf wird die Halteschaltung B angesetzt und die Halteschaltung A setzt sich zurück, um den Zustand 2 des Taktgebers zu be-

EN 973 001

509828/0497

j enden. Während die Halteschaltung A aus ist, wird das Signal

j NEXT zurückgesetzt. Das Signal B wurde schon früher zurückgeisetzt und somit ist die Assemblerschaltung 88 nicht auf Durchgang geschaltet (Siehe die Wellenzüge a, e und f). Jedoch ist das Register 84 infolge des UND-Gliedes 86 zur Aufnahme des ersten Steuerwortes aus dem Speicher 81 bereit. Dieses Wort wird parallel in das Register 84 ausgelesen, in dem es bleibt, bis der Assembler 88 später zur Aufnahme bereit ist. In der Zwischenzeit bleibt Register 85 blockiert, so daß es kein Steuerwort aus dem Speicher empfangen kann.

Beim Fortschalten des Taktgebers 80 wird die Halteschaltung C angesetzt und daraufhin ebenfalls die Halteschaltung A entsprechend der Darstellung des Tajctgeberzustandes 5 in Fig. 6, Wenn ' |die Halteschaltung A angesetzt ist_f erzeugt der Vergleichskreis : 95 ein Signal NEXT_f da dort immer noch alle Signale auf Null ! stehen und das Signal NEXT damit automatisch erscheint. Das Signal NEXT erlaubt dem Taktgeber weitere vier Zustände zu überspringen; außerdem wird der Assembler 88 durch den ODER-Kreis 90 geöffnet. Damit kann das erste Speicherwort aus dem Register 84 in den Assembler 88 ausgelesen werden und yon dort über die Sammelleitung 92 durch die ODER-Schaltung 94 auf die Sammelleitung 98, Der für die DO-Slgnale verwendete Teil der Sammelleitung 98 stößt dann den Betrieb von ausgewählten individuellen j Taktgebern 13 an, Ein Teil der Bits dieses Worts auf der Sammel- | leitung 98 werden an das Adreßregister SAR 82 über die Sammel- j leitung 100 zurückgeführt und stellen die Adresse des zweiten oder folgenden Steuerworts dar. Bei angesetzter Halteschaltung A ist die UND-Schaltung 86 für das Register 84 blockiert und das zweite Steuerwort wartet, bis es in das Register 85 eingelesen werden kann. Dieses Register ist jedoch nicht aufnahmebereit, bis beide Halteschaltungen A und B ausgeschaltet sind. !

(Siehe die Wellenzüge a, b und i für die Zustände 6 und 7 des j Taktgebers). Wenn beide Halteschaltungen A und B ausgesetzt ; sind, öffnet die UND-Schaltung 87 das Register 85 für die Auf-

EN 973 001

509 828/0497

nähme des zweiten Steuerwortes, Das Wort bleibt in diesem Register, bis der Assembler 89 aufnahmebereit ist, d. h. bis entweder die Halteschaltung B angesetzt wird oder bis zum Empfang eines Signals NEXT. Da jedoch einige Taktgeber durch die DO-Leij tungen in Gang gesetzt wurden, befinden sich auf einigen der Maskenleitungen am Vergleichskreis 9 5 positive Eingangssignale und es kann kein NEXT-Signal erzeugt werden, bis die entsprechenden Signale von den zugeordneten DONE-Leitungen auf der Sammelleitung 97 erscheinen. Die Abwesenheit eines NEXT-Signals verhindert, daß der Taktgeber 30 weiterschaltet und die zentrale Steuereinheit bleibt so lange statisch, bis ein Signal erzeugt ist, das die volle Übereinstimmung beim Vergleich anzeigt. Wie in Fig, 6 dargestellt, kann der Taktgeber 80 zwischen Zuständen Null und Eins hin- und herpendeln, wo er solange verharrt, bis j er das nächste NEXT-Signal empfängt.

Wenn beim Vergleich im Schaltkreis 95 eine vollkommene Übereinstimmung festgestellt wird, kann ein NEXT-Signal erzeugt werden, welches dem Taktgeber erlaubt, seine Taktsequenz fortzusetzen und dem Assembler 89 ermöglicht, die Daten aus dem Register 85 entsprechend der Öffnung des ODER-Kreises 91 zu empfangen. Dadurch wird ein neuer Satz von Signalpegeln an die DO-Leitungen der Sammelleitungen 9 ; abgegeben, sowie an das Adreßregister SAR 82 über die Sammelleitungen 100 und an die Maskenleitungen auf der Sammelleitung 96 für den Vergleichsschaltkrexs 95. Wird die Halteschaltung A ausgesetzt und die Halteschaltung B angegesetzt, so erlaubt der ÜND-Schaltkreis 86 für das Register 84 das Auslesen des dritten Wortes aus dem Speicher in das Register 84. Während dieser Zeit ist das Register 85 durch das UND-Glied 87 blockiert.

Der Taktgeber 80 besitzt zwei zusätzliche Eingangsleitungen für die Signale L und M. Entsprechend der früher für Fig. 2 gegebenen Beschreibung kann jede dieser Signaleingangsleitungen mit einem positiven Signal beaufschlagt werden, um damit die Takt-

EN 973 001

509828/0497

sequenz des Taktgebers zu verlängern. Ob die eine oder die andere oder beide Leitungen aktiviert werden, hängt davon ab_f ob ausreichen Zeit zur Verfügung steht _r die Da,ten von der Speichermatrix 81 in die Register 84 und 85 oder in die Assembler 88 und 89 zu übertragen, Die Leitungen L und H stellen ein bequemes Mittel dar, die Taktsequenz des Taktgebers an die Erfordernisse des vom Taktgeber gesteuerten Schaltkreises anzupa,ssen.

EN 973 901

509828/0497

Claims

PAT E.N T AN SPRÜCHE

Taktgebereinrichtung in einer Datenverarbeitungsanlage die aus mehreren Untereinheiten besteht, dadurch gekennzeichnet, daß für jede Untereinheit (11) ein eigener Taktgeber (13) vorgesehen ist, der Verbindungen zu einer zentralen Steuereinheit (12) aufweist, Über die er zum Einleiten eines Funktionszyklus der Untereinheit ein Startsignal (DO 62; Fig. 2) empfängt und bei Beendigung seines Zyklus ein Beendetsignal (DONE 41) abgibt,

2, Taktgeber für ein Untersystem nach Anspruch 1, gekennzeichnet durch;

- eine erste Reihenschaltung von bistabilen Kippstufen (Verriegelung A_f B, C; Fig, 2) _f an die das Start-* signal (DO) parallel angelegt wiird, die direkt und über logische Verknüpfungsglieder (30,,,32) untereinander rückgekoppelt sind, und an deren Ausgangsleitungen (33 bis 38) die Taktsignale für die Untereinheit abgenommen werden;

- eine zweite Reihenschaltung von Verzögerungsgliedern (yerzögerungskette 45 bis 52) , zur Erzeugung verzögerter Signale (TO, Tl, T2, T3)

- Verbindungsleitungen zwischen den ersten und zweiten Reihenschaltungen, derart, daß das Ausgangssignal einer Kippstufe (A) auf die Verzögerungskette geführt und das verzögerte Signal (A DLY) zusammen mit dem Ausgangssignal weiterer Kippstufen (C) als Eingangssignal ausgewählten Kippstufen (B) zugeführt und somit die gewünschte Taktsequenz für die Untereinheit erzeugt wird.

EN 973 001

5098287Q497

3. Taktgeber nach Anspruch 2, dadurch gekennzeichnet, daß Steuerleitungen (L, M) mit externen Anschlüssen (56, 57) und logische Verknüpfungsglieder (53 bis 55, 58 bis 60) zur Steuerung des Verzögerungsintervalls (TO, T1, T2, T3) vorgesehen sind.

4; Taktgeber nach Anspruch 2 oder 3,dadurch gekennzeichnet, daß die Kippstufen (A, B, C) und die logischen Verknüpfungsglieder ( z, B. 53) aus invertierenden UND-Gliedern (z, B, 20f 21) aufgebaut sind,

5, Taktgeber nach Anspruch 4, dadurch gekennzeichnet,

a) daß jede Verriegelungsschaltung (A, B, C) aus ersten (23_f 26_f 29)_f zweiten (23_f 25, 28) und dritten (20, 24_f 27) invertierenden UND-Gliedern besteht, wobei die ersten bei Vorhandensein aller ihrer Eingangssignale die Verriegelungsschaltung (Haltekreis) setzen und die dritten bei Vorliegen aller ihrer Eingangssignale den Haltekreis zurücksetzen,

b) daß die erste Verriegelungsschaltung (A) ein zusätzliches invertierendes UND-Glied (2.2) zum anfänglichen Setzen des Haltekreises (A) aufweist,

c) und daß die Verbindungen zwischen den Haltekreisen und der Verzögerungskette so gewählt sind, daß die Haltekreise unter den folgenden Bedingungen ein- bzw, ausgesetzt werden;

Einschaltbedingung für den ersten Haltekreis (A): (DOCB oder DO C B)

Einschaltbedingung für den zweiten Haltekreis (B): (DO ADLY C)

EN 973 001

509828/0497

1457553

Einschaltbedingung für den dritten Haltekreis (C):

(ÄDLY) B DO DONE)
Ausschaltbedingung für den ersten Haltekreis (A)s (DO A B C oder DO A B C)
Ausschaltbedingung für den zweiten Haltekreis (B):

(ADLY C)
Ausschaltbedingungen für den dritten Haltekreis (C):

(DO C).

6, Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zentrale Steuereinheit (Flg. 5) einen Taktgeber (80) gleichen Aufbaues wie die Untereinheiten enthält.

7, Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zentrale Steuereinheit die Startleitungen (DO-Leitungen, Fig, 5) der Taktgeber bestimmter Untereinheiten durch Dekodierung von aus einem Speicher (81) ausgelesenen Steuerbefehlen aktiviert,

8, Einrichtung nach Anspruch 1, dadurch gekennzeichnet_f daß die zentrale Steuereinheit beim Empfang der Beendetsignale (DQNE-Leitungen) ein Fortschreitesignal (NEXT) an ihren Taktgeber (80) abgibt und daraufhin weitere Startsignale (DO-Leitungen) an die Taktgeber ausgewählter Untereinheiten erzeugt,

9, Taktgebereinrichtungen nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Taktgeberschaltungen zusammen mit den logischen Schaltungen in monolithischer Bauweise auf einem Substrat angeordnet sind.

EN 973 001

509828/0497

ORIGINAL INSPECTED