DE2455052A1

DE2455052A1 - Signaluebertragungsanlage

Info

Publication number: DE2455052A1
Application number: DE19742455052
Authority: DE
Inventors: Tashio Shionoya
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1973-11-23
Filing date: 1974-11-20
Publication date: 1975-05-28
Also published as: SE7414694L; AT351090B; BR7409828A; GB1483383A; ES432201A1; JPS5081715A; ATA934274A; FR2252618A1; CA1030265A; DE2455052C2; FR2252618B1; SE400435B; US3949170A; NL7415359A; IT1025944B; AU7556974A

Description

It 3082

SONY CORPORATION
Tokyo / Japan

Signalübertragungs anlage

Die Erfindung betrifft allgemein eine Signalübertragungsanlage und insbesondere eine solche, die einen Analog-Digital-Umsetzer und einen Digital-Analog-Umsetzer aufweist.

Bei einer bekannten Anlage zur. Übertragung eines analogen Signals werden Analog-Digital- und Digital-Analog-Umsetzer in Kombination verwendet. Bei einem charakteristischen Beispiel wird ein Analog-Digital-Umsetzer auf der Sendeseite der Anlage zur Umwandlung eines analogen Eingangssignals in ein digitales Signal verwendet, und dieses digitale Signal wird über einen bestimmten Signalbehandlungskreis wie einen digitalen Speicherkreis zu einem Digital-Analog-Umsetzer auf der Empfängerseite der Anlage übertragen, wo das digitale Signal decodiert bzw. demoduliert wird, und man erhält wieder ein analoges Ausgangssignal entsprechend dem analogen Eingangssignal.

Solch eine Anlage ist auf dem Gebiet der Signalübertragung sehr zweckmäßig, da das digitale Signal, das von dem Analog-Digital-Umsetzer erzeugt wird, leicht zu handhaben ist, so daß verschiedene Signalübertragungsarten angewandt werden können.

509822/0691

-a.

Da jedoch das analoge Eingangssignal zweimal in Analog-Digital- und Digital-Analog-Umsetzern umgewandelt wird, kann die Form des analogen Ausgangssignals verzerrt werden bzw. nicht genau derjenigen des analogen Eingangssignals entsprechen, so daß die Wiedergabegüte der Anlage nicht ausreichend sein kann.

In der bekannten Anlage wird eine solche Verzerrung der Form des analogen Ausgangssignals kompensiert/ d.h. die Wiedergabegüte der Anlage wird dadurch verbessert, daß die Anzahl der digitalen Pegel und digitalen Bits in den Analog-Digital- und Digital-Analog-Umsetzern erhöht wird.

Jedoch wir die gesamte Anlage sehr groß, wenn die Anzahl der digitalen Pegel und digitalen Bits in den Analog-Digital- und Digital-Analog-Umsetzern erhöht wird.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Signalübertragungsanlage mit Analog-Digital- und Digital-Analogumsetzern zu schaffen, bei der die Nachteile des Standes der Technik vermieden werden und deren Wiedergabegüte ohne Erhöhung der Anzahl der digitalen Pegel und der digitalen Bits in den Analog-Digital- und DigitalrAnalog-Umsetzern stark verbessert wird.

Die Signalübertragungsanlage gemäß der Erfindung weist einen Analog-Digital-Umsetzer und einen Digital-Analog-Umsetzer auf, wobei der Analog-Digital-Umsetzer in Kombination einen Pegelkomparator und einen Coder und der Digital-Analog-Umsetzer einen Decoder hat.

Der Pegelkomparator erhält ein analoges Eingangssignal und eine Bezugsspannung, die miteinander verglichen werden, und das Ausgangesignal des !Comparators wird in einem Coder in ein digitales Signal umgewandelt, wobei, die Größe der Bezugsspannung von einem ersten Schaltsignal periodisch geändert wird.

509822/0691

Das digitale Signal des Coders wird zu dem Decoder übertragen und darin wieder in ein analoges Signal umgewandelt, und ein zweites Schaltsignal, dessen Periode derjenigen des ersten Schaltsignals entspricht, wird dem wieder umgewandelten analogen Signal zugefügt, um ein Endausgangssignal zu erzeugen, so daß die Wiedergabegute der Anlage ohne Erhöhung der Anzahl der digitalen Pegel und der digitalen Bits in den Analog-Digital- und Digital-Analog-Umsetzern verbessert wird.

Die Erfindung wird nachstehend anhand der Figuren 1 bis 7 beispielsweise erläutert. Es zeigt:.

Figur 1 und 2 Diagramme zur Erläuterung des Prinzips einer bekannten Signalübertragungsanlage,

Figur 3 in teilweiser Blockform ein Schaltbild einer Ausführungsform einer Signalübertragungsanlage gemäß der Erfindung, und

Figur 4 bis 7 Diagramm zur Erläuterung der Arbeitsweise der Anlage der Fig. 3.

Die Fig. 1 und 2 zeigen Diagramme zur Erläuterung des Prinzips einer bekannten Signalübertragungsanlage mit Analog-Digital- und Digital-Analog-Umsetzern, in denen die Ordinaten die digitalen Signalpegel und die Abszissen die Zeit darstellen.

Bei der bekannten Anlage wird ein analoges Eingangssignal S₁, das in Fig. 1 gezeigt ist, von einem Analog-Digital-Umsetzer an den Stellen P_Q, Ρ_χ, P₂ ... abgetastet und in ein digitales Signal umgewandelt, und das digitale Signal wird von einem Digital-Analog-Umsetzer wieder in ein analoges Signal als demoduliertes Ausgangssignal S„ umgewandelt, das in Fig. gezeigt ist.

509822/0691

Die Abtaststellen P_Q, P., P₂ ,.. liegen auf den Mittelpunkten der gleichen Zeitintervalle t₀ - t. , t. - t~, t^ - to, Das analoge Eingangssignal S₁, das in Fig. 1 gezeigt ist, wird von dem Analog-Digital-Umsetzer in einen digitalen Pegel "2" aus einem digitalen Pegel "1" zu einem Zeitpunkt entsprechend der Abtaststelle P₁ umgewandelt, in einen digitalen Pegel "1" aus dem digitalen Pegel "2" zu einem Zeitpunkt entsprechend der Abtaststelle P₅ umgewandelt, und wieder in den digitalen Pegel "2" aus dem digitalen Pegel "1" zu einem Zeitpunkt entsprechend der Abtaststelle Ρ« umgewandelt, um ein digitales Signal zu erhalten. Das digitale Signal wird von einem Digital-Analog-Umsetzer als Ausgangssignal S₂ demoduliert, das in Fig. 2 gezeigt ist.

Wie sich aus dem Vergleich von Fig. 1 mit Fig. 2 ergibt, unterscheidet sich das demodulierte analoge Ausgangssignal S₂ stark von dem ursprünglichen analogen Eingangssignal S im Verlauf, was zu einer Verschlechterung der Wiedergabegüte der bekannten Signalübertragungsanlage führt. Um die Wiedergabegüte solch einer Anlage zu verbessern, wird allgemein ein Verfahren vorgeschlagen, bei dem die Anzahl der digitalen Pegel erhöht wird, um den Abstand zwischen den benachbarten digitalen Pegeln zu verringern. Bei diesem Verfahren wird, um die Anzahl der digitalen Pegel zu erhöhen, die Anzahl der digitalen Pegelseparatoren bzw. Pegelkomparatoren, die in den Analog-Digital- und Digital-Analog-Umsetzern verwendet werden, allgemein erhöht und die Anzahl der digitalen Bits eine Coders und eines Decoders, die darin verwendet werden, wird ebenfalls erhöht. Daher wird die gesamte Signalübertragungsanlage groß, was vom praktischen Standpunkt der Verringerung der Anlagengröße unerwünscht ist.

Eine Signalübertragungsanlage gemäß der Erfindung erzeugt ein demoduliertes analoges Ausgangssignal mit hoher Wiedergabegüte bezüglich eines ursprünglichen analogen Eingangssignals ohne Erhöhung der Anzahl der Pegelseparator- bzw. -komparatorkreise in der Signalübertragungsanlage, und

509822/0691

auch ohne Erhöhung der Bitzahl eines Coders und eines Decoders in der Anlage, wobei jedoch die Anzahl der digitalen Pegel von einem entsprechenden Standpunkt aus gesehen erhöht wird.

Anhand der Fig. 3 bis 7 wird nun eine Ausführungsform der Signalübertragungsanlage gemäß der Erfindung beschrieben.

Fig. 3 zeigt ein Schaltbild einer Ausführungsform der Signalübertragungsanlage gemäß der Erfindung. In Fig. 3 bezeichnet 1 einen Eingangsanschluß, an den ein ursprüngliches analoges Eingangssignal wie z.B. ein Videosignal, das in Fig. 4 bei S₃ gezeigt ist, angelegt wird, und C₁, C₂, ... C₁₅ Pegelkomparatoren, deren Eingangsanschlüsse T , T_, ... T.- so geschaltet sind, daß sie das analoge Eingangssignal S_ erhalten, das auf den Eingangsanschluß 1 gegeben wird. Ein Steueranschluß 2 erhält ein Schaltsignal S , das ein Synchronisiersignal wie ein vertikales Synchronisiersignal sein kann, wenn das analoge Eingangssignal S₃ ein Videosignal ist. Dieses Schaltsignal S_Q ist eine Impulsfolge, deren Amplitude bei jedem weiteren Zeitintervall bzw. geraden Zeitintervallen t., - t₂, t₃ - t. ... um eine Spannung erhöht wird, die dem halben digitalen Einheitspegel entspricht, wie in den Fig. 4 und 5 gezeigt ist. Das Schaltsignal S , das an den Steueranschluß 2 angelegt wird, wird über einen Phaseninverter 3 der Basis eines NPN-Transistors 4 und auch über einen Stellwiderstand 5 auf die Basis eines PNP-Transistors 6 gegeben. Der Emitter des Transistors 4 ist mit Erde und dessen Kollektor ist mit dem Anschluß 7 einer Spannungsquellenspannung +Vcc über einen Widerstand 8 und einen Stellwiderstand 9 verbunden. Der veränderbare Abgriff des Stellwiderstands 9 ist mit der Basis eines NPN-Transistors 10 verbunden. Der Kollektor des Transistors 10 ist mit dem Spannungsanschluß 7 und dessen Emitter ist mit dem Emitter des Transistors 6 über einen Widerstand 11, Widerstände R₁, R₂, ... R₁₄ und einen Widerstand 12 verbunden, der ein Spannungsteilernetzwerk bildet, und der Kollektor

503822/0691

des Transistors 6 ist geerdet. Die Verbindungspunkte zwischen den Widerständen 11 und R., zwischen den Widerständen R₁ und R₂, ... und zwischen den Widerständen R₁₄ und 12 sind mit weiteren Eingangsanschlüssen T' , T¹,, ... T¹ ,. der Pegelkomparatoren C₁, C₃ ... C₅ verbunden.

Die AusgangssignaIe der Pegelkomparatoren C₁, C~ ... C. ^ werden jeweils auf einen 4-Bit-Coder 13 gegeben und darin in ein digitales 4-Bit-Signal codiert.

Die Kreise des 4-Bit-Coders 13 sind in der Übertragungsseite der Anlage enthalten und das digitale Ausgangssignal des 4-Bit-Coders 13 wird zu einem Decoder 14 übertragen und auf diesen gegeben, der als Digital-Analog-Umsetzer arbeitet und der in der Empfangsseite der Anlage enthalten ist.

Das Ausgangssignal des Decoders 14 wird auf einen Eingangsanschluß 16 eines Addierers 15 gegeben und ein weiteres Eingangssignal 17 des Addierers 15 erhält das Schaltsignal S₀ des Steueranschlusses 2. Die Signale, die auf die Eingangsanschlüsse 16 und 17 gegeben werden, werden in dem Addierer 15 addiert und ein demoduliertes analoges Ausgangssignal der Anlage wird an einem Ausgangsanschluß 18 erhalten.

Es wird nun die Arbeitsweise der Signalübertragungsaniage der Erfindung anhand der Eig. 3 beschrieben. Wenn das Schaltsignal S_Q, das auf den Steueranschluß 2 gegeben wird, einen niedrigen Pegel hat, wird der Transistor 4 geöffnet, während er gesperrt wird, wenn das Schaltsignal S_Q einen hohen Pegel hat. Der Stellwiderstand 9 ist so eingestellt, daß die Emitterspannung des Transistors 10 im wesentlichen gleich der Spannungsquellenspannung +Vcc wird, wenn der Transistor 4 gesperrt ist, und die Emitterspannung des Transistors 10 wird von der Spannungsquellenspannung +Vcc aus um eine Spannung verringert, die dem halben digitalen Einheitspegel entspricht, wenn der Transistor 4 geöffnet

509822/0691

ist. Der Stellwiderstand 5 ist so eingestellt, daß die Emitter spannung des Transistors 6, wenn das Schaltsignal S_Q einen hohen Pegel hat, von der Emitterspannung des Transistors 6 aus, wenn das Schaltsignal S_Q einen niedrigen Pegel hat, um eine Spannung erhöht wird, die dem halben digitalen Einheitspegel entspricht. Da die Stellwiderstände 9 und 5, wie oben beschrieben wurde, über dem Spannungsteilernetzwerk eingestellt werden, das aus den Widerständen 11, R₁, R₂, ... R ₄ und 12 gebildet wird, wird die folgende Spannung angelegt. Die jeweiligen Spannungen an den beiden Anschlüssen des Spannungsteilernetzwerks werden, wenn das Schaltsignal S_Q einen hohen Pegel hat, um eine Spannung erhöht, die dem halben digitalen Einheitspegel entspricht, im Vergleich zu den jeweiligen Spannungen an den beiden Anschlüssen des Spannungsteilernetzwerks, wenn das Schaltsignal S_ einen niedrigen Pegel hat, und der Spannungsabfall zwischen den beiden Anschlüssen des Spannungsteilernetzwerks ist gleich, wenn das Schaltsignal S_Q einen hohen und einen niedrigen Pegel hat.

Die Widerstandswerte 11, R₁, R₂, ... R₁₄ und 12 werden so gewählt, daß die Spannungen, die an die Eingangsanschlüsse ^T'l' ^T>2' ·" ^T'l5 ^{der Pe}9^elkomP^{aratoren C}Tf ^C2' >·· ^ci5 abgegeben werden, aufeinanderfolgend um die Spannung verringert wird, die dem digitalen Einheitspegel entspricht. Wenn daher die Spannungen an den Emittern der Transistoren 10.und 6 mit dem Schaltsignal S geändert werden, wie oben beschrieben wurde, werden die jeweiligen Spannungen an den Eingangsanschlüssen T^, T'₂, ... T'_l5 der Pegelkomparatoren C₁, C₂, ... C₁₅, wenn das Schaltsignal S_Q einen hohen Pegel hat, um eine Spannung erhöht, die dem halben digitalen Einheitspegel entspricht, von den jeweiligen Spannungen an den Eingangsanschlüssen T¹ , T', ... T¹ ₅ aus, wenn das Schaltsignal S₀ einen niedrigen Pegel hat, und die Spannungsabfälle über den Widerständen R₁, R₃, ... R₄ werden konstant gehalten, so daß sie eine Spannung entsprechend dem digitalen Einheitspegel sind.

509B22/0691

Die Pegelkomparatoren C₁, C₃, ... C₁₅ arbeiten wie folgt: Der Pegel des analogen Eingangssignals, das von dem Eingangsanschluß 1 auf die Eingangsanschlüsse T., T₂, ... T₁₅ der Pegelkomparatoren C,, C«, ... C₁₅ gegeben wird, wird darin mit den Pegeln der Spannungen bzw. Bezugsspannungen verglichen, die an ihren anderen Eingangsanschlüssen T¹ , T* , ... T¹ _g zugeführt werden und deren Pegel aufeinanderfolgend um die Spannung verringert wird, die der digitalen Einheitsspannung entspricht. Wenn daher der Pegel des analogen Eingangssignals kleiner als der digitale Einheitspegel ist, kann kein Pegelkomparator Ausgangssignale erzeugen. Wenn der Pegel des analogen Eingangssignals dem digitalen Einheitspegel entspricht, kann nur der Pegelkomparator C₁₅ ein Ausgangssignal erzeugen. Wenn der Pegel des analogen Eingangssignals zwei digitalen Einheitspegeln entspricht, können die Komparatoren C₁₅ bzw. C-₄ Ausgangssignale erzeugen, und wenn der Pegel des analogen Eingangssignals fünfzehn digitalen Einheitspegeln entspricht, können alle Komparatoren C-, C₃ ... C₅ AusgangssignaIe erzeugen. Dies bedeutet, daß Ausgangssignale von sechzehn Stufen Θ bis von den Pegelkomparatoren C₁, C₃, ... C₅ abgegeben werden, und die Ausgangssignale werden dann auf den 4-Bit-Codierer 13 gegeben, um in ein digitales 4-Bit-Signal umgewandelt zu werden, das dann zu dem Digital-Analog-Umsetzer 14 an der Empfängerseite der Anlage übertragen wird, um zu dem demodulierten Ausgangssignal decodiert zu werden.

Da die Bezugsspannungen, die auf die Eingangsanschlüsse T', T¹ ₂, ... T¹ ₅ der Pegelkomparatoren C₁, C₃, ... C₁₅ gegeben werden, um die Spannung erhöht werden, die dem halben digitalen Einheitspegel bei jedem weiteren Zeitintervall bzw. geraden Zeitintervallen entspricht, wird das Ausgangssignal des Decoders 14 bzw. das demodulierte Ausgangssignal, das auf den Eingangsanschluß 16 desrAddierers 15 gegeben wird, wenn das analoge Eingangssignal S_, das in Fig. 4 gezeigt ist, auf den Eingangsanschluß 1

509822/0691

gegeben wird, zu einem Signal S₄ gemacht, das in Fig. 6 gezeigt ist. In dem Addierer 15. v/erden dieses Signal S . und das Schaltsignal S , das in Fig. 5 gezeigt ist, addiert, so daß schließlich ein demoduliertes Signal S₅, das in Fig. 7 gezeigt ist, schließlich an dem Ausgangsanschluß 18 der Anlage gemäß der Erfindung erhalten wird. Wie sich aus Fig. 7 ergibt, werden in dem Signal S₅ die digitalen Pegel der Mittelpunkte O, 1, 2, ... 15 bei jedem weiteren Zeitintervall bzw. geraden Zeitintervallen 0,5, 1,5, 2,5, ... 15,5 ermittelt, so daß die Wiedergabegüte des Verlaufs des Signals S₅ bezüglich des Verlaufs des ursprünglichen analogen Eingangssignals S_ im Vergleich zu der Wiedergabegüte des Verlaufs des Signals S₃ bezüglich des Verlaufs des ursprünglichen analogen Eingangssignals S₁ stark verbessert wird.

Wenn die digitalen Pegel an den Mittelpunkten 0,5, 1,5, 2,5 ... 15,5 der üblichen digitalen Pegel bei 0,1, 2, ... 15 durch die bekannte.Anlage erhalten werden, müssen sechzehn Pegelkomparatoren zusätzlich zu den fünfzehn Pegelkomparatoren' C, , C₃, ... C₁₅ vorgesehen werden, die bei der Ausführungsform der Fig. 3 verwendet sind, und die Bit-Anzahl der 4-Bit-Coder 13 und des Decoders 14, die bei der Ausführungsform der Fig. 3 verwendet werden, muß fünf betragen. Wie sich aus der obigen Beschreibung ergibt, handhaben bei der Anlage gemäß der Erfindung die fünfzehn Pegelkomparatoren, ein 4-Bit-Coder und ein 4-Bit-Decoder offensichtlich zweiunddreißig Bits digitaler Informationen, so daß die gesamte Anlage gemäß der Erfindung sehr einfach wird.

Bei der obigen Aus führungs form der Erfindung,, die in Fig. gezeigt ist, sind fünfzehn Pegelkomparatoren, ein 4-Bit-Coder und ein 4-Bit-Decoder verwendet, selbstverständlich ist die Erfindung nicht nur auf die gezeigte und beschriebene Ausführungsform beschränkt.

509822/0691

Außerdem werden bei der obigen Ausführungsform die. Bezugsspannungen, die jeweils, an die Eingangsanschlüsse T', T', ... T'₁₅ der Pegelkompairatoren C₁, C₃, ... C₁₅ gegeben werden, um die Spannung erhöht, die dem halben digitalen Einheitspegel bei jedem geraden Zeitintervall entspricht, . selbstverständlich können jedoch die Bezugsspannungen .auch bei jedem ungeraden Zeitintervall erhöht werden.

Bei der obigen Ausführungsform wird jede Bezugsspannung, die auf jeden Pegelkomparator C,, C₂, ... C.j- gegeben wird, bei jedem weiteren Zeitintervall um die Spannung erhöht, die dem halben digitalen Einheitspegel· entspricht, es ist jedoch auch möglich, daß jede Bezugsspannung, die auf jeden Pegelkomparator C., C_?, ... C _ gegeben wird, z.B. bei jedem zweiten Zeitintervall um die Spannung erhöht wird; die einem Drittel des digitalen Einheitspegels entspricht, oder bei jedem dritten Zeitintervall um die Spannung, die zwei Dritteln des digitalen Einheitspegels entspricht. Es kann auch möglich sein, daß jede Bezugsspannung, die auf jeden Pegelkomparator C₁, C₂, ... C₁₅ gegeben wird, um die Spannung erhöht wird,die einem Viertel, ein Fünftel, ... des digitalen Einheitspegels entspricht. Wenn ein Schaltsignal, das der Teilung des digitalen Einheitspegels entspricht, verwendet wird, kann die Informationsmenge offensichtlich stark erhöht werden.

Außerdem ist es nicht notwendig, das Schaltsignal S_Q von dem Steueranschluß 2 auf den Addierer 15 zu geben, sondern es wird ein Signal synchron mit dem Schaltsignal S_n von einem anderen Signalgenerator erhalten und auf den Addierer 15 gegeben.

509822/0691

Claims

Ansprüche

iJ Signalübertragungsanlage, gekennzeichnet durch eine Signalquelle zum Zuführen eines analogen Eingangssignals, eine Bezugsspannungseinrichtung zum Zuführen einer Bezugsspannung, eine Pegelvergleichseinrichtung, die zwischen die Signalquelle und die Bezugsspannungseinrichtung geschaltet ist, um das analoge Eingangssignal mit der Bezugsspannung zu vergleichen, einen Coder, der mit der Pegelvergleichseinrichtung verbunden· ist, um ein digitales Signal entsprechend dem analogen Eingangssignal zu erzeugen, einen Decoder, der mit dem Coder verbunden ist, um das digitale Signal des Coders zu empfangen und es in ein analoges Signal umzuwandeln, eine Signalausgangseinrichtung, die mit dem Decoder verbunden ist, eine Einrichtung zum Anlegen eines ersten Schaltsignals an die Bezugsspannungseinrichtung, um den Pegel der Bezugsspannung periodisch zu ändern, und eine Einrichtung zum Anlegen eines Schaltsignals, dessen Periode der des ersten Schaltsignals entspricht, an die Signalausgangseinrichtung, um das analoge Signal des Decoders und das zweite Schaltsignal zu addieren.

2. Anlage nach Anspruch 1, dadurch gekennzeichnet, daß die Pegelvergleichseinrichtung mehrere Pegelkomparatoren enthält, von denen jeder zwei Eingangsanschlüsse und einen Ausgangsanschluß hat, wobei einer der Eingangsanschlüsse der Pegelkomparatoren mit dem analogen Eingangssignal der Signalquelle und der andere mit verschiedenen Bezugsspannungen der Bezugsspannungseinrichtung versorgt wird, und deren Ausgangsanschlüsse mit dem Coder verbunden sind.

3. Anlage nach Anspruch 1, dadurch gekennzeichnet, daß das analoge Eingangssignal ein Videosignal ist, und daß das erste und zweite Schaltsignal Synchronisiersignale sind.

50.9822/0691