DE2219016C3

DE2219016C3 - Verfahren zur empfangsseitigen Phasensynchronisation auf die Phasenlage des Bittaktes eines empfangenen Datenblocks

Info

Publication number: DE2219016C3
Application number: DE19722219016
Authority: DE
Inventors: Heinz 7530 Pforzheim Winkelmann
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1972-04-19
Filing date: 1972-04-19
Publication date: 1978-11-30
Also published as: FR2180988A1; DE2219016A1; FR2180988B1; DE2219016B2

Description

Die Erfindung betrifft ein Verfahren zur empfangsseitigen Phasensynchronisation auf die Phasenlage des Bittaktes eines empfangenen Datenblocks, dem eine der Phaisensynchronisierung dienende, ein den Beginn des Datenblocks kennzeichnendes Codewort enthaltende Bitfolge vorangeht, die mittels digitaler Korrelation mit einer ihr gleichen, empfangsseitig gespeicherten !Bitfolge verglichen wird, insbesondere in Zeitmultiplex-Datenübertragungsanlagen.

Blei der drahtlosen und bei der drahtgebundenen blockweisen Datenübertragung ist dem eigentlichen Datenblock immer eine Impulsgruppe vorangestellt, die aus zwei Teilen besteht. Der erste Teil ist häufig eine Folge von z. B. 30 Bits, innerhalb der sich 0- und 1-Bits abwechseln. Diese Bitfolge dient zur Ermittlung des Bittaktes für die Datenbits. Hierzu ist im Empfänger ein Bittaktgenerator vorgesehen, dessen Phasenlage mit der Phasenlage der Bitfolge verglichen wird.

Abhängig vom Vergleichsergebnis wird die Phasenlage des Bittaktgenerators so eingeregelt, daß in der Auswerteschaltung die Abtastung der Bits des zweiten Teils der Impulsgruppe und der Datenbits in der Mitte der Bits erfolgt. Hierbei ist, wie bei allen Abtastvorgängen, die Dauer des Abiasttakis wesentlich kürzer als die Dauer der Bits. Die Taktfrequenzen der Bittaktgeneratoren im Sender und im Empfänger müssen genügend izenau übereinstimmen. Der zweite Teil der vorangestellten Bitfolge wird hauptsächlich bei der Datenübertragung im Zeitduplex-Betrieb (Gegensprechen zwischen zwei Stationen mit Zeitteilung für Senden und Empfangen) oder im Zeitmultiplex-Betrieb (Empfang von mehreren Stationen mit Zeitteilung) benötigt Er besteht aus einem für die Datenblöcke gleichen Codewort und bedeutet, daß nach dem letzten Bit dieses Codeworts das erste Bit der eigentlichen Nachricht bzw. die zu der Nachricht gehörende Absender- oder

ίο Empfängeradresse folgt Diesen Vorgang bezeichnet man als Erkennung des Blockanfangs oder Blocksynchronisation. Zur Blocksynchronisation dient ein sogenanntes digitales Filter, auch digitaler Korrelator genannt Es besteht aus einem Schieberegister, bei dem

\^r< die 0- bzw. 1-Ausgänge der einzelnen Stufen entsprechend dem zu erkennenden Codewort mit Widerständen beschaltet sind. Die anderen Enden der Widerstände sind zusammengeschafiet und bilden zusammen mit einer Schwellwertschaltung eine UND-Schaltung.

2« Die obenerwähnte Einrichtung ist in IEEE-Transactions, Band COM-16, 4. August 1968, S. 597 bis 605, ausführlich beschrieben und in F i g. 1 dargestellt

In der DE-AS 12 16 921 ist eine Einrichtung zur Synchronisierung des Empfangstaktgebers bei chiffrier-

2^r) ter und unchiffrierter Übertragung beschrieben, wobei in beider. Fällen eine längere Einlaufphase vorgesehen ist, während der der empfangsseitige Taktgenerator auf den Sendetakt eingeregelt wird. Bei der chiffrierten Übertragung werden hierzu die Schlüsselimpulse und

jo bei der unchiffrierten Übertragung 01 -Folgen verwendet

Zur Bestimmung der Schrittabweichung sind drei rückkoppelbare Schieberegister vorgesehen, in die jeweils die η letzten Bits einlaufen. Auf das erste gelangt

Γ. die empfangsseitig erzeugte Schlüsselimpulsfolge bzw. 01-Folge, auf das zweite die empfangene Schlüsselimpulsfoilge bzw. 01-Folge und auf das dritte die empfangene, phasenverschobene Schlüsselimpulsfolge bzw. ¹Ol-Folge. Durch Vergleich jeweils der ersten Stellen des ersten und des zweiten Schieberegisters sowie des ersten und des dritten Schieberegisters wird das Vorzeichen der Abweichung vom Empfangstakt gegenüber dem Sendetakt ermittelt.

Wie der Übergang vom Einlauf(Synchronisier)betrieb

4^r> auf die Übertragung der eigentlichen Nutzinformation erfolgit, ist in der DE-AS 12 16 921 nicht beschrieben; es handelt sich somit um keine blockweise Übertragung von Informationen, bei der der Anfang der Nutzinformationen durch ein besonderes Codewort gekennzeich-

^r)0 net ist.

Bei beiden bekannten Einrichtungen wird die Phase des ernpfangsseitig erzeugten Bittaktes auf die Phase des empfangenen Bittaktes eingeregelt. Ein solcher Regelvorgang ist zeitaufwendig, unabhängig davon wie

^r>^r) nach erfolgter Synchronisation der Übergang auf die Übertragung der Nutzinformation erfolgt.

In der an erster Stelle genannten Literaturstelle findet sich auf Seite 605 in der linken Spalte im letzten Satz der Vorschlag, die Bitfolge für die Ermittlung des Bittaktes

w) für die Datenbits und das Codewort, das den Beginn der eigentlichen Nachricht kennzeichnet, zusammenzufassen. .

Es ist Aufgabe der Erfindung, eine Realisierung dieses Vorschlags anzugeben.

hi Die Lösung dieser Aufgabe erfolgt dadurch, daß die Bitfolge nur aus dem den Beginn des Datenblocks kennzeichnenden Codewort besteht, daß die Bits der Bitfolgc parallel N Korrelatoren zugeführt werden,

deren zugehörige Schieberegister mit — auf die Bitdauer T bezogen — jeweils um T/N zeitlich gegeneinander versetzten Schiebetaktimpulsfolgen tortgeschaltet werden, und daß der mittlere der den Korrelationswert 1 liefernden Korrektoren ermittelt und der Takt der dessen Schieberegister fortschaltenden Schiebetaktimpulsfolge als phasensynchroner Bittakt genommen wird.

Da die Phasenlage des Bittakts gleichzeitig mit der Bestimmung des Blockanfangs ermittelt wird, entfällt der erste Teil der vorangestellten Impulsgruppe, und die so gewonnene Zeit steht auch für die Übertragung der eigentlichen Daten zur Verfugung.

Die Erfindung wird nun beispielsweise an Hand der Zeichnungen näher erläutert. Es zeigt

F i g. 1 einen Teil eines bekannten Empfängers zur blockweisen Datenübertragung,

F i g. 2 ein Blockschaltbild einer Einrichtung für das Verfahren nach der Erfindung,

F i g. 3 ein Impulsdiagramm zu F i g. 2.

Die bekannte Einrichtung nach F i g. 1 wurde in der Einleitung schon erwähnt. Auf die Eingangsklemme gelangen Signalgruppen s, von denen jede aus einer Anzahl, z. B. 30 Bits für die Phasensynchronisierung, aus einem Codewort von z. B. 11 Bits zur Erkennung des Blockumfangs und aus dem Nachrichtenblock besteht Die Phasenlage der Bits für die Phasensynchronisierung wird in einem Vergleicher V mit der Phasenlage der Taktimpulse f eines Generators G1 verglichen. Die Frequenzen der auf den Vergleicher gelangenden Signale sind gleich. Mit dem Ausgangssignal des Vergleichers V wird die Phasenlage der Taktimpulse t so lange nachgeregelt, bis sie mit der Phasenlage der Bits für die Phasensynchronisierung übereinstimmt.

Die Signalgruppen s gelangen außerdem auf einen digitalen Korrelator DK, der ein Schieberegister enthält, das mit dem Takt t betrieben wird, und an dessen Null- bzw. Eins-Stufen Widerstände angeschlossen sind. Die anderen Enden der Widerstände sind mit einer Schwellwertstufe SW verbunden, die beim Ansprechen über eine UND-Schaltung UA den schon richtig eingestellten Takt f an einen Speicher 5 zur Aufnahme des Nachrichtenblocks legt. Das Schieberegister ist so geschaltet, daß beim Korrelationswert 1 über eine UND-Schaltung US der Schiebetakt fabgeschaltet wird.

Die Einrichtung für das erfindungsgemäße Verfahren nach F i g. 2 enthält keine Phasenregelschaltung mehr. Der phasenrichtige Takt wird unter mehreren ausgewählt. Da die Impulsdauer des Takts kürzer als ein ankommender Impuls ist, können mehrere Takte mit verschiedenen Phasenlagen ausgewählt werden. Von diesem wird dann der mittlere als der mit der richtigen Phasenlage zur Abtastung der Nachrichtenbits verwendet.

Die Signalgruppe 5', die auf die Einrichtung nach Fig.2 gelangt, besteht nur aus dem Codewort zur Erkennung des Blockanfangs und aus dem Nachrichtenblock. Das vorangestellte Codewort zur Erkennung des Blockanfangs gelangt gleichzeitig auf acht digitale Korrelatoren DK 1 bis DK 8, die alle wie der digitale Korrelator DK in F i g. 1 ausgebildet sind. Die Korrelatoren DK 1 bis DK 8 werden mit je einem von acht Takten /I bis (8, die ein Generator G 2 liefert, betrieben. Die Takte M bis (8 haben gleiche Taktfrequenz, aber Phasenlagen, die um gleiche Abstände gegeneinander verschoben sind (Fig. 3). Die Impulsdauer eines Takts ist gleich einem Achtel der

Impulsdauer eines ungestörten Bits, !n F i g. 3 ist / das ungestörte letzte Bit des Codeworts zur Bestimmung des Beginns des Datenblocks.

Die ankommenden Bits des Codeworts werden von den Takten 11 bis / 8 abgetastet und mit dem jeweiligen Takt weitergeschoben. Je nach dem Signal-Rausch-Verhältnis Ist die Länge der Bits der Signalgruppe 5' mehr oder weniger verkürzt oder verlängert (Phasenjitter). Die Abtastung mit verschiedenen Phasenlagen der Takte f 1 bis ί 8 führt daher zu einer unterschiedlichen Fehlerzahl. Befindet sich das Codewort vollständig in den Schieberegistern, dann liefern dementsprechend mehr oder weniger der Korrelatoren DK 1 bis DK 8 den Korrelationswert 1. Nachfolgend sind einige Beispiele der möglichen Korrelationen aufgeführt.

DK 1	2	3	4	5	6 ;	r 8	Signal-Rausch- Verhältnis
0 i	0 0	0 0	1 0	0 0	0 ( 0 (	) 0 ) 0	klein
0 1	0 0	1 0	1 0	1 1	1 1	0 1	mittel
1 0 1	1 1 1	0 1 1	1 1 1	1 1 T	1 1 0	1 1 1	groß

Die Unterstreichungen kennzeichnen den optimalen Schiebetakt, der durch die Auswertelogik zu ermitteln ist. Der optimale Schiebetakt ist, wenn mehrere Korrelatoren angesprochen haben, der Schiebetakt des mittleren Korrelators. In der letzten Zeile der vorstehenden Tabelle sind die Korrelationsergebnisse für das Impulsdiagramm nach Fig.3 dargestellt. Alle Korrelatoren außer DK6 haben angesprochen; der optimale Schiebetakt ist r 2.

Die Ausgangssignale der Korrelatoren sind in F i g. 3 mit al bis a8 bezeichnet. Die wirksame Flanke der Takte ist die negative. Takt / 6 liegt auf der Flanke von i, daher liefert der Korrelator DK 6 den Korrelationswert 0.

Die Ausgangssignale al bis a8 werden über Differenzierglieder K 1 bis K 8 einer ODER-Schaltung Oi zugeführt, deren Ausgangssignale in Fig.3 mit b bezeichnet sind. Zum Ermitteln des ersten Korrelationswerts 1, im Beispiel a 7, werden Zählimpulse MO benutzt.

Die Korrelationssignale werden nur innerhalb einer gewissen Zeitspanne ausgewertet, um Fehlsynchronisation durch Rauschen zu vermeiden. Dies ist möglich, da im Ausführungsbeispiel dem Empfänger ungefähr bekannt ist, wann ein Datenblock zu erwarten ist. Zu diesem Zeitpunkt wird jedesmals ein in Fig.3 nicht gezeigter Impuls ρ erzeugt, der etwa so lange dauert, wie die in F i g. 3 dargestellte Zeit. Durch diesen Impuls wird über eine UND-Schaltung i/9 und eine UND-Schaltung i/3 die Zählung der Ausgangssignale der Differenzierglieder K 1 bis K 8 ermöglicht. Ein ebenfalls vom Generator G 2 erzeugter Rückstellimpuls f 11 stellt einen 3-Bitzähler Zuber eine UND-Schaltung i/2 auf Null. Vom Beginn des Impulses ρ an werden die Zählimpulse MO über die UND-Schaltung (73 und die ODER-Schaltung O 2 dem Zähler zugeführt.

In Γ ' g. 3 unten ist ein Zeitmaßstab eingezeichnet. Zur Zeit 0 wird der Zähler auf Null gesetzt, bis /.ur Zeit 7,5 gelangen acht Zählimpulse 110 zu dem Zähler Z Die Ausgangssignale f, g und h des Zählers können nicht

weitergelangen, da nachgeschaltete UND-Schaltungen ί/5, L'6 und U7 über den Inverter 12 von einem Flip-Flop FFI gesperrt sind. Zur Zeit 8 beginnt der Zähler wieder von Null an zu zählen. Der erste Impuls b, der zur Zeit 14 auftritt, schaltet den Flip-Flop FFl und einen Flip-Flop FF2 in die andere Lage. FFl sperrt damit übereile UND-Schaltung Ui seinen Eingang für weitere Impulse; er sperrt weiterhin über die UND-Schaltung L/3 die Zuführung weiterer Zählimpulse 110 zum Zähler Z und über einen Inverter /1 und die UND-Schaltung L/2 die Rückstellung des Zählers durch f 11. Dagegen werden von FFl jetzt die UND-Schaltungen L/5, L/6 und L/7 freigegeben, so daß die Ausgangssignale f, g und h des Zählers Z zu einer Auswahleinrichtung F gelangen. Die Auswahleinrichtung bewirkt die Durchschaltung des dem jeweiligen Zählerstand zugeordneten Takts /1 bis i8 zur UND-Schaltung U4. Die UND-Schaltung L/4 bleibt bis zum Ende der Auswertung gesperrt; hierzu dient eine Verzögerungsschaltung D.

Die dem ersten Impuls b zur Zeit 14 folgenden Impulse schalten jeweils den Flip-Flop FF2 um. Er wirkt als Frequenzteiler und schaltet daher den Zähler erst nach jedem zweiten Eingangsimpuls um eine Stelle ■-, weiter. Der Zähler hat zur Zeit 14 bis 110 (binär) = 6 (dezimal) gezählt. Durch die negativen Flanken des Ausgangssignals von FF2 zählt er bis 001 (binär) = 1 (dezimal) weiter. Zu diesem Zählerstand gehört der Takt f2, und dies ist der optimale Takt für den

ίο angenommenen Korrelationsfall.

Mit der Freigabe der UND-Schaltung LJ 4 wird der Takt f 2 von der Auswahlschaltung Fzu dem Speicher S, der zur Aufnahme des Nachrichtenblocks dient, durchgeschaltet. Die nächste negative Flanke von (2

ii leitet daher die Übernahme des Nachrichtenblocks in den Speicher ein.

Von einem im Diagramm nicht dargestellten Impuls e werden die Flip-Flops FFl und FF2 in die Anfangslage gebracht, und die Taktabschaltung von den Korrelatoren wird aufgehoben.

Hierzu 3 Blatt Zcicliiuiimcn

Claims

Patentansprüche:

1. Verfahren zur empfangsseiügen Phasensynchronisation auf die Phasenlage des Bittaktes eines empfangenen Datenblocks, dem eine der P'hasensynchronisierung dienende, ein den Beginn des Datenblocks kennzeichnendes Codewort enthaltende Bitfolge vorangeht, die mittels digitaler Korrelation mit einer ihr gleichen, empfangsseitig gespeicherten Bitfolge verglichen wird, insbesondere in Zeitmultiplex-Datenübertragungsanlagen, dadurch gekennzeichnet, daß die Bitfolge nur aus dem den Beginn des Datenblocks kennzeichnenden Codewort besteht, daß die Bits der Bitfolge parallel N Korrelatoren (DK 1 ... DK8) zugeführt werden, deren zugehörige Schieberegister mit — auf die Bitdauer T bezogen — jeweils um 7'W zeitlich gegeneinander versetzten Schiebetaktimpulsfolgen (ti ... (8) fortgeschaltet werden, und da.ß der mittlere der den Korrelationswert 1 liefernden Korrelatoren ermittelt und der Takt der dessen Schieberegister fortschaltenden Schiebetaktimpulsfolge als phasensynchroner Bittakt genommen wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der mittlere Korrelator mittels eines ²log AAstelligen Binärzählers (Z) ermittelt wird, der, beginnend mit der dem Schieberegister des ersten Korrelators (DKi) zugeordneten Schiebetaktimpulsfolge (ti), bis zum erstmaligen Auftreten des Korrelationswerts 1 mit der Taktfrequenz N/T und ab dann bis zum letztmaligen Auftreten des Korrelationswerts 1 mit der Taktfrequenz N/2T zählt, so daß der so erreichte Zählerstand beim letztmaligen Auftreten des Korrelationswerts 1 die Ordnungszahl des zu ermittelnden mittleren Korrelators angibt.