[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2210165A1 - Ladungsgekoppelte Halbleiteranordnung - Google Patents

Ladungsgekoppelte Halbleiteranordnung

Info

Publication number
DE2210165A1
DE2210165A1 DE19722210165 DE2210165A DE2210165A1 DE 2210165 A1 DE2210165 A1 DE 2210165A1 DE 19722210165 DE19722210165 DE 19722210165 DE 2210165 A DE2210165 A DE 2210165A DE 2210165 A1 DE2210165 A1 DE 2210165A1
Authority
DE
Germany
Prior art keywords
electrodes
semiconductor
charge
semiconductor device
charge coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19722210165
Other languages
English (en)
Inventor
Choong-Ki Sunnyvale; Snow Edward Hunter Los Altos; Calif. Kim (V.StA.). HOIl 7-44
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of DE2210165A1 publication Critical patent/DE2210165A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866—Surface Channel CCD
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

F 7161 F/Wi
Fairchild Camera & Instrument
Corporation
464 Ellis Street
Mountain View, California 94040
Ladungsgekoppelte Halbleiteranordnung
Die Erfindung bezieht sich auf ladungsgekoppelte Halbleiteranordnungen, und sie bezieht sich insbesondere auf eine ladungsgekoppelte Halbleiteranordnung, bei der Elektroden über einer Oxidschicht auf der Halbleitergrundlage in Abständen angeordnet sind.
Die grundsätzliche Konzeption ladungsgekoppelter Halbleiteranordnungen ist von W.S. Boyle und G.E. Smith in einem Aufsatz beschrieben, der unter der Bezeichnung "Charge Coupled Semiconductor Devices11 am 19.4,1970 im Bell System Technical Journal, Seite 587 veröffentlicht wurde. Wie von Boyle und Smith beschrieben, besteht eine ladungsgekoppelte Halbleiteranordnung aus einem Metall-Isolation-Halbleiter-Aufbau (metal-insulationsemiconductor = MIS), in dem Minoritätsträger in einem
2 ü 9 8 U k / ] 0 ! 6
"räumlich definierten Verarmungsgebiet11, das auch als "Potentialsentö* bezeichnet wird, an der Oberfläche des Halüeitermaterials gespeichert sind. Die Ladung wird durch Verschiebung des Potentialminimums entlang der Oberfläche weiterbewegt· Ein Aufsatz in dem gleichen Band des Bell System Technical Journal von Amelio u.a. (Seite 593) unter der Bezeichnung "Experimental Verification of the Charge Coupled Device Concept" beschreibt Versuche, welche vorgenommen wurden, um die Ausführbarkeit der Konzeption der ladungsgekoppelten Anordnung zu zeigen.
Wie von Boyle und Smith dargelegt,wurde, können ladungsgekoppelte Anordnungen voraussichtlich in nützlicher und vorteilhafter Weise als Schieberegister, Verzögerungsstrecken, und (in zweidimensionaler Realisierung) als Abbilde- oder Anzeigeeinrichtungen verwendet werden.
Bei der Herstellung ladungsgekoppelter Anordnungen tritt das Problem auf, daß die Elektroden in verhältnismäßig geringen Abständen voneinander angeordnet sein müssen. Ein typischer Wert für diesen Abstand ist 0,1 mil oder etwa 2,5 Mikrometer. Änderungen dieser Abstände führen zu Änderungen der Potentiale zwischen den Elektroden. Diese Änderungen beeinflussen die einwandfreie Ladungsweitergabe entlang der Oberfläche des Halbleitermaterials·
Die Erfindung ermöglicht eine erhebliche Verbesserung der Ladungsweitergabe entlang der Oberfläche der Halbleiteranordnung, und sie ermöglicht zugleich auch, die Schwierigkeiten zu beherrschen, die im Zusammenhang mit der Unterbringung einer Vielzahl im Abstand voneinander angeordneter Elektroden entlang der Oberfläche der Isolierschicht über dem Halbleitermaterial auftreten. Die Anordnung gemäß der Erfindung kann mit einer höheren
0 9 8 U-W I Ol 6
Ausbeute hergestellt werden, als sie bei den bisher bekannten ladungsgekoppelten Anordnungen erreicht wurde·
Gemäß der Erfindung vorgesehen ist eine ladungsgekoppelte Halbleiteranordnung, welche eine Halbleiterunterlage aufweist, auf der eine Isolierschicht ausgebildet ist, auf deren Oberfläche mehrere in bestimmten Abständen angeordnete Elektroden ausgebildet und voneinander durch Widerstandsmaterial getrennt sind. Bei einer bevorzugten Ausführungsform i er Erfindung werden metallische Elektroden verwendet, und das Widerstandsmaterial befindet sich zwischen diesen Elektroden, Bex *i: ner weiteren bevorzugten Ausführungsform der Erfindung sind die Elektroden aus stark dotiertem polykristallinen Silizium hergestellt, während das Widerstandsmaterial im wesentlichen eigenleitendes polykristallines Silizium ist.
Es hat sich gezeigt, daß die Halbleiteranordnung gemäß der Erfindung in vorteilhafter und überraschender Weise erlaubt, die zulässigen Abstände zwischen den Elektroden zu vergrößern, ohne daß das einwandfreie Arbeiten bei der Ladungsweitergabe aus dem Bereich unterhalb einer Elektrode zu einer benachbarten Elektrode beeinträchtigt wird. Durch das Widerstandsmaterial zwischen den Elektroden wird der Vorteil erreicht, daß keine Potentialbarrieren zwischen den Elektroden auftreten, welche die Ladungsweitergabe behindern.
Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnung näher beschrieben.
Figur 1 zeigt in isometrischer Darstellung ein Ausführungsbeispiel der Erfindung.
2098U/1016
Figur 2 zeigt im Schnitt einen Teil eines Ausführungsbeispiels der Erfindung, bei dessen Herstellung polykristallines Silizium verwendet ist·
Figur 3 zeigt im Schnitt ein weiteres AusfUhrungsbeispiel gemäß der Erfindung.
Wie Figur 1 zeigt, enthält eine ladungsgekoppelte Anordnung 10 gemäß der Erfindung eine Halbleiterunterlage 11, auf deren einer Fläche eine Isolierschicht 12 ausgebildet ist. Um die Beschreibung zu vereinfachen, wird nachfolgend davon ausgegangen, daß die Unterlage 11 aus Silizium und die Isolierschicht 12 aus Siliziumdioxid besteht, jedoch ist mit dieser Feststellung keine Einschränkung verbunden, da im Rahmen des Erfindungsgedankens auch andere geeignete Materialien verwendet werden können· Insbesondere kann im Rahmen der Erfindung jedes Halbleitermaterial verwendet werden, welches in der Lage ist, im Zusammenhang mit einer geeigneten dielektrischen Schicht bzw. geeigneten dielektrischen Schichten 12 eine Ladung aufzunehmen.
über der Oxidschicht 12 befinden sich mehrere Elektroden 13a bis 13g, welche durch eine entsprechende Zahl von Gebieten aus Widerstandsmaterial 14a bis I4f getrennt sind.
Wie in dem erwähnten Aufsatz von Amelio u.a. beschrieben ist, hat eine Anzahl von Oxiden die Eigenschaft, daß sie Oberflächenladungen speichern können. Die besten Ergebnisse wurden von Amelio u.a. erreicht mit "einem trockenen Oxid von 1200 Angström Stärke, welches in Sauerstoff bei 1100° C aufgewachsen ist" (Amelio u.a., BSTJ April 1970, S. 594). Oxide dieser Art sind bekannt und ebenso entsprechende Verfahren zur Ausbildung der Oxide auf einer Unterlage 11, so daß sich in diesem Zusammenhang nähere Erörterungen erübrigen.
2098U/1016
Die Elektroden 13a bis 13g sind auf der oberen Fläche des Oxids 12 ausgebildet. Zur Trennung dieser Elektroder· dileneii Teile aus Dünnschicht-Widerstandsmaterial 14a biß 14£* Bei de& bisher bekannten Ausführungsformen betragen die Eleirtrodenabstände iss allgemeinen etwa 0,1 mil (2*5 Mikrometer},. Wenn dagegen gemäß der Lehre der Erfindung Widerstandsmaterial zwischen den Elektroden angeordnet wird, können ladungsgekoppelt® ßmummmgem. hergestellt werden, welche mit Abständen zwischen ά®& llektr©aeE eic zu 0,4 mil oder 10 Mikron einwandfrei arbeiter**
Eine Ausführungsforni einer Halbleiteranordnung gemii der Erfindung wurde dadurch hergestelltf daß eine Sehiefot 15 (Figur 2}· aus polykristallinem Silizium über einer· Oxidschicht 12 ausgebildet wurde. Anschließend wurde die Schicht 15 derart maskiert, daß Teile des polykristallinen Siliziums entsprechend! ä®n auf der Oberfläche des Oxids auszubildenden Elektroden frei&liefeenc Anschließend wurde ein geeignetes Dotierungsiaittel in die freigelegten Gebiete des polykristallinen. Siliziums eiadiffundiert? und man erhielt leitfähige Elektroden 13ε. biß 13o. Durek passen« de Steuerung und Überwachung des in ab freigelegte polykristalline Siliziummaterial eindiffunäierten Dotierungsmittels wurde die Differenz der Austrittsarbeit zwischen den Gate-Jüiektroden und der darunter befindlichen Ifeterlage passend bemesses,« Hder« Standsgebiete aus im wesentliches eigenleiteMem polykristalli-» nen Silizium, im vorliegenden Fall Gebiete 14a biß I4cf trennen die Elektroden aus dotiertem polykristallinen Silizium»
Falls erforderlich, wird ein® abschließende dielektrische Schicht 15 auf die Schicht 13 auf#©brfe^ht. Diese dielektrische. Schicht, welche beispielsweise Silizlumnltrid versiegelt die Oberfläche des d^v
linen Mater! als 13 und schützt Qs
Eine Halbleiteranordnung gemäß der Erfindung hatte einen Abstand zwischen den einzelnen Elektroden, welcher um den Faktor 4 höher war als der Abstand, den Amelio u.a. in dem genannten Aufsatz beschrieben haben. Diese Anordnungen ermöglichten eine außerordentlich schnelle Ladungsweitergabe· Die Gründe hierfür sind wissenschaftlich noch nicht abschließend geklärt.
Es zeigte sich, da£ bei der Herstellung von Anordnungen ohne das Widerstandsmaterial zwischen den Elektroden die Ausbringungen erheblich niedriger waren als bei der Herstellung von Anordnungen, bei denen sich Widerstandsmaterial zwischen den Elektroden befand.
Der Widerstand dee Materials zwischen den einzelnen Elektroden beträgt im allgemeinen mehr als 100 Megohm. Der extrem hohe Widerstand hat zur Folge, daß bei Halbleiteranordnungen gemäß der Erfindung sehr niedrige Leistungeverluste auftreten. Ein typischer Wert für ein 8-Bit-Dreiphaeen-Schiebereglster ist etwa 3 Mikrowatt. Bei dieser Berechnung ist davon ausgegangen, daß eine Differenz von 10 Volt zu allen Zeiten zwischen allen Elektroden besteht. In der Praxis werden jedoch verzögerte Impuls· an die Elektroden angelegt, und der gesamte Leistungsverbrauch einer solchen Anordnung 1st daher um einen Faktor von etwa 2/3 niedriger als der oben angegebene Wert.
Eine Halbleiteranordnung, welche gemäß der Erfindung (Figur 1) aufgebaut war, hatte die folgenden Abmessungen:
209844/1016
2210185
X0 - 1.000 Angstrom
β 0,6 mil (etwa 15 Mikrometer)
β 0,4 mil (etwa 10 Mikrometer)
Z0 β 2 mil (etwa 50 Mikrometer)
Die Stärke der Elektroden und des Widerstandsmaterial,: beträgt vorzugsweise 0,5 Mikrometer»
Bei einer ladungsgekoppelten Anordnung wird die isrfeeziialb silier Elektrode gespeicherte Ladung zu ©iner benachbarten llelcbrocle dadurch übertragen, daß die Potsntialsenke von der- sfsterss Elektrode zu der anderen Elektrode verschoben wird* Sie Weitergabe von Minoritätsträgera. kann mar erfolgen, weiss, sieb, keine Potentialbarriere entlang dar ^vxsehenfl&c&e zvis&hen den Halbleitermaterial 'und der Isolierung zwischen den beiden benachfcarten Elektroden befindet« Bti den bisher bekannten ilinadehtusgen dieser Art erfolgte die Eliminierung der PotsntisuLMr-risren da«· durch, daß zwei Elektroden nahe beieinander angeorciset warden § dieser sehr geringe Abstand der Elektroden fi&x-te ^eäecli zu er« heblichen Schwierigkelten bei dem Verfahrens schritt der Maskierung· Demgegenüber wird bei der Erfindung dureh das Widerstandsmaterial zwischen den Elektroden dafür gesorgt, SaS die Fötentialvertellung auf der isolierenden Fläche zwischen äiesen Elektroden mehr dem linearen Verlauf angenähert wlrd$ mis ^s bsi den vorbekannten Anordnungen der Fall war· Bei MweMuag der Erfindung besteht daher keine Potentialbarriere entlang der Trennfläche zwischen Isolation und Halbleitermaterial, selbst wenn verhältnismäßig große Elektrodenabstände Yorfeaiides sind·
Der Flächenwiderstand des Dünnscnicht-Widerstandsmaterials zwischen den Elektroden 1st groß, um kleine Leeketrtte au erhalten·
209844/1016
Figur 3 zeigt eine weitere bevorzugte Ausführungsform der Erfindung. Wie bei der in den Figuren 1 und 2 dargestellten Ausführungsform wird auf Halbleitermaterial 11 eine dielektrische Schicht 12 ausgebildet. Auf der dielektrischen Schicht 12 und fest an ihr haftend wird eine Schicht 14 aus Widerstandsmaterial ausgebildet. Anschließend wird eine Metallschicht, welche in Figur 3 nicht dargestellt ist, oben auf dem Widerstandsmaterial 14 ausgebildet. Diese Schicht wird anschließend derart maskiert, daß diejenigen Teile der Metallschicht 13, die auf dem Widerstandsmaterial 14 als Elektroden bleiben sollen, abgedeckt sind. Anschließend wird das freiliegende Metall entfernt, vorzugsweise durch Ätzung. Es ergibt sich dann eine Anordnung, bei der Metallelektroden 13a bis 13d sich auf dem Widerstandsmaterial 14 übe dem Dielektrikum 12 befinden.
0 9 8 4 4/ 1 0 1 6

Claims (4)

  1. Patentansprüche
    Λ*)Ladungsgekoppelte Halbleiteranordnung mit einer Unterlage aus Halbleitermaterial und einer auf der Oberfläche der Unterlage angeordneten Isolierschicht, auf der sich mehrere Elektroden befinden, dadurch gekennzeichnet, daß sich zwischen den im Abstand angeordneten Elektroden Widerstandsmaterial befindete
  2. 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Widerstandsmaterial polykristallines Silizium ist.
  3. 3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Elektroden selektiv dotierte Gebiete aus polykristallinem Material sind, welche durch eigenleitendes polykristallines Material getrennt sind.
  4. 4. Halbleiteranordnung nach einem der Ansprüche 1-3» dadurch gekennzeichnet, daß die Unterlage aus Silizium besteht, während die Isolierschicht Siliziumdioxid ist.
    2 0 9 8 k U I 1 Ü 1 6
    AO
    Leerseite
DE19722210165 1971-04-21 1972-03-03 Ladungsgekoppelte Halbleiteranordnung Pending DE2210165A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13608771A 1971-04-21 1971-04-21

Publications (1)

Publication Number Publication Date
DE2210165A1 true DE2210165A1 (de) 1972-10-26

Family

ID=22471226

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722210165 Pending DE2210165A1 (de) 1971-04-21 1972-03-03 Ladungsgekoppelte Halbleiteranordnung

Country Status (9)

Country Link
US (1) US3728590A (de)
JP (1) JPS5653369U (de)
AU (1) AU466830B2 (de)
CA (1) CA948330A (de)
DE (1) DE2210165A1 (de)
FR (1) FR2133893B1 (de)
GB (1) GB1316229A (de)
IT (1) IT948967B (de)
NL (1) NL7200401A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2206590A1 (de) * 1972-11-09 1974-06-07 Itt

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4157563A (en) * 1971-07-02 1979-06-05 U.S. Philips Corporation Semiconductor device
US3946418A (en) * 1972-11-01 1976-03-23 General Electric Company Resistive gate field effect transistor
US3896474A (en) * 1973-09-10 1975-07-22 Fairchild Camera Instr Co Charge coupled area imaging device with column anti-blooming control
US3896485A (en) * 1973-12-03 1975-07-22 Fairchild Camera Instr Co Charge-coupled device with overflow protection
JPS51118969A (en) * 1975-04-11 1976-10-19 Fujitsu Ltd Manufacturing method of semiconductor memory
US3943545A (en) * 1975-05-22 1976-03-09 Fairchild Camera And Instrument Corporation Low interelectrode leakage structure for charge-coupled devices
DE2532789A1 (de) * 1975-07-22 1977-02-10 Siemens Ag Ladungsgekoppelte halbleiteranordnung
US4156247A (en) * 1976-12-15 1979-05-22 Electron Memories & Magnetic Corporation Two-phase continuous poly silicon gate CCD
US4189826A (en) * 1977-03-07 1980-02-26 Eastman Kodak Company Silicon charge-handling device employing SiC electrodes
US4319261A (en) * 1980-05-08 1982-03-09 Westinghouse Electric Corp. Self-aligned, field aiding double polysilicon CCD electrode structure
JPS5737870A (en) * 1980-08-20 1982-03-02 Toshiba Corp Semiconductor device
NL8203870A (nl) * 1982-10-06 1984-05-01 Philips Nv Halfgeleiderinrichting.
US4675714A (en) * 1983-02-15 1987-06-23 Rockwell International Corporation Gapless gate charge coupled device
US4580156A (en) * 1983-12-30 1986-04-01 At&T Bell Laboratories Structured resistive field shields for low-leakage high voltage devices
DE68923301D1 (de) * 1988-02-17 1995-08-10 Fujitsu Ltd Halbleiteranordnung mit einer dünnen isolierenden Schicht.
US5214304A (en) * 1988-02-17 1993-05-25 Fujitsu Limited Semiconductor device
US4951106A (en) * 1988-03-24 1990-08-21 Tektronix, Inc. Detector device for measuring the intensity of electromagnetic radiation
US5393971A (en) * 1993-06-14 1995-02-28 Ball Corporation Radiation detector and charge transport device for use in signal processing systems having a stepped potential gradient means
US5793070A (en) * 1996-04-24 1998-08-11 Massachusetts Institute Of Technology Reduction of trapping effects in charge transfer devices
US7217601B1 (en) 2002-10-23 2007-05-15 Massachusetts Institute Of Technology High-yield single-level gate charge-coupled device design and fabrication

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1535286A (fr) * 1966-09-26 1968-08-02 Gen Micro Electronics Transistor semi-conducteur à oxyde métallique à effet de champ et son procédé de fabrication
US3473032A (en) * 1968-02-08 1969-10-14 Inventors & Investors Inc Photoelectric surface induced p-n junction device
US3611070A (en) * 1970-06-15 1971-10-05 Gen Electric Voltage-variable capacitor with controllably extendible pn junction region
CH561459A5 (de) * 1973-03-07 1975-04-30 Siemens Ag

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2206590A1 (de) * 1972-11-09 1974-06-07 Itt

Also Published As

Publication number Publication date
US3728590A (en) 1973-04-17
AU4018572A (en) 1973-09-27
AU466830B2 (en) 1973-09-27
NL7200401A (de) 1972-10-24
GB1316229A (en) 1973-05-09
FR2133893A1 (de) 1972-12-01
JPS5653369U (de) 1981-05-11
IT948967B (it) 1973-06-11
FR2133893B1 (de) 1977-08-19
CA948330A (en) 1974-05-28

Similar Documents

Publication Publication Date Title
DE2210165A1 (de) Ladungsgekoppelte Halbleiteranordnung
DE2542518C3 (de)
DE2805170C2 (de)
DE2107037A1 (de) Halbleiterbaueinheit
DE2810597A1 (de) Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht
DE3782748T2 (de) Feldeffekttransistor mit isoliertem gate.
DE2354489A1 (de) Schottky-sperrschichtdioden
DE2200455C3 (de) Ladungsgekoppelte Halbleiterschaltung
DE2503864B2 (de) Halbleiterbauelement
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2256996A1 (de) Magnetische anordnung
DE2634312C2 (de) Mit zweiphasigen Taktsignalen betreibbare CCD-Vorrichtung
DE1514932C3 (de) Halbleiterbauelement mit Feldeffekt
EP0341453B1 (de) MOS-Halbleiterbauelement für hohe Sperrspannung
DE2342923C2 (de) Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung
DE1564790B2 (de) Spannungsabhaengiger halbleiterkondensator
DE102018213735B4 (de) Bauelement und Verfahren zum Herstellen eines Bauelements
DE3617229C2 (de) Strahlungsdetektor
DE1813551C3 (de) Hochfrequenz-Planartransistor
DE3905444C2 (de) Keramischer Kondensator und Verfahren zu dessen Herstellung
DE1944416C2 (de) Verfahren zum Herstellen von flächenhaften Transistoren lateraler Struktur und geringer Kapazität
DE2254754A1 (de) Integrierte ig-fet-eimerkettenschaltung
DE1816439C3 (de) Leistungstransistor
DE2912858C2 (de)
DE69116207T2 (de) Integrierte Schaltung bestehend aus einem Lateraltransistor mit Mehrfachkollektoren

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee