[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE1817481A1 - Monolithischer Halbleiterspeicher - Google Patents

Monolithischer Halbleiterspeicher

Info

Publication number
DE1817481A1
DE1817481A1 DE19681817481 DE1817481A DE1817481A1 DE 1817481 A1 DE1817481 A1 DE 1817481A1 DE 19681817481 DE19681817481 DE 19681817481 DE 1817481 A DE1817481 A DE 1817481A DE 1817481 A1 DE1817481 A1 DE 1817481A1
Authority
DE
Germany
Prior art keywords
transistors
monolithic
cell according
memory
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681817481
Other languages
English (en)
Other versions
DE1817481B2 (de
DE1817481C3 (de
Inventor
Berger Dipl-Ing Horst H
Wiedmann Dipl-Ing Dr Siegfri K
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19681817481 external-priority patent/DE1817481C3/de
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE19681817481 priority Critical patent/DE1817481C3/de
Priority to DE1817498A priority patent/DE1817498C3/de
Priority to FR6935810A priority patent/FR2040955A5/fr
Priority to FR6940040A priority patent/FR2033219A6/fr
Priority to FR6940031A priority patent/FR2033218A6/fr
Priority to US882575A priority patent/US3643235A/en
Priority to JP10309269A priority patent/JPS5531559B1/ja
Priority to GB63059/69A priority patent/GB1253763A/en
Priority to NLAANVRAGE7004335,A priority patent/NL175560C/xx
Priority claimed from NLAANVRAGE7004335,A external-priority patent/NL175560C/xx
Priority to BE749842D priority patent/BE749842A/xx
Priority to BE750069D priority patent/BE750069R/xx
Priority to DE19702028954 priority patent/DE2028954A1/de
Publication of DE1817481A1 publication Critical patent/DE1817481A1/de
Priority to DE2034889A priority patent/DE2034889C3/de
Priority to FR7106551A priority patent/FR2100621B2/fr
Priority to FR7122141A priority patent/FR2104784B2/fr
Priority to GB28598/71A priority patent/GB1291795A/en
Publication of DE1817481B2 publication Critical patent/DE1817481B2/de
Priority to CA134680A priority patent/CA934071A/en
Priority to FR7313781*A priority patent/FR2183708B2/fr
Publication of DE1817481C3 publication Critical patent/DE1817481C3/de
Application granted granted Critical
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/35—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar semiconductor devices with more than two PN junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/10—SRAM devices comprising bipolar components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/63—Combinations of vertical and lateral BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/641—Combinations of only vertical BJTs
    • H10D84/643—Combinations of non-inverted vertical BJTs and inverted vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

Sindelimgen, 18. Dezemb s ζ - ma
Anmelderin: , IBM Deutschland
Inte rnati on ale Büro - Mas chinen Gesellijchaft mbH. 7032 Sinclelfingen
Tübinger Allee 49
Amtliches Aktenzeichen: Neuanmeldung
Aktenzeichen der Anrnelclerin: Docket GE 968 050; GE 868 035/037
Monolithischer Halbleiterspeicher
Die Erfindung betrifft eine monolithisch integrierte Speicherzelle - aus einem direkt kreuzgekoppelten bipolaren Transistor-Flip-Flop.
Speicherzellen, welche aus derartigen Grundbausteinen aufgebaut sind, wurden z.B. durch die US-Patentschrift 3 218 613 bekannt. Es handelt sich dabei um eine bistabile Schaltung, deren Lastwiderstände durch Epitaxie-Bahnwiderstände innerhalb einer monolithischen Schaltung dargestellt werden.
Es wurden daneben Transistor-Flip-Flops für monolithische Speicherzellen vorgeschlagen, welche als nichtlineare Lastwiderstände Parallelschaltungen aus einem ohmschen Widerstand und einer Diode aufweisen. Derartige Lastwiderstände haben den Vorteil, während des Ruhezustandes der Zelle weniger Leistung zu verbrauchen als im adressierten Zustand.
009827/1653
8AD ORIGINAL
Dennoch ist der Stromfluss im Ruhezustand durch einen, derai'tigon Widerstand, der durch irgendein Bahngebiet des Monolithen gebildet wird, noch zu hoch. Dadurch wird zuviel .Leistung für eine ganze Speichermatrix verbraucht, wodurch eine nicht mehr auf einfache Weise abzuführende Verlustwärme im Halbleiterkristall entsteht. Neben einer kleinen Ruheleistung ist eine hohe Leistung einer adressierten Zelle beim Lesen und Schreiben von gespeicherter Information notwendig, um eine hohe Lese- und Schreibgeschwindigkeit zu erhalten.
Zur Vergrösserung der ohmschen Widerstände R ist ein nicht erwünschter grosser Platzbedarf auf Grund der Gleichung R = R . l/b notwendig, worin R den Schichtwiderstand, 1 die Länge und b die Breite der Wider-Standsbahn bezeichnen. Die Breite b kann aufgrund der vorgegebenen Mindesttoleranzen nicht unbeschränkt unterschritten werden, so dass R nur durch Verlängerung (1) der Widerstandsbahn erhöht werden kann.
Ein weiterer grosser Anteil an der Gesamtfläche einer Speicherzelle auf dem Monolithen ergibt sich im allgemeinen durch eine Anzahl von Isolations diffus ionen. Diese sind besonders platzraubend, da aufgrund der Querdiffusion relativ breite "Gräben" entstehen. Hierunter versteht man die seitliche Ausdehnung der diffundierten Halbleiterzonen unter den Rändern der Oxydfenster, die dadurch zustande kommt, dass die Diffusionsfronten sich nicht nur in Richtung auf das Substrat, sonder axich seitlich ausbreiten. In der Praxis rechnet man damit, dass die Diffusionsfronten sich seitlich genauso weit ausbreiten wie in senkrechter Richtung. Der
009827/1863
Dockot GE 968 050
. Jfi^mmO UAQ - aAO-ORIGINAL
Abstand benachbarter Elemente muss dann entsprechend gross s-cin. Besonders einschneidend ist der Einfluss der Querdiffusion bei der Isolationsdiffusion, weil diese die ganze epitaktische Schicht durchdringen muss. Eine bestimmte Mindestdicke der epitaktisch en Schicht ist aber andererseits mit Rücksicht auf die elektrischen Eigenschaften der Schaltungselemente notwendig. Bei jeder Isolationsdiffusion geht daher viel kostbare Kristallfläche verloren, der Entwickler intergrierter Halbleiterschaltungen !nuss nach Schaltungskonzepten suchen, bei denen man mit möglichst wenig isolierten Inseln auskommt.
Um ein grosses Leistungsverhältnis zwischen Adressierleistung und Ruheleistung zu erhalten, ist es wünschenswert, auch den Lastwiderstand zu verändern, was im allgemeinen grossen zusätzlichen Aufwand bedeutet.
Aufgabe der vorliegenden Erfindung ist die Vermeidung des obigen Nachteils einer Proportionalität zwischen Lastwider stand im Ruhezustand der Speicherzelle und dem benötigten Flächenbedarf auf dem Monolithen. Ausserdem sollen die angegebenen Speicherzellen möglichst wenig Isolationsdiffusionen aufweisen und einfache Leitungsführungen möglich machen. Der Zellenstrom soll auf einfache Weise zwischen zwei Stomwerten geschaltet werden können.
Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass die beiden Kollektorlastwiderstände durch zwei gleiche als steuerbare Stromquellen wirkende aktive Halbleiterbauelemente gebildet werden.
0098 27/166 3
;%3Ώ·Γ ι ■;■->■ ßAD n
Nach einem weiteren Merkmal der Erfindung werden die Lastwiderstände durch laterale PNP-Transistoren gebildet, welche innerhalb einer Isolationszone für mindestens zwei Speicherzellen einer Speichermatrix ausgeführt werden können. Darübe.rhinaus berücksichtigt die Erfindung insbesondere die Forderung , die Speicherzelle sehr platzsparend in einer Speichermatrix anzuordnen.
Es zeigen:
Fig. 1 einen Grundbaustein für eine monolithische Speicher
zelle nach der Erfindung;
Fig. 2a u. 2b den monolithischen Aufbau von zwei lateralen PNP-Transistoren in einer geschlossenen Insolationswanne;
Fig. 3 das I1 U„ -Kennlinienfeld eines PNP-Transistors;
Fig. 4 eine Speicherzelle gemäss der Erfindung; t
Fig. 5a einen Teil der Schaltung gemäss Fig. 4, deren topo-
Iogis eher Entwurf in
Fig. 5b u. 5c in einer geschlossenen Isolationswanne gezeigt wird; Fig. 6a einen Teil der Schaltung gemäss Fig. 4, deren topo-
logischer Entwurf in
Fig. 6b u. 6c in einer geschlossenen Isolations wanne gezeigt wird; Fig. 7 einen Ausschnitt aus einer Speichermatrix gemäss der
Erfindung;
Fig. 8a die Schaltung der Speicherzelle nach Fig. 4, in welcher
gewisse Dotierungsgebiete zusammengelegt werden können, so dass ein Aufbau nach Fig. 8b entsteht;
009827/1663
ORlGiNAt
Fig. 9a u. 9b einen Ausschnitt eines topologischen Entwurfs euter Speichermatrix aus Speicherzellen gemäss Fig. 10.
Alle Draufsichten der topologischen Entwürfe sind bei durchsichtig gedachter Oxydschicht dargestellt.
In Fig. 1 ist ein direkt kreuzgekppeltes Transistor-Flip-Flop dargestellt, welches als Grundbaustein für eine monolithische Speicherzelle verwendet werden kann. Die beiden NPN-Transistoren T1 und T9 sind
1 Lt
emitterseitig mit dem Potential V verbunden und mit ihren Basis- bzw. Kollektorelektroden kreuzgekoppelt. In den Kollektorkreisen befinden sich zwei steuerbare Lastelemente 10 und 20, welche mit dem Betriebsspannungspotential V. verbunden sind. Die dritten Elektroden der beiden ' Elemente 10 und 20 werden an einen gemeinsamen Anschluss V gelegt. Wie in den folgenden Ausführungsbeispielen gezeigt,· wird dieser Anschluss mit der N-Epitaxieschicht des Monolithen zusammenfallen,
In Fig. 2a ist eine Aufsicht auf die Kombination der beiden aktiven Bauelemente 10 und 20 gezeigt, welche durch zwei laterale PNP-Transistoren gebildet werden. Fig, 2b gibt einen Schnitt durch dieselbe-Anordnung wieder. Die drei gezeigten P-Diffusionen innerhalb eines gemeinsamen N-Gebietes wirken als zwei laterale PNP-Transistoren, deren gemeinsame Emitter übet V- und deren Kollektoren über A und B angesteuert werden. Über die Elektrode V..„ wird die so me in α ame Basis der beiden Elemente angeschlossen. Diu'ch eine ii»aiilflfani:ktorciifiu3ii!n Lioi.it niih in lok.umUu·
0 ti 's "ϊ
ORIGINAL
Weise der Sc ri anwidere'.and der Trruisistorbaeen herabsetzen, was aber nicht unbedingt notwendig für die Wirkungsweiße der Erfindung ist. In Fällen, in denen die P-Diffusion des Emitters auf dem Subkollektor aufsetzt, ergibt sich als weiterer Vorteil die \rerringerung der vertikalen Injektion und damit die Erhöhung der lateralen Stromverstärkung. Das Kennlinienfeld der beiden Elemente 10 und 20 ist in Fig. 3 gezeigt. Hier sind Kollektorstrom I und Kollektor-Basisspannung U gegeneinander
^^ aufgetragen. Als Parameter führt der Emitter strom I zu einer Reihe
verschobener Kennlinien.
Der relativ waagerechte Verlauf der Kennlinien zeigt, dass der differentielle Innenwiderstand Δ U /Δ I sehr hoch ist, so dass die beiden Transistoren 10, 20 als Stromquelle wirken.
Fig. 4 zeigt nun ein Ausführungsbeispiel für eine Speicherzelle, deren Hauptbestandteil ein Flip-Flop gemäss Fig. 1 ist. Im Vergleich mit einem Flip-Flop wird von einer Speicherzelle zusätzlich verlangt, dass die gespeicherte Information, d.h, z.B. eines oder beide Kollektorpotentiale der kreuzgekoppelten Transistoren T1, T„ abgefragt werden kann und bei Bedarf geändert wird durch Umschalten des Flip-Flops. Im Gegensatz zu einem Flip-Flop wird an eine Speicherzelle, die in einer Speichermatrix arbeiten soll, die Anforderung gestellt, dass eindeutige Adressierung einer üinselrujn oder einer Gruppe von Zellen möglich ist und dass durch Operationen -ui -i<l ie.;.;i" rl on Zellen (Sch reiben, Leaen) die Information nicht ■ι bv . -:i . r-.. i' -! \i'i\ ·■! h ill ι i'. lili'ilii,
ä = / : ι viii ] ' BADORIGtNAL
jniuW*J JA*
Die Speicherzelle wii'd zum Ein- und Auslesen von Information durch zwei NPN-Transistoren T , T., über deren Basen mit den Kollektor-- bzw. Basispotentialim der kreuzgekoppelten Transistoren T1, T_ und deren Lastelemente 10, 20 verbunden.
Zum (zerstörungsfreien) Auslesen der Information wird bei Organisation einer solchen Speicherzelle in einer· wortorganisierten Matrix z. B. das Potential V über eine Wortleitung derart angehoben, dass mit Sicherheit alle anderen mit der Bitleitung verbundenen Auslesetransistoren T, bzw. T . (von anderen Speicherzellen) gesperrt werden. Wenn nun aus den Bitleitungen ein Lesestrom herausgezogen wird, kann dieser nur von der adressierten Zelle herrühren. Es ist hierbei nicht unbedingt notwendig, dass die Auslesetransistoren der nichtadressierten Zellen total gesperrt werden; es genügt, dass der Lesestrom, der auf die adressierte Zelle zurückzuführen ist, grosser ist, als die Summe der Emitter ströme der Auslesetransistoren T, bzw. T', welche zu Speicherzellen des gesamten Wortes gehören. Über einen Differentialverstärker kann dann aus den unterschiedlichen Potentialen bzw. Stromstärken in den Bitleitungen BO, Bl darauf geschlossen werden, welches der Basispotentiale von T„ oder T . das höhere war, womit der Zustand der Zelle eindeutig bestimmt ist.
Zum Einschreiben von Information in die Zelle wird der stromführende Transistor T bzw. T gesperrt (falls er nicht schon gesperrt ist). Hierzu . muss sein Basispotential abgesenkt werden. Dieses geschieht dadurch, dass wieder zum Adressieren das Wortleitungspotential V, angehoben wird
0 09827/166 3
8AD
und das Bitleituiigapotential von BO bzw. Bl so weit abgesenkt wird, dass der damit verbundene Transistor einen Basistrom über das Element 20 bzw. 10 zieht, was das Potential im Punkte B bzw. A erniedrigt. Auf diese Weise wird der mit B bzw. A direkt verbundene Transistor T. bzw. T9 gesperrt und zwangsläufig der andere Transistor T- bzw. T eingeschaltet; damit ist die gewünschte Information, 2. B. eine binäre "1" bzw. eine binäre "0" in die Zelle eingeschrieben.
Zusätzlich zum Anheben von V kann der Z eilen st rom zur Erhöhung der
Cd
Lese- und Schreibgeschwindigkeit, d.h. die Leistung der einzelnen Zelle, erhöht werden durch geeignete Ansteuerung über V .
Aus dem Kennlinienfeld in Fig. 3 geht hervor, dass die Kollektorströme der beiden PNP-Transistoren 10, 20 durch Änderung des Emitterstromes I_. gesteuert werden können. Diese Kollektorströme bei A bzw. B be-E
stimmen z. B. die Höhe des maximal zulässigen Lesestromes. Der die Kollektorströme steuernde Emitterstrom I , der der Zelle über V1 einge-
L· 1
prägt wird, lässt sich durch geringe Spannungsänderungen bei V. in einem weiteren Bereich steuern (ca. +60 mV für ein Stromverhältnis 1:10). Anders gesagt ist die Zelle von V aus betrachtet so niederohmig, dass man zum Einprägen des Zellenstromes mit sehr niedrigen Versorgungsspannungen auskommt (z. B. 2 V bei Si-Technologie). Daraus ergibt sich aber eine sehr kleine Verlustleistung, die als besonderer Vorteil zu werden ist.
009827/1663
BAD ORIGINAL
In Fig. 5 wird auf einen besonders platzsparenden topologisch enEntwurf (layout) eines Teiles der in Fig. 4 dargestellten Speicherzelle eingegangen, der in Fig. 5a gezeigt wird. Die Draufsicht auf die im Monolithen ausgeführte Schaltung ist in Fig. 5b, ein Schnitt in Fig. 5c dargestellt. Die beiden Auslesetransistoren T , T. sind mit in die schon in Fig. 2a, 2b gezeigte Isolations wanne hineintegriert. Dazu bildet die Basisdiffusion der vertikalen NPN-Transistoren T bzw.. T . eine Einheit mit der KoI-lektordiffusion des lateralen PNP-Transistors 10 bzw. 20 und die N-KoI-lektordiffusion von T., bzw. T, eine Einheit mit der Basiszone von 10
3 4
bzw. 20. In dem erstaunlich kleinen Layout in Fig. 5b, 5c sind also alle vier Elemente mit den Verbindungen untereinander enthalten. Wie sich später zeigen wird, besteht die Möglichkeit, Teile der Isolations-Trenn- diffusionen bei der Verwendung der vorliegenden Speicherzelle in einer Speichermatrix fortzulassen. Dann kann es auch genügen, dass die Kontaktierung der N-Epitaxieschicht bei V-- für eine Reihe von Speicherzellen nur einmal auszuführen ist. Der in Fig. 5c gezeigte Subkollektor, das hochdotierte N-Gebiet, ist nicht unbedingt notwendig. ·
Der zweite Teil der Schaltung in Fig. 4, die Schaltung gemäss Fig. 6a, ;
kann wiederum sehr platzsparend in einem Layout verwirklicht werden. Da die beiden Transistoren unterschiedliche Kollektorpotentiale aufwei- sen, besteht im allgemeinen nur die Möglichkeit, die beiden als vertikale NPN-Transistoren in zwei Isolationswannen auszulegen. In vorteilhafter Weise werden aber hier die beiden Transistoren dadurch innerhalb einer leolationswanne, welche in Fig. 6b, 6c dargestellt let, ausgeführt,
009827/1683 '
indem sie invers betrieben werden. Dadurch werden die gemeinsamen Emitter durch die N-Epitaxieschicht gebildet, welche gleichzeitig die Wortleitung bildet, mit der die Speicherzelle verbunden ist, In vorteilhafter Weise lässt sich dabei der Bahnwiderstandder Epitaxieschicht durch einen hochdotierten Subkollektor verringern. In die beiden P-Basis-Diffusionen sind die N-Kollektorgebiete hineindiffundiert, die in normal betriebenen vertikalen Transistoren zur Herstellung der Emitterzonen • dienen können. Die Kreuzkopplung wird durch Metallisierungen z. B. zwischen C und B9 realisiert. Die inverse Stromverstärkung ist zwar nicht so gross wie die normale, doch reicht sie im vorliegenden Falle, die Zelle oberhalb der Stabilitätsgrenze zu betreiben, und ergibt den aus serordentlichen Vorteil, beide Transistoren T., T_ sehr platzspar
X Ct
rend innerhalb einer Isolationsinsel unterzubringen. Wie weiter unten ι
gezeigt wird, besteht sogar die Möglichkeit, mehrere derartige Transistorpaare in einer Isolationswanne herzustellen.
Die Stabilitätsgrenze, d.h. der kleinste Strom, bei dem die Zelle die Information noch halten kann, ist im wesentlichen gegeben durch den Emitterstrom der kreuz gekoppelten Transistoren, bei dem die Stromverstärkung Ij auf Eins herabsinkt. Wichtig bei dieser Betrachtung ist, dass der differentielle Lastwiderstand der Elemente 10, 20 praktisch unendlich gross ist. Die inverse Ausführung der kreuzgekoppelten Transistoren T., T_ verringert zwar in gewisser Weise deren Stromverstärkung; die durch die Stabilitätsgrenze gegebene Stromverstärkung p. =1 kann
•.aber ohne grossen Aufwand insbesondere bei kleinen Strömen erreicht
009827/1663
· Π
werden, wo -.j . nicht so stark abfällt wie Ij
I inv I norm
In Fig. 7 werden die zu Fig. 5 und Fig. 6 entwickelten. Gedanken konsequent zur Ausbildung einer äusserst platzsparenden Speicherrnatrix weitergeführt. An Kreuzung?.punkten von Wort- und Bitleitungen befinden sich die Speicherzellen, von denen eine mit 25 bezeichnet ist. Senkrecht wird ein Bitleitungspaar BO, Bl zusammen mit der Spannungsversorgung V1 über Metallisierungen zugeführt. Waagrecht verläuft die Wortleitung W im Subkollektor bzw. in der Epitaxieschicht der die kreuzgekoppelten Transistoren beherbergenden Isolationswanne. Das Potential V wird in der Epitaxieschicht der zweiten Isolationswanne den weiteren Transistoren T-,, T-. und den lateralen PNP-Transistoren 10, ZO zugeführt. Wie aus dem Layout, ersichtlich, liegen alle einem Wort gemeinsamen Speicherzeilen in eineinhalb Isolationszonen. Die zweite Zone beherbergt also Teile der Speicherzellen gemäss Fig. 5 in zweifacher Ausführung für Zellen von zwei benachbarten Worten. Kreuzkopplung und Verbindung der Schaltungsteile gemäss Fig. 5 und Fig. 6 werden im Matrix-Layout durch Metallisierungen realisiert. Grundsätzlich lässt sich die Betriebs spannungs zuführung V. in einem Layout für Speicherzellen nach Fig. 4 entweder parallel zur Wortleitung W oder zu den Bitleitungen BO, Bl legen. In dem vorliegenden Ausführungsbeispiel erstreckt sich die Metallisierung für die Spannungszuführung V parallel zu den Bitleitungen, was den Vorteil hat, dass die Serienbahnwiderstände der durch die Epitaxieschicht gebildeten Wortleitungen nicht stören. Dai'überhinaus werden Leitungskreuzungen vermieden.
Im folgenden wird eine Weiterentwicklung der in Fig. 4 dargestellten
0098 27/166 3
8AD
Speicherzelle beschrieben. Die dort gezei;;lc 2IeIIe, di<; im wesentlichen in Fig. 8a wiederholt wird, erfordert für einwandfreie Funktion, class V = V , wobei V das Potential der Emitter der Flip-Flop-Transistoren und V das Epitaxiepotential der Basiselektroden der aktiven Elemente 10, 20 ist. Im Grenzfall V = V^ kann man durch Zusammenlegen der miteinander verbundenen Halbleitergebiete zu einer Struktur kommen, wie sie Fig. 8b zeigt. Die 6 Transistoren lassen sich also in acht Dotierungszonen realisieren. Die Wortleitung lässt sich nun mit dem Epitaxiepotential V zusammenlegen. Hierfür wird ein Ausführungsbeispiel im folgenden gebracht.
Fig. 9a zeigt den Ausschnitt aus einer Speichermatrix, in welchem zwischen zwei P-Trenndiffusionen eine Speicherzelle 50 gezeigt ist. Die Bezeichnung der einzelnen Diffusionszonen stimmen mit denen in Fig. 8a, 8b überein. Fig. 9b gibt einen Schnitt durch den Monolithen nach Fig. 9a wieder, aus dem ersichtlich ist, dass mittels Doppelmetallisierung das Bitleitungspaar BO, Bl in der ersten Metallisierungsebene und das Betriebsspannungspotential in der darüber befindlichen, durch eine Oxydschicht isolierten Metallisierung ausgeführt sind. Die mittlere P -Diffusion kann auch als hochdotierte P-Diffusion gleichzeitig mit der Trenndiffusion eindiffundiert werden. Ein Kurzschluss mit dem P-Substrat wird dabei vermieden durch einen gesperrten PN-Übergang über den N-Subkollektor (Vorteil: eine Erhöhung der Emitterdotierung der PNP-Transistoren 10, 20 ergibt einen erhöhten Emitterwirkungsgrad). Die mit dem Epitaxiepotential verbundene Wortleitung W verläuft senkrecht zu den
009827/166 3
6AD ORIGINAL
Bitleitungen, in der Epitaxieschicht bzw. im hochdotierten Subkollektor. Der grösste technische Fortschritt gegenüber dem Layout gernäss'Fig.. 7 ist in der weiteren Reduktion der benötigten Fläche auf dem Monolithen zu sehen. Daneben besteht ein Vorteil in der Verminderung der Kontaktanschlüsse pro Zelle von neun auf sieben. Wenn man davon ausgeht, dass die meisten Ausfälle in der gegenwärtigen Halbleitertechnologie durch schadhafte Kontakte und nicht durch Änderung der Kristalleigenschaften auftreten, wird die Zuverlässigkeit der Zelle im Verhältnis 9 : 7 verbessert. Beim Zusammenlöten von diskreten Bauelementen gemäss Fig. 8a werden dagegen etwa ZO Lötungen benötigt. Auch hierin kommt der technische Fortschritt der vorliegenden Erfindung zum Ausdruck.
Die Speicherzellen gemäss der vorliegenden Erfindung sind bei ver- '
schiedenen Betriebsweisen in der Speichermatrix anwendbar. Folgende Möglichkeiten bieten sich an:
a) konstante Leistung, d. h. konstanter Zellenstrom;
b) Schalten zwischen zwei Strompegeln, d.h. Erhöhung der Leistung einer adressierten Zelle gegenüber dem Ruhezustand;
c) die nicht adressierten Zellen dürfen sogar für eine gewisse Entladezeit, während der die Information erhalten bleibt, völlig abgeschaltet werden.
Weiterhin sind Kombinationen hiervon in einer Speichermatrix möglich, wie z. B. daa Anheben des Leistungsniveaus nur für alle Zellen eines Bits oder eine β Wortes.
166 3
BAD
Die beiden durch die Speicherzelle nach der Erfindvr.it; gegebenen Vorteile sind: Geringer Leistungsverbrauch während des Ruhezustandes zur Vermeidung einer Überhitzung uud geringer Platzbcdarf durch Vermeidung zu vieler Trenndiffusionen. Gerade diese beiden Eigenschaften sind aber notwendig, wenn die Aufgabe hoher Integrationsdichte gelöst werden soll, d. h. wenn auf kleinen Halbleiterplättchen hohe Informationsdichten realisiert werden sollen. Ein weiterer Vorteil besteht in der Möglichkeit, den Zellenstrom durch die als Stromquelle dienenden aktiven Halbleiterbauelemente 10, 20 in weiten Grenzen zu variieren, ohne die Zellenspannung wesentlich zu ändern.
Zusammenfassend lässt sich sagen, dass in der gegenwärtigen Technologie der bipolaren Speicher eine Anordnung nach der vorliegenden Erfindung bei weitem von keinem bekanntgewordenen Halbleiterspeicher im Hinblick auf Leistung und Platzbedarf erreicht worden ist. Es muss bezweifelt werden, ob mit der vorliegenden Technologie noch wesentliche Verkleinerungen einer Speichermatrix gegenüber den gezeigten Layouts überhaupt möglich sind. Diese Vorteile ergeben sich u. a. durch das Verschmelzen von Bauelementen und durch die günstige Art der Leistungsführung - und Kreuzung. Ein weiterer Punkt ist die Vermeidung von jeglichen ohmschen Widerständen in der Speichermatrix, welche relativ viel Platz benötigen.
Es sei noch bemerkt, dass neben der dargestellten Schichtenfolge der
einzelnen Dotierungssonen unterschiedlicher Leitfähigkeit ebensogut bei Wahl einer anderen Technologie die komplementären Diffusions gebiete zu denselben Ergebnissen führen.
009827/166 3

Claims (1)

  1. Patent an sp rii ch e
    1. Monolithisch integrierte Speicherzelle aus einem direkt kreuzgekoppelten bipolaren Transistor-Flip-Flop, dadurch gekennzeichnet, dass die beiden Kollektor-Lastwiderstände durch zwei gleiche als steuerbare Stromquellen wirkende, aktive Halbleiter-Bauelemente (10, 20) gebildet werden.
    2. Monolithische Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, dass die beiden aktiven Halbleiter-Bauelemente (10, 20) in einer Isolationswanne liegen.
    3. Monolithische Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, dass die beiden aktiven Halbleiter-Bauelemente (10, 20) durch zwei zu den NPN-Flip-Flop-Transistoren (T , T)
    1 c$
    komplementäre PNP-Transistoren in Basisschaltung gebildet werden.
    4. Monolithische Speicherzelle nach Anspruch 3, dadurch gekennzeichnet, dass die beiden aktiven Bauelemente (10, 20) durch zwei zu den (npn) Flip-Flop-Transistoren (T , T) komplementäre laterale (pnp) Transistoren gebildet werden, welche symmetrisch zu dem gemeinsamen (p-) Emitter ausgebildet sind, der über einen Kontakt mit der Versorgungsspannungsquelle verbunden ist.
    , ' ,λ 009827/166 3
    BAD ORIGINAL
    1817A81
    5. Monolithische Speicherzelle nach Anspruch 1 bis Anspruch 4,
    dadurch gekennzeichnet, dass zum Ein- und Auslesen von / Information die Emitter zweier (npn) Transistoren (T0, T.)
    gleichen Leitfähigkeitstyps wie die emitterverbundenen Flip-Flop-Transistoren (T , T) mit gemeinsamen Kollektoren an ein Bitleitungspaar (BO, Bl) angeschlossen und dass die aktiven Bauelemente (10, 20) in einer gemeinsamen Epitaxieschicht integriert sind, so dass ihre Kollektoren und die Basisanschlüsse der aktiven Bauelemente (10, 20) auf gleichem Potential liegen, und dass ihre Basis anschlüsse mit den Kollektoren der beiden Flip-Flop-Transistoren (T , T0) verbunden sind.
    6. Monolithische Speicherzelle nach Anspruch 4 und Anspruch 5,
    dadurch gekennzeichnet, dass die Basisgebiete der Ein- und Auslesetransistoren (T,, T.) mit den Kollektorgebieten der lateralen (pnp) Transistoren eine gemeinsame (p) Diffusion bilden.
    7. Monolithische Speicherzelle nach Anspruch 5 und Anspruch 6,
    dadurch gekennzeichnet, dass die beiden Flip-Flop-Transistoren (T1, T») mit gemeinsamem Emitterpotential invera ausgeführt sind, so dasa die mit den Emittern verbundene Wortleitung (W) in der Epitaxieschicht der Transistoren (T,, T-) zu liegen kommt.
    ,.,rc.:; ,,008827/188
    BAD ORIGINAL
    8. Monolithische Speicherzelle nach Anspruch 7, dadurch gekennzeichnet, dass zur Herabsetzung des Wortleitungswiderstandes in der Epitaxieschicht ein hochdotierter Subkollektor Verwendung findet,
    9. Monolithische Speicherzelle nach Anspruch 5 bis 8, dadurch gekennzeichnet, dass zum Adressieren (Ein« bzw. Auslesen von Information) einer Speicherzelle das mit den Emittern der Flip-Flop-Transistoren verbundene Wortleitungspotential (V-) heraufgesetzt wird.
    Ct
    10. Monolithische Speicherzelle nach Anspruch 9, dadurch gekennzeichnet, dass zum Auslesen von Information das mit der adressierten Zelle verbundene Bitleitungspaar bezüglich seiner Potentialdifferenz mit einem Differentialverstärker abgefühlt wird.
    11. Monolithische Speicherzelle nach Anspruch 9 und Anspruch 10, dadurch gekennzeichnet, dass zum Einschreiben von Information die mit der adressierten Zelle verbundene Bitleitung (BO bzw. Bl) bezüglich ihres Potentials soweit abgesenkt wird, dass der entsprechende Transistor T bzw. T, über da3 Element 20 bzw. 10 einen hohen liaeisstrom zieht,
    009827/1863
    BAD ORIGINAL
    1?,. Monolithischer worlorj'aiiisierter Matrixspeichor aus
    Speicherzellen nach Anspruch 7 bis 11, dadurch gekennzeichnet, dass die beiden kreuzgekoppoHen Transistoren (T , T^)
    1 Lt
    invers in einer Isolations wanne zusammen mit allen entsprechenden Transistoren von Speicherzellen ausgeführt sind, welche die gleiche Wortleitung gemeinsam ist.
    13. Monolithischer wortorganisierter Matrixspeicher aus Speicherzellen nach Anspruch 5 bis Anspruch 12, dadurch gekennzeichnet, dass die beiden aktiven Bauelemente (10, 20) mit den Ein- und Auslesetransistoren (T,, T .) zusammen mit allen entsprechenden Elementen von Speicherzellen, denen die gleiche Wortleitung gemeinsam ist, so ausgeführt sind, dass die Basisanschlüsse der aktiven Elemente (10, 20) von ßpeicherzellen eines ganzen Wortes in einer gemeinsamen Epitaxieschicht liegen.
    14. Monolithischer Matrixspeicher nach Anspruch 13, dadurch gekennzeichnet, dass innerhalb einer Isolationswanne die aktiven Bauelemente (10, 20) und die Ein- und Auslesetransistoren (T-, T ..) aller Zellen ausgeführt werden, welche zu zwei benachbarten Wortleitungen (W , W) gehören.
    15. Monolithischer Matrixspeicher nach Anspruch 12 bis 14, dadurch gekennzeichnet, dass die Versorgungsspannungszu-
    0 0 9 8 2 7/1663
    j.täXi&x qm BAD ORfGiNAL
    führung (V ) senkrecht zu den im Kristall verlaufenden Wort- (bzw. Bit-)Lcitungen verlaufen.
    16. Monolithische Speicherzelle nach Anspruch 7 bis 11, dadurch gekennzeichnet, dass das Basispotential der lateralen (pnp)-Transistoren und das Emitterpoi ential der kreuzgekoppelten Flip-Flop-Transistoren (T., T_) (V-) gleich sind, so dass
    J. Ci Lt
    die Epitaxieschicht,- in welcher die kreuzgekoppelten Transistoren (T , T_) und diejenige, in welcher die übrigen Elemente
    1 L*
    der Speicherzelle liegen, gemeinsam ausgeführt werden können.
    17. Monolithische Speicherzelle nach Anspruch 16, dadurch gekennzeichnet, dass jeweils das Basisgebiet des einen Flip-Flop-Transistors (T bzw. T_) und das verbundene Kolloktor-
    1 L·
    gebiet des einen PNP-Transistors (20 bzw. 10) zusammenhängen.
    18. Monolithischer hlatrixspeicher aus Speicherzelle nach Anspruch 16 und 17, dadurch gekennzeichnet, dass innerhalb einer Isolationswanne alle Speicherzellen eines Wortes ausgeführt sind, deren Wortleitung in der Epitaxieschicht verläuft.
    19. Monolithischer Matrixspeicher nach Anspruch 18, dadurch gekennzeichnet, dass die die Wortleitung (W) kreuzenden metallischen Bitleitungen (BO, Bl) ihrerseits von der Spannungsver-
    009827/1863
    BAD ORIGINAL
    sorgungszuführung (V ) gekreuzt werden.
    20. Monolithischer Matrixspeicher nach Anr.pruch 19, dadurch
    gekennzeichnet, dass die Bitleitungen und die Spannungs-Versorgungszuführung (V.) in zwei verschiedenen Metallisierung sebenen verlaufen.
    21. Speicherzelle nach Anspruch 3 bis 11, Anspruch 16 und
    Anspruch 17, dadurch gekennzeichnet, dass der Emitter der PNP-Transistoren (10, 20) durch eine hochdotierte P-Diffu-
    + sion gebildet wird, welche gleichzeitig mit der P-Trenndiffusion über eine hoch dotierte Subkollektordiffusion in den Kristall eingebracht wird.
    00 98 27/186 3
    BAD ORlGWAL
    Le β rs e i ie
DE19681817481 1968-12-30 1968-12-30 Monolithisch integrierte Speicherzelle und monolitische Matrixspeicher aus derartigen Zellen Expired DE1817481C3 (de)

Priority Applications (18)

Application Number Priority Date Filing Date Title
DE19681817481 DE1817481C3 (de) 1968-12-30 Monolithisch integrierte Speicherzelle und monolitische Matrixspeicher aus derartigen Zellen
DE1817498A DE1817498C3 (de) 1968-12-30 1968-12-30 Monolithisch integrierte Speicherzelle
FR6935810A FR2040955A5 (de) 1968-12-30 1969-10-15
FR6940031A FR2033218A6 (de) 1968-12-30 1969-11-17
FR6940040A FR2033219A6 (de) 1968-12-30 1969-11-17
US882575A US3643235A (en) 1968-12-30 1969-12-05 Monolithic semiconductor memory
JP10309269A JPS5531559B1 (de) 1968-12-30 1969-12-23
GB63059/69A GB1253763A (en) 1968-12-30 1969-12-29 Improvements in and relating to monolithic semiconductor data storage cells
NLAANVRAGE7004335,A NL175560C (nl) 1968-12-30 1970-03-25 Monolithisch geintegreerde geheugencel.
BE749842D BE749842A (fr) 1968-12-30 1970-04-30 Memoire monolithique a semi-conducteurs
BE750069D BE750069R (fr) 1968-12-30 1970-05-06 Memoire monolithique a
DE19702028954 DE2028954A1 (de) 1968-12-30 1970-06-12 Monolithischer Matrixspeicher
DE2034889A DE2034889C3 (de) 1968-12-30 1970-07-14 Monolithisch integrierte Speicherzelle
FR7106551A FR2100621B2 (de) 1968-12-30 1971-02-16
FR7122141A FR2104784B2 (de) 1968-12-30 1971-06-15
GB28598/71A GB1291795A (en) 1968-12-30 1971-06-18 Improved monolithic matrix memory
CA134680A CA934071A (en) 1968-12-30 1972-02-14 Monolithic semiconductor memory
FR7313781*A FR2183708B2 (de) 1968-12-30 1973-03-30

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19681817481 DE1817481C3 (de) 1968-12-30 Monolithisch integrierte Speicherzelle und monolitische Matrixspeicher aus derartigen Zellen
US88257569A 1969-12-05 1969-12-05
NLAANVRAGE7004335,A NL175560C (nl) 1968-12-30 1970-03-25 Monolithisch geintegreerde geheugencel.

Publications (3)

Publication Number Publication Date
DE1817481A1 true DE1817481A1 (de) 1970-07-02
DE1817481B2 DE1817481B2 (de) 1972-01-27
DE1817481C3 DE1817481C3 (de) 1977-06-23

Family

ID=

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2104784A2 (de) * 1968-12-30 1972-04-21 Ibm
DE2224574A1 (de) * 1971-05-22 1972-11-30 Philips Nv Integrierte Schaltung
DE2738678A1 (de) * 1977-08-27 1979-03-08 Ibm Deutschland Monolithisch integrierte speicherzelle

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2104784A2 (de) * 1968-12-30 1972-04-21 Ibm
DE2224574A1 (de) * 1971-05-22 1972-11-30 Philips Nv Integrierte Schaltung
DE2266040C2 (de) * 1971-05-22 1991-08-08 N.V. Philips' Gloeilampenfabrieken, Eindhoven, Nl
DE2266042C2 (de) * 1971-05-22 1992-03-12 N.V. Philips' Gloeilampenfabrieken, Eindhoven, Nl
DE2266041C2 (de) * 1971-05-22 1992-03-12 N.V. Philips' Gloeilampenfabrieken, Eindhoven, Nl
DE2738678A1 (de) * 1977-08-27 1979-03-08 Ibm Deutschland Monolithisch integrierte speicherzelle

Also Published As

Publication number Publication date
DE1817481B2 (de) 1972-01-27
BE749842A (fr) 1970-10-01
FR2040955A5 (de) 1971-01-22

Similar Documents

Publication Publication Date Title
DE2235801A1 (de) Monolithischer festwertspeicher und verfahren zur herstellung
DE2307739A1 (de) Monolithisch integrierte speicherzelle
DE2745290A1 (de) Integriertes speicherfeld
DE2708126A1 (de) Speicherschaltung mit dynamischen speicherzellen
DE69121860T2 (de) Überspannungen zwischen ausgewählten Grenzen begrenzende Schutzschaltung und deren monolitsche Integration
DE2901538A1 (de) Speicherschaltung und variabler widerstand zur verwendung in derselben
DE2738678C3 (de) Monolithisch integrierte Speicherzelle
DE1959744A1 (de) Monolithische Halbleiteranordnung
DE2850864A1 (de) Halbleiteranordnung mit einem festwertspeicher und verfahren zur herstellung einer derartigen halbleiteranordnung
EP0004871B1 (de) Monolithisch integrierte Halbleiteranordnung mit mindestens einer I2L-Struktur, Speicherzelle unter Verwendung einer derartigen Halbleiteranordnung sowie integrierte Speichermatrix unter Verwendung einer derartigen Speicherzelle
DE2033260C3 (de) Kapazitiver Speicher mit Feldeffekttransistoren
DE2753882C2 (de) Digitale integrierte Schaltung
DE2612666C2 (de) Integrierte, invertierende logische Schaltung
DE2137976B2 (de) Monolithischer speicher und verfahren zur herstellung
DE2700587A1 (de) Monolithisch integrierte i hoch 2 l-speicherzelle
EP0028306B1 (de) Monolithisch integrierte Speicheranordnung mit I2L-Speicherzellen
DE1817481A1 (de) Monolithischer Halbleiterspeicher
DE1817481C3 (de) Monolithisch integrierte Speicherzelle und monolitische Matrixspeicher aus derartigen Zellen
DE3033731C2 (de) Statische bipolare Speicherzelle und aus solchen Zellen aufgebauter Speicher
DE2751481C2 (de) Lastimpedanz für eine statische Halbleiterspeicherzelle
DE1934956A1 (de) Monolithische Speicherzelle
DE2432099C3 (de)
DE1524792C3 (de) Loschbarer Festkörper speicher fur binare Daten
EP0065999B1 (de) Hochintegrierter schneller Speicher mit bipolaren Transistoren
DE2726014A1 (de) Dynamisches speicherelement

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee