DE1614815A1 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- DE1614815A1 DE1614815A1 DE19671614815 DE1614815A DE1614815A1 DE 1614815 A1 DE1614815 A1 DE 1614815A1 DE 19671614815 DE19671614815 DE 19671614815 DE 1614815 A DE1614815 A DE 1614815A DE 1614815 A1 DE1614815 A1 DE 1614815A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- layer
- arrangement according
- insulating layer
- shielding electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000009792 diffusion process Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000002161 passivation Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 2
- 241000251730 Chondrichthyes Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
PatentverwertungsgesellschaftPatent collecting society
m.b.H.
Ulm/Donau, Elisabethenstr. 3mbH
Ulm / Danube, Elisabethenstr. 3
Heilbronn, den l?» Hai #67 FE/PT-La/N - HnHeilbronn, the l? " Shark # 67 FE / PT-La / N - Hn
"Halblext eranordnung""Semi-complex arrangement"
Die Erfindung betrifft eine Halbleiteranordnung mit einer Abschirmelektrode auf der Oberfläche einer auf dem Halbleiterkörper befindlichen Isolierschicht. Die Erfindung besteht bei einer solchen Halbleiteranordnung darin, daß die Abschirmelektrode aus Halbleitermaterial besteht.The invention relates to a semiconductor arrangement with a Shielding electrode on the surface of an insulating layer on the semiconductor body. The invention is in such a semiconductor device that the shielding electrode consists of semiconductor material.
Abschirmelektroden, auch sogenannte "Field-Relief-Elektroden", haben die Aufgabe, elektrische Ladungen an der Oberfläche der passivierenden Isolierschicht abzuleiten. Bei Transistoren erfolgt beispielsweiseeine Ableitung zum Kollektor. Die Erfindung hat bei Planaranordnungen den Vorteil, daß die Abschirmelektrode unmittelbar an das Planarfenster herangebracht werden kann. Die Wirksamkeit der Abschirmelektroden hangt nämlich entscheidmd davon ab, wie nahe man sie an den Rand des Planarfensters heran· führen kann. Im Gegensatz zur Erfindung ist es bei den bekannten, beispielsweise aus Aluminium, Molybdän., TitanShielding electrodes, also known as "field relief electrodes", have the task of transferring electrical charges to the Derive surface of the passivating insulating layer. For example, transistors are diverted to the collector. The invention has planar arrangements the advantage that the shielding electrode is directly connected to the Planar window can be brought up. The effectiveness of the shielding electrodes depends on it how close you get to the edge of the planar window can lead. In contrast to the invention, it is with the known, for example made of aluminum, molybdenum., titanium
009852/0568009852/0568
oder aus elektrisch leitenden Verbindungen, wie z.B. Titanoxyd oder Chromoxyd, bestehenden Abschirmelektroden nicht möglich, diese näher als 5/U an das Planarfenster heranzuführen.or shielding electrodes consisting of electrically conductive compounds such as titanium oxide or chromium oxide not possible to get this closer than 5 / U to the planar window to introduce.
Werden die Abschirmelektroden bei Planaranordnungen gemäß einer Weiterbildung der Erfindung in einfacher Weise dadurch hergestellt, daß vor dem Ätzen des Planarfensters und vor der Planardiffusion auf die gesamte Passivierungsschicht eine dünne Halbleiterschicht aufgebracht wird, die beim Ätzen des Diffusionsfensters zusammen mit der Passivierungsschicht geätzt wird, so ergibt sich ein weiterer Vorteil der Erfindung, da die Herstellung der bekannten und nicht bis an den Rand des Diffus ionsf ensters heranreichenden Abschirmelektroden demgegenüber einen zusätzlichen Justier- und Photolackprozeß erfordert. Die Diffu- w sion kann ohne weiteres erst nach dem Aufbringen der Abschirmelektroden erfolgen, weil die Abschirmelektrode ja aus hochreinem Halbleitermaterial besteht, so daß durch As Material der Abschirmelektrode keine unerwünschte Verunreinigung bei der Planardiffusion zu befürchten ist«If the shielding electrodes in planar arrangements according to a further development of the invention are produced in a simple manner in that a thin semiconductor layer is applied to the entire passivation layer before the planar window is etched and before the planar diffusion and is etched together with the passivation layer when the diffusion window is etched Another advantage of the invention is that the production of the known shielding electrodes, which do not reach the edge of the diffusion window, requires an additional adjustment and photoresist process. The diffu- sion w can be carried out readily after the application of the shield, because the shield electrode even consists of highly pure semiconductor material, so that no unwanted contamination is to be feared in the Planardiffusion by As material of the shield, "
Die Abschirmelektrode nach der Erfindung besteht Vorzugs* weise aus einer dünnen Halbleiterschicht mit einer Dicke kleiner als l,u. Es empfiehlt sich jedoch, die Halbleiter-The shielding electrode according to the invention consists of preference * wise from a thin semiconductor layer with a thickness less than l, u. However, it is recommended that the semiconductor
009852/0588009852/0588
..j-. ■ 16U815..j-. ■ 16U815
schicht noch dünner su machen, beispielsweise dünner «1· o,l,u. Al» Halbleitermaterial für dl· Abschirmelektrode eignet sich beispielsweise Germanium oder Silicium.make the layer even thinner, for example thinner «1 · o, l, u. Al »semiconductor material for dl · shielding electrode for example, germanium or silicon is suitable.
Gemäß einer Weiterbildung der Erfindung wird vorgeschlagen» die Abschlrmelektrode au« Intrin*ic-Halbleitermaterial herzustellen. Nach einer anderen Weiterbildung der Erfindung wird auf die Abschlrmelektrode au« Halbleitermaterial eine weitere Isolierschicht aufgebracht, die ebenso wie di· unmittelbar auf dem Halbleiterkörper befindliche Isolierschicht beispftlsweiee au« SillEiumdioxyd oder aus Siliziunuiitrid bestehen kann.According to a further development of the invention, it is proposed » the termination electrode made of intrinsic semiconductor material to manufacture. According to another development of the invention, the termination electrode is made of semiconductor material a further insulating layer is applied which, like the insulating layer located directly on the semiconductor body for example made of silicon dioxide or silicon nitride can exist.
Die Erfindung wird ist folgenden an einem Ausführungsbeispiel erlSutert.The invention is based on an exemplary embodiment explained.
Zur Herstellung einer Planaranordnung nach der Erfindung wird der Halbleiterkörper 1 der Figur 1 mit eimer paasivierenden Isolierschicht 2, beispielsweise einer pyrolytisch abgeschiedenen SiOg-Schicht,übersogen. Anschließend wird der Halbleiterkörper in eine Hochvakuumaufdampfan« lage gebracht und nach Erreichen eines Druckes von Io Torr auf eine Temperatur von 28o - 3oo°C aufgeheizt. A?aa einer Wolfram- oder Tantalwendel wird Intrinsic-Germanium auf die Isolierschicht 2 des Halbleiterkörper« 1 in einerFor producing a planar arrangement according to the invention the semiconductor body 1 of FIG. 1 is paired with a bucket Insulating layer 2, for example a pyrolytically deposited SiOg layer, covered over. Afterward is the semiconductor body in a high vacuum vapor deposition and after reaching a pressure of Io Torr heated to a temperature of 28o - 300 ° C. A? Aa a tungsten or tantalum coil is intrinsic germanium on the insulating layer 2 of the semiconductor body «1 in a
BAD ORIGINALBATH ORIGINAL
v 009852/0568 v 009852/0568
16U81516U815
Schichtdicke von etwa ο,Ιλι aufgedampft. Dabei entsteht die Germaniumschicht 3, die als Abschirmelektrode Verwendung findet οLayer thickness of about ο, Ιλι vapor-deposited. This creates the germanium layer 3, which is used as a shielding electrode finds ο
Ia Anschluß an das Aufdampfen des Germaniums wird auf die Germaniumschicht 3 eine Fotolackschicht 4 aufgebracht, die durch Belichten und Entwickeln in demjenigen Bereich wie-™ der entfernt wird, in dem ein Plearfenster zur separierten Eindifluaion von Störstellen in den Halbleiterkörper vorgesehen ist. Dadurch entsteht eine Fotolackmaske mit der Aussparung 5·Ia connection to the vapor deposition of the germanium is applied to the Germanium layer 3 applied a photoresist layer 4, the is removed again by exposure and development in the area in which a Plear window is separated Induction of imperfections provided in the semiconductor body is. This creates a photoresist mask with the recess 5
Die Halbleiterschicht 3 sowie die auf dem Halbleiterlaser befindliche und im Aus führung «bei spiel aus Silisiumdioxyd bestehende Isolierschicht 2 werden nun mit Hilfe der Fotolackmaske geätzt. Dadurch entsteht in diesen Schichten gemaß Figur 2 ein Diffueionsfenster 6, welches den Halbleiterkörper im Diffusionsbereich freilegt und nach Figur 2 zur Eindiffusion einer Halbleiterzone 7 dient, deren Leitungstyp dem des Halbleiterkörpers entgegengesetzt ist.The semiconductor layer 3 as well as that on the semiconductor laser Existing and in the execution «example made of silicon dioxide existing insulating layer 2 are now etched with the aid of the photoresist mask. This creates a measure in these layers Figure 2 a diffusion window 6, which the semiconductor body exposed in the diffusion region and, according to FIG. 2, serves to diffuse in a semiconductor zone 7, the conductivity type of which that of the semiconductor body is opposite.
Während durch einmalige Diffusion gemäß Figur 2 eine Diode entsteht, erhält man durch eine nochmalge Diffusion gemäß Figur 3 einen Transistor in Planartechnik. Die Emitterzone 8 wird dabei in die Basiszone 7 mit Hilfe der Dif-During a single diffusion according to Figure 2 a diode a transistor in planar technology is obtained by repeated diffusion according to FIG. The emitter zone 8 is moved into the base zone 7 with the help of the
BADORlGfNAL 0 0 9 fl F. ? / ft f; ίί f?BADORlGfNAL 0 0 9 fl F.? / ft f; ίί f?
fusionsmaske 9 au· Silziuanitrid eindiffundiert·fusion mask 9 au · silicon nitride diffused ·
Die Figur k zeigt schließlich noch ein Verfahren, bei den gemäß der Erfindung auf die Halbleiterschicht 3 noch eine Passivierungsschicht Io aufgebracht wird. Diese zusätzliche Passivierungsschicht Io hat den Vorteil* daß die Halbleiterschicht * nach außen elektrisch isoliert ist. -Finally, FIG. K shows a method in which, according to the invention, a passivation layer Io is also applied to the semiconductor layer 3. This additional passivation layer Io has the advantage * that the semiconductor layer * is electrically isolated from the outside. -
Die Ätzung des Diffusionsfensters erfolgt in diesem Pail durch die beiden Isolierschichten und durch die dazwischenThe diffusion window is etched in this pail through the two layers of insulation and through the one in between
befindliche Halbleiterschicht.located semiconductor layer.
In der Praxis verwendet Ban vorzugsweise die moderne Scheibentechnik, bei der eine Vielzahl von Dioden, Transistoren oder integrierten Schaltkreisen gleichzeitig hergestellt wird.In practice, Ban prefers to use modern target technology, in which a large number of diodes, transistors or integrated circuits are produced at the same time will.
009852/OS68009852 / OS68
Claims (10)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DET0033905 | 1967-05-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1614815A1 true DE1614815A1 (en) | 1970-12-23 |
Family
ID=7558105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19671614815 Pending DE1614815A1 (en) | 1967-05-20 | 1967-05-20 | Semiconductor device |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS5024592B1 (en) |
DE (1) | DE1614815A1 (en) |
FR (1) | FR1562742A (en) |
GB (1) | GB1221868A (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1348697A (en) * | 1970-07-31 | 1974-03-20 | Fairchild Camera Instr Co | Semiconductors |
DE2554626C3 (en) * | 1975-12-04 | 1981-05-07 | Siemens AG, 1000 Berlin und 8000 München | Shielding device and method for its application |
FR2420209A1 (en) * | 1978-03-14 | 1979-10-12 | Thomson Csf | HIGH VOLTAGE INTEGRATED CIRCUIT STRUCTURE |
US5869869A (en) * | 1996-01-31 | 1999-02-09 | Lsi Logic Corporation | Microelectronic device with thin film electrostatic discharge protection structure |
-
1967
- 1967-05-20 DE DE19671614815 patent/DE1614815A1/en active Pending
-
1968
- 1968-05-16 FR FR1562742D patent/FR1562742A/fr not_active Expired
- 1968-05-20 GB GB2396368A patent/GB1221868A/en not_active Expired
- 1968-05-20 JP JP3395568A patent/JPS5024592B1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JPS5024592B1 (en) | 1975-08-16 |
FR1562742A (en) | 1969-04-04 |
GB1221868A (en) | 1971-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1903961C3 (en) | Semiconductor integrated circuit and process for its manufacture | |
DE1764056C2 (en) | Method for manufacturing a semiconductor device | |
DE4234528C2 (en) | Semiconductor device and method for its production | |
DE3015706A1 (en) | SOLAR CELL WITH SCHOTTKY BARRIER | |
DE2726003A1 (en) | METHOD OF MAKING MIS DEVICES WITH OFFSET GATE | |
DE1965799C3 (en) | Method for manufacturing a semiconductor component | |
EP0142114B1 (en) | Method of manufacturing a solar cell | |
DE2911484C2 (en) | Metal-insulator-semiconductor component | |
DE1192749B (en) | Method for recording a ring-shaped pattern on the surface of a semiconductor body | |
DE2941268C2 (en) | ||
DE3230569A1 (en) | METHOD FOR PRODUCING A VERTICAL CHANNEL TRANSISTOR | |
DE2541651A1 (en) | CHARGE TRANSFER DEVICE | |
DE1614815A1 (en) | Semiconductor device | |
DE2050340A1 (en) | Field effect transistor tetrode | |
DE3419225A1 (en) | GAS SEMICONDUCTOR DEVICE | |
DE1764013A1 (en) | Semiconductor component | |
DE3617229C2 (en) | Radiation detector | |
DE2111089A1 (en) | Method for producing a semiconductor switching element | |
DE2613096A1 (en) | SEMI-CONDUCTOR ARRANGEMENT | |
DE69219194T2 (en) | Josephson effect semiconductor device | |
DE2361171A1 (en) | SEMI-CONDUCTOR DEVICE | |
DE2937989C2 (en) | Method of manufacturing a semiconductor device | |
DE2909320A1 (en) | MOSFET e.g. silicon-on-sapphire FET - where source, drain, and gate are covered with metal silicide reducing contact resistance | |
DE2120579C3 (en) | Cold cathode | |
DE1564406B2 (en) | METHOD OF MANUFACTURING A SEMI-CONDUCTOR ARRANGEMENT AND A SEMICONDUCTOR ARRANGEMENT PRODUCED THEREFORE |