DE2361171A1 - SEMI-CONDUCTOR DEVICE - Google Patents
SEMI-CONDUCTOR DEVICEInfo
- Publication number
- DE2361171A1 DE2361171A1 DE19732361171 DE2361171A DE2361171A1 DE 2361171 A1 DE2361171 A1 DE 2361171A1 DE 19732361171 DE19732361171 DE 19732361171 DE 2361171 A DE2361171 A DE 2361171A DE 2361171 A1 DE2361171 A1 DE 2361171A1
- Authority
- DE
- Germany
- Prior art keywords
- junction
- film
- layer
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Halbleitervorrichtung Die BrSindung bezieht sich auf Ralbleitervorrichtungen, insbesondere auf Halbleitervorrichtungen mit hoher Steh- oder Durchbruchspannung.Semiconductor device The connection refers to semiconductor devices, especially on semiconductor devices with high withstand or breakdown voltage.
Die Durchbruchspannung des pn-Überganges einer Halbleitervorrichtung, beispielsweise einer Diode oder eines Transistors ist abhängig vom spezifischen Widerstand sowie von der Diffusionstiefe des Halbleiters, dem Oberflächenpotential des pn-Überganges usw. Bei Halbleitervorrichtungen mit einer bestimmten Diffusionstiefe mit festem spezifischem Widerstand wird die Durchbruchspannung einzig durch das Oberflächenpotential des pn-Überganges bestimmt. Ist die Oberfläche des pn-Uber#anges durch einen Isolierfilm geschützt, um dieselbe zu stabilisieren, so wird die Durchbruchspannung hauptsächlich durch die Zahl NFB (Donatorenzustand) des Isolatipnsfilms bestimmt. Allgemein liegt die Zahl NFB des Isolierfilms in der Größenordnung von 1011 bis iO12,. so daß die Verarmungsschicht auf der n Beite des pn-Überganges komprimiert oder verkuerzt wird. Aus diesem Grunde wird die Durchbruchspannung durch die Zusanimendruckung oder Verkürzung der Verarmungsschicht der Oberfläche bestimmt. The breakdown voltage of the pn junction of a semiconductor device, for example a diode or a transistor depends on the specific Resistance and the diffusion depth of the semiconductor, the surface potential of the pn junction, etc. In semiconductor devices with a certain diffusion depth with a fixed resistivity, the breakdown voltage is determined only by the Surface potential of the pn junction determined. Is the surface of the pn-Uber # an protected by an insulating film to stabilize the same, the breakdown voltage becomes mainly determined by the number of NFB (donor status) of the insulating film. Generally, the number NFB of the insulating film is on the order of 1011 to iO12 ,. so that the depletion layer compresses on the n side of the pn junction or is shortened. Because of this, the breakdown voltage becomes by printing together or shortening the depletion layer of the surface certainly.
Um eine (theoretisch) hohe Durchbruchspannung zu erreichen, sollte die Verarmungsschicht auf der n-Seite des Übergangs erweitert werden, d. h., NFB # 0. In order to achieve a (theoretically) high breakdown voltage, the depletion layer on the n-side of the junction is expanded, d. i.e., NFB # 0.
BB sind folgende Planar-Halbleitervorrichtungen mit hoher Durchbruchspannung bekannt: 1. In der veröffentlichten japanischen Patentanmeldung 15 139/1965 ist ein Verfahren beschrieben, bei dem die Basiselektrode zur Außen seite des Kollektoru#berganges ausgedehnt oder verlängert wird, um in der Kollektoroberfläche einen p-Kanal zu bilden. Hierdurch wird die Verarmungsschicht ausreichend weit ausgebreitet, um die Stehspannung des Kollektors zu erhöhen. BB are the following high breakdown voltage planar semiconductor devices Known: 1. In Japanese published patent application 15139/1965 is a method is described in which the base electrode to the outside of the collector transition is expanded or lengthened to create a p-channel in the collector surface form. As a result, the depletion layer is spread sufficiently far to the Increase the withstand voltage of the collector.
2. In der veröffentlichten japanischen Patentschrift 449/1965 ist ein Verfahren beschrieben, bei dem eine nicht mit einer Elektrode verbundene Metallschicht auf dein Kollektorübergang vorgesehen wira? um eine Polarisation auf einem Oxidfilm zu verhindern oder zumindest zu erschweren, wodurch die Kompression oder Verkürzung der Vero armungsschicht vermindert wird.2. Japanese Patent Publication No. 449/1965 is a method described in which a metal layer not connected to an electrode wira provided on your collector junction? about polarization on an oxide film to prevent or at least to aggravate, thereby reducing the compression or shortening the reinforcement layer is reduced.
3. Aus der veröffentlichten japanischen Patentanmeldung 2773/1972 ist ein Verfahren bekannt, bei dem eine Widerstandsschicht im n-Bereich nahe am pn-Übergang vorgesehen wird, so daß ein Leckstrom aus dem Bereich in die Widerstandsschicht fließt und die Verarmungsschicht ausgeweitet wird.3. From published Japanese patent application 2773/1972 a method is known in which a resistance layer in the n region close to the pn junction is provided, so that a leakage current from the area into the resistance layer flows and the depletion layer is expanded.
Bei dem unter 1) beschriebenen Verfahren besteht die Schwierigkeit, daß, da die elektrostatische Kapazität zwischen Kollektor und Basis infolge der Verlängerung der Basiselektrodé zum Kollektor steigt, die Hochfrequenzeigenschaften der Halbleitervorrichtung verschlechtert werden. Bei dem unter 2) beschrien benen Verfahren wird keine befriedigende Stehspannung erreicht, während bei dem unter 3) beschriebenen Verfahren die Streuung der Durchbruchspannung in Abhängigkeit vom Material des Widerstands und der angelegten Spannung groß ist. With the procedure described under 1) there is the difficulty that, since the electrostatic capacity between collector and base as a result of Extension of the base electrode to the collector increases, the high-frequency properties of the semiconductor device can be deteriorated. For the one described under 2) Process is not achieved a satisfactory withstand voltage, while with the under 3) the method described the scattering the breakdown voltage in Dependence on the material of the resistor and the applied voltage is great.
Der Erfindung liegt die Aufgabe zugrunde, die Nachteile bekannter Halbleitervorrichtungen zu vermeiden und eine Halbleitervorrichtung zu schaffen, deren hohe Stehspannung stabil und insbesondere unabhängig von den Herstellungsbedingungen, der Wärmebehandlung usw. eines Oberflächen-Schutzfilms ist. Die Halbleitervorrichtung soll ferner gute Hochfrequenzeigenschaften aufweisen. The invention is based on the problem of known disadvantages Avoiding semiconductor devices and creating a semiconductor device whose high withstand voltage is stable and, in particular, independent of the manufacturing conditions, heat treatment, etc. of a surface protective film. The semiconductor device should also have good high-frequency properties.
Die erfindungsgemäße Halbleitervorrichtung, die einen pn-Übergang aufweist und deren Oberfläche mit einem Isolierfilm abgedeckt ist; zeichnet sich dadurch aus, daß über der Oberfläche eines Ealbleitersubstrats in der Nachbarschaft des pn-Überganges und durch den ersten Isolierfilm ein zweiter Isolierfilm oder halbleitenderlsolierfilm in einer vollen Umfangsfläche nahe der Substratoberfläche ausgebildet ist, zu der der pn-Übergang freiliegt, so daß negative Ionen an der Trennfläche zwischen dem ersten Isolierfilm und dem zweiten Isolierfilm oder im zweiten Isolierfilm eingeschlossen werden. The semiconductor device according to the invention having a pn junction and the surface of which is covered with an insulating film; characterized characterized in that over the surface of a semiconductor substrate in the vicinity of the pn junction and through the first insulating film a second insulating film or semiconducting insulating film in a full circumferential area near the substrate surface is formed to which the pn junction is exposed, so that negative ions at the Interface between the first insulating film and the second insulating film or im second insulating film are included.
Die erfindungsgemäße Halbleitervorrichtung enthält also einen pn-Übergang. Ihre Oberfläche ist mit einem (ersten) Schutz-Isolierfilm abgedeckt. Ein zweiter isolierender-oder halbleitender Film ist in der gesamten Umfangsfläche in der Imråhe des pn-Uber- -ganges ausgebildet, wobei der erste Film zwischen dem zweiten Film und der Oberfläche eines Halbleitersubstrats angeordnet ist. The semiconductor device according to the invention thus contains a pn junction. Their surface is covered with a (first) protective insulating film. A second insulating or semiconducting film is in the entire circumferential area in the Imråhe of the pn junction, with the first film between the second film and disposed on the surface of a semiconductor substrate.
Anhand der in der Zeichnung dargestellten bevorzugten 'Ausführungsbeispiele wird die Erfindung im folgenden näher#erläutert. Es zeigen: Fig. 1 den Querschnitt eines Teils in der Nähe eines pn-Überganges bei einem ersten Ausführungsbeispiel der Halbleitervorrichtung; Fig. 2 einen Fig. 1 ähnlichen Querschnitt eines zweiten Ausführungsbeispiels; und Fig. 3 die Draufsicht auf die Halbleitervorrichtung der Fig. 1. On the basis of the preferred 'exemplary embodiments shown in the drawing the invention is explained in more detail below. Show it: Fig. 1 shows the cross section of a part in the vicinity of a pn junction in a first embodiment the semiconductor device; FIG. 2 shows a cross-section, similar to FIG. 1, of a second Embodiment; and FIG. 3 is a plan view of the semiconductor device of FIG Fig. 1.
Fig. 1 zeigt den Querschnitt in der Nähe des pn-Überganges einer erfindungsgemäßen Haibleitervorrichtung mit hoher Stehspannung. In einem n-leitenden Siliziumsubstrat 1 ist durch herkömmliche Verunreinigungsdiffusion ein p+-leitender Bereich 2 gebildet, zwischen denen ein pn-Übergang besteht. Die Oberfläche des Halbleitersubstrats mit dem pn-Übergang ist über den gesamten Umfang des pn-Überganges durch einen dünnen, thermisch hergestellten Siliziumdioxidfilm (Si02) 5 geschützt, dessen Stärke etwa 50 bis 1 500 i beträgt (s Naß 7). Auf dem Isolierfilm 5 befindet sich eine n-leitende polykristalline Siliziumschicht 6, die durch chemische Aufdampfung oder Verdampfung hergestellt ist. Fig. 1 shows the cross section in the vicinity of the pn junction of a Semiconductor device according to the invention with high withstand voltage. In an n-conductor Silicon substrate 1 is ap + -type by conventional impurity diffusion Area 2 formed, between which there is a pn junction. The surface of the semiconductor substrate with the pn junction is over the entire circumference of the pn junction by a thin, thermally produced silicon dioxide film (Si02) 5 protected, its thickness about 50 to 1,500 i (see Naß 7). On the insulating film 5 there is an n-type polycrystalline silicon layer 6 made by chemical vapor deposition or evaporation is made.
Die Schicht 6 reicht auf dem gesamten Umfang des pn-Überganges bis in dessen Nähe, so daß sie in einem Bereich 8 einer Verarmungsschicht liegen kann, die sich ausbreitet, wenn an den pn-Übergang in Sperrichtung eines Spannung angelegt wird.The layer 6 extends to the entire circumference of the pn junction in its vicinity, so that it can lie in an area 8 of a depletion layer, which propagates when a voltage is applied in the reverse direction to the pn junction will.
Auf die polykristalline Siliziumschicht 6 ist ferner eine Isolierschicht 5' aus Si02, PLSG (Phosphorsilikatglas), BSG (Borsilikatglas) oder dergleichen aufgedampft. Für den p tenden Bereich 2 ist eine Elektrode 3 vorgesehen, während auf dem äußeren Umfang der Isolierschicht 5' eine Netallschicht 4 ausgebildet ist. There is also an insulating layer on the polycrystalline silicon layer 6 5 'made of Si02, PLSG (phosphosilicate glass), BSG (borosilicate glass) or the like vapor-deposited. For the p border area 2, an electrode 3 is provided, while on the outer one Perimeter of the insulating layer 5 'a metal layer 4 is formed.
Fig. 5 zeigt einen erfindungsgemäßen Transistor mit der polykristallinen Siliziumschicht 6, der Metallschicht 4 und dem p+-leitenden Bereich 2. Im p+-leitenden Bereich 2 (Basis) befindet sich ein Emitterbereich 9. Fig. 5 shows a transistor according to the invention with the polycrystalline Silicon layer 6, the metal layer 4 and the p + -conducting area 2. In the p + -conducting Area 2 (base) is an emitter area 9.
Wenn bei dem Aufbau der Fig. 1 an den pn-Übergang eine in Sperrichtung gerichtete Spannung angelegt und bis zum Durchbruch erhöht wird, erfolgt der Durchbruch zunächst in der Nähe der Oberfläche des pn-Überganges, da die Verarmungsschicht in der pn-Übergangsfläche durch den Donatorenzustand des isolierenden Schutzfilms auf der pn Ütergangs-Oberfläche komprimiert wird Zu dieser Zeit werden die Elektronen durch ein starkes elektrisches Feld innerhalb der Verarmungsschicht in der pn-Übergangs-Oberfläche beschleunigt und schlagen in den isolierenden Schutzfilm. Ist der isolierende Schutzfilm verhältnismäßig däun, so treten die Elektronen durch den isolierenden Oxid-Schutzfilm hindurch. Damit werden die meisten Elektronen an der Trennfläche zwischen dem Isoliert film und dem polykristallinen Silizium gespeichertp an der die Dichte der eingefangenen Elektronen sehr hoch ist. Beispielsweise steigt die Menge der gespeicherten Elektronen innerhalb von 19./us auf 3,5 x 1012 cm 2, wenn das polykristalline Silizium der Schicht 6 n-leitend.ist und eine Verunreinigungsdichte von: 8 x 1014 Atomen pro cm2 (5 bis 8 OhmFcm), die Stärke des darunterliegenden isolierenden Schutzfilms 1 200 i und die an den pn-Übergang angelegte Spannung in Sperrichtung 50 Volt beträgt. Die genannte Elektronenmenge reicht aus, um die Oberfläche des n-leitenden Substrats in die Verarmungeschicht zu bringen. Weiter ist die Speicherzeit so hoch, daß etwa 10 % der gespeicherten Menge bei einer hohen lemperatur von etwa 800 C in 10 Tagen verschwindet. Dies bietet praktisch kaum Schwierigkeiten. If in the structure of FIG. 1 at the pn junction a in the reverse direction directional voltage is applied and increased until breakdown occurs, breakdown occurs initially near the surface of the pn junction, as the depletion layer in the pn junction by the donor state of the protective insulating film on the PN junction surface is compressed. At this time, the electrons by a strong electric field within the depletion layer in the pn junction surface accelerates and hit in the insulating protective film. Is the insulating protective film relatively thin, the electrons pass through the insulating oxide protective film through. This isolates most of the electrons at the interface between the two film and the polycrystalline silicon stored on the the density of the captured Electrons is very high. For example, the amount of stored electrons increases within 19./us to 3.5 x 1012 cm 2 if the polycrystalline silicon is the Layer 6 is n-conductive and has an impurity density of: 8 x 1014 atoms per cm2 (5 to 8 OhmFcm), the thickness of the insulating protective film underneath 1 200 i and the voltage applied to the pn junction in the reverse direction is 50 volts. The aforementioned amount of electrons is sufficient to cover the surface of the n-type substrate to bring into the impoverishment layer. Furthermore, the storage time is so long that about 10% of the stored amount at a high temperature of around 800 C in 10 days disappears. This hardly presents any difficulties in practice.
Ferner ist es bei dem erfindungsgemäßen Aufbau nicht notwendig, den pn-Übergang mit einem Metall abzudecken. Daher steigt im Gegensatz zu dem unter 1) beschriebenen bekannten Verfahren die elektrostatische Kapazität der Kollektor-Basis-Strecke nicht an, d. h., die Kapazität des Oxidfilms braucht nicht berucksichtigt zu werden. Damit ergibt sich eine Halbleitervorrichtung mit -hoher Stehepannung und guten Eigenschaften bei Hochfrequenz. Die längs des äußeren Umfangs vorgesehene Metallschicht wirkt als Sperre für die Verarmungsschicht, so daß das Ende derselben in der Substratoberfläche stabil gehalten wird. Furthermore, it is not necessary in the structure according to the invention, the cover the pn junction with a metal. Hence, in contrast to that, rises below 1) known method described the electrostatic capacity of the collector-base path not on, d. that is, the capacity of the oxide film need not be considered. This results in a semiconductor device having a high withstand voltage and good properties at high frequency. The lengthways the outer circumference provided metal layer acts as a barrier to the depletion layer so that the end of it into the substrate surface is kept stable.
Die n-leitende polykristalline Siliziumschicht 6 kann durch p-leitendes polykristallines Silizium, durch Aluminiumoxid (Al203) oder Siliziumnitrid (Si3N4) ersetzt werden. Werner kann gemäß Fig. 2 eine einkristalline Siliziumschicht 6 an einem Ende bis zur Basis~elektrode 3 und am anderen bis zur Metallschicht 4 reichen. Bei diesem Aufbau werden ebenfalls Funktion und Vorteiler des auaführwg sbeispiels der Fig. 1 erreicht. The n-conducting polycrystalline silicon layer 6 can by p-conducting polycrystalline silicon, through aluminum oxide (Al203) or silicon nitride (Si3N4) be replaced. Werner can, according to FIG. 2, a monocrystalline silicon layer 6 one end to the base electrode 3 and at the other to the metal layer 4. With this structure, the function and prescaler of the example shown in the table are also used of Fig. 1 reached.
Die Erfindung ist hauptsächlich auf Transistoren und Dioden mit hoher Stehspannung anwendbar. The invention is mainly based on transistors and diodes with high Withstand voltage applicable.
PatentanspruchClaim
Claims (1)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12251772A JPS4979782A (en) | 1972-12-08 | 1972-12-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2361171A1 true DE2361171A1 (en) | 1974-06-27 |
Family
ID=14837798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19732361171 Pending DE2361171A1 (en) | 1972-12-08 | 1973-12-07 | SEMI-CONDUCTOR DEVICE |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS4979782A (en) |
| DE (1) | DE2361171A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3490241T1 (en) * | 1983-05-16 | 1985-05-15 | Sony Corp., Tokio/Tokyo | Semiconductor device |
| DE3542166A1 (en) * | 1985-11-29 | 1987-06-04 | Telefunken Electronic Gmbh | SEMICONDUCTOR COMPONENT |
| EP0408868A2 (en) * | 1989-07-21 | 1991-01-23 | Motorola Semiconducteurs S.A. | High voltage semiconductor device and fabrication process |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5187115A (en) | 1977-12-05 | 1993-02-16 | Plasma Physics Corp. | Method of forming semiconducting materials and barriers using a dual enclosure apparatus |
| JPS567463A (en) * | 1979-06-29 | 1981-01-26 | Hitachi Ltd | Semiconductor device and its manufacture |
| JPS59161864A (en) * | 1983-03-04 | 1984-09-12 | Fujitsu Ltd | Semiconductor device |
| KR890004495B1 (en) * | 1984-11-29 | 1989-11-06 | 가부시끼가이샤 도오시바 | Semiconductor device |
-
1972
- 1972-12-08 JP JP12251772A patent/JPS4979782A/ja active Pending
-
1973
- 1973-12-07 DE DE19732361171 patent/DE2361171A1/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3490241T1 (en) * | 1983-05-16 | 1985-05-15 | Sony Corp., Tokio/Tokyo | Semiconductor device |
| DE3542166A1 (en) * | 1985-11-29 | 1987-06-04 | Telefunken Electronic Gmbh | SEMICONDUCTOR COMPONENT |
| US4879586A (en) * | 1985-11-29 | 1989-11-07 | Telefunken Electronic Gmbh | Semiconductor component |
| EP0408868A2 (en) * | 1989-07-21 | 1991-01-23 | Motorola Semiconducteurs S.A. | High voltage semiconductor device and fabrication process |
| FR2650122A1 (en) * | 1989-07-21 | 1991-01-25 | Motorola Semiconducteurs | HIGH VOLTAGE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
| EP0408868A3 (en) * | 1989-07-21 | 1991-03-20 | Motorola Semiconducteurs S.A. | High voltage semiconductor device and fabrication process |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS4979782A (en) | 1974-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1614283C3 (en) | Method for manufacturing a semiconductor device | |
| DE1944793C3 (en) | Method for manufacturing an integrated semiconductor device | |
| DE2559360A1 (en) | SEMI-CONDUCTOR COMPONENT WITH INTEGRATED CIRCUITS | |
| DE1282196B (en) | Semiconductor component with a protection device for its pn transitions | |
| DE2903534A1 (en) | FIELD EFFECT TRANSISTOR | |
| DE1639254B2 (en) | FIELD EFFECT SEMI-CONDUCTOR ARRANGEMENT WITH INSULATED GATE AND A CIRCUIT ELEMENT FOR PREVENTING DISCHARGE, AND A PROCESS FOR THEIR PRODUCTION | |
| DE3046358C2 (en) | Field effect transistor in thin film formation | |
| DE2234973A1 (en) | MIS SEMICONDUCTOR DEVICE | |
| DE102020123254A1 (en) | Semiconductor device | |
| DE2361171A1 (en) | SEMI-CONDUCTOR DEVICE | |
| DE2320579A1 (en) | SEMICONDUCTOR ELEMENT | |
| DE1539070A1 (en) | Semiconductor arrangements with small surface currents | |
| DE1297762B (en) | Junction field effect transistor | |
| DE69210475T2 (en) | Bidirectional circuit to suppress inrush voltages | |
| DE2852402C2 (en) | Lateral semiconductor device for integrated semiconductor circuits | |
| DE2823629C2 (en) | Planar semiconductor device | |
| DE2535864A1 (en) | SEMICONDUCTOR COMPONENTS | |
| EP0017980A1 (en) | Thyristor controlled by a field-effect transistor | |
| DE2915918A1 (en) | SEMI-CONDUCTOR ARRANGEMENT WITH OVERVOLTAGE PROTECTION | |
| DE1813551C3 (en) | High frequency planar transistor | |
| DE2046053B2 (en) | Integrated circuit | |
| DE1514082B2 (en) | Field effect transistor and planar transistor | |
| DE3029836C2 (en) | Thyristor | |
| DE1910447B2 (en) | Semiconductor component | |
| DE2616925C2 (en) | Semiconductor component and method for its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHJ | Non-payment of the annual fee |