[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE1614283C3 - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung

Info

Publication number
DE1614283C3
DE1614283C3 DE1614283A DE1614283A DE1614283C3 DE 1614283 C3 DE1614283 C3 DE 1614283C3 DE 1614283 A DE1614283 A DE 1614283A DE 1614283 A DE1614283 A DE 1614283A DE 1614283 C3 DE1614283 C3 DE 1614283C3
Authority
DE
Germany
Prior art keywords
pattern
layer
silicon
junction
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1614283A
Other languages
English (en)
Other versions
DE1614283B2 (de
DE1614283A1 (de
Inventor
Else Eindhoven Kooi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1614283A1 publication Critical patent/DE1614283A1/de
Publication of DE1614283B2 publication Critical patent/DE1614283B2/de
Application granted granted Critical
Publication of DE1614283C3 publication Critical patent/DE1614283C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Level Indicators Using A Float (AREA)
  • Weting (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren entsprechend dem Oberbegriff des Anspruchs 1. Ein derartiges Verfahren ist aus der US-PS 32 12 162 bekannt.
Verfahren dieser Art werden unter anderem zum Herstellen planarer Halbleiteranordnungen verwendet.
Die vorgesehene Oxidschicht erfüllt eine wesentliche Funktion in bezug auf das Schaltungselement. Diese Oxidschicht kann z. B. als elektrische Isolierung zwischen einer auf der Oxidschicht angebrachten elektrischen Leitung, die mit einer Zone des Schaltungselementes verbunden ist, und dem Siliziumkörper dienen. Weiter kann die Oxidschicht zur Verbesserung der Oberflächeneigenschaften des Siliziumkörpers und somit zur Verbesserung der elektrischen Eigenschaften des Schaltungselementes angebracht werden, wobei die Oxidschicht wenigstens diejenigen Teile der Oberfläche des Siliziumkörpers bedeckt, wo mindestens eine der PN-Übergangsflächen des Schaltungselementes die Siliziumoberfläche schneidet. Weiterhin kann die Oxidschicht bei der Herstellung noch als Diffusionsmaske dienen.
Bei bekannten Verfahren dieser Art wird die Oxidschicht nach dem Anbringen örtlich entfernt, so daß ein Siliziumoxidschichtmuster erhalten wird. Darauf wird der nicht von dem Muster abgedeckte Teil der Siliziumfläche den in der Halbleitertechnik üblichen Bearbeitungen, z. B. Diffusionsbehandlungen und Behandlungen zum Anbringen elektrischer Kontakte, unterworfen, um das Schaltungselement zu erhalten.
Bei den bekannten Verfahren treten bei verschiedenen Anwendungen verschiedene Schwierigigkeiten auf. In einer Oxidschicht kann man durch Ätzen mit verhältnismäßig großer Genauigkeit Fenster anbringen. Diese Genauigkeit nimmt jedoch in dem Maße ab, in dem dickere Oxidschichten verwendet werden, da beim Ätzen nicht nur in der dicken Richtung der Oxidschicht, sondern auch in seitlichen Richtungen Oxid weggeätzt wird; dieses seitliche Wegätzen beschränkt außerdem die kleinsten erzielbaren Abmessungen eines in der Oxidschicht vorzusehenden Fensters. Mit Rücksicht auf die genaue Ausbildung eines Musters ist somit eine möglichst dünne Oxidschicht erwünscht.
Aus anderen Gründen jedoch ist oft eine dickere Oxidschicht erwünscht, z. B. um eine gute Isolierung zwischen einer an der Oxidschicht anzubringenden Leitung und dem Siliziumkörper und/oder eine geringe Kapazität zwischen dieser Leitung und die Siliziumkörper zu erreichen. Weiterhin wird eine dünne Oxidschicht leicht beschädigt, wenn eine Anschlußleitung an einer auf der Oxidschicht angebrachten Metallschicht befestigt wird.
Die Oberfläche einer planaren Halbleiteranordnung mit einem Siliziumkörper, der mit einer Oxidschicht versehen ist, auf der Metallschichten angebracht sind, soll möglichst flach sein. Unregelmäßigkeiten entstehen unter anderem durch in der Oxidschicht vorgesehene Öffnungen, durch welche die Metallschichten mit dem Siliziumkörper verbunden sind. An den Rändern dieser Öffnungen können Unregelmäßigkeiten und Beschädigungen der Metallschichten entstehen, und zwar um so leichter, je dicker die Oxidschicht ist, in der diese Öffnungen vorgesehen sind.
Die beschriebenen Vor- und Nachteile sowohl von dünnen als auch von dicken Oxidschichten machen in der Praxis oft ein Kompromiß in bezug auf die Dicke der Oxidschicht notwendig, aber dabei wird keine der Schwierigkeiten zufriedenstellend behoben.
Bei den Verfahren der erwähnten Art wird gewöhnlich mindestens ein PN-Übergang des Schaltungsele-
mentes dadurch erhalten, daß durch die Öffnung in der Oxidschicht eine Verunreinigung in den Siliziumkörper diffundiert wird. Es entsteht dabei eine muldenförmige PN-Übergangsfläche, die an den Rändern stark gekrümmt ist und die bei diesen Rändern annähernd quer zur Oberfläche des Siliziumkörpers und der Oxidschicht verläuft. Dies hat zwei Nachteile. Die starke Krümmung der PN-Übergangsfläche hat einen ungünstigen Einfluß auf die Durchschlagspannung des PN-Überganges. Da die PN-Übergangsfläche nahe den Rändern annähernd quer zur Oxidschicht verläuft, kann im Betrieb des Schaltungselementes eine Drift von an der Oberfläche der Oxidschicht vorhandenen, praktisch unvermeidlichen Ionen auftreten, wodurch das Schaltungselement unstabil wird. Es ist daher oft ein flacher PN-Übergang erwünscht.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren nach dem Oberbegriff des Anspruchs 1 so auszugestalten, daß Oxidschichten verschiedener Dicke hergestellt werden können, wobei auch bei relativ großen Schichtdicken das Muster genau hergestellt werden kann und eine relativ flache Oberfläche der herzustellenden Halbleiteranordnung und flache PN-Übergänge erhalten werden können.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Aus »Electronics« (\0. Jan. 1966), Seiten 156-164 ist es bekannt, eine Maskierungsschicht aus Siliziumnitrid als Diffusionsmaske zu verwenden.
Weiter ist es aus »IEEE Transactions of Electron Devices« Vol. ED-13, No. 7, Seiten 561-563 an sich bekannt, daß Siliziumnitrid gegen Sauerstoff maskieren kann, so daß auf einem Siliziumkörper örtlich eine Siliziumoxidschicht entsteht. ■
Da das Muster über wenigstens einen Teil seiner Stärke in den Halbleiterkörper versenkt ist, können durch das Verfahren nach der Erfindung flachere Halbleiteranordnungen erhalten werden als bei Anwendung bekannter Verfahren, besonders im Falle einer dicken Oxidschicht. Weiterhin wird die Siliziumoxidschicht direkt als Muster angebracht, so daß die Oxidschicht nicht geätzt zu werden braucht, was insbesondere bei der dicken Oxidschicht vorteilhaft ist.
Die Maskierungsschicht hat vorzugsweise eine Dicke,
die geringer ist als die des anzubringenden Musters aus Siliziumoxid. Eine solche Maskierungsschicht läßt sich
durch Ätzen oder Zerstäuben genauer in einem erwünschten Muster ausbilden als eine dickere Schicht. Wird örtlich auf einer Oberfläche eines Siliziumkörpers durch Oxidation eine Siliziumoxidschicht angebracht, so ist das erhaltene Siliziumoxidschichtmuster
über einen Teil seiner Dicke in den Halbleiterkörper versenkt. Vorzugsweise jedoch wird die Oxidationsbehandlung mindestens einmal unterbrochen, wobei während der Unterbrechung die schon entstandene Oxidschicht wenigstens zu einem Teil ihrer Dicke wieder entfernt wird, z. B. durch Ätzen. Auf diese Weise kann ein über einen größeren Teil seiner Dicke oder sogar über seine ganze Dicke in den Siliziumkörper versenktes Muster erhalten werden. Weiterhin kann vor dem Anbringen des Musters der Siliziumkörper bereits einer Ätzbehandlung an den für das Muster beabsichtigten Stellen unterworfen werden.
Wie sich aus vorstehendem ergibt, ist die Erfindung insbesondere von Bedeutung zum Anbringen eines dicken Musters, z. B. mit einer Dicke von mindestens 0,5 μιτι. Vorzugsweise wird ein über mindestens 0,5 μίτι in den Siliziumkörper versenktes Muster angebracht.
Wesentlich ist eine Ausführungsform des Verfahrens, bei dem mittels der Maskierung ein Siliziumoxidschichtmuster mit mindestens einer Öffnung angebracht wird. Auch bei einer dicken Oxidschicht kann die Öffnung sehr klein sein, da im Gegensatz zu den bekannten Verfahren die Öffnung nicht durch Ätzen in der Oxidschicht angebracht zu werden braucht. Die Maskierung, die aus einer dünnen Siliziumnitridschicht besteht, kann durch photolithographische Prozesse genau in Form eines oder mehrerer kleiner Flecken angebracht werden. Weiter wird an dem Ort der Öffnung nicht ein kleines tiefes Loch erhalten, das die Anbringung eines Kontaktes erschweren würde, da das Muster in den Siliziumkörper versenkt ist.
Vorteilhaft kann die Maskierung in der öffnung ganz von der Oberfläche des Siliziumkörpers entfernt und auf der Oberfläche in dieser Öffnung eine Metallschicht angebracht werden, so daß eine Schottky-Diode erhalten wird (Diode mit einem Metall-Halbleiter-Übergang), wobei, um das Anbringen eines elektrischen Anschlusses zu ermöglichen, diese Metallschicht sich bis über die Siliziumoxidschicht erstreckt.
Weiterhin kann die Maskierung der Oberfläche des Siliziumkörpers in der Öffnung entfernt und durch Diffusion einer Verunreinigung in diese Oberfläche ein PN-Übergang in dem Siliziumkörper angebracht werden und eine Metallschicht mit letzterer Oberfläche in Berührung gebracht wird, die sich bis über die Siliziumoxidschicht erstreckt, um einen elektrischen Anschluß anbringen zu können. Auf diese Weise kann z. B. eine sehr kleine PN-Diode erhalten werden.
Da die Oxidschicht ohne Bedenken dick sein kann, kann eine gute Isolierung zwischen einer auf der Oxidschicht angebrachten Metallschicht und dem Halbleiterkörper erhalten werden, während bei der Befestigung einer Anschlußleitung an der Metallschicht die Gefahr einer Beschädigung der Oxidschicht sehr gering ist.
Eine sehr wichtige Ausführungsform des Verfahrens ist dadurch gekennzeichnet, daß nach dem Entfernen wenigstens eines Teiles der Maskierung der Oberfläche des Siliziumkörpers in der Öffnung durch Diffusion einer Verunreinigung in die frei gemachte Oberfläche mindestens ein PN-Übergang in dem Siliziumkörper angebracht wird. Dieser Übergang liegt vorzugsweise in einer geringeren Tiefe von der Oberfläche her als die Versenkungstiefe des Musters in dem Körper. Auf diese Weise kann man einen praktisch flachen PN-Übergang erhalten, dessen PN-Übergangsfläche annähernd parallel zur Oberfläche der Siliziumoxidschicht läuft und die doch am Rande durch die Oxidschicht begrenzt wird.
Dabei werden die vorerwähnte Ionendrift und die Verringerung der Durchschlagspannung durch starke Krümmung der PN-Übergangsfläche beschränkt.
Bevor die Verunreinigung eindiffundiert wird, kann die ganze Maskierung entfernt werden, während nach dem Anbringen des PN-Überganges mittels einer Diffusionsmaske in einen Teil der Oberfläche des Siliziumkörpers in der Öffnung des Musters eine Verunreinigung eindiffundiert werden kann, um einen zweiten PN-Übergang in einer geringeren Tiefe von der Oberfläche her als der bereits vorhandene PN-Übergang zu erhalten. Es entsteht dann eine planare NPN- oder PNP-Transistorstruktur, wobei einer der PN-Übergänge praktisch flach ist.
Bei einer weiteren wichtigen Ausführungsform des Verfahrens wird vor der Diffusion die Maskierung nur teilweise entfernt, während nach der Diffusion eine Siliziumoxidschicht durch Oxidation in der Öffnung an der nicht durch die Maskierung abgedeckten Oberfläche, angebracht wird, wobei die Oxidschicht dünner ist als die des Musters und über wenigstens einen Teil ihrer Dicke in den Siliziumkörper versenkt ist. Danach wird der verbleibende Teil der Maskierung entfernt, und in die frei gewordene Oberfläche eine Verunreinigung diffundiert, um einen PN-Übergang zu erhalten, der sich an den bereits vorhandenen PN-Übergang anschließt, sowie eine Verunreinigung zum Erzielen eines zweiten PN-Überganges, der in einer kleineren Tiefe in dem Siliziumkörper liegt als die erwähnten anschließenden PN-Übergänge und als die Tiefe der Versenkung der dünneren Siliziumoxidschicht in den Siliziumkörper.
Es kann auf diese Weise eine Transistorstruktur mit einem praktisch flachen Emitter-Übergang und einer Basiszone erhalten werden, deren unter der Emitterzone liegender Teil dünner ist als der verbleibende Teil der Basiszone.
Vorzugsweise wird auf dem Muster mindestens eine Metallschicht angebracht, die in einer in der Halbleitertechnik üblichen Weise mit einer durch Diffusion einer Verunreinigung erhaltenen diffundierten Zone verbunden wird, während eine Anschlußleitung mit dieser Metallschicht verbunden wird.
Gemäß einer weiteren sehr wichtigen, bevorzugten Ausführungsform des Verfahrens wird zur Herstellung einer monolithischen Halbleiterschaltung der Siliziumkörper mit einer Isolierschicht versehen, die aus dem versenkten Muster und einem daran anschließenden dünnen Teil besteht, wobei Schaltungselemente angebracht werden, von denen Halbleiterzonen an den dünnen Teil grenzen und auf der Isolierschicht eine Leiterbahnen bildende Metallschicht angebracht, die sich auch über das versenkte Muster erstreckt.
Bei der Herstellung monolithischer Halbleiterschaltungen ist es oft erwünscht, eine dünne Isolierschicht z. B. aus Siliziumoxid oder Siliziumnitrid anzuwenden, wobei jedoch während der Verbindung einer Anschlußleitung mit einer Anschlußfläche der Leiterbahnen auf der Isolierschicht diese dünne Isolierschicht beschädigt werden kann, so daß Kurzschluß zwischen der Anschlußleitung und diesem Siliziumkörper auftreten kann. Die Isolierschicht kann auch beschädigt werden beim Prüfen der hergestellten Halbleiteranordnung, wobei Kontaktstifte gegen die Anschlußstellen gedrückt werden. Dies führt in der Praxis zu einem großen Ausschuß. Indem ein Muster verwendet wird, mittels dessen eine Isolierschicht erhalten wird, die an der Stelle des Musters eine Verdickung aufweist und die Anschlußflächen auf dem Muster angebracht werden,
läßt sich der erwähnte Ausschuß praktisch vollständig vermeiden.
Mehrere Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen
Fig. 1 bis 3 schematische Querschnitte durch einen Halbleiterkörper in aufeinanderfolgenden Stufen der Herstellung eines versenkten Siliziumoxid-Musters,
Fig.4 einen schematischen Querschnitt durch eine nach dem Verfahren hergestellte Schottky-Diode,
Fig.5 einen schematischen Querschnitt durch eine nach dem Verfahren hergestellte PN-Diode,
Fig.6 einen schematischen Querschnitt durch einen nach dem Verfahren hergestellten PNP- bzw. NPN-Transistor,
F i g. 7 bis 9 schematische Querschnitte durch Teile des Halbleiterkörpers in verschiedenen Herstellungsstufen eines nach dem Verfahren hergestellten NPN- bzw. PNP-Transistors mit Stufenbasis,
Fig. 10 eine schematische Draufsicht auf eine Halbleiteranordnung mit zwei Halbleiterschaltungselementen, die nach dem Verfahren hergestellt ist,
Fig. 11 einen Querschnitt entlang der Linie XI-XI in Fig. 10,
Fig. 12 schematisch einen Querschnitt entlang der Linie XII-XII in Fig. 10.
Bei den einzelnen, unten beschriebenen Ausführungsbeispielen wird unter anderem der Unterschied in der Ätzgeschwindigkeit von Siliziumnitrid, Siliziumoxid und einem gemischten Oxid von Blei und Silizium (Bleiglas) in den nachfolgenden Ätzflüssigkeiten benutzt:
Fluorwasserstoffsäure (50%)
Ätzgeschwindigkeit von Siliziumnitrid
(angebracht auf einem Siliziumkörper durch Erhitzung auf etwa 1000°C in einem Gasgemisch auf SiH4 und NH3) etwa 0,03 nm/sec
Ätzgeschwindigkeit von Siliziumoxid etwa 30 nm/ see.
In Fluorwasserstoffsäure niedrigerer Konzentration nehmen die Ätzgeschwindigkeiten ab.
P-Ätzmittel, eine Flüssigkeit aus 15 Teilen Fluorwasserstoffsäure (50%), 10 Teilen HNO3 (70%) und 300 Teilen Wasser.
Ätzgeschwindigkeit von Siliziumoxid etwa 0,2 nm/ see. Ätzgeschwindigkeit von Bleiglas etwa 30 nm/sec.
Beispiel 1
Dieses Beispiel betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung mit einer Schottky-Diode (siehe F i g. 4). Diese Halbleiteranordnung 20 besteht aus einem Halbleiterkörper 1 aus Silizium, im folgenden Siliziumkörper genannt mit einem die Schottky-Diode bildenden Metall-Halbleiterübergang 11,3 an der Oberfläche 10 des Siliziumkörpers 1, auf der eine Siliziumoxidschicht angebracht ist. Die praktisch flache Siliziumoxidschicht wird durch eine Oxidbehandlung der Oberfläche des Körpers 1 erzeugt und in Form eines Siliziumoxidschichtmusters 8 angebracht, worauf der nicht von dem Muster bedeckte Oberflächenteil 10 einer in der Halbleitertechnik üblichen Behandlung unterworfen wird, um das Schaltungselement, hier die Schottky-Diode, herzustellen. Dies bedeutet in dem vorliegenden Ausführungsbeispiel das Anbringen einer Metallschicht 11.
Bei den bekannten Verfahren wird die gesamte Oberfläche des Siliziumkörpers mit Siliziumoxid bedeckt, worauf, um das Muster zu erzeugen, in die Oxidschicht z. B. durch Ätzen eine Öffnung eingebracht wird und dann in dieser Öffnung der Metall-Halbleiterübergang hergestellt wird. Vorliegend wird ein Siliziumoxidschichtmuster direkt angebracht, das wenigstens über einen Teil seiner Dicke in den Siliziumkörper 1 versenkt ist, da während der Oxidationsbehandlung die
ίο Oberfläche des Siliziumkörpers örtlich vor Oxidation geschützt wird.
Es wird dazu von einem Siliziumkörper 1 (Fig. 1) ausgegangen, der aus einer Siliziumscheibe 2 vom N-Typ mit einem spezifischen Widerstand von etwa
0,01 Ocm und einer Dicke von etwa 200 μπι besteht. Auf diese Siliziumscheibe wird durch epitaxiales Anwachsen eine Siliziumschicht 3 vom N-Typ mit einem spezifischen Widerstand von etwa 1 Qcm und einer Dicke von etwa 4 μίτι angebracht. Die weiteren Abmessungen des Siliziumkörpers sind weniger kritisch. Gewöhnlich wird der Siliziumkörper 1 hinreichend groß gewählt, um eine größere Anzahl von Schaltungselementen gleichzeitig nebeneinander anbringen zu können, der Körper wird dann anschließend in die einzelnen Schaltungselemente aufgeteilt. Nachstehend wird einfachheitshalber nur die Herstellung eines Schaltungselementes beschrieben.
Auf der Schicht 3 wird eine Maskierung angebracht, die aus einer Maskierungsschicht 4, 5 aus Siiiziumnitrid mit einer Dicke besteht, die kleiner ist als die des anzubringenden Musters 8. Die Siliziumnitridschicht 4,5 kann nach einem in der Halbleitertechnik üblichen Verfahren angebracht werden, in dem der Körper 1 in einem Gasgemisch aus SiH4 und NH3 auf etwa 1000°C erhitzt wird. Die Maskierungsschicht 4, 5 hat z. B. eine Dicke von 0,1 μιη.
Nach einem bekannten Verfahren, z. B. mittels eines photolithographischen Verfahrens, wird dann die Maskierungsschicht 4, 5 teilweise entfernt, so daß eine runde Scheibe 5 mit einem Durchmeser von 5 μιη zurückbleibt. Da die Maskierungsschicht 4, 5 dünn ist, können die geringen Abmessungen dieser Scheibe sehr genau eingehalten werden. Indem dann Wasserdampf mit einem Druck von 1 Atmosphäre bei etwa UOO0C über den Siliziumkörper 1 geleitet wird, wird ein Muster aus Siliziumoxid angebracht. Diese Oxidationsbehandlung wird nach 2 Stunden unterbrochen; dann ist bereits eine Oxidschicht 6 mit einer Stärke von 1 um vorhanden, die über etwa 0,5 μπι in den Siliziumkörper 1 versenkt ist (Fi g. 2).
Während der Unterbrechung der Oxidationsbehandlung wird die erhaltene Oxidschicht 6 über ihre gesamte Dicke durch Atzen mit Fluorwasserstoffsäure wieder entfernt. Anschließend wird die Oxidationsbehandlung wiederholt, so daß das 1 μπι dicke Muster 8 aus Siliziumoxid (F i g. 3), das mit einer öffnung 7 versehen ist, entsteht, das praktisch über seine gesamte Dicke in den Siliziumkörper 1 versenkt ist.
Darauf wird der Siliziumkörper 1 in Anwesenheit einer Bleioxidplatte, die nahe der Scheibe 5, z. B. in einem Abstand von 0,3 mm, gehalten wird, während etwa 5 Minuten auf 7000C erhitzt. Dadurch wird das Siliziumnitrid der Scheibe 5 in Bleiglas umgewandelt. Dieses Bleiglas kann durch Erhitzen in dem obenerwähnten P-Ätzmittel in etwa 1 Minute gelöst werden.
Die Maskierung 5 ist dann vollständig von der Oberfläche 10 des Siliziumkörpers 1 in der öffnung 7 entfernt. Auf dieser Oberfläche 10 wird dann eine Goldschicht 11 angebracht, die mit dem Halbleiterkör-
308 110/1
per einen Schottky-Kontakt bildet, wobei sich zur Herstellung eines elektrischen Anschlusses diese Goldschicht It über das Muster 8 hin erstreckt. Die Goldschicht 11 hat z. B. einen Durchmesser von 20 μπι und kann nach einem bekannten Verfahren, z. B. durch Aufdampfen, angebracht werden. Der elektrische Anschluß wird in üblicher Weise dadurch hergestellt, daß eine Anschlußleitung 12 an der Goldschicht 11 befestigt wird. Diese Befestigung wird dadurch erleichtert, daß die Goldschicht 11 praktisch flach ist, da das Muster 8 in den Körper versenkt ist.
Der Siliziumkörper 1 kann in üblicher Weise, z. B. durch Löten oder Legieren, an einer metallischen Trägerplatte 13 befestigt werden, die als zweiter elektrischer Anschluß der Schottky-Diode dient.
Beispiel 2
Ein Siliziumkörper vom P-Typ mit einem spezifischen Widerstand von 25 Qcm und einer Dicke von 200 μίτι wird, wie im Beispiel 1 beschrieben, mit einem praktisch über seine gesamte Dicke in den Siliziumkörper 1 (F i g. 5) versenkten Muster versehen, das aus einem mit einer Öffnung 7 versehenen flachen Muster 8 mit einer Dicke von etwa 1 μπι besteht. Die Öffnung hat einen Durchmesser von 100 μπι.
Die Maskierungsschicht wird auf die in Beispiel 1 beschriebene Weise von der Oberfläche 10 des Siliziumkörpers 1 in der Öffnung 7 entfernt. Dann wird durch Eindiffusion in die Oberfläche 10 im Siliziumkörper 1 ein PN-Übergang 25 erzeugt und auf der Oberfläche 10 eine einen guten Kontakt bildenden Metallschicht 11 angebracht. Ist die Öffnung 7 klein, so kann die Metallschicht 11, wie bei dem oben beschriebenen Ausführungsbeispiel, sich bis über das Muster 8 erstrecken, um eine hinreichend große Oberfläche zur Befestigung eines Anschlußleiters zu erhalten.
Die Tiefe des PN-Überganges 25 ist von der Oberfläche her gesehen, geringer als die Tiefe, über die das Muster 8 in den Siliziumkörper 1 versenkt ist. Der PN-Übergang 25 wird z. B. in einer Tiefe von 0,7 μίτι durch die übliche Phosphordiffusion angebracht, wobei die N-leitende Zone 28 entsteht. Es ergibt sich dann ein praktisch flacher PN-Übergang 25, dessen Rand trotzdem an die Oxidschicht grenzt.
Nach Reinigung der Oberfläche 10 wird auf übliche Weise, z. B. durch Aufdampfen, eine Aluminiumkontaktschicht 11 angebracht. Dadurch läßt sich ein praktisch ohmscher Kontakt erreichen. Der Halbleiterkörper wird dann auf übliche Weise auf einer Metallplatte 13 befestigt, die ebenfalls einen Kontakt bildet. An der Kontaktschicht 11 kann noch ein Anschlußleiter befestigt werden. Die so hergestellte Halbleiteranordnung bildet also eine PN-Diode. Die durch dieses Verfahren hergestellten Dioden zeigten eine Durchschlagspannung von etwa 200 V, während die nach dem bisher üblichen Verfahren aus dem gleichen Material hergestellten Dioden, die den gleichen Temperaturbehandlungen (Oxidationen, Diffusionen) unterworfen wurden, eine Durchschlagspannung von nicht mehr als 100 V aufwiesen.
Der Unterschied in der Durchschlagspannung wird dadurch verursacht, daß die nach dem Verfahren nach der Erfindung hergestellten Dioden einen praktisch flachen PN-Übergang aufweisen, während die durch das übliche Planarverfahren hergestellten Dioden einen gekrümmten PN-Übergang haben.
Beispiel 3
Eine Halbleiteranordnung mit einer NPN- oder PNP-Transistorstruktur kann wie folgt hergestellt werden:
Nachdem die Maskierungsschicht von der Oberfläche 10 (F i g. 6) des Siliziumkörpers in der Öffnung 7 des
ίο versenkten Musters 8 entfernt ist, und ein praktisch flacher PN-Übergang 25 auf die im Beispiel 2 beschriebene Art und Weise angebracht worden ist, wird die Oberfläche 10 mit einer Diffusionsmaske versehen. Diese Diffusionsmaske ist z. B. eine Siliziumoxidschicht 41 mit einer Dicke von etwa 0,3 μΐη mit einer Öffnung 37. Diese Diffusionsmaske kann auf eine in der Halbleitertechnik übliche Art und Weise angebracht werden. Anschließend wird durch Diffusion einer Verunreinigung durch die Öffnung 37 ein zweiter PN-Übergang 36 in einer geringeren Tiefe als der bereits vorhandene PN-Übergang 35 angebracht, so daß sich eine PNP- oder NPN-Struktur ergibt.
Wie in der Planartechnik üblich, werden dann auf der Oxidschicht 8,41 Metallschichten 40 und 39 angebracht,
die durch Öffnungen 38 und 37 mit den durch die PN-Übergänge 25 und 36 begrenzten diffundierten Zonen 45 und 28 verbunden sind. Mit den Metallschichten 40 und 39 werden dann Anschlußleiter 44 und 43verbunden. Schließlich wird der Halbleiterkörper 1 an einer ebenfalls als Kontakt dienenden Metallplatte 13 befestigt.
Die so hergestellten Transistorstrukturen haben einen praktisch flachen PN-Übergang 25, der als Kollektor- oder Emitter-Übergang dienen kann, wäh-
rend der PN-Übergang 36 als Emitter- oder Kollektor-Übergang dient.
Der die Übergänge 25 und 36 enthaltende Teil des Halbleiterkörpers 1 kann eine epitaktisch angewachsene Siliziumschicht sein, wobei sich das Muster 8 über die gesamte Dicke dieser Schicht erstrecken kann. Es ist dann eine Struktur möglich, die einer epitaktischen Mesa-Transistorstruktur entspricht.
Das Muster 8 kann bei einem Transistor vorteilhafterweise eine größere Dicke (z. B. 2 μίτι) haben als bei einer
Diode, wodurch der flache Übergang tiefer angebracht werden kann und mehr Raum zum Unterbringen des zweiten PN-Überganges vorhanden ist.
Da sich die Metallschichten 39 und 40 im wesentlichen über das dicke Muster 8 erstrecken, ist die Kapazität zwischen diesen Metallschichten und dem Körper 1 gering.
Beispiel 4
Anhand dieses Ausführungsbeispiels wird kurz beschrieben, wie ein Transistor mit einem praktisch flachen Emitter-Übergang und einer Basiszone hergestellt werden kann, deren unter der Emitterzone liegender Teil dünner ist als der übrige Teil der Basiszone.
Ähnlich wie bei den bereits beschriebenen Ausführungsbeispielen wird ein Siliziumkörper 1 (Fig.7) mit einem versenkten Muster versehen, das aus einer Siliziumoxidschicht mit einer öffnung 7 besteht Die Maskierungsschicht 4, 5 besteht aus Siliziumnitrid. Die Maskierungsschicht wird anschließend teilweise entfernt, so daß ein scheibenartiger Teil 5 der Maskierungsschicht zurückbleibt.
Dies kann folgendermaßen erreicht werden. Der Teil 5 der Maskierungsschicht wird auf übliche Art und Weise mit einer Aluminiumschicht mit einer Dicke von etwa 0,1 μπι überzogen. Anschließend wird der Teil 4 der Schicht durch einen Zerstäubungsvorgang im Hochvakuum entfernt. Das Muster 8 wird dabei etwas dünner. Schließlich wird durch Ätzen in Salpetersäure das Aluminium vom Teil 5 der Maskierungsschicht entfernt.
Das Muster 8 hat z. B. eine Dicke von etwa 2 μΐη. Indem auf an sich bekannte Weise eine Verunreinigung in den Siliziumkörper eindiffundiert wird, entsteht der PN-Übergang 54 in einer Tiefe von z. B. 1,5 μπι. Durch Oxidation, während der die verbleibende Maskierungsschicht schützend wirkt, wird eine Siliziumoxidschicht 55 (siehe auch F i g. 8) in der Öffnung 7 auf den nicht von der Maskierungsschicht 5 abgedeckten Oberflächenteil angebracht. Die Siliziumoxidschicht 55 ist dünner als das Muster 8 und hat z. B. eine Dicke von 1 μΐη und ist über etwa 0,5 μίτι in den Siliziumkörper 1 versenkt. Die Siliziumoxidschicht 55 bildet somit ein über seine halbe Dicke versenktes Muster mit einer Öffnung 56.
Die Maskierungsschicht 5 wird wie oben beschrieben entfernt, und in die frei gewordene Oberfläche 57 wird zum Herstellen eines PN-Überganges 58, der sich an dem bereits vorhandenen Übergang 54 anschließt, eine Verunreinigung eindiffundiert. Der PN-Übergang 58 liegt z. B. in einer Tiefe von etwa 0,6 μίτι. Weiter wird zum Herstellen des zweiten PN-Überganges 59 in einer geringeren Tiefe als der PN-Übergang 58 und der anschließende Übergang 54, z. B. in einer Tiefe von etwa 0,3 μΐη, eine weitere Verunreinigung eindiffundiert. Die Tiefe dieses zweiten PN-Überganges 59 ist · auch geringer als die Versenkungstiefe der dünneren Siliziumoxidschicht 55 im Siliziumkörper 1.
Nach dem Reinigen der Öffnung 56 und dem Herstellen einer Öffnung 60 (Fig.9) werden die Emitter-Kontaktschicht 61 und die Basis-Kontaktschicht 62, z. B. durch Aufdampfen von Aluminium, angebracht. An der Unterseite des Siliziumkörpers 1 kann ein Kollektor-Kontakt 13 angebracht werden. Weiter können Anschlußleiter mit sich über das dicke Muster 8 erstreckenden Teilen der Kontaktschichten 61und 62 verbunden werden.
Es ergibt sich so ein Transistor mit einem praktisch flachen Emitter-Übergang und einer Basiszone 63, die einen unter der Emitterzone 64 liegenden dünnen Teil aufweist.
Nach dem beschriebenen Verfahren können Transistoren für hohe Frequenzen mit einem niedrigen Basisbahnwiderstand hergestellt werden, die zudem, da sich Kontaktschichten 61 und 62 über das dicke Muster 8 erstrecken, eine geringe Kapazität zwischen diesen Kontaktschichten und dem Körper 1 aufweisen.
Beispiel 5
Dies ist ein Beispiel eines Verfahrens zur Herstellung einer monolithischen Halbleiterschaltung mit einem Siliziumkörper 1 (Fig. 10, 11 und 12), von dem eine Oberfläche mit einer isolierenden Schicht 71, 8 überzogen ist, auf der Leiterbahnen 72 bis 75 angebracht sind, die durch öffnungen 76 bis 80 in der Isolierschicht 71 mit an die Schicht 71 angrenzenden Zonen 81 bis 84 von zwei Schaltungselementen Kontakt herstellen, nämlich bei einem Transistor mit den Emitter-, Basis- und Kollektorzonen 81, 82 und 83 und bei einem Widerstandselement mit einer Zone 84. Die Zone 85 ist in üblicher Weise nur für Isolierzwecke vorgesehen. Leiterbahnen 72 bis 75 umfassen Kontaktflächen 86 bis 89, an denen Anschlußleitungen mit den Leiterbahnen verbunden werden. Deutlichkeitshalber ist nur in F i g. 12 eine Anschlußleitung 91 dargestellt, die mit der Kontaktfläche 87 verbunden ist.
Es wird zunächst die Oberfläche des Siliziumkörpers 1 mit einem Siliziumoxidschichtmuster 8 versehen, das vorzugsweise praktisch über seine ganze Dicke in den
ίο Siliziumkörper 1 versenkt ist. Das Muster 8, das streifenförmig ausgebildet ist, hat z. B. eine Dicke von mindestens 1 μιτι.
Darauf wird in einer in Planartechnik üblichen Weise mit Hilfe einer Isolierschicht 71, die dünner ist als das Muster 8 und die sich an das Muster 8 anschließt, der genannte Transistor und das Widerstandselement angebracht. Die Zonen 83 und 85 können bereits vor dem Anbringen der Isolierschichten 71, 8 erzeugt werden, während die Zonen 81, 82 und 84 nach dem Anbringen der Schicht 71,8 erzeugt werden. Die dünne Isolierschicht 71 hat z. B. eine Dicke von etwa 0,4 μίτι. Eine Isolierschicht solcher Dicke wird in der üblichen Planartechnik häufig verwendet.
Darauf werden die Leiterbahnen 72 bis 75 in üblicher Weise angebracht, wobei die Kontaktflächen 86 bis 89 auf dem dicken Muster 8 angebracht werden. Die Leiterbahnen und die Kontaktflächen bestehen aus Aluminium, wobei es unvermeidlich ist, daß sich eine dünne Aluminiumoxic'schicht auf dem Aluminium bildet.
In einem üblichen Herstellungsvorgang wird die hergestellte Halbleiteranordnung geprüft, wobei Kontaktstifte gegen die Kontaktflächen 86 bis 89 mit hinreichender Kraft gedrückt werden, um die Aluminiumoxidschicht zu durchdringen. Dabei wird eine unter den Kontaktflächen liegende Isolierschicht mit der üblichen Dicke von z. B. 0,4 μίτι leicht beschädigt. Das dicke Muster 8 verringert die Möglichkeit einer solchen Beschädigung wesentlich. Weiter ist die Möglichkeit einer Beschädigung auch bei der Befestigung von Anschlußleitungen 91 an den Kontaktflächen 87 geringer. Für eine Anzahl von Schaltungsanordnungen ist es weiter ein wesentlicher Vorteil, daß die Kapazität zwischen dem Siliziumkörper 1 und den Kontaktflächen 86 bis 89 wegen der Dicke des Musters 8 gering ist.
Die dünne Isolierschicht 71 besteht aus Siliziumoxid und kann in üblicher Weise angebracht werden, nachdem die Maskierungsschicht entfernt worden ist, die beim Anbringen des Musters 8 in vorstehend beschriebener Weise verwendet wird, um die Siliziumfläche örtlich vor der Oxidation zu schützen. Die dünne Isolierschicht 71 kann auch aus Siliziumnitrid bestehen. Es wird einleuchten, daß mehr und/oder andere Schaltungselemente wie Dioden und Feldeffekt-Transistoren in dem Siliziumkörper untergebracht werden können. Das Muster 8 kann ganz anders gestaltet sein und z. B. durch einen die dünne Isolierschicht umgebenden Ring gebildet werden, über den die Kontaktflächen verteilt sind. Weiter kann das Muster sich unter einer Leiterbahn erstrecken, was z. B. nützlich ist, wenn die Kapazität zwischen der Leiterbahn und dem Siliziumkörper gering sein soll.
Das Muster braucht nicht über seine ganze Dicke in den Siliziumkörper versenkt zu sein. Bei einer Anzahl von Anwendungen genügt es, wenn das Muster über mindestens seine halbe Dicke in den Körper versenkt ist. Die PN-Übergänge von z. B. einem Hochfrequenztransistor können in einer größeren Tiefe angebracht werden als die Tiefe der Versenkung des Musters. Es
ergeben sich dann keine flachen PN-Übergänge, aber es brauchen keine Öffnungen in einer dicken Oxidschicht vorgesehen zu werden, während Metallschichten, mit denen Anschlußleitungen verbunden werden müssen, im wesentlichen auf einem dicken Muster liegen können, wodurch die Kapazität zwischen diesen Metallschichten und dem Körper gering ist. Um ein über praktisch seine ganze Dicke in den Körper versenktes Muster zu
erhalten, kann die Oxidationsbehandlung mehr als einmal unterbrochen werden, um die erhaltene Oxidschicht über wenigstens einen Teil ihrer Dicke wieder zu entfernen. Weiterhin kann vor dem Anbringen des Musters der Siliziumkörper bereits einer Ätzbehandlung an den für das Muster beabsichtigten Stellen unterworfen werden
Hierzu 3 Blatt Zeichnungen

Claims (20)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiteranordnung mit einem Halbleiterkörper aus Silizium mit mindestens einem Halbleiterschaltungselement, bei dem
a) der Halbleiterkörper mit Hilfe einer Oxidationsbehandlung einer Oberfläche mit einem flachen Siliziumoxidschichtmuster versehen wird, und
b) nach Herstellung des Siliziumoxidschichtmusters nicht vom Muster abgedeckte Teile der Oberfläche Bearbeitungen unterworfen werden, um wenigstens ein Schaltungselement zu erhalten, dadurch gekennzeichnet, daß zur Herstellung des Siliziumoxidschichtmusters
c) zunächst die Oberfläche örtlich mit einer die Oxidation des Siliziums verhindernden Maskierungsschicht (4, 5) aus Siliziumnitrid bedeckt wird,
d) dann das Siliziumoxidschichtmuster durch eine Oxidationsbehandlung mit wenigstens einem Teil seiner Dicke versenkt, angebracht wird und
e) schließlich die Maskierungsschicht mindestens örtlich entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Maskierungsschicht (4, 5) verwendet wird, deren Dicke geringer ist als die Dicke des Musters (8).
3. Verfahren nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß das Muster (8) über mindestens 0,5 μπι in den Halbleiterkörper (1) versenkt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zum Versenken des Musters (8) über wenigstens einen großen Teil seiner Dicke in den Halbleiterkörper vor dem Anbringen des Musters (8) der Halbleiterkörper einer Ätzbehandlung an den für das Muster (8) beabsichtigten Stellen unterworfen wird und/oder die Oxidationsbehandlung mindestens einmal unterbrochen wird und die bereits erhaltene Oxidschicht (6) während der Unterbrechung über mindestens einen Teil ihrer Dicke wieder entfernt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Muster (8) über etwa seine gesamte Dicke im Halbleiterkörper (1) versenkt wird.
6. Verfahren nach mindestens einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß nach dem Anbringen des Musters (8) die Maskierungsschicht (5) völlig entfernt wird.
7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß ein an das Muster (8) grenzender Teil der Maskierungsschicht (5) entfernt wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Maskierungsschicht (5) bzw. das Muster (8) aus Siliziumoxid durch die Anwendung eines oder mehrerer chemischer Verfahrensschritte wenigstens teilweise entfernt wird, wobei das Muster bzw. die Maskierungsschicht weniger schnell angegriffen wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß ein Muster (8) mit
mindestens einer Öffnung erzeugt wird.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der Halbleiterkörper (1) mit einer epitaktisch angewachsenen Siliziumschicht (3) versehen wird und das Muster (8) über die ganze Dicke dieser Siliziumschicht (3) versenkt wird.
11. Verfahren nach einem der Ansprüche 7 bis 10, bei dem nach dem Anbringen des Musters (8) die Maskierungsschicht (5) von der Oberfläche des Halbleiterkörpers (1) wenigstens teilweise entfernt wird, dadurch gekennzeichnet, daß in die so freigelegte Oberfläche des Siliziumkörpers mindestens eine Verunreinigung eindiffundiert wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß durch die Verunreinigungsdiffusion mindestens ein PN-Übergang (25) erzeugt wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß ein PN-Übergang (25) erzeugt wird, dessen Tiefe, von der Oberfläche her gesehen, geringer ist als die Versenkungstiefe des Musters (8).
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß mittels einer Diffusionsmaske (41) in einen Teil der Siliziumoberfläche in der Öffnung des Musters (8) eine Verunreinigung diffundiert wird zur Erzeugung eines PN-Übergangs (36) in einer geringeren Tiefe als der des bereits vorhandenen PN-Übergangs (25).
15. Verfahren nach Anspruch 12 oder 13, bei dem vor der Diffusion nur ein Teil der Maskierungsschicht entfernt wird, dadurch gekennzeichnet, daß der für die Diffusion von der Maskierungsschicht (4, 5) freigelegte Teil der Oberfläche des Halbleiterkörpers (1) mittels einer Oxidationsbehandlung mit einer, wenigstens über einen Teil ihrer Dicke versenkten Siliziumoxidschicht (55) versehen wird, die dünner ist als das Muster (8).
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß der nach dem Anbringen der dünneren Siliziumoxidschicht (55) verbleibende Teil der Maskierungsschicht (5) entfernt wird und in die dadurch freigelegte Oberfläche des Halbleiterkörpers eine Verunreinigung eindiffundiert wird, um einen PN-Übergang (58) zu erzeugen, der sich an den bereits erzeugten PN-Übergang (54) anschließt, sowie eine Verunreinigung, um einen zweiten PN-Übergang (59) zu erzeugen, der in einer geringeren Tiefe liegt als die genannten anschließenden PN-Übergänge (58,54) und als die Versenkungstiefe der dünneren Siliziumoxidschicht (55).
17. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß eine Metallschicht angebracht wird, die eine elektrische Verbindung (11; 39,40; 61,62; 73) mit wenigstens einem Teil der so freigelegten Oberfläche bildet und die sich auch über das versenkte Muster (8) erstreckt.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß die elektrische Verbindung (11) einen Schottky-Kontakt bildet.
19. Verfahren zur Herstellung einer monolithischen Halbleiterschaltung nach Anspruch 17, dadurch gekennzeichnet, daß der Halbleiterkörper mit einer Isolierschicht versehen wird, die aus dem versenkten Muster (8) und einer daran anschließenden dünnen Isolierschicht (71) besteht, daß Schaltungselemente angebracht werden, von denen Halbleiterzonen (82, 83) an die dünne Isolierschicht (71) grenzen, und daß auf der Isolierschicht eine
Leiterbahnen bildende Metallschicht (73) angebracht wird, die sich auch über das versenkte Muster (8) erstreckt.
20. Verfahren nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, daß die Metallschicht (39, 40; 73) mindestens eine Kontaktfläche bildet, mit der ein Anschlußleiter (43, 44; 91) verbunden werden kann und die auf der Oberfläche des versenkten Musters (8) liegt.
DE1614283A 1966-10-05 1967-09-29 Verfahren zum Herstellen einer Halbleiteranordnung Expired DE1614283C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL666614016A NL153374B (nl) 1966-10-05 1966-10-05 Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze.

Publications (3)

Publication Number Publication Date
DE1614283A1 DE1614283A1 (de) 1970-05-27
DE1614283B2 DE1614283B2 (de) 1975-06-05
DE1614283C3 true DE1614283C3 (de) 1983-03-10

Family

ID=19797850

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1614283A Expired DE1614283C3 (de) 1966-10-05 1967-09-29 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (13)

Country Link
US (1) US3970486A (de)
JP (8) JPS5631893B1 (de)
AT (1) AT280349B (de)
BE (1) BE704674A (de)
CH (1) CH469358A (de)
DE (1) DE1614283C3 (de)
DK (1) DK121913B (de)
ES (1) ES345702A1 (de)
FR (1) FR1549386A (de)
GB (1) GB1208574A (de)
NL (1) NL153374B (de)
NO (1) NO125653B (de)
SE (1) SE335177B (de)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979877B1 (en) 1965-09-28 2005-12-27 Li Chou H Solid-state device
US5696402A (en) * 1965-09-28 1997-12-09 Li; Chou H. Integrated circuit device
US6849918B1 (en) * 1965-09-28 2005-02-01 Chou H. Li Miniaturized dielectrically isolated solid state device
US7038290B1 (en) 1965-09-28 2006-05-02 Li Chou H Integrated circuit device
NL159817B (nl) * 1966-10-05 1979-03-15 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
NL7010208A (de) * 1966-10-05 1972-01-12 Philips Nv
USRE31580E (en) * 1967-06-08 1984-05-01 U.S. Philips Corporation Insulated gate field-effect transistor comprising a mesa channel and a thicker surrounding oxide
USRE28653E (en) * 1968-04-23 1975-12-16 Method of fabricating semiconductor devices
BE753245A (fr) * 1969-08-04 1970-12-16 Rca Corp Procede pour la fabrication de dispositifs semiconducteurs
FR2058385A1 (en) * 1969-08-20 1971-05-28 Ibm Diode with schottky barrier
DE1952636C3 (de) * 1969-10-18 1981-04-30 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen einer Halbleiteranordnung mit einem Schottky-Kontakt
GB1332932A (en) * 1970-01-15 1973-10-10 Mullard Ltd Methods of manufacturing a semiconductor device
US3698966A (en) * 1970-02-26 1972-10-17 North American Rockwell Processes using a masking layer for producing field effect devices having oxide isolation
GB1360996A (en) * 1970-06-15 1974-07-24 Hitachi Ltd Semiconductor device and method for manufacture
NL170902C (nl) * 1970-07-10 1983-01-03 Philips Nv Halfgeleiderinrichting, in het bijzonder monolithische geintegreerde halfgeleiderschakeling.
FR2098325B1 (de) * 1970-07-10 1977-04-22 Philips Nv
JPS514756B1 (de) * 1970-10-05 1976-02-14
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
JPS498183A (de) * 1972-05-10 1974-01-24
FR2188304B1 (de) * 1972-06-15 1977-07-22 Commissariat Energie Atomique
DE2318912A1 (de) * 1972-06-30 1974-01-17 Ibm Integrierte halbleiteranordnung
JPS4960684A (de) * 1972-10-12 1974-06-12
JPS5617734B2 (de) * 1973-07-19 1981-04-24
JPS5159853U (de) * 1974-11-06 1976-05-11
JPS5938741B2 (ja) * 1976-07-31 1984-09-19 ティーディーケイ株式会社 半導体装置およびその作製方法
EP0002107A3 (de) * 1977-11-17 1979-09-05 Rca Corporation Verfahren zur Herstellung einer planaren Halbleiteranordnung
GB2042801B (en) * 1979-02-13 1983-12-14 Standard Telephones Cables Ltd Contacting semicnductor devices
US4441941A (en) * 1980-03-06 1984-04-10 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device employing element isolation using insulating materials
US4274909A (en) * 1980-03-17 1981-06-23 International Business Machines Corporation Method for forming ultra fine deep dielectric isolation
US4317690A (en) * 1980-06-18 1982-03-02 Signetics Corporation Self-aligned double polysilicon MOS fabrication
US4506435A (en) * 1981-07-27 1985-03-26 International Business Machines Corporation Method for forming recessed isolated regions
US4454647A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
US4454646A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
JPS5873163A (ja) * 1981-10-27 1983-05-02 Toshiba Corp Ｍｏｓ型半導体装置
US4508757A (en) * 1982-12-20 1985-04-02 International Business Machines Corporation Method of manufacturing a minimum bird's beak recessed oxide isolation structure
GB2151844A (en) * 1983-12-20 1985-07-24 Philips Electronic Associated Semiconductor devices
JPS60115416U (ja) * 1984-01-12 1985-08-05 三菱電機株式会社 フラツトキ−型操作ボ−ド
JPS6133323U (ja) * 1984-07-31 1986-02-28 武夫 大坪 キ−ボ−ド表示板
JPS61126696U (de) * 1985-01-28 1986-08-08
US4630356A (en) * 1985-09-19 1986-12-23 International Business Machines Corporation Method of forming recessed oxide isolation with reduced steepness of the birds' neck
US5019526A (en) * 1988-09-26 1991-05-28 Nippondenso Co., Ltd. Method of manufacturing a semiconductor device having a plurality of elements
US5077235A (en) * 1989-01-24 1991-12-31 Ricoh Comany, Ltd. Method of manufacturing a semiconductor integrated circuit device having SOI structure
US4968641A (en) * 1989-06-22 1990-11-06 Alexander Kalnitsky Method for formation of an isolating oxide layer
US4987099A (en) * 1989-12-29 1991-01-22 North American Philips Corp. Method for selectively filling contacts or vias or various depths with CVD tungsten
JP3111500B2 (ja) * 1991-05-09 2000-11-20 富士電機株式会社 誘電体分離ウエハの製造方法
JPH05283710A (ja) * 1991-12-06 1993-10-29 Intel Corp 高電圧ｍｏｓトランジスタ及びその製造方法
US5418176A (en) * 1994-02-17 1995-05-23 United Microelectronics Corporation Process for producing memory devices having narrow buried N+ lines
US5756385A (en) * 1994-03-30 1998-05-26 Sandisk Corporation Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers
US5661053A (en) * 1994-05-25 1997-08-26 Sandisk Corporation Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers
US5814875A (en) * 1995-01-31 1998-09-29 Nippon Steel Corporation Semiconductor device and method of manufacturing the same apparatus and method for providing semiconductor devices having a field shield element between devices
US20040144999A1 (en) * 1995-06-07 2004-07-29 Li Chou H. Integrated circuit device
US5747357A (en) 1995-09-27 1998-05-05 Mosel Vitelic, Inc. Modified poly-buffered isolation
US5883566A (en) * 1997-02-24 1999-03-16 International Business Machines Corporation Noise-isolated buried resistor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure
US3212162A (en) * 1962-01-05 1965-10-19 Fairchild Camera Instr Co Fabricating semiconductor devices
US3165430A (en) * 1963-01-21 1965-01-12 Siliconix Inc Method of ultra-fine semiconductor manufacture
US3279963A (en) * 1963-07-23 1966-10-18 Ibm Fabrication of semiconductor devices
DE1439737B2 (de) * 1964-10-31 1970-05-06 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Verfahren zum Herstellen einer Halblei teranordnung
US3484313A (en) * 1965-03-25 1969-12-16 Hitachi Ltd Method of manufacturing semiconductor devices
US3442011A (en) * 1965-06-30 1969-05-06 Texas Instruments Inc Method for isolating individual devices in an integrated circuit monolithic bar
US3479237A (en) * 1966-04-08 1969-11-18 Bell Telephone Labor Inc Etch masks on semiconductor surfaces
US3649386A (en) * 1968-04-23 1972-03-14 Bell Telephone Labor Inc Method of fabricating semiconductor devices
US3550292A (en) * 1968-08-23 1970-12-29 Nippon Electric Co Semiconductor device and method of manufacturing the same
JPS4917069A (de) * 1972-06-10 1974-02-15
JPS5232803B2 (de) * 1972-08-15 1977-08-24

Also Published As

Publication number Publication date
JPS4923071B1 (de) 1974-06-13
JPS4939308B1 (de) 1974-10-24
NL6614016A (de) 1968-04-08
SE335177B (de) 1971-05-17
BE704674A (de) 1968-04-04
JPS5435071B1 (de) 1979-10-31
JPS5134274B1 (de) 1976-09-25
DE1614283B2 (de) 1975-06-05
JPS4939309B1 (de) 1974-10-24
CH469358A (de) 1969-02-28
JPS5838937B1 (de) 1983-08-26
NL153374B (nl) 1977-05-16
DE1614283A1 (de) 1970-05-27
NO125653B (de) 1972-10-09
JPS5631893B1 (de) 1981-07-24
US3970486A (en) 1976-07-20
DK121913B (da) 1971-12-20
JPS5434596B1 (de) 1979-10-27
ES345702A1 (es) 1969-02-01
GB1208574A (en) 1970-10-14
FR1549386A (de) 1968-12-13
AT280349B (de) 1970-04-10

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2224634C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2509315A1 (de) Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2103468C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2149766A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2422120B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE3040873C2 (de) Feldeffekttransistor
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2716205B2 (de) Elektrolumineszenzanzeigevorrichtung und Verfahren zu deren Herstellung
DE2501074A1 (de) Transistoreinrichtung und verfahren zu ihrer herstellung
DE1489193C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69215956T2 (de) Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement
DE2111089A1 (de) Verfahren zur Herstellung eines Halbleiterschaltelementes

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)