[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE1444521B2 - Verfahren zur herstellung einer halbleiteranordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung

Info

Publication number
DE1444521B2
DE1444521B2 DE1962S0077827 DES0077827A DE1444521B2 DE 1444521 B2 DE1444521 B2 DE 1444521B2 DE 1962S0077827 DE1962S0077827 DE 1962S0077827 DE S0077827 A DES0077827 A DE S0077827A DE 1444521 B2 DE1444521 B2 DE 1444521B2
Authority
DE
Germany
Prior art keywords
semiconductor
layer
dopant
oxide
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE1962S0077827
Other languages
English (en)
Other versions
DE1444521A1 (de
Inventor
Rene 8553 Ebermann stadt Rosenheinrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1962S0077827 priority Critical patent/DE1444521B2/de
Priority to CH1318062A priority patent/CH395349A/de
Priority to GB3312/63A priority patent/GB985404A/en
Priority to FR922899A priority patent/FR1405805A/fr
Priority to US254783A priority patent/US3287187A/en
Publication of DE1444521A1 publication Critical patent/DE1444521A1/de
Publication of DE1444521B2 publication Critical patent/DE1444521B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/02—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the solid state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thyristors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung mit einem im wesentlichen einkristallinen Halbleiterkörper und Zonen unterschiedlichen Leitungstyps bzw. unterschiedlicher Dotierungskonzentration durch Eindiffundieren von Dotierungsstoff aus einer auf der Oberfläche des Halbleiterkörpers aufgebrachten Dotierungsstoffschicht unter Erwärmung des Halbleiterkörpers auf Diffusionstemperatur.
Aus der deutschen Auslegeschrift 1 080 697 ist es bekannt, zum Herstellen einer Halbleiteranordnung eine dünne Dotierungsstoffschicht auf der Oberfläche eines Halbleiterkörpers niederzuschlagen und diese Oberfläche sodann unter Ausbildung eines Oxydfilms zu oxydieren. Hierauf wird auf dem Oxydfilm ein Foto-Abdeckmuster erzeugt und der Oxydfilm an den nicht maskierten Stellen mit der dort unter dem Oxydfilm befindlichen Dotierungsstoffschicht mittels eines selektiv wirkenden Ätzmittels beseitigt. Schließlich wird auch an den maskierten Oberflächenstellen die Fotoabdeckung und das Oxyd beseitigt. Danach wird der Halbleiterkörper erhitzt, so daß Dotierungsstoff aus der Dotierungsstoffschicht an den ursprünglich durch die Fotoabdeckung maskierten Oberflächensteilen in den Halbleiterkörper eindiffundiert.
Während dieses Erhitzens dampft beim bekannten Verfahren Dotierungsstoff von den mit der Dotierungsstoffschicht bedeckten Stellen der Oberfläche des Halbleiterkörpers ab und diffundiert an unbedeckten Oberflächenstellen des Halbleiterkörpers, wo kein Dotierungsstoff erwünscht ist, in den Halbleiterkörper ein.
Der Erfindung liegt die Aufgabe zugrunde, hier Abhilfe zu schaffe'n und das Eindiffundieren von Dotierungsstoff in den Halbleiterkörper auf die dafür vorgesehenen, scharf umrissenen Oberflächenbereiche zu beschränken.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß vor dem Eindiffundieren ein Belag aus Oxyd des Halbleitermaterials auf die Dotierstoffschicht aufgedampft wird.
Besonders vorteilhaft ist es, wenn die Oberfläche des Halbleiterkörpers nach dem Bedampfen mit dem Oxyd des Halbleitermaterials mit Hilfe von Wasserdampf nachoxydiert wird.
Nach dem Aufdampfen des Dotierungsstoffes werden Oxyde des Halbleitermaterials, beispielsweise Siliziumdioxyd- bzw. -monoxyd auf die Halbleiteroberfläche aufgedampft. Derartige Oxyde sind pulverförmig erhältlich. Sie weisen die benötigte hohe Reinheit auf, bzw. es lassen sich Oxyde der benötigten hohen Reinheit aus Halbleitermaterial herstellen. Die Oxyde werden zweckmäßigerweise in einem Tantaltiegel untergebracht, worauf sie auf eine entsprechend hohe Temperatur erwärmt werden, z. B. Siliziummonoxyd auf über 700° C und Germaniummonoxyd auf über 500° C, Siliziumdioxyd auf über 1000° C und Germaniumdioxyd auf über 800° C. Die Halbleiterkörper mit dem aufgebrachten Dotierungsstoff werden so in der Nähe der Oxyddampfquelle angebracht, daß sie von diesem Dampf getroffen werden. Hierbei muß man darauf achten, daß der gesamte Flächenbereich der Halbleiteroberfläche, welcher mit dem Dotierungsstoff bedeckt ist, nun mit dem Oxyd bedeckt wird. Zweckmäßigerweise werden auch die benachbarten Bereiche der Halbleiteroberfläche mit dem Oxyd bedampft.
Hierbei kann durch Masken erreicht werden, daß in dem Oxydbelag neben der Stelle, an der sich der Dotierungsstoff befindet, ein weiterer kleiner Flächenbereich frei bleibt. Später kann auf diese Lücke des Oxydbelages ein anderer Dotierungsstoff aufgebracht werden, der dann zweckmäßigerweise ebenfalls mit einem Oxydbelag bedeckt wird. Gegebenenfalls können von vornherein mehrere Flächenbereiche des Halbleiterkörpers mit verschiedenen Dotierungsstoffen bedampft und anschließend mit einer gemein- samen Oxydschicht bedeckt werden.
Vorteilhaft schließt sich an das Aufdampfen der Oxydschicht eine Nachoxydation an, die z. B. durch Erwärmen in einer sauerstoffhaltigen Atmosphäre bewirkt werden kann, vorteilhaft mit Hilfe von Wasserdampf.
Die Vorteile des erfindungsgemäßen Verfahrens sind darin zu sehen, daß zunächst einmal die Diffusion verschiedener Dotierungsstoffe in einem Arbeitsgang möglich ist. Die Oxydschicht verhindert das Ab-
ao dampfen der Dotierungsstoffe und damit eine allseitige Eindiffusion aus der Gasphase in den Halbleiterkörper. Mit dem erfindungsgemäßen Verfahren ist somit eine lokale Eindiffusion möglich. Die aufgebrachten Oxydschichten können ebenfalls als Schutz gegen andere Fremdstoffe wirken und deren Eindiffusion verhindern. Da die Oxydbeläge selbst bei verhältnismäßig niedrigen Temperaturen aufgebracht werden, kann auch bei diesem Vorgang die unerwünschte Eindiffusion anderer Fremdstoffe sicher verhindert werden.
Nach der Beendigung der Eindiffusion des aufgebrachten Dotierungsstoffes kann die Oxydschicht wieder entfernt werden bzw. auch auf dem Halbleitermaterial belassen werden. Vorzugsweise wird sie nur teilweise von der Halbleiteroberfläche entfernt, damit an den so freigelegten Stellen Kontaktelektroden angebracht werden können. An den übrigen Stellen kann die aufgebrachte Oxydschicht auch während des Betriebs der Halbleiteranordnung zum Schutz gegen das unerwünschte Eindringen von Fremdstoffen dienen.
An Hand eines Ausführungsbeispiels soll die Erfindung näher erläutert werden. In der Zeichnung ist die Herstellung eines Transistors nach der Erfindung dargestellt. Man geht beispielsweise von einer Siliziumscheibe 2 mit etwa 12 mm Durchmesser und einer Stärke von 160 μ aus. Es handelt sich beispielsweise um p-leitendes Silizium mit einem spezifischen Widerstand von etwa 200 Ω cm. Auf die eine Seite dieser Siliziumscheibe 2 wird ein Belag 3 aufgebracht, welcher zur Herstellung einer η-leitenden Zone dienen soll. Hierfür kann beispielsweise Phosphor oder eine Phosphorverbindung verwendet werden. Man kann beispielsweise Phosphorpentoxyd P2O5 in
einem Graphittiegel auf etwa 100° C erwärmen und im Vakuum auf das Silizium aufdampfen. Das Silizium kann hierbei beispielsweise auf Raumtemperatur gehalten werden. Die Dicke der Schicht 3 sollte mindestens 1 μ stark sein. Eine derartige Schicht kann in etwa 5 bis 10 Minuten aufgebracht werden. Die Schicht 3 kann danach mit einer Schicht 4 von Siliziummonoxyd SiO bedeckt werden. Hierbei kann ein Tantaltiegel verwendet werden, in welchem das Siliziummonoxyd auf über 700° C erwärmt wird. Die Dicke der Schicht 4 kann z. B. 5 μ betragen.
Auf die andere Flachseite der Siliziumscheibe 2 werden p- bzw. η-Leitung hervorrufende Materialien
in einem Emitter-Basis-Muster aufgedampft. Beispielsweise wird in der Mitte der Flachseite eine Schicht 5 von Bortrioxyd B2O3 von etwa 3 mm Durchmesser aufgedampft. Das Bortrioxyd kann in einem Platintiegel auf etwa 1200° C erwärmt werden. In wenigen Minuten entsteht ebenfalls eine mindestens 1 μ starke Schicht. In gleicher Weise kann beispielsweise gleichzeitig eine ringförmige Schicht 6 ebenfalls aus Bortrioxyd aufgebracht werden, welche einen Innendurchmesser von 7 mm und einen Außendurchmesser von 9 mm aufweist.
Danach kann eine ringförmige Schicht 7 aus Phosphorpentoxyd auf die gleiche Flachseite der Halbleiterscheibe 2 aufgebracht werden, deren Innendurchmesser 4 mm und deren Außendurchmesser 6 mm beträgt. Durch Masken muß dafür gesorgt werden, daß die angegebenen Abmessungen sorgfältig eingehalten werden und daß die Abstände der einzelnen Schichten voneinander an den Grenzlinien am ganzen Umfang gleich groß sind. Die Schicht 7 kann in derselben Weise wie die Schicht 3 durch Aufdampfen im Vakuum hergestellt werden und ebenfalls etwa 1 μ dick sein.
Anschließend wird auch diese Flachseite der Halbleiterscheibe 2 mit einem Überzug 8 aus Siliziummonoxyd bedeckt, der beispielsweise ebenfalls durch Aufdampfen aufgebracht werden kann und z. B. eine Schichtdicke von etwa 5 bis 10 μ besitzt. Danach wird das gesamte so präparierte Halbleiterelement, beispielsweise in einem Ofen, unter Schutzgas erwärmt, wobei die einzelnen Dotierungsstoffe in das Halbleitermaterial eindiffundieren und dort entsprechende Dotierungen hervorrufen. Unter den Bor enthaltenden Schichten bilden sich hoch p-leitende Zonen aus und unter den Phosphor enthaltenden Schichten hoch η-leitende Zonen. Man kann beispielsweise unter Stickstoff arbeiten und das Element etwa 16 Stunden lang auf 1280° C halten, wobei Zonen von etwa 30 μ Stärke entstehen.
Nach dem Diffusionsvorgang weist die Halbleiterscheibe 2 einen npn-Schichtenaufbau auf. Die in der Nähe der vorher aufgebrachten Schicht 3 entstandene η-Zone kann als Kollektor und die unter der Schicht 7 entstandene Zone kann als Emitter dienen, während die p-Zonen unter den Schichten 5 und 6 eine geteilte Basiselektrode bilden. Nach der Entfernung der Oxydbeläge 4 bzw. 8 an wenigen Stellen können die danach teilweise freiliegenden Zonen kontaktiert und mit elektrischen Anschlüssen versehen werden.
ίο Selbstverständlich können nach dem erfindungsgemäßen Verfahren nicht nur Transistoren, sondern auch Gleichrichter, Vierschichtanordnungen, Foto-Halbleiteranordnungen u. dgl. hergestellt werden. Im Rahmen der Erfindung sind verschiedene Ausführungsformen sowohl hinsichtlich der Abmessungen als auch hinsichtlich der verwendeten Materialien möglich. Einzelheiten lassen sich leicht durch Vorversuche ermitteln, mit deren Hilfe Diffusionstemperaturen bzw. Diffusionstiefen bestimmt werden können.

Claims (2)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiteranordnung mit einem im wesentlichen einkristallinen Halbleiterkörper und Zonen unterschiedlichen Leitungstyps bzw. unterschiedlicher Dotierungskonzentration durch Eindiffundieren von Dotierungsstoff aus einer auf der Oberfläche des Halbleiterkörpers aufgebrachten Dotierungsstoffschicht unter Erwärmung des Kalbleiterkörpers auf Diffusionstemperatur, dadurch gekennzeichnet, daß vor dem Eindiffundieren ein Belag aus Oxyd des Halbleitermaterials auf die Dotierungsstoffschicht aufgedampft wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Oberfläche des Halbleiterkörpers nach dem Bedampfen mit dem Oxyd des Halbleitermaterials mit Hilfe von Wasserdampf nachoxydiert wird.
Hierzu 1 Blatt Zeichnungen
in in η. uf
DE1962S0077827 1962-02-01 1962-02-01 Verfahren zur herstellung einer halbleiteranordnung Pending DE1444521B2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE1962S0077827 DE1444521B2 (de) 1962-02-01 1962-02-01 Verfahren zur herstellung einer halbleiteranordnung
CH1318062A CH395349A (de) 1962-02-01 1962-11-09 Verfahren zur Herstellung einer Halbleiteranordnung
GB3312/63A GB985404A (en) 1962-02-01 1963-01-25 A process for doping a semi-conductor body
FR922899A FR1405805A (fr) 1962-02-01 1963-01-28 Procédé de fabrication d'un dispositif semi-conducteur
US254783A US3287187A (en) 1962-02-01 1963-01-29 Method for production oe semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1962S0077827 DE1444521B2 (de) 1962-02-01 1962-02-01 Verfahren zur herstellung einer halbleiteranordnung

Publications (2)

Publication Number Publication Date
DE1444521A1 DE1444521A1 (de) 1968-12-19
DE1444521B2 true DE1444521B2 (de) 1971-02-25

Family

ID=7507052

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1962S0077827 Pending DE1444521B2 (de) 1962-02-01 1962-02-01 Verfahren zur herstellung einer halbleiteranordnung

Country Status (4)

Country Link
US (1) US3287187A (de)
CH (1) CH395349A (de)
DE (1) DE1444521B2 (de)
GB (1) GB985404A (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1053406A (de) * 1963-05-18
US3391035A (en) * 1965-08-20 1968-07-02 Westinghouse Electric Corp Method of making p-nu-junction devices by diffusion
US3441454A (en) * 1965-10-29 1969-04-29 Westinghouse Electric Corp Method of fabricating a semiconductor by diffusion
US3767463A (en) * 1967-01-13 1973-10-23 Ibm Method for controlling semiconductor surface potential
USRE28402E (en) * 1967-01-13 1975-04-29 Method for controlling semiconductor surface potential
DE1812059A1 (de) * 1968-12-02 1971-06-09 Telefunken Patent Verfahren zum Herstellen einer Halbleiteranordnung
JPS5138516B1 (de) * 1969-03-14 1976-10-22
JPS5116311B1 (de) * 1969-03-28 1976-05-22
JPS5815935B2 (ja) * 1973-09-14 1983-03-28 セイコーエプソン株式会社 ハンドウタイソウチノセイゾウホウホウ
GB1503223A (en) * 1975-07-26 1978-03-08 Int Computers Ltd Formation of buried layers in a substrate
US4104091A (en) * 1977-05-20 1978-08-01 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Application of semiconductor diffusants to solar cells by screen printing
US4798764A (en) * 1983-06-08 1989-01-17 Stemcor Corporation Arsenate dopant sources and method of making the sources

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE548647A (de) * 1955-06-28
NL121810C (de) * 1955-11-04
NL210216A (de) * 1955-12-02
GB909869A (de) * 1958-06-09 1900-01-01
US2974073A (en) * 1958-12-04 1961-03-07 Rca Corp Method of making phosphorus diffused silicon semiconductor devices
US3067071A (en) * 1960-01-04 1962-12-04 Ibm Semiconductor devices and methods of applying metal films thereto
US3114663A (en) * 1960-03-29 1963-12-17 Rca Corp Method of providing semiconductor wafers with protective and masking coatings
US3145126A (en) * 1961-01-10 1964-08-18 Clevite Corp Method of making diffused junctions

Also Published As

Publication number Publication date
US3287187A (en) 1966-11-22
CH395349A (de) 1965-07-15
DE1444521A1 (de) 1968-12-19
GB985404A (en) 1965-03-10

Similar Documents

Publication Publication Date Title
DE1294557B (de)
DE1444521B2 (de) Verfahren zur herstellung einer halbleiteranordnung
CH615781A5 (de)
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
EP0048288B1 (de) Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation
DE1192749B (de) Verfahren zum Aufzeichnen eines ringfoermigen Musters auf der Oberflaeche eines Halbleiterkoerpers
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE2357376B2 (de) Mesa-thyristor und verfahren zu seiner herstellung
DE1018558B (de) Verfahren zur Herstellung von Richtleitern, Transistoren u. dgl. aus einem Halbleiter
DE2014797B2 (de) Verfahren zum Herstellen von Halbleiterschaltelementen jn einer integrierten Halbleiterschaltung
DE1930423B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE1696607C3 (de) Verfahren zum Herstellen einer im wesentlichen aus Silicium und Stickstoff bestehenden Isolierschicht
DE1564086B2 (de) Verfahren zum herstellen eines halbleitersystems
DE1789204C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2951292A1 (de) Verfahren zum dotieren von siliciumkoerpern durch eindiffundieren von bor
DE2013625A1 (de) Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche
DE2027588A1 (de) Verfahren zur Herstellung von mit Phosphorsihkatglas passivierten Transistoren
DE1444543C3 (de) Verfahren zum Eindiffundieren von Störstellen in einem Halbleiterkörper
DE2007752B2 (de) Verfahren zum Herstellen von dotiertem Halbleitermaterial
DE1228339B (de) Verfahren zur selektiven Diffusion von Dotierungsmaterial in Halbleiterkoerpern zur Herstellung von pn-UEbergaengen
DE1444536C3 (de) Verfahren zum Diffusionsdotieren eines Silicium-Halbleiterkristalls
DE1764923C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1564865C3 (de) Verfahren zur Herstellung eines Transistors
DE2331516A1 (de) Verfahren zur herstellung von tiefdiffundierten halbleitenden bauteilen
DE2123748C3 (de) Verfahren zum Herstellen eines NPN-Silicium-Planar-Transistors