DE112013002106T5

DE112013002106T5 - Halbleitervorrichtung und Verfahren zum Herstellen desselben

Info

Publication number: DE112013002106T5
Application number: DE112013002106.4T
Authority: DE
Inventors: c/o Semiconductor Energy Laborato Isobe Atsuo
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2012-04-20
Filing date: 2013-04-12
Publication date: 2015-01-15
Also published as: KR20150010732A; US9570593B2; US9029863B2; TWI577019B; TW201401512A; KR102057610B1; WO2013157619A1; JP2013239702A; JP6230808B2; CN104247030A; CN104247030B; US20130277670A1; SG11201504825RA; US20150236138A1

Abstract

Eine Änderung elektrischer Eigenschaften eines Transistors mit Finne/n, der ein Oxid-Halbleitermaterial enthält, wie beispielsweise eine negative Verschiebung der Schwellenspannung oder eine Zunahme des S-Wertes, wird verhindert. Eine Oxid-Halbleiterschicht ist zwischen einer Vielzahl von Gate-Elektroden eingeschlossen, wobei eine Isolierschicht zwischen der Oxid-Halbleiterschicht und jeder der Gate-Elektroden vorhanden ist. Das heißt, eine erste Gate-Isolierschicht deckt eine erste Gate-Elektrode ab, eine Oxid-Halbleiterschicht ist in Kontakt mit der ersten Gate-Isolierschicht und erstreckt sich über die erste Gate-Elektrode hinaus, eine zweite Gate-Isolierschicht deckt wenigstens die Oxid-Halbleiterschicht ab, und eine zweite Gate-Elektrode ist in Kontakt mit einem Teil der zweiten Gate-Isolierschicht und erstreckt sich über die erste Gate-Elektrode hinaus.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft eine Halbleitervorrichtung sowie ein Verfahren zum Herstellen der Halbleitervorrichtung. In der vorliegenden Patentbeschreibung steht eine Halbleitervorrichtung für ein Halbleiterelement selbst oder für eine Vorrichtung, die ein Halbleiterelement enthält. Als ein Beispiel für ein derartiges Halbleiterelement ist beispielsweise ein Dünnschichttransistor anzuführen. Daher schließen Halbleitervorrichtungen Flüssigkristall-Anzeigevorrichtungen sowie Speichervorrichtungen ein.
Technischer Hintergrund
Transistoren, bei denen eine aktive Schicht unter Verwendung einer Halbleiter-Dünnschicht ausgebildet wird, die über einem Substrat mit einer isolierenden Fläche ausgebildet ist, werden verbreitet in elektronischen Vorrichtungen, wie beispielsweise integrierten Schaltungen (IC) und Bildanzeige-Vorrichtungen (Anzeigevorrichtungen) eingesetzt.
Herkömmliche Dünnschichttransistoren haben meist eine sogenannte Planarstruktur, bei der eine Halbleiterschicht, eine Isolierschicht, eine Elektrode und dergleichen auf einer Ebene übereinander geschichtet sind. Aufgrund von Fortschritten bei Herstellungsprozessen, die Miniaturisierung derartiger Transistoren ermöglichen, verringert sich die Kanalbreite, wodurch sich der Durchlassstrom reduziert. Daher ist in den letzten Jahren ein Transistor mit einer neuartigen Struktur entwickelt worden, die eine Alternative zu der herkömmlichen Planarstruktur darstellt. Beispielsweise offenbart Patentdokument 1 einen Transistor mit Steg/en bzw. Finne/n, bei dem eine Schicht aus polykristallinem Silizium als eine aktive Schicht eingesetzt wird (in Patentdokument 1 als eine Halbleiter-Dünnschicht bezeichnet).
Verweis
Patentdokument

Patentdokument 1 Japanische Patentanmeldungsveröffentlichung Nr. 2009-206306

Offenbarung der Erfindung
Ein Transistor, bei dem eine aktive Schicht einen steg- bzw. finnenartigen Aufbau hat, wie er in Patentdokument 1 offenbart ist, kann einen im Vergleich mit einem Planartransistor niedrigen Sperrstrom (Strom, der zwischen einer Source und einem Drain zu dem Zeitpunkt fließt, zu dem sich der Transistor in einem Sperrzustand befindet) haben, und daher bewirkt ein derartiger Transistor eine Verringerung des Stromverbrauchs. Es liegt jedoch auf der Hand, dass der Bedarf an Halbleitervorrichtungen mit geringem Stromverbrauch in der Zukunft weiter zunehmen wird. Daher müssen Maßnahmen zur weiteren Verringerung des Sperrstroms von Transistoren ergriffen werden.
Als eine Möglichkeit zum Reduzieren eines Sperrstroms eines Transistors wird der Einsatz eines Oxid-Halbleitermaterials für eine aktive Schicht in dem Transistor vorgeschlagen. Berichten zufolge hat ein Transistor, bei dem ein Oxid-Halbleitermaterial für eine aktive Schicht eingesetzt wird, einen im Vergleich zu einem Transistor, der ein Halbleitermaterial auf Siliziumbasis enthält, außerordentlich niedrigen Sperrstrom, und sein Sperrstrom kann auf ein Maß verringert werden, das mit einem normalen Verfahren nicht gemessen werden kann.
Um schnellen Betrieb, niedrigen Stromverbrauch, hohe Integration, Kostenreduzierung und dergleichen bei einem Transistor zu erreichen, muss ein Transistor miniaturisiert werden. Jedoch gibt es Bedenken dahingehend, dass Miniaturisierung eines Transistors möglicherweise zu einer Veränderung seiner elektrischen Eigenschaften führen könnte, so beispielsweise einer negativen Verschiebung der Schwellenspannung oder einem Anstieg des Vorschwellenwertes (S-Wert).
Angesichts der oben aufgeführten Probleme besteht eine Aufgabe einer Ausführungsform der vorliegenden Erfindung darin, einen Transistor (Halbleitervorrichtung) zu schaffen, bei dem es sich um einen Transistor mit Finne/n handelt, der ein Oxid-Halbleitermaterial enthält und eine Struktur aufweist, mit der eine Änderung elektrischer Eigenschaften verhindert werden kann, wobei dies mit Miniaturisierung des Transistors an Bedeutung gewinnt. Eine weitere Aufgabe besteht darin, ein Verfahren zum Herstellen des Transistors (Halbleitervorrichtung) zu schaffen.
Eine Ausführungsform der vorliegenden Erfindung ist ein Transistor mit Finne/n, bei dem eine Oxid-Halbleiterschicht zwischen einer Vielzahl von Gate-Elektroden eingeschlossen ist und eine Isolierschicht zwischen der Oxid-Halbleiterschicht und jeder der Gate-Elektroden vorhanden ist. Das heißt, eine erste Gate-Isolierschicht deckt eine erste Gate-Elektrode ab, eine Oxid-Halbleiterschicht ist in Kontakt mit der ersten Gate-Isolierschicht und erstreckt sich über die erste Gate-Elektrode hinaus, eine zweite Gate-Isolierschicht deckt wenigstens die Oxid-Halbleiterschicht ab, und eine zweite Gate-Elektrode ist in Kontakt mit einem Teil der zweiten Gate-Isolierschicht und erstreckt sich über die erste Gate-Elektrode hinaus.
Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die eine erste Gate-Elektrode, eine erste Gate-Isolierschicht, die die erste Gate-Elektrode abdeckt, eine Oxid-Halbleiterschicht, die in Kontakt mit der ersten Gate-Isolierschicht ist und sich über die erste Gate-Elektrode hinaus erstreckt, eine zweite Gate-Isolierschicht, die wenigstens die Oxid-Halbleiterschicht abdeckt, eine zweite Gate-Elektrode, die in Kontakt mit einem Teil der zweiten Gate-Isolierschicht ist und sich über die erste Gate-Elektrode hinaus erstreckt, sowie eine Source-Elektrode und eine Drain-Elektrode enthält, die elektrisch mit der Oxid-Halbleiterschicht verbunden sind und zwischen denen sich die zweite Gate-Elektrode befindet.
Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die eine erste Gate-Elektrode, eine erste Gate-Isolierschicht, die die erste Gate-Elektrode abdeckt, eine Oxid-Halbleiterschicht, die in Kontakt mit der ersten Gate-Isolierschicht ist und sich über die erste Gate-Elektrode hinaus erstreckt, eine zweite Gate-Isolierschicht, die wenigstens die Oxid-Halbleiterschicht abdeckt, eine zweite Gate-Elektrode, die in Kontakt mit einem Teil der zweiten Gate-Isolierschicht ist und sich über die erste Gate-Elektrode hinaus erstreckt, eine Zwischenschicht über der zweiten Gate-Isolierschicht und der zweiten Gate-Elektrode sowie eine Source-Elektrode und eine Drain-Elektrode über der Zwischenschicht enthält. Die Source-Elektrode und die Drain-Elektrode sind über Öffnungen in der zweiten Gate-Isolierschicht und der Zwischenschicht elektrisch mit der Oxid-Halbleiterschicht verbunden. Die zweite Gate-Elektrode befindet sich zwischen der Source-Elektrode und der Drain-Elektrode.
Bei der oben aufgeführten Struktur schließt die Oxid-Halbleiterschicht vorzugsweise einen Kanalbildungs-Bereich sowie ein Paar niederohmiger Bereiche mit dem dazwischen befindlichen Kanalbildungs-Bereich ein, wobei sich der Kanalbildungs-Bereich mit der zweiten Gate-Elektrode überlappt und die Source-Elektrode sowie die Drain-Elektrode elektrisch mit den paarigen niederohmigen Bereichen verbunden sind.
Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die eine erste Gate-Elektrode, eine erste Gate-Isolierschicht, die die erste Gate-Elektrode abdeckt, eine Oxid-Halbleiterschicht, die in Kontakt mit der ersten Gate-Isolierschicht ist und sich über die erste Gate-Elektrode hinaus erstreckt, eine Source-Elektrode sowie eine Drain-Elektrode, die in Kontakt mit einem Teil der Oxid-Halbleiterschicht sind und sich über die erste Gate-Elektrode hinaus erstrecken, eine zweite Gate-Isolierschicht, die wenigstens die Oxid-Halbleiterschicht, die Source-Elektrode und die Drain-Elektrode abdeckt, sowie eine zweite Gate-Elektrode enthält, die in Kontakt mit einem Teil der zweiten Gate-Isolierschicht ist und sich über die erste Gate-Elektrode hinaus erstreckt.
Bei der oben aufgeführten Struktur kann sich die zweite Gate-Elektrode mit einem Teil der Source-Elektrode und einem Teil der Drain-Elektrode überlappen, wobei sich die zweite Gate-Isolierschicht dazwischen befindet.
Die oben aufgeführte Struktur schließt einen Kondensator ein. Der Kondensator schließt eine untere Elektrodenschicht, eine Zwischenelektroden-Isolierschicht, die die untere Elektrodenschicht abdeckt, sowie eine obere Elektrodenschicht ein, die in Kontakt mit einem Teil der Zwischenelektroden-Isolierschicht ist und sich über die untere Elektrodenschicht hinaus erstreckt. Vorzugsweise haben die erste Gate-Elektrode und die untere Elektrodenschicht die gleiche Zusammensetzung, haben die erste Gate-Isolierschicht und die Zwischenelektroden-Isolierschicht die gleiche Zusammensetzung und haben die zweite Gate-Elektrode und die obere Elektrodenschicht die gleiche Zusammensetzung.
Eine weitere Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Halbleitervorrichtung, das die Schritte des Ausbildens einer ersten Gate-Elektrode, des Ausbildens einer ersten Gate-Isolierschicht, die die erste Gate-Elektrode abdeckt, des Ausbildens einer Oxid-Halbleiterschicht, die in Kontakt mit der ersten Gate-Isolierschicht ist und sich über die erste Gate-Elektrode hinaus erstreckt, des Ausbildens einer zweiten Gate-Isolierschicht, die wenigstens die Oxid-Halbleiterschicht abdeckt, des Ausbildens einer zweiten Gate-Elektrode, die in Kontakt mit einem Teil der zweiten Gate-Isolierschicht ist und sich über die erste Gate-Elektrode hinaus erstreckt, des Ausbildens einer Zwischenschicht über der zweiten Gate-Isolierschicht und der zweiten Gate-Elektrode, des Schaffens von Öffnungen in der zweiten Gate-Isolierschicht und der Zwischenschicht sowie des Ausbildens einer Source-Elektrode und einer Drain-Elektrode, die elektrisch mit der Oxid-Halbleiterschicht verbunden sind, über der Zwischenschicht einschließt. Die zweite Gate-Elektrode befindet sich zwischen der Source-Elektrode und der Drain-Elektrode.
Bei dem oben aufgeführten Herstellungsverfahren wird, nachdem die zweite Gate-Elektrode ausgebildet ist, vorzugsweise ein Störstoff zugesetzt, so dass ein Kanalbildungs-Bereich so ausgebildet wird, dass er sich selbst justiert mit der zweiten Gate-Elektrode überlappt, und wird ein Paar niederohmiger Bereiche mit dem dazwischen befindlichen Kanalbildungs-Bereich selbstjustiert in der Oxid-Halbleiterschicht ausgebildet.
Eine weitere Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Halbleitervorrichtung, das die Schritte des Ausbildens einer ersten Gate-Elektrode, des Ausbildens einer ersten Gate-Isolierschicht, die die erste Gate-Elektrode abdeckt, des Ausbildens einer Oxid-Halbleiterschicht, die in Kontakt mit der ersten Gate-Isolierschicht ist und sich über die erste Gate-Elektrode hinaus erstreckt, des Ausbildens einer Source-Elektrode sowie einer Drain-Elektrode, die in Kontakt mit einem Teil der Oxid-Halbleiterschicht sind und sich über die erste Gate-Elektrode hinaus erstrecken, des Ausbildens einer zweiten Gate-Isolierschicht, die wenigstens die Oxid-Halbleiterschicht, die Source-Elektrode und die Drain-Elektrode abdeckt, sowie des Ausbildens einer zweiten Gate-Elektrode einschließt, die in Kontakt mit einem Teil der zweiten Gate-Isolierschicht ist und sich über die erste Gate-Elektrode hinaus erstreckt.
Bei dem oben aufgeführten Herstellungsverfahren kann sich die zweite Gate-Elektrode mit einem Teil der Source-Elektrode und einem Teil der Drain-Elektrode überlappen, wobei sich die zweite Gate-Isolierschicht zwischen ihnen befindet.
Bei dem oben aufgeführten Herstellungsverfahren wird der Fall beschrieben, in dem die Halbleitervorrichtung einen Kondensator einschließt. Das heißt, eine untere Elektrodenschicht wird in der gleichen Schicht wie die erste Gate-Elektrode ausgebildet, eine Zwischenelektroden-Isolierschicht, die die untere Elektrodenschicht abdeckt, wird ausgebildet, und eine obere Elektrodenschicht wird ausgebildet, die in Kontakt mit einem Teil der Zwischenelektroden-Isolierschicht ist und sich über die untere Elektrodenschicht hinaus erstreckt. Die erste Gate-Elektrode und die untere Elektrodenschicht werden in dem gleichen Schritt ausgebildet, die erste Gate-Isolierschicht und die Zwischenelektroden-Isolierschicht werden in dem gleichen Schritt ausgebildet, und die zweite Gate-Elektrode sowie die obere Elektrodenschicht werden in dem gleichen Schritt ausgebildet.
Bei der oben aufgeführten Struktur kann ein Bereich, bei dem es weniger wahrscheinlich ist, dass ein elektrisches Feld der zweiten Gate-Elektrode auf ihn einwirkt, die als eine Frontgate-Elektrode dient, mit einem elektrischen Feld der ersten Gate-Elektrode gesteuert werden, die als eine Backgate-Elektrode dient, und kann so eine Änderung elektrischer Eigenschaften, wie beispielsweise eine negative Verschiebung der Schwellenspannung oder eine Zunahme des S-Wertes, verhindert werden. Des Weiteren kann der Durchlassstrom des Transistors aufgrund des elektrischen Feldes der Backgate-Elektrode erhöht werden.
Des Weiteren kann der Kondensator über den gleichen Prozess wie der Transistor unter Verwendung der Gate-Elektroden und der Gate-Isolierschicht des Transistors ausgebildet werden. Da der Transistor und der Kondensator über den gleichen Prozess ausgebildet werden können, kann der Kondensator effizient ausgebildet werden. Des Weiteren weist die untere Elektrodenschicht eine Struktur mit Finne/n auf, und daher kann der Kondensator eine höhere Kapazität haben als ein Kondensator mit einer planen unteren Elektrodenschicht.
Kurze Beschreibung der Zeichnungen
1A bis 1C sind eine Draufsicht und Schnittansichten, die eine Ausführungsform einer Halbleitervorrichtung darstellen.
2A bis 2D stellen eine Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung dar.
3A bis 3D stellen eine Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung dar.
4A bis 4C sind eine Draufsicht und Schnittansichten, die eine Ausführungsform einer Halbleitervorrichtung darstellen.
5A bis 5D stellen eine Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung dar.
6 ist eine Schnittansicht, die eine Ausführungsform einer Halbleitervorrichtung darstellt.
7A bis 7C sind eine Schnittansicht, eine Draufsicht sowie ein Schaltbild, die eine Ausführungsform einer Halbleitervorrichtung darstellen.
8A und 8B sind ein Schaltbild und eine Perspektivansicht, die eine Ausführungsform einer Halbleitervorrichtung darstellen.
9A und 9B sind eine Schnittansicht und eine Draufsicht, die eine Ausführungsform einer Halbleitervorrichtung darstellen.
10A bis 10C sind ein Blockschaltbild, das eine Ausführungsform einer Halbleitervorrichtung darstellt, sowie Teil-Schaltbilder des Blockschaltbildes.
11A bis 11C stellen jeweils eine elektronische Vorrichtung dar, die eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung enthält.
12A bis 12C stellen eine elektronische Vorrichtung dar, die eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung enthält.
13A bis 13C stellen elektronische Vorrichtungen dar, die jeweils eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung enthalten.
14A bis 14C sind eine Schnittansicht sowie ein Schaltbild, die eine Ausführungsform einer Halbleitervorrichtung darstellen.
15A und 15B sind Ansichten, die der Beschreibung der Kapazität eines Kondensators dienen.
Beste Art und Weise der Ausführung der Erfindung
Im Folgenden werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen ausführlich beschrieben. Es ist anzumerken, dass die vorliegende Erfindung nicht auf die unten stehende Beschreibung beschränkt ist, und für den Fachmann ist klar, dass verschiedene Veränderungen und Abwandlungen vorgenommen werden können, ohne vom Geist und vom Schutzumfang der vorliegenden Erfindung abzuweichen. Daher sollte die vorliegende Erfindung nicht als auf die unten stehenden Beschreibungen der Ausführungsformen beschränkt verstanden werden. Bei der Beschreibung der Strukturen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen werden die gleichen Bezugszeichen für die gleichen Abschnitte in unterschiedlichen Zeichnungen verwendet. Das gleiche Schraffurmuster wird für gleiche Teile eingesetzt, und die gleichen Teile werden in einigen Fällen nicht eigens mit Bezugszeichen gekennzeichnet. Des Weiteren ist der Einfachheit halber in einigen Fällen eine Isolierschicht, wie beispielsweise eine Gate-Isolierschicht, in einer Draufsicht nicht dargestellt.
Es ist anzumerken, dass in der vorliegenden Patentbeschreibung und des Weiteren der Begriff ”über” nicht notwendigerweise bedeutet, dass eine Komponente ”direkt auf” einer anderen Komponente angeordnet ist. Beispielsweise kann die Formulierung ”eine Gate-Elektrode über einer Gate-Isolierschicht” bedeuten, dass sich eine weitere Komponente zwischen der Gate-Isolierschicht und der Gate-Elektrode befindet. Das Gleiche gilt für den Begriff ”unter”.
Weiterhin wird in der vorliegenden Patentbeschreibung und des Weiteren durch Begriffe wie ”Elektrode” oder ”Verdrahtung” eine Funktion einer Komponente nicht eingeschränkt. Beispielsweise wird eine ”Elektrode” mitunter als Teil einer ”Verdrahtung” eingesetzt und umgekehrt. Des Weiteren kann der Begriff ”Elektrode” oder ”Verdrahtung” beispielsweise auch für eine Kombination aus einer Vielzahl von ”Elektroden” und ”Verdrahtungen” stehen.
Funktionen einer ”Source” und eines ”Drain” werden mitunter gegeneinander ausgetauscht, wenn beispielsweise ein Transistor entgegengesetzter Polarität zum Einsatz kommt oder wenn die Richtung von Stromfluss im Betrieb einer Schaltung geändert wird. Daher können die Begriffe ”Source” und ”Drain” in der vorliegenden Patentbeschreibung gegeneinander ausgetauscht werden.
Es ist anzumerken, dass in der vorliegenden Patentbeschreibung und des Weiteren die Formulierung ”elektrisch verbunden” den Fall einschließt, in dem Komponenten über ein Objekt verbunden sind, das beliebige elektrische Funktionen aufweist. Ein Objekt mit beliebiger elektrischer Funktion unterliegt keinen speziellen Einschränkungen, sofern elektrische Signale zwischen Komponenten gesendet und empfangen werden können, die über das Objekt verbunden sind.
Beispiele für ein ”Objekt mit beliebiger elektrischer Funktion” sind eine Elektrode und eine Verdrahtung.
Des Weiteren werden in der vorliegenden Patentbeschreibung Ordnungszahlen, wie beispielsweise ”erste/r” und ”zweite/r” lediglich zur Vereinfachung eingesetzt, und die vorliegende Erfindung ist nicht auf die Zahlen beschränkt.
In der vorliegenden Patentbeschreibung weist der Begriff ”parallel” darauf hin, dass der zwischen zwei geraden Linien gebildete Winkel –10° oder mehr und 10° oder weniger beträgt, und schließt dementsprechend auch den Fall ein, in dem der Winkel –5° oder größer und 5° oder kleiner ist. Weiterhin gibt der Begriff ”senkrecht” an, dass der zwischen zwei geraden Linien gebildete Winkel 80° oder mehr und 100° oder weniger beträgt, und schließt dementsprechend den Fall ein, in dem der Winkel 85° oder mehr und 95° oder weniger beträgt.
Ausführungsform 1
In dieser Ausführungsform werden ein Beispiel einer Struktur einer Halbleitervorrichtung und eines Verfahrens zum Herstellen der Halbleitervorrichtung unter Bezugnahme auf 1A bis 1C, 2A bis 2D sowie 3A bis 3D beschrieben.
Beispiel für Struktur von Halbleitervorrichtung
1A bis 1C zeigen in einer Draufsicht und in Schnittansichten ein Beispiel einer Halbleitervorrichtung, die einen Doppelgate-Transistor 150 und einen Kondensator 160 enthält. 1A ist eine Draufsicht, 1B ist eine Schnittansicht entlang einer Strich-Punkt-Linie A1-B1 in 1A, und 1C ist eine Schnittansicht entlang einer Strich-Punkt-Linie C1-D1 sowie einer Strich-Punkt-Linie E1-F1 in 1A.
Der in 1A bis 1C dargestellte Transistor 150 enthält eine Basis-Isolierschicht 102 über einem Substrat 101 mit einer isolierenden Fläche, eine Gate-Elektrode 104a über der Basis-Isolierschicht 102, eine Gate-Isolierschicht 106a, die die Gate-Elektrode 104a abdeckt, einen Oxid-Halbleiterfilm 108, der in Kontakt mit der Gate-Isolierschicht 106a ist und sich über die Gate-Elektrode 104a hinaus erstreckt, eine Gate-Isolierschicht 110a, die wenigstens die Oxid-Halbleiterschicht 108 abdeckt, eine Gate-Elektrode 112a, die in Kontakt mit einem Teil der Gate-Isolierschicht 110a ist und sich über die Gate-Elektrode 104a hinaus erstreckt, eine Zwischenschicht 114 über der Gate-Isolierschicht 110a und der Gate-Elektrode 112a, sowie eine Source-Elektrode 116a und eine Drain-Elektrode 116b, zwischen denen sich die Gate-Elektrode 112a befindet, die sich über der Zwischenschicht 114 befinden und die über in der Gate-Isolierschicht 110a und der Zwischenschicht 114 vorhandene Öffnungen elektrisch mit der Oxid-Halbleiterschicht 108 verbunden sind. Die Oxid-Halbleiterschicht 108 enthält einen Kanalbildungs-Bereich 108a sowie niederohmige Bereiche 108b und 108c, zwischen denen der Kanalbildungs-Bereich 108a eingeschlossen ist. Der Kanalbildungs-Bereich 108a überlappt sich mit der Gate-Elektrode 112a. Die Source-Elektrode 116a und die Drain-Elektrode 116b sind elektrisch mit dem niederohmigen Bereich 108b bzw. dem niederohmigen Bereich 108c verbunden.
Bei Sicht auf die Oxid-Halbleiterschicht 108 aus einer Richtung senkrecht zu einer Oberfläche der Basis-Isolierschicht 102 oder einer Fläche, an der, wie in 1A dargestellt, die Basis-Isolierschicht 102 ausgebildet ist, können die Kanal-Längsrichtung der Oxid-Halbleiterschicht 108 und die Kanal-Breitenrichtung derselben als eine Richtung der X-Achse (oder Richtung A1-B1) bzw. eine Richtung der Y-Achse (oder Richtung E1-F1) bezeichnet werden. Des Weiteren kann eine Richtung senkrecht zu einer X-Y-Ebene als eine Richtung der Z-Achse bezeichnet werden.
In der vorliegenden Ausführungsform erstreckt sich die Gate-Elektrode 104a in der Richtung der X-Achse, und die Gate-Elektrode 112a erstreckt sich in der Richtung der Y-Achse.
Bei dem Transistor 150 einer Ausführungsform der vorliegenden Erfindung kann ein Bereich, bei dem es weniger wahrscheinlich ist, dass ein elektrisches Feld der Gate-Elektrode 112a, die als Frontgate-Elektrode dient, auf ihn wirkt, mit einem elektrischen Feld der Gate-Elektrode 104a gesteuert werden, die als eine Backgate-Elektrode dient, und so kann eine Änderung elektrischer Eigenschaften, wie beispielsweise eine negative Verschiebung der Schwellenspannung oder eine Zunahme des S-Wertes, verhindert werden. Des Weiteren kann der Durchlassstrom des Transistors aufgrund des elektrischen Feldes der Backgate-Elektrode erhöht werden.
Weiterhin enthält der in 1A bis 1C dargestellte Kondensator 160 eine untere Elektrodenschicht 104b, eine obere Elektrodenschicht 112b sowie eine Zwischenelektroden-Isolierschicht 106b und eine Zwischenelektroden-Isolierschicht 110b, die zwischen der unteren Elektrodenschicht 104b und der oberen Elektrodenschicht 112b eingeschlossen sind.
Verfahren zum Herstellen von Halbleitervorrichtung
Ein Beispiel für einen Prozess zum Herstellen der in 1A bis 1C dargestellten Halbleitervorrichtung wird unter Bezugnahme auf 2A bis 2D sowie 3A bis 3D beschrieben.
Zunächst wird das Substrat 100 gefertigt, das eine isolierende Fläche aufweist, und die Basis-Isolierschicht 102 wird über dem Substrat 100 ausgebildet (siehe 2A).
Ein Substrat, das als das Substrat 100 mit einer isolierenden Fläche eingesetzt werden kann, unterliegt keinen speziellen Einschränkungen, sofern es ausreichend wärmebeständig ist, um später durchgeführter Wärmebehandlung zu widerstehen. Beispielsweise können ein Glas-Substrat aus Barium-Borsilikat-Glas, Aluminium-Borsilikat-Glas oder dergleichen, ein Keramiksubstrat, ein Quarz-Substrat, ein Saphir-Substrat oder dergleichen eingesetzt werden. Sofern das Substrat 100 eine isolierende Fläche aufweist, können ein Einkristall-Halbleitersubstrat oder ein Polykristall-Halbleitersubstrat aus Silizium, Siliziumkarbid oder dergleichen, ein Verbund-Halbleitersubstrat aus Silizium-Germanium oder dergleichen, ein SOI-Substrat oder dergleichen eingesetzt werden. Als Alternative dazu kann eine isolierende Fläche ausgebildet werden, indem eine isolierende Schicht oder dergleichen über einem Transistor ausgebildet wird, der ein Material, wie beispielsweise Silizium, als ein Halbleitermaterial enthält, und kann die isolierende Schicht als ein Substrat eingesetzt werden.
Des Weiteren kann als Alternative dazu ein flexibles Substrat als das Substrat 100 eingesetzt werden. In dem Fall, in dem ein flexibles Substrat eingesetzt wird, kann der Transistor 150, der die Oxid-Halbleiterschicht 108 enthält, direkt über dem flexiblen Substrat ausgebildet werden, oder als Alternative dazu kann der Transistor 150, der die Oxid-Halbleiterschicht 108 enthält, über einem Herstellungssubstrat ausgebildet und von dem Herstellungssubstrat getrennt und auf das flexible Substrat übertragen werden. Es ist anzumerken, dass, um den Transistor 150 von dem Herstellungssubstrat zu trennen und ihn auf das flexible Substrat zu übertragen, eine Trennschicht zwischen dem Herstellungssubstrat und dem Transistor 150 vorhanden sein kann, der die Oxid-Halbleiterschicht 108 enthält.
Es ist anzumerken, dass das Substrat 100 vorzugsweise so hergestellt wird, dass es durch Wärmebehandlung, die im Voraus bei einer Temperatur unter dem unteren Kühlpunkt des Substrats 100 durchgeführt wird, geschrumpft wird (auch als thermisches Schrumpfen bezeichnet), so dass Schrumpfung, die durch Erhitzen des Substrats bei dem Prozess der Herstellung des Transistors 150 verursacht wird, unterdrückt werden kann. So kann beispielsweise Fehlausrichtung von Masken bei einem Belichtungsschritt oder dergleichen verhindert werden. Des Weiteren können Feuchtigkeit und organische Substanzen, die an der Oberfläche des Substrats 100 haften, durch die Wärmebehandlung entfernt werden.
Die Basis-Isolierschicht 102 wird in einer Dicke, die 50 nm oder mehr und 2 μm oder weniger beträgt, mittels eines Plasma-CVD-Verfahrens oder eines Sputter-Verfahrens unter Verwendung einer Schicht aus Siliziumoxid, einer Schicht aus Galliumoxid, einer Schicht aus Zinkoxid, einer Schicht aus Aluminiumoxid, einer Schicht aus Ga-Zn-Oxid, einer Schicht aus Siliziumnitrid, einer Schicht aus Siliziumoxynitrid, einer Schicht aus Aluminiumoxynitrid oder einer Schicht aus Silizium-Nitridoxid oder einer Anordnung aus beliebigen dieser Schichten ausgebildet. Mit der Basis-Isolierschicht 102 kann das Eindringen von Verunreinigungen von der Seite des Substrats 100 her verhindert werden. Es ist anzumerken, dass die Basis-Isolierschicht 102 nicht vorhanden sein muss.
Die Basis-Isolierschicht 102 wird vorzugsweise unter Verwendung einer Isolierschicht (Sauerstoff-Zufuhrschicht) ausgebildet, aus der Sauerstoff durch Wärmebehandlung freigesetzt wird.
Es ist anzumerken, dass die oben verwendete Formulierung ”Sauerstoff durch Wärmebehandlung freigesetzt wird” bedeutet, dass die Menge an freigesetztem Sauerstoff, die in Sauerstoffatome umgewandelt wird, bei Analyse mittels thermischer Desorptionsspektroskopie (TDS) 1,0 × 10¹⁹ Atome/cm³ oder mehr, vorzugsweise 3,0 × 10¹⁹ Atome/cm³ oder mehr, noch besser 1,0 × 10²⁰ Atome/cm³ und noch besser 3,0 × 10²⁰ Atome/cm³ beträgt.
Ein Verfahren zum Messen der Menge an durch Umwandlung in Sauerstoffatome freigesetztem Sauerstoff unter Verwendung der TDS-Analyse wird im Folgenden beschrieben.
Bei der TDS-Analyse ist die Menge an freigesetztem Gas proportional zu dem Integralwert eines Spektrums in Bezug auf die verstrichene Zeit. Daher kann die Menge an freigesetztem Gas anhand des Verhältnisses zwischen dem Integralwert eines gemessenen Spektrums und dem Bezugswert einer Standardprobe berechnet werden. Der Bezugswert einer Standardprobe betrifft das Verhältnis der Dichte eines in einer Probe enthaltenen vorgegebenen Atoms zu dem Integralwert eines Spektrums.
Beispielsweise lässt sich die Anzahl aus einer isolierenden Schicht freigesetzter Sauerstoffmoleküle (N_O2) anhand von Gleichung 1 mit Ergebnissen der TDS-Analyse eines Silizium-Wafers, der Wasserstoff in einer vorgegebenen Dichte enthält und die Standardprobe ist, sowie den Ergebnissen der TDS-Analyse der Isolierschicht ermitteln. Dabei wird angenommen, dass alle Spektren, die eine spezifische Ladung (M/z) von 32 haben und mit der TDS-Analyse gewonnen werden, von einem Sauerstoffmolekül stammen. CH₃OH, das als ein Gas gegeben ist, bei dem M/z = 32 gilt, kann ignoriert werden, da unwahrscheinlich ist, dass dieses vorhanden ist. Des Weiteren wird auch ein Sauerstoffmolekül, das ein Sauerstoffatom enthält, bei dem M/z = 17 oder 18 gilt, und das ein Isotop eines Sauerstoffatoms ist, nicht berücksichtigt, da der Anteil eines derartigen Moleküls in der realen Welt minimal ist. Gleichung 1
N_H2 ist der Wert, der durch Umwandlung der Anzahl aus der Standardprobe desorbierter Wasserstoffmoleküle in Dichten gewonnen wird. S_H2 ist der Integralwert eines Spektrums in Bezug auf die verstrichene Zeit für die Standardprobe, die mittels TDS analysiert wird. Der Bezugswert der Standardprobe wird dabei mit N_H2/S_H2 ausgedrückt. S_O2 ist der Integralwert eines Spektrums in Bezug auf die verstrichene Zeit für die Isolierschicht, die mittels TDS analysiert wird. Ein Koeffizient, der die Intensität des Spektrums bei der TDS-Analyse beeinflusst, wird mit α bezeichnet. Details zu Gleichung 1 finden sich in der japanischen Patentanmeldungsveröffentlichung Nr. H06-275697 . Es ist anzumerken, dass die Menge an aus der oben aufgeführten Isolierschicht freigesetztem Sauerstoff mit einer Vorrichtung für thermische Desorptionsspektroskopie, die von ESCO Ltd. unter der Bezeichnung EMD-WA1000S/W hergestellt wird, unter Verwendung eines Silizium-Wafers, der Wasserstoffatome in einer Menge von 1 × 10¹⁶ Atome/cm³ enthält, als der Standardprobe gemessen wird.
Des Weiteren wird bei der TDS-Analyse Sauerstoff teilweise als ein Sauerstoffatom erfasst. Das Verhältnis zwischen Sauerstoffmolekülen und Sauerstoffatomen kann aus der Ionisierungsrate der Sauerstoffmoleküle berechnet werden. Es ist anzumerken dass, da der oben aufgeführte Koeffizient α die Ionisierungsrate der Sauerstoffmoleküle einschließt, die Anzahl freigesetzter Sauerstoffatome auch über die Bewertung der Anzahl freigesetzter Sauerstoffmoleküle geschätzt werden kann.
Es ist anzumerken, dass N_O2 die Anzahl freigesetzter Sauerstoffmoleküle ist. Die Menge an freigesetztem Sauerstoff, umgewandelt in Sauerstoffatome, beträgt das Doppelte der Anzahl freigesetzter Sauerstoffmoleküle.
In dem Fall, in dem die Sauerstoffkonzentration in der Sauerstoff-Zufuhrschicht 7,2 × 10²⁰ Atome/cm³ oder mehr beträgt, nimmt die Änderung anfänglicher Eigenschaften von Transistoren zu, eine Abhängigkeit elektrischer Eigenschaften eines Transistors von der Kanallänge nimmt zu, und ein Transistor baut bei dem BT-Belastungstest (BT stress test) erheblich ab, daher sollte die Sauerstoffkonzentration in der Sauerstoff-Zufuhrschicht niedriger sein als 7,2 × 10²⁰ Atome/cm³. Das heißt, die Wasserstoffkonzentration in der Oxid-Halbleiterschicht beträgt vorzugsweise 5 × 10¹⁹ Atome/cm³ oder weniger, und die Wasserstoffkonzentration in der Sauerstoff-Zufuhrschicht beträgt vorzugsweise weniger als 7,2 × 10²⁰ Atome/cm³.
Es ist anzumerken, dass in der vorliegenden Patentbeschreibung ”Oxynitrid”, wie beispielsweise Siliziumoxynitrid, mehr Sauerstoff als Stickstoff enthält.
Des Weiteren enthält in der vorliegenden Patentbeschreibung ”Nitridoxid”, wie beispielsweise Silizium-Nitridoxid, mehr Stickstoff als Sauerstoff.
Dann wird eine leitende Schicht, die die Gate-Elektrode 104a und die untere Elektrodenschicht 104b bilden soll, über der Basis-Isolierschicht 102 ausgebildet, eine Maske wird über der leitenden Schicht mittels eines Photolithografie-Verfahrens oder dergleichen ausgebildet, und ein Teil der leitenden Schicht wird mit der Maske regioselektiv entfernt, so dass die leitende Schicht strukturiert wird (siehe 2B).
Die strukturierte leitende Schicht dient als die Gate-Elektrode 104a in dem Transistor 150 und dient als die untere Elektrodenschicht 104b in dem Kondensator 160. Das elektrische Feld der Gate-Elektrode, die als eine Backgate-Elektrode dient, kann das elektrische Feld ergänzen, das auf einen Bereich wirkt, bei dem es weniger wahrscheinlich ist, dass das elektrische Feld der später ausgebildeten Gate-Elektrode 112a auf ihn wirkt, die als Frontgate-Elektrode dient, so dass eine Änderung elektrischer Eigenschaften, wie beispielsweise eine negative Verschiebung der Schwellenspannung oder eine Zunahme des S-Wertes, verhindert werden kann. Des Weiteren kann der Durchlassstrom des Transistors 150 aufgrund des elektrischen Feldes der Gate-Elektrode 104a erhöht werden. Die Gate-Elektrode 104a und die untere Elektrodenschicht 104b haben die gleiche Zusammensetzung, da sie in dem gleichen Schritt durch Strukturieren ausgebildet werden.
Indem das Seitenverhältnis (in der vorliegenden Ausführungsform das Verhältnis der Höhe zu der Basis) der strukturierten leitenden Schicht vergrößert wird, kann die Kapazität des Kondensators 160 gegenüber der einer planen leitenden Schicht (d. h. einer leitenden Schicht, deren Basis lang ist) erhöht werden. Wenn beispielsweise das Verhältnis zwischen der Basis und der Höhe einer leitenden Schicht als einer unteren Elektrodenschicht eines Kondensators 2:1 beträgt, wie dies in 15A und 15B dargestellt ist, ist ein Abschnitt (weit schraffierte Bereiche B, C und D in der Zeichnung), in dem Kapazität in einem in 15B gezeigten Kondensator erzeugt wird, der die untere Elektrodenschicht mit einer Struktur mit Finne/n aufweist, ungefähr 2,5-mal so groß wie ein Abschnitt (ein weit schraffierter Bereich A in der Zeichnung), in dem Kapazität in einem in 15A gezeigten Kondensator erzeugt wird, der eine plane untere Elektrodenschicht aufweist.
Die leitende Schicht, die später die Gate-Elektrode 104a und die untere Elektrodenschicht 104b bildet, kann beispielsweise unter Verwendung eines Metallmaterials, wie z. B. Molybdän, Titan, Tantal, Wolfram, Aluminium, Kupfer, Neodym oder Scandium oder eines Legierungsmaterials, das vorwiegend beliebige dieser Materialien enthält, mittels eines PVD-Verfahrens (physical vapor deposition method), wie z. B. eines Verfahrens zum Aufdampfen (einschließlich eines Vakuumaufdampf-Verfahrens) oder eines Verfahrens zum Sputtern, eines CVD-Verfahrens (chemical vapor deposition method), wie z. B. eines Plasma-CVD-Verfahrens, eines Schleuderbeschichtungsverfahrens oder dergleichen ausgebildet werden. Als Alternative dazu kann die leitende Schicht, die später die Gate-Elektrode 104a und die untere Elektrodenschicht 104b bildet, unter Verwendung eines leitenden Metalloxids ausgebildet werden. Als das leitende Metalloxid kann Indiumoxid (In₂O₃), Zinnoxid (SnO₂), Zinkoxid (ZnO), Indium-Zinnoxid (In₂O₃-SnO₂, mitunter zu ITO abgekürzt), Indium-Zinkoxid (In₂O₃-ZnO) oder jedes beliebige dieser Metalloxid-Materialien eingesetzt werden, in dem Silizium oder Siliziumoxid enthalten ist. Die leitende Schicht, die später die Gate-Elektrode 104a und die untere Elektrodenschicht 104b bildet, kann mit einer einschichtigen Struktur oder einer Struktur aus mehreren übereinander angeordneten Schichten unter Verwendung eines beliebigen der oben aufgeführten Materialien ausgebildet werden.
Als eine Schicht der leitenden Schicht, die mit der später ausgebildeten Gate-Isolierschicht 106a in Kontakt kommt, kann eine Metalloxid-Schicht, die Stickstoff enthält, d. h. eine In-Ga-Zn-O-Schicht, die Stickstoff enthält, eine In-Sn-O-Schicht, die Stickstoff enthält, eine In-Ga-O-Schicht, die Stickstoff enthält, eine In-Zn-O-Schicht, die Stickstoff enthält, eine Sn-O-Schicht, die Stickstoff enthält, eine In-O-Schicht, die Stickstoff enthält, oder eine Schicht aus Metallnitrid (z. B. InN oder SnN) eingesetzt werden. Diese Schichten werden bevorzugt, da sie jeweils eine Austrittsarbeit von 5 eV oder mehr, vorzugsweise 5,5 eV oder mehr, haben und so ermöglichen, dass die Schwellenspannung des Transistors beim Einsatz als die Gate-Elektrode einen positiven Wert annimmt, so dass ein selbstsperrendes Schaltelement vom sogenannten Normally-Off-Typ entsteht.
In dem Fall, in dem eine Kupferschicht oder eine Aluminiumschicht für einen Teil der Gate-Elektrode 104a und der unteren Elektrodenschicht 104b eingesetzt wird, ist vorzugsweise eine Sperrschicht vorhanden, um zu verhindern, dass Kupfer oder Aluminiumfilm zu der Oxid-Halbleiterschicht 108 gelangen, die später ausgebildet wird. Als eine Sperrschicht, mit der Übergang von Kupfer oder Aluminium verhindert wird, sind eine Tantalnitrid-Schicht, eine Wolfram-Schicht, eine Wolframnitrid-Schicht, eine Molybdän-Schicht, eine Molybdännitrid-Schicht, eine Titan-Schicht, eine Titannitrid-Schicht, eine Chrom-Schicht oder eine Chromnitrid-Schicht anzuführen. Jede der oben aufgeführten Schichten wird nach Eignung ausgewählt und so hergestellt, dass sie in Kontakt mit der Kupferschicht oder der Aluminiumschicht ist, so dass verhindert werden kann, dass Kupfer oder Aluminium an die Oxid-Halbleiterschicht 108 gelangt.
Wenn eine Struktur aus mehreren übereinander angeordneten Schichten eingesetzt wird, können beispielsweise eine 30 nm dicke Tantalnitrid-Schicht, eine 200 nm dicke Kupfer-Schicht sowie eine 30 nm dicke Schicht aus Wolfram übereinander angeordnet werden, um die Gate-Elektrode 104a und die untere Elektrodenschicht 104b auszubilden. Des Weiteren kann statt der 30 nm dicken Schicht aus Tantalnitrid eine Schicht aus Wolfram, eine Schicht aus Wolframnitrid, eine Schicht aus Molybdännitrid oder eine Schicht aus Titannitrid eingesetzt werden. Als Alternative dazu kann anstelle der 30 nm dicken Schicht aus Wolfram eine Schicht aus Molybdän ausgebildet werden. Der Einsatz der Schicht aus Kupfer ermöglicht eine Verringerung des Verdrahtungswiderstandes (wiring resistance). Bei einer Struktur, bei der die Schicht aus Wolfram oder die Schicht aus Molybdän über der Schicht aus Kupfer angeordnet wird, kann verhindert werden, dass Kupfer zu der Oxid-Halbleiterschicht 108 gelangt. Des Weiteren weisen Wolfram und Molybdän eine relativ hohe Ablösearbeit auf und daher wird vorzugsweise die Schicht aus Wolfram oder die Schicht aus Molybdän für die Gate-Elektrode 104a eingesetzt, da es wahrscheinlich ist, dass die Schwellenspannung des Transistors positiv ist (d. h. es wahrscheinlich ist, dass ein selbstsperrender Transistor ausgebildet wird). Es ist anzumerken, dass, wenn die Gate-Isolierschicht 106a dazu dient, zu verhindern, dass Kupfer an die Oxid-Halbleiterschicht 108 gelangt, es nicht notwendig ist, die Schicht aus Wolfram oder die Schicht aus Molybdän auszubilden.
Es ist anzumerken, dass die leitende Schicht, die später die Gate-Elektrode 104a und die untere Elektrodenschicht 104b bildet, entweder mittels Trockenätzen oder Nassätzen oder sowohl mittels Trockenätzen als auch Nassätzen geätzt werden kann.
Dann wird eine Isolierschicht, die später die Gate-Isolierschicht 106a und die Zwischenelektroden-Isolierschicht 106b bildet, so ausgebildet, dass sie die Gate-Elektrode 104a und die untere Elektrodenschicht 104b abdeckt, und Ätzen wird durchgeführt, so dass die Gate-Isolierschicht 106a und die Zwischenelektroden-Isolierschicht 106b ausgebildet werden (siehe 2C).
Die Isolierschicht, die die Gate-Isolierschicht 106a und die Zwischenelektroden-Isolierschicht 106b bildet, kann ausgebildet werden, indem ein isolierendes Material (z. B. Siliziumnitrid, Siliziumnitrid-Oxid, Siliziumoxynitrid oder Siliziumoxid) beispielsweise unter Einsatz von hochdichtem Plasma abgeschieden wird. Es ist anzumerken, dass die Isolierschicht, die später die Gate-Isolierschicht 106a und die Zwischenelektroden-Isolierschicht 106b bildet, mit einer einzelnen Schicht oder übereinander angeordneten Schichten ausgebildet werden kann. Im vorliegenden Fall wird beispielsweise eine zweischichtige Struktur eingesetzt, bei der eine Siliziumoxynitrid-Schicht über einer Siliziumnitrid-Schicht angeordnet wird. Beim Einsatz von hochdichtem Plasma kann Schädigung der isolierenden Schicht, die später die Gate-Isolierschicht 106a und die Zwischenelektroden-Isolierschicht 106b bildet, durch Plasma reduziert werden. So können lose Bindungen in der Isolierschicht, die später die Gate-Isolierschicht 106a und die Zwischenelektroden-Isolierschicht 106b bildet, reduziert werden, und Defekte können reduziert werden, so dass die Grenzfläche mit einem später ausgebildeten Oxid-Halbleiter außerordentlich vorteilhaft sein kann.
Die Isolierschicht, die später die Gate-Isolierschicht 106a und die Zwischenelektroden-Isolierschicht 106b bildet, enthält Sauerstoff vorzugsweise in wenigstens einem Abschnitt, der in Kontakt mit der Oxid-Halbleiterschicht 108 ist, d. h., wenigstens der Abschnitt, der in Kontakt mit der Oxid-Halbleiterschicht 108 ist, wird vorzugsweise unter Verwendung eines isolierenden Oxids ausgebildet, aus dem ein Teil des Sauerstoffs durch Erhitzen freigesetzt wird. Wenn beispielsweise ein Abschnitt der Gate-Isolierschicht 106a, der mit der Oxid-Halbleiterschicht 108 in Kontakt ist, unter Verwendung von Siliziumoxid ausgebildet wird, kann Sauerstoff in die Oxid-Halbleiterschicht 108 diffundiert werden, so dass die Erzeugung von Sauerstoffleerstellen verhindert werden kann.
Es ist anzumerken, dass die Isolierschicht, die später die Gate-Isolierschicht 106a und die Zwischenelektroden-Isolierschicht 106b bildet, unter Verwendung eines sogenannten High-k-Materials, wie beispielsweise Hafniumsilikat (HfSi_xO_y (x > 0, y > 0)), Hafniumsilikat (HfSi_xO_y (x > 0, y > 0)), dem Stickstoff zugesetzt ist, Hafniumaluminat (HfAl_xO_y (x > 0, y > 0)), dem Stickstoff zugesetzt ist, Hafniumoxid, Yttriumoxid oder Lanthanoxid ausgebildet werden kann, wobei in diesem Fall Gate-Leckstrom reduziert werden kann. Mit Gate-Leckstrom wird hier Leckstrom bezeichnet, der zwischen einer Gate-Elektrode und einer Source- oder Drain-Elektrode fließt. Des Weiteren können eine Schicht, die unter Verwendung des High-k-Materials ausgebildet wird, und eine Schicht, die unter Verwendung von Siliziumoxid, Siliziumoxynitrid, Siliziumnitrid, Siliziumnitrid-Oxid, Zinkoxid, Aluminiumoxid, Ga-Zn-Oxid, Aluminiumoxynitrid und/oder Galliumoxid ausgebildet wird, übereinander angeordnet werden. Es ist anzumerken, dass selbst in dem Fall, in dem die Isolierschicht, die später die Gate-Isolierschicht 106a und die Zwischenelektroden-Isolierschicht 106b bildet, eine mehrschichtige Struktur aufweist, der Abschnitt, der in Kontakt mit der Oxid-Halbleiterschicht 108 ist, vorzugsweise unter Verwendung eines isolierenden Oxids ausgebildet wird. Die Gate-Isolierschicht 106a und die Zwischenelektroden-Isolierschicht 106b weisen die gleiche Zusammensetzung auf, da sie in dem gleichen Schritt mittels Strukturieren ausgebildet werden.
Die Dicke der Isolierschicht, die die Gate-Isolierschicht 106a und die Zwischenelektroden-Isolierschicht 106b bildet, beträgt 1 nm oder mehr und 300 nm oder weniger, vorzugsweise 5 nm oder mehr und 50 nm oder weniger. Wenn die Dicke der Isolierschicht, die die Gate-Isolierschicht 106a und die Zwischenelektroden-Isolierschicht 106b bildet, 5 nm oder mehr beträgt, kann der Gate-Leckstrom besonders stark reduziert werden.
Dann wird die Oxid-Halbleiterschicht 108 regioselektiv so ausgebildet, dass sie in Kontakt mit der Gate-Isolierschicht 106a ist und sich über die Gate-Elektrode 104a hinaus erstreckt (siehe 2D).
Die Oxid-Halbleiterschicht 108 kann mittels eines Sputter-Verfahrens, eines MBE-Verfahrens (molecular beam epitaxy method), eines CVD-Verfahrens, eines Laserdeposition-Verfahrens, eines ALD-Verfahrens (atomic layer deposition method) oder dergleichen ausgebildet werden. Die Oxid-Halbleiterschicht 108 kann mit einer Sputter-Vorrichtung ausgebildet werden, die Abscheidung in dem Zustand durchführt, in dem Oberflächen einer Vielzahl von Substraten im Wesentlichen senkrecht zu einer Oberfläche eines Sputter-Targets sind. Es ist anzumerken, dass die Dicke der Oxid-Halbleiterschicht 108 mehr als 5 nm und 200 nm oder weniger, vorzugsweise 10 nm oder mehr und 30 nm oder weniger, beträgt.
Um Sauerstoffleerstellen in der Oxid-Halbleiterschicht 108 so weit wie möglich zu verringern, wird die Oxid-Halbleiterschicht 108 vorzugsweise in einer Abscheide- bzw. Beschichtungsatmosphäre abgeschieden, in der ein großer Anteil an Sauerstoffgas vorhanden ist, so dass vorzugsweise eine Sputter-Vorrichtung eingesetzt wird, bei der Sauerstoff in ihre Beschichtungskammer eingeleitet werden kann und die Gas-Strömungsgeschwindigkeit reguliert werden kann. Des Weiteren macht ein Sauerstoffgas 90% oder mehr des in eine Beschichtungskammer der Sputter-Vorrichtung eingeleiteten Gases aus, und wenn zusätzlich zu dem Sauerstoffgas ein anderes Gas eingesetzt wird, wird vorzugsweise ein Edelgas verwendet.
Des Weiteren werden, wenn die Oxid-Halbleiterschicht 108 eine große Menge an Wasserstoff enthält, der Wasserstoff und ein Oxid-Halbleiter aneinander gebunden, so dass ein Teil des Wasserstoffs als Donator dient und Erzeugung eines Elektrons bewirkt, das ein Träger ist. Dadurch verschiebt sich die Schwellenspannung des Transistors in der negativen Richtung. Dementsprechend beträgt die Wasserstoffkonzentration in der Oxid-Halbleiterschicht 108 vorzugsweise weniger als 5 × 10¹⁸ Atome/cm³, noch besser 1 × 10¹⁸ Atome/cm³ oder weniger, noch besser 5 × 10¹⁷ Atome/cm³ oder weniger und noch besser 1 × 10¹⁶ Atome/cm³ oder weniger. Es ist anzumerken, dass die oben aufgeführte Wasserstoffkonzentration in der Oxid-Halbleiterschicht mittels Sekundärionen-Massenspektroskopie (SIMS) gemessen wird.
Aus dem oben aufgeführten Grund enthält das Gas, das zum Abscheiden der Oxid-Halbleiterschicht 108 eingesetzt wird, vorzugsweise keine Verunreinigung, wie beispielsweise Wasser, Wasserstoff, eine Hydroxylgruppe oder Hydrid. Das heißt, vorzugsweise wird ein Gas eingesetzt, das eine Reinheit von 6N (99,9999%) oder darüber, vorzugsweise 7N (99,99999%) hat, (d. h. die Verunreinigungskonzentration in dem Gas beträgt 1 ppm oder weniger, vorzugsweise 0,1 ppm oder weniger).
Des Weiteren wird beim Abscheiden des Oxid-Halbleiterfilms 108 zum Entfernen von Feuchtigkeit (einschließlich Wasser, Wasserdampf, Wasserstoff, einer Hydroxylgruppe oder Hydrid) in der Beschichtungskammer vorzugsweise eine Auffang-Vakuumpumpe, wie beispielsweise eine Kryopumpe, eine Ionenpumpe oder eine Titan-Sublimationspumpe, eingesetzt. Die Evakuierungseinheit kann eine Turbomolekularpumpe sein, die mit einer Kühlfalle versehen ist. Aus der Beschichtungskammer, die mit einer Kryopumpe evakuiert wird, werden ein Wasserstoffatom, eine Verbindung, die ein Wasserstoffatom enthält, wie beispielsweise Wasser (H₂O) (noch besser auch eine Verbindung, die ein Kohlenstoffatom enthält), und dergleichen entfernt, so dass die Konzentration einer Verunreinigung, wie beispielsweise Wasserstoff oder Feuchtigkeit, in der in der Beschichtungskammer ausgebildeten Oxid-Halbleiterschicht 108 reduziert werden kann.
Es ist anzumerken, dass ein in der Sputter-Vorrichtung eingesetztes Target eine relative Dichte von 90% oder mehr und 100% oder weniger, vorzugsweise 95% oder mehr und 99,9% oder weniger, hat. Durch den Einsatz des Targets mit hoher relativer Dichte kann die ausgebildete Oxid-Halbleiterschicht 108 eine dichte Schicht sein.
Als ein Material für die Oxid-Halbleiterschicht 108 kann beispielsweise ein Material auf Basis von In-M-Zn-O eingesetzt werden. Dabei ist ein Metallelement M ein Element, dessen Bindungsenergie höher ist als die von In und die von Zn. Als Alternative dazu ist das Metallelement M ein Element, dessen Funktion darin besteht, Desorption von Sauerstoff aus dem Material auf Basis von In-M-Zn-O zu unterdrücken. Aufgrund des Effektes des Metallelementes M wird Entstehung von Sauerstoffleerstellen in der Oxid-Halbleiterschicht unterdrückt. Daher kann eine Änderung elektrischer Eigenschaften des Transistors, die durch Sauerstoffleerstellen verursacht wird, reduziert werden, und dementsprechend kann ein Transistor mit hoher Zuverlässigkeit geschaffen werden.
Das Metallelement M kann Al, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Ga, Y, Zr, Nb, Mo, Sn, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Hf, Ta oder W sein, und ist vorzugsweise Al, Ti, Ga, Y, Zr, Ce oder Hf. Für das Metallelement M kann/können ein oder mehrere Elemente aus den oben aufgeführten Elementen ausgewählt werden. Des Weiteren kann Ge anstelle des Metallelementes M eingesetzt werden.
Dabei sind bei dem Material auf Basis von In-M-Zn-O, bei dem es sich um einen Oxid-Halbleiter handelt, die Ladungsträgerbeweglichkeit und die Ladungsträgerdichte umso höher, je höher die Konzentration von In ist. Dadurch weist der Oxid-Halbleiter, wenn die Konzentration von In höher ist, eine höhere Leitfähigkeit auf.
Im Folgenden wird eine Struktur einer Oxid-Halbleiterschicht beschrieben.
Eine Oxid-Halbleiterschicht lässt sich grob in eine Einkristall-Oxid-Halbleiterschicht und eine Nicht-Einkristall-Oxid-Halbleiterschicht einteilen. Die Nicht-Einkristall-Oxid-Halbleiterschicht enthält eine amorphe Oxid-Halbleiterschicht, eine mikrokristalline Oxid-Halbleiterschicht, eine polykristalline Oxid-Halbleiterschicht, eine CAAC-OS-Schicht (c-axis aligned crystalline oxide semiconductor) und dergleichen.
Die amorphe Oxid-Halbleiterschicht weist eine regellose Atomanordnung und keine kristalline Komponente auf. Ein typisches Beispiel dafür ist eine Oxid-Halbleiterschicht, in der selbst in einem mikroskopischen Bereich kein Kristallteil vorhanden ist und die gesamte Schicht amorph ist.
Die mikrokristalline Oxid-Halbleiterschicht enthält einen Mikrokristall (auch als Nanokristall bezeichnet), der beispielsweise eine Größe von 1 nm oder mehr und weniger als 10 nm hat. Daher weist die mikrokristalline Oxid-Halbleiterschicht einen höheren Grad atomarer Ordnung auf als die amorphe Oxid-Halbleiterschicht. Dadurch ist die Dichte von Defektzuständen der mikrokristallinen Oxid-Halbleiterschicht niedriger als die der amorphen Oxid-Halbleiterschicht.
Die CAAC-OS-Schicht ist eine von Oxid-Halbleiterschichten, die eine Vielzahl von Kristallteilen enthalten, und die meisten der Kristallteile passen jeweils in einen Würfel, bei dem eine Seite kleiner ist als 100 nm. Daher liegt ein Fall vor, in dem ein in der CAAC-OS-Schicht enthaltenes Kristallteil in einen Würfel passt, bei dem eine Seite kürzer als 10 nm, kürzer als 5 nm oder kürzer als 3 nm ist. Die Dichte von Defektzuständen der CAAC-OS-Schicht ist niedriger als die der mikrokristallinen Oxid-Halbleiterschicht. Die CAAC-OS-Schicht wird im Folgenden ausführlich beschrieben.
In einem mittels Transmissionselektronenmikroskopie (TRM) gewonnenen Bild der CAAC-OS-Schicht ist eine Grenze zwischen Kristallteilen, d. h. eine Korngrenze, nicht deutlich zu sehen. Daher ist es weniger wahrscheinlich, dass in der CAAC-OS-Schicht eine Verringerung der Elektronenbeweglichkeit aufgrund der Korngrenze auftritt.
Wenn das TEM-Bild der CAAC-OS-Schicht in einer Richtung im Wesentlichen parallel zu einer Proben-Oberfläche betrachtet wird (TEM-Bild im Querschnitt), sind Metallatome geschichtet in den Kristallteilen angeordnet. Jede Metallatom-Schicht hat eine Morphologie, die von einer Fläche, über der die CAAC-OS-Schicht ausgebildet ist (im Folgenden wird eine Fläche, über der die CAAC-OS-Schicht ausgebildet ist, als eine Ausbildungsfläche bezeichnet), oder einer oberen Fläche der CAAC-OS-Schicht reflektiert wird, und ist parallel zu der Ausbildungsfläche oder der oberen Fläche der CAAC-OS-Schicht angeordnet.
Bei Betrachtung des TEM-Bildes der CAAC-Schicht in einer Richtung im Wesentlichen senkrecht zu der Proben-Oberfläche (TEM-Bild in Draufsicht), sind Metallatome in einer Dreieck- oder Sechseck-Form in den Kristallteilen angeordnet. Es liegt jedoch keine Regelmäßigkeit der Anordnung von Metallatomen zwischen unterschiedlichen Kristallteilen vor.
Anhand der Ergebnisse des TEM-Bildes im Querschnitt und des TEM-Bildes in Draufsicht wird Ausrichtung in den Kristallteilen in der CAAC-OS-Schicht ermittelt.
Eine CAAC-OS-Schicht wird mit einer Röntgenbeugungsvorrichtung Strukturanalyse unterzogen. Beispielsweise tritt, wenn die CAAC-OS-Schicht, die ein InGaZnO₄-Kristall enthält, mittels eines Out-of-Plane-Verfahrens analysiert wird, häufig ein Maximum auf, wenn der Beugungswinkel (2θ) ungefähr 31° beträgt. Dieses Maximum wird von der (009)-Ebene des InGaZnO₄-Kristalls hergeleitet, was darauf hindeutet, dass Kristalle in der CAAC-OS-Schicht c-Achsen-Ausrichtung aufweisen und dass die c-Achsen in einer Richtung im Wesentlichen senkrecht zu der Ausbildungsfläche oder der oberen Fläche der CAAC-OS-Schicht ausgerichtet sind.
Wenn hingegen die CAAC-OS-Schicht mittels eines In-Plane-Verfahrens analysiert wird, bei dem ein Röntgenstrahl in einer Richtung senkrecht zu der c-Achse in eine Probe eintritt, tritt ein Maximum häufig auf, wenn 2θ ungefähr 56° beträgt. Dieses Maximum wird von der (110)-Ebene des InGaZnO₄-Kristalls hergeleitet. Dabei wird Analyse (ϕ-Scan) in einem Zustand durchgeführt, in dem die Probe um einen Normalvektor einer Proben-Oberfläche als einer Achse (Achse) rotiert ist, wobei 2θ auf ungefähr 56° festgelegt ist. In dem Fall, in dem die Probe ein Einkristall-Oxid-Halbleiterfilm aus InGaZnO₄ ist, treten sechs Maxima auf. Die sechs Maxima werden von Kristallebenen hergeleitet, die äquivalent zu der (110)-Ebene sind. Hingegen ist bei einer CAAC-OS-Schicht selbst dann, wenn ein ϕ-Scan durchgeführt wird und 2θ bei ungefähr 56° festgelegt wird, kein deutliches Maximum zu beobachten.
Gemäß den oben aufgeführten Ergebnissen sind bei der CAAC-OS-Schicht, die c-Achsen-Ausrichtung aufweist, während sich die Richtungen von a-Achsen und b-Achsen von Kristallteilen voneinander unterscheiden, die c-Achsen in einer Richtung parallel zu einem Normalvektor einer Ausbildungsfläche oder einem Normalvektor einer oberen Fläche ausgerichtet. So entspricht jede geschichtet angeordnete Metallatom-Schicht, die in dem TEM-Bild im Querschnitt zu beobachten ist, einer Ebene parallel zu der a-b-Ebene des Kristalls.
Es ist zu bemerken, dass das Kristallteil gleichzeitig mit der Abscheidung der CAAC-OS-Schicht ausgebildet wird oder über Kristallisierungsbehandlung, wie beispielsweise Wärmebehandlung, ausgebildet wird. Die c-Achse des Kristalls ist in einer Richtung parallel zu einem Normalvektor einer Ausbildungsfläche oder einem Normalvektor einer oberen Fläche ausgerichtet. So ist es beispielsweise, wenn eine Form der CAAC-OS-Schicht mittels Ätzen oder dergleichen geändert wird, möglich, dass die c-Achse nicht unbedingt parallel zu einem Normalvektor einer Ausbildungsfläche oder einem Normalvektor einer oberen Fläche der CAAC-OS-Schicht ist.
Des Weiteren ist der Grad der Kristallinität in der CAAC-OS-Schicht nicht notwendigerweise einheitlich. Beispielsweise ist, wenn Kristallwachstum, das zu der CAAC-OS-Schicht führt, von der Umgebung der oberen Fläche der Schicht her auftritt, der Grad der Kristallinität in der Umgebung der oberen Fläche in einigen Fällen höher als in der Umgebung der Ausbildungsfläche. Des Weiteren wird, wenn der CAAC-OS-Schicht ein Störstoff zugesetzt wird, die Kristallinität in einem Bereich geändert, in dem der Störstoff zugesetzt wird, und der Grad der Kristallinität in der CAAC-OS-Schicht variiert je nach Bereich.
Es ist anzumerken, dass, wenn die CAAC-OS-Schicht mit einem InGaZnO₄-Kristall mittels eines Out-of-Plane-Verfahrens analysiert wird, ein Maximum von 2θ um 36° herum zusätzlich zu dem Maximum von 2θ um 31° herum zu beobachten ist. Das Maximum von 2θ um 36° herum weist darauf hin, dass ein Kristall ohne c-Achsen-Ausrichtung in einem Teil der CAAC-OS-Schicht enthalten ist. Vorzugsweise tritt in der CAAC-OS-Schicht ein Maximum von 2θ um 31° herum auf, und tritt kein Maximum von 2θ um 36° herum auf.
Bei einem Transistor, bei dem die CAAC-OS-Schicht eingesetzt wird, ist eine Änderung elektrischer Eigenschaften aufgrund von Bestrahlung mit sichtbarem Licht oder ultraviolettem Licht gering. So weist der Transistor hohe Zuverlässigkeit auf.
Es ist anzumerken, dass eine Oxid-Halbleiterschicht eine aus mehreren übereinander angeordneten Teilen bestehende Schicht sein kann, die beispielsweise zwei oder mehr Schichten aus einer amorphen Oxid-Halbleiterschicht, einer mikrokristallinen Oxid-Halbleiterschicht und einer CAAC-OS-Schicht enthalten kann.
Die Oxid-Halbleiterschicht befindet sich vorzugsweise, unmittelbar nachdem sie ausgebildet worden ist, in einem übersättigtem Zustand, in dem der Anteil an Sauerstoff höher ist als der in der stöchiometrischen Zusammensetzung. Wenn beispielsweise die Oxid-Halbleiterschicht mit einem Sputter-Verfahren ausgebildet wird, wird die Schicht vorzugsweise in einem Schichtbildungs-Gas ausgebildet, das einen hohen Prozentsatz an Sauerstoff enthält, und besonders bevorzugt wird die Ausbildung der Schicht in einer Sauerstoffatmosphäre (Sauerstoffgas: 100%). Wenn die Schicht in einem Schichtbildungs-Gas ausgebildet wird, das einen hohen Prozentsatz an Sauerstoff enthält, insbesondere in einer Atmosphäre aus 100% Sauerstoffgas, kann die Freisetzung von Zn aus der Schicht selbst dann unterdrückt werden, wenn die Schichtbildungs-Temperatur beispielsweise 300°C oder mehr beträgt.
Es ist anzumerken, dass die Oxid-Halbleiterschicht 108 eine Struktur haben kann, in der eine Vielzahl von Oxid-Halbleiterschichten übereinander angeordnet sind. In der Oxid-Halbleiterschicht 108 können beispielsweise eine erste Oxid-Halbleiterschicht und eine zweite Oxid-Halbleiterschicht übereinander angeordnet sein, die unter Verwendung von Metalloxiden mit unterschiedlichen Zusammensetzungen ausgebildet werden. Die erste Oxid-Halbleiterschicht kann beispielsweise unter Verwendung eines Dreikomponenten-Metalloxids ausgebildet werden, und die zweite Oxid-Halbleiterschicht kann unter Verwendung eines Zweikomponenten-Metalloxids ausgebildet werden. Als Alternative dazu können beispielsweise sowohl die erste Oxid-Halbleiterschicht als auch die zweite Oxid-Halbleiterschicht unter Verwendung eines Dreikomponenten-Metalloxids ausgebildet werden.
Weiterhin ist es möglich, dass die Bestandteile der ersten Oxid-Halbleiterschicht und der zweiten Oxid-Halbleiterschicht die gleichen sind und sich die Zusammensetzungen der Bestandteile der ersten Oxid-Halbleiterschicht und der zweiten Oxid-Halbleiterschicht voneinander unterscheiden. Beispielsweise kann die erste Oxid-Halbleiterschicht ein Atomverhältnis von In:Ga:Zn = 1:1:1 haben und kann die zweite Oxid-Halbleiterschicht ein Atomverhältnis von In:Ga:Zn = 3:1:2 haben. Als Alternative dazu kann die erste Oxid-Halbleiterschicht ein Atomverhältnis von In:Ga:Zn = 1:3:2 haben und kann die zweite Oxid-Halbleiterschicht ein Atomverhältnis von In:Ga:Zn = 2:1:3 haben.
Bei einem Oxid-Halbleiter trägt das s-Orbital von Schwermetall hauptsächlich zum Trägerübergang bei, und wenn der In-Gehalt in dem Oxid-Halbleiter erhöht wird, ist es wahrscheinlich, dass Überlappung der s-Orbitale zunimmt. Daher weist ein Oxid mit einer Zusammensetzung, bei der In > Ga gilt, höhere Beweglichkeit auf als ein Oxid mit einer Zusammensetzung, bei der In ≤ Ga gilt. Des Weiteren ist bei Ga die Ausbildungsenergie einer Sauerstoffleerstelle größer, und daher ist es weniger wahrscheinlich als bei In, dass eine Sauerstoffleerstelle erzeugt wird und so weist das Oxid mit einer Zusammensetzung, bei der In ≤ Ga gilt, stabilere Eigenschaften auf als das Oxid mit einer Zusammensetzung, bei der In > Ga gilt.
Ein Oxid-Halbleiter, der In und Ga in einem Verhältnis von In > Ga enthält, wird an der Kanal-Seite eingesetzt, und ein Oxid-Halbleiter, der In und Ga in einem Verhältnis von In ≤ Ga enthält, wird an einer Kanal-Gegenseite (einer dem Kanal gegenüberliegenden Seite) eingesetzt, so dass Beweglichkeit und Zuverlässigkeit eines Transistors weiter verbessert werden können.
Des Weiteren können Oxid-Halbleiter mit unterschiedlicher Kristallinität für die erste Oxid-Halbleiterschicht und die zweite Oxid-Halbleiterschicht eingesetzt werden. Das heißt, es können je nach Bedarf von einem Einkristall-Oxid-Halbleiter, einem polykristallinen Oxid-Halbleiter, einem amorphen Oxid-Halbleiter und einem CAAC-OS je nach Eignung zwei kombiniert werden. Wenn ein amorpher Oxid-Halbleiter für die erste Oxid-Halbleiterschicht oder/und die zweite Oxid-Halbleiterschicht eingesetzt wird, wird innere Spannung oder äußere Spannung der Oxid-Halbleiterschicht 108 abgebaut, Abweichung hinsichtlich der Eigenschaften eines Transistors wird verringert, und die Zuverlässigkeit des Transistors kann weiter verbessert werden.
Jedoch ist es wahrscheinlich, dass ein amorpher Oxid-Halbleiter einen Störstoff bzw. eine Verunreinigung absorbiert, die als ein Donator wirkt, so beispielsweise Wasserstoff, und es ist wahrscheinlich, dass eine Sauerstoffleerstelle erzeugt wird, so dass ein amorpher Oxid-Halbleiter leicht n-leitend wird. Aus diesem Grund wird vorzugsweise ein Oxid-Halbleiter, der Kristallinität aufweist, wie beispielsweise ein CAAC-OS, für die Oxid-Halbleiterschicht an der Kanal-Seite eingesetzt.
Des Weiteren kann die Oxid-Halbleiterschicht 108 eine Struktur aufweisen, in der drei oder mehr Schichten übereinander angeordnet sind und sich eine amorphe Halbleiterschicht zwischen einer Vielzahl kristalliner Halbleiterschichten befindet. Weiterhin kann eine Struktur eingesetzt werden, in der eine kristalline Halbleiterschicht und eine amorphe Halbleiterschicht abwechselnd übereinander angeordnet sind.
Diese zwei Strukturen, durch die die Oxid-Halbleiterschicht 108 eine Struktur aus mehreren übereinander angeordneten Schichten enthält, können je nach Eignung kombiniert werden.
In dem Fall, in dem die Oxid-Halbleiterschicht 108 eine Struktur aus mehreren übereinander angeordneten Schichten hat, kann Sauerstoff immer dann zugesetzt werden, wenn die Oxid-Halbleiterschicht ausgebildet wird. Zum Zusetzen von Sauerstoff können Wärmebehandlung in einer Sauerstoffatmosphäre, ein Ionenimplantations-Verfahren, ein Ionendotierungs-Verfahren, ein Plasma-Immersions-Ionenimplantations-Verfahren, Plasmabehandlung, die in einer Atmosphäre durchgeführt wird, die Sauerstoff enthält, oder dergleichen eingesetzt werden.
Sauerstoff wird immer dann zugesetzt, wenn die Oxid-Halbleiterschicht ausgebildet wird, so dass ein Effekt zum Reduzieren von Sauerstoffleerstellen in dem Oxid-Halbleiter verbessert werden kann.
Anschließend wird eine Isolierschicht, die später die Gate-Isolierschicht 110a und die Zwischenelektroden-Isolierschicht 110b bildet, so ausgebildet, dass sie wenigstens die Oxid-Halbleiterschicht 108 und die Zwischenelektroden-Isolierschicht 106b abdeckt, und wird Ätzen so durchgeführt, dass die Gate-Isolierschicht 110a und die Zwischenelektroden-Isolierschicht 110b ausgebildet werden (siehe 3A).
Die Isolierschicht, die später die Gate-Isolierschicht 110a und die Zwischenelektroden-Isolierschicht 110b bildet, kann unter Verwendung eines Materials und eines Verfahrens ausgebildet werden, die denjenigen der oben beschriebenen Isolierschicht gleichen, die später die Gate-Isolierschicht 106a und die Zwischenelektroden-Isolierschicht 106b bildet. Die Gate-Isolierschicht 110a und die Zwischenelektroden-Isolierschicht 110b haben die gleiche Zusammensetzung, da sie in dem gleichen Schritt mittels Strukturieren ausgebildet werden.
Die Gate-Isolierschicht 110a und die Zwischenelektroden-Isolierschicht 110b werden vorzugsweise unter Verwendung einer Sauerstoffzuführschicht ausgebildet. Des Weiteren ist vorzugsweise eine Sperrschicht (wie beispielsweise eine AlO_x-Schicht) vorhanden, mit der verhindert wird, dass Sauerstoff aus der Oxid-Halbleiterschicht freigesetzt wird und die die Oxid-Halbleiterschicht abdeckt und außerhalb der Oxid-Halbleiterschicht positioniert ist.
Wenn die Sauerstoffzufuhr-Schicht oder die Sperrschicht die Oxid-Halbleiterschicht abdeckt, kann die Oxid-Halbleiterschicht Sauerstoff in einem Anteil bzw. einem Verhältnis enthalten, der/das im Wesentlichen das Gleiche ist wie der/das von Sauerstoff in der stöchiometrischen Zusammensetzung, oder in einem Anteil, der höher ist als der von Sauerstoff in der stöchiometrischen Zusammensetzung, d. h., dass die Oxid-Halbleiterschicht mit Sauerstoff übersättigt sein kann. Beispielsweise beträgt, wenn für die stöchiometrische Zusammensetzung der Oxid-Halbleiterschicht In:Ga:Zn:O = 1:1:1:4 [Atomverhältnis] gilt, das Verhältnis von Sauerstoffatomen in der In-Ga-Zn-O-Schicht mehr als 4.
Es ist auch möglich, dass nur die Zwischenelektroden-Isolierschicht 106b oder die Zwischenelektroden-Isolierschicht 110b als eine Zwischenelektroden-Isolierschicht ausgebildet wird.
Dann wird eine leitende Schicht, die später die Gate-Elektrode 112a und die obere Elektrodenschicht 112b bildet, ausgebildet, wird eine Maske mittels eines Photolithografie-Verfahrens oder dergleichen über der leitenden Schicht ausgebildet, und wird ein Teil der leitenden Schicht mit der Maske regioselektiv entfernt, so dass die leitende Schicht so strukturiert wird, dass sie sich über die Gate-Elektrode 104a und die untere Elektrodenschicht 104b hinaus erstreckt (siehe 3B).
Die strukturierte leitende Schicht dient als die Gate-Elektrode 112a in dem Transistor 150 und dient als die obere Elektrodenschicht 112b in dem Kondensator 160. Die Gate-Elektrode 112a und die obere Elektrodenschicht 112b haben die gleiche Zusammensetzung, da sie in dem gleichen Schritt mittels Strukturieren ausgebildet werden.
Die leitende Schicht, die später die Gate-Elektrode 112a und die obere Elektrodenschicht 112b bildet, kann unter Verwendung eines Materials und eines Verfahrens ausgebildet werden, die denen der oben beschriebenen leitenden Schicht gleichen, die die Gate-Elektrode 104a und die untere Elektrodenschicht 104b bildet.
Die Oxid-Halbleiterschicht 108 ist zwischen der Gate-Elektrode 104a und der Gate-Elektrode 112a eingeschlossen, wobei sich die Gate-Isolierschicht 106a zwischen der Oxid-Halbleiterschicht 108 und der Gate-Elektrode 104a befindet und sich die Gate-Isolierschicht 110a zwischen der Oxid-Halbleiterschicht 108 und der Gate-Elektrode 112a befindet. Durch diese Struktur kann Anlegen eines Gate-Feldes an die Oxid-Halbleiterschicht 108 in mehreren Richtungen gesteuert werden. Dies ermöglicht es, den Durchlass-/Sperrzustand beispielsweise selbst eines Transistors zu steuern, der eine Oxid-Halbleiterschicht mit einer hohen Trägerkonzentration von 1 × 10¹⁷/cm³ oder mehr enthält und dessen Durchlass-/Sperrzustand deshalb bisher nicht gesteuert werden konnte.
Dann kann der Oxid-Halbleiterschicht 108 ein Störstoff 120 zugesetzt werden, so dass der Kanalbildungs-Bereich 108a sowie die niederohmigen Bereiche 108b und 108c selbstjustiert ausgebildet werden (siehe 3C).
Dabei dient die Gate-Elektrode 112a als eine Maske, so dass der Störstoff 120 in einem Bereich der Oxid-Halbleiterschicht 108 nicht zugesetzt wird, der sich mit der Gate-Elektrode 112a überlappt, und damit der Kanalbildungs-Bereich 108a selbstjustiert ausgebildet wird.
Es ist anzumerken, dass in der Oxid-Halbleiterschicht 108 die Kristallstruktur in einem Bereich ungeordnet ist, in dem der Störstoff 120 zugesetzt ist, so dass es wahrscheinlich ist, dass sich der Bereich in einem amorphen Zustand befindet. Daher erhält, wenn eine Schicht, die Kristallinität aufweist, wie beispielsweise eine CAAC-OS-Schicht, als die Oxid-Halbleiterschicht 108 eingesetzt wird und der Störstoff 120 der Schicht zugesetzt wird, der Kanalbildungs-Bereich 108a den Zustand der Oxid-Halbleiterschicht, die Kristallinität aufweist, aufrecht, da diesem keine Störstoffe zugesetzt werden, und es ist wahrscheinlich, dass jeder der niederohmigen Bereiche 108b und 108c, die sich nicht mit der Gate-Elektrode 112a überlappen, eine Oxid-Halbleiterschicht in einem amorphen Zustand (oder eine Oxid-Halbleiterschicht, die sich in einem nahezu amorphen Zustand befindet) ist, da diesen Störstoffe zugesetzt werden.
Eine Oxid-Halbleiterschicht in einem amorphen Zustand (oder eine Oxid-Halbleiterschicht, die sich in einem nahezu amorphen Zustand befindet) absorbiert leicht Verunreinigungen, wie beispielsweise Wasserstoff, der als ein Donator dient, aus einer Oxid-Halbleiterschicht, die Kristallinität aufweist, wie beispielsweise einer CAAC-OS-Schicht, so dass die Verunreinigungen bzw. Störstoffe aus dem Kanalbildungs-Bereich 108 in die niederohmigen Bereiche 108b und 108c absorbiert (auch als ”eingefangen” bezeichnet) werden und die elektrischen Eigenschaften des Transistors 150 verbessert werden können.
Es kann/können ein oder mehrere Element/e aus den im Folgenden aufgeführten ausgewählt und als der Störstoff 120 eingesetzt werden:
Elemente der Gruppe 15 (verkörpert durch Stickstoff (N), Phosphor (P), Arsen (As) und Antimon (Sb)), Bor (B), Aluminium (Al), Argon (Ar), Helium (He), Neon (Ne), Indium (In), Fluor (F), Chlor (Cl), Titan (Ti) und Zink (Zn). Als Verfahren zum Zusetzen des Störstoffs 120 zu der Oxid-Halbleiterschicht 108 kann ein Ionendotierungs-Verfahren oder ein Ionenimplantations-Verfahren eingesetzt werden.
Die Behandlung zum Zusetzen des Störstoffs 120 zu der Oxid-Halbleiterschicht 108 kann mehrmals durchgeführt werden. Wenn die Behandlung zum Zusetzen des Störstoffs 120 zu der Oxid-Halbleiterschicht 108 mehrmals durchgeführt wird, kann der Typ des Störstoffs 120 bei den mehreren Behandlungen der gleiche sein oder bei jeder Behandlung ein anderer sein.
Anschließend wird die Zwischenschicht 114 über der Gate-Elektrode 112a, der oberen Elektrodenschicht 112b, der Gate-Isolierschicht 110a sowie der Zwischenelektroden-Isolierschicht 110b ausgebildet, und die Source-Elektrode 116a sowie die Drain-Elektrode 116b werden über der Zwischenschicht 114 so ausgebildet, dass sie über Öffnungen, die in der Gate-Isolierschicht 110a und der Zwischenschicht 114 vorhanden sind (siehe 3D), elektrisch mit dem niederohmigen Bereich 108b bzw. dem niederohmigen Bereich 108c der Oxid-Halbleiterschicht 108 verbunden sind.
Die Zwischenschicht 114 kann unter Verwendung von Siliziumoxid, Galliumoxid, Aluminiumoxid, Zirkonoxid, Yttriumoxid, Hafniumoxid, Lanthanoxid, Neodymoxid, Tantaloxid, Siliziumnitrid, Siliziumoxynitrid, Aluminiumoxynitrid, Siliziumnitridoxid oder dergleichen ausgebildet werden. Die Zwischenschicht 114 kann entweder eine einschichtige Struktur oder eine Struktur aus übereinander angeordneten Schichten haben. Ähnlich wie die Gate-Isolierschicht 106a und dergleichen kann die Zwischenschicht 114 unter Verwendung eines isolierenden Oxids ausgebildet werden, aus dem ein Teil des Sauerstoffs mittels Erhitzen freigesetzt wird.
Die Source-Elektrode 116a und die Drain-Elektrode 116b können regioselektiv so ausgebildet werden, dass beispielsweise eine leitende Schicht (z. B. eine Metallschicht oder eine Siliziumschicht, der ein Störstoffelement beigesetzt wird, das einen Leitfähigkeitstyp verleiht) mittels eines Sputter-Verfahrens ausgebildet wird, eine Ätzmaske über der leitenden Schicht ausgebildet wird und Ätzen durchgeführt wird. Als Alternative dazu kann ein Tintenstrahlverfahren eingesetzt werden. Es ist anzumerken, dass die leitende Schicht, die die Source-Elektrode 116a und die Drain-Elektrode 116b bildet, mit einer einzelnen Schicht oder einer Vielzahl übereinander angeordneter Schichten ausgebildet werden kann. Beispielsweise kann die leitende Schicht mit einer dreischichtigen Struktur ausgebildet werden, in der eine Al-Schicht zwischen Ti-Schichten eingeschlossen ist.
So können der Transistor 150 und der Kondensator 160 hergestellt werden.
Ein Bereich, bei dem es weniger wahrscheinlich ist, dass ein elektrisches Feld der Gate-Elektrode 112a auf ihn einwirkt, die als Frontgate-Elektrode dient, kann, wie oben beschrieben, mit einem elektrischen Feld der Gate-Elektrode 104a gesteuert werden, die als eine Backgate-Elektrode dient, so dass eine Änderung bzw. Abweichung elektrischer Eigenschaften, wie beispielsweise eine negative Verschiebung der Schwellenspannung oder eine Zunahme des S-Wertes, verhindert werden kann. Des Weiteren kann der Durchlassstrom des Transistors aufgrund des elektrischen Feldes der Backgate-Elektrode erhöht werden. Weiterhin ist die Oxid-Halbleiterschicht 108 zwischen der Gate-Elektrode 104a und der Gate-Elektrode 112a eingeschlossen, wobei sich die Gate-Isolierschicht 106a zwischen der Oxid-Halbleiterschicht 108 und der Gate-Elektrode 104a befindet und sich die Gate-Isolierschicht 110a zwischen der Oxid-Halbleiterschicht 108 und der Gate-Elektrode 112a befindet. Durch diese Struktur kann Anlegen eines Gate-Feldes an die Oxid-Halbleiterschicht 108 in mehreren Richtungen gesteuert werden. Dies ermöglicht es, den Durchlass-/Sperrzustand selbst eines Transistors zu steuern, der eine Oxid-Halbleiterschicht mit einer hohen Trägerkonzentration von 1 × 10¹⁷/cm³ oder mehr enthält und dessen Durchlass-/Sperrzustand deshalb bisher nicht gesteuert werden konnte.
Dementsprechend ist es möglich, einen Transistor zu schaffen, der vorteilhafte Transistoreigenschaften aufweist und einen Oxid-Halbleiter enthält, und eine sehr zuverlässige Halbleitervorrichtung zu schaffen, die den Transistor enthält, der den Oxid-Halbleiter enthält. Des Weiteren können der Transistor und der Kondensator mit dem gleichen Prozess ausgebildet werden, so dass der Kondensator effizient ausgebildet werden kann.
Die Strukturen, Verfahren und dergleichen, wie sie in der vorliegenden Ausführungsform beschrieben sind, können gegebenenfalls mit beliebigen der Strukturen, Verfahren und dergleichen kombiniert werden, wie sie in den anderen Ausführungsformen beschrieben werden.
Ausführungsform 2
In dieser Ausführungsform werden eine Ausführungsform einer Struktur einer Halbleitervorrichtung, deren Struktur sich von der in Ausführungsform 1 beschriebenen unterscheidet, sowie ein Verfahren zum Herstellen der Halbleitervorrichtung unter Bezugnahme auf 4A bis 4C, 5A bis 5D sowie 6 beschrieben.
Beispiel für Struktur von Halbleitervorrichtung
4A bis 4C zeigen in einer Draufsicht und Schnittansichten ein Beispiel einer Halbleitervorrichtung, die einen Transistor 170 mit oben liegendem Gate und einen Kondensator 180 enthält. 4A ist eine Draufsicht, 4B ist eine Schnittansicht entlang einer Strich-Punkt-Linie A2-B2 in 4A, und 4C ist eine Schnittansicht entlang einer Strich-Punkt-Linie C2-D2, einer Strich-Punkt-Linie E2-F2 sowie einer Strich-Punkt-Linie G2-H2 in 4A.
Der in 4A bis 4C dargestellte Transistor 170 enthält die Basis-Isolierschicht 102 über dem Substrat 100 mit einer isolierenden Fläche, die Gate-Elektrode 104a über der Basis-Isolierschicht 102, die Gate-Isolierschicht 106a, die die Gate-Elektrode 104a abdeckt, die Oxid-Halbleiterschicht 108a, die in Kontakt mit der Gate-Isolierschicht 106a ist und sich über die Gate-Elektrode 104a hinaus erstreckt, die Source-Elektrode 116a sowie die Drain-Elektrode 116b, die in Kontakt mit der Oxid-Halbleiterschicht 108 sind und sich über die Gate-Elektrode 104a hinaus erstrecken, die Gate-Isolierschicht 110a, die wenigstens die Oxid-Halbleiterschicht 108, die Source-Elektrode 116a und die Drain-Elektrode 116b abdeckt, die Gate-Elektrode 112a, die in Kontakt mit einem Teil der Gate-Isolierschicht 110a ist und sich über die Gate-Elektrode 104a hinaus erstreckt, sowie die Zwischenschicht 114 über der Gate-Isolierschicht 110a und der Gate-Elektrode 112a. Die Gate-Elektrode 112a überlappt sich mit einem Teil der Source-Elektrode 116a und einem Teil der Drain-Elektrode 116b.
Bei Sicht auf die Oxid-Halbleiterschicht 108 aus einer Richtung senkrecht zu einer Oberfläche der Basis-Isolierschicht 102 oder einer Fläche, an der, wie in 4A dargestellt, die Basis-Isolierschicht 102 ausgebildet ist, können die Kanal-Längsrichtung der Oxid-Halbleiterschicht 108 und die Kanal-Breitenrichtung derselben als eine Richtung der X-Achse (oder Richtung A2-B2) bzw. eine Richtung der Y-Achse (oder Richtung E2-F2) bezeichnet werden. Des Weiteren kann eine Richtung senkrecht zu einer X-Y-Ebene als eine Richtung der Z-Achse bezeichnet werden.
In der vorliegenden Ausführungsform erstreckt sich die Gate-Elektrode 104a in der Richtung der X-Achse, und die Gate-Elektrode 112a erstreckt sich in der Richtung der Y-Achse.
Bei dem Transistor 170 kann ein Bereich, bei dem es weniger wahrscheinlich ist, dass ein elektrisches Feld der Gate-Elektrode 102a, die als Frontgate-Elektrode dient, auf ihn wirkt, mit einem elektrischen Feld der Gate-Elektrode 104a gesteuert werden, die als eine Backgate-Elektrode dient, und so kann eine Änderung elektrischer Eigenschaften, wie beispielsweise eine negative Verschiebung der Schwellenspannung oder eine Zunahme des S-Wertes, verhindert werden. Des Weiteren kann der Durchlassstrom des Transistors 170 aufgrund des elektrischen Feldes der Backgate-Elektrode erhöht werden. Des Weiteren ermöglicht die Struktur, bei der sich die Gate-Elektrode 112a mit einem Teil der Source-Elektrode 116a und einem Teil der Drain-Elektrode 116b überlappt, dass der Außenwiderstand des Transistors 170 reduziert wird, so dass eine Verringerung des Durchlassstroms verhindert werden kann.
Weiterhin enthält der in 4A bis 4C dargestellte Kondensator 180 die untere Elektrodenschicht 104b, die obere Elektrodenschicht 112b sowie die Zwischenelektroden-Isolierschicht 106b und die Zwischenelektroden-Isolierschicht 110b, die zwischen der unteren Elektrodenschicht 104b und der oberen Elektrodenschicht 112b eingeschlossen sind.
Verfahren zum Herstellen von Halbleitervorrichtung
Ein Beispiel für einen Prozess zum Herstellen der in 4A bis 4C dargestellten Halbleitervorrichtung wird unter Bezugnahme auf 5A bis 5D beschrieben.
Zunächst wird das Substrat 100 gefertigt, das eine isolierende Fläche aufweist, und die Basis-Isolierschicht 102 wird über dem Substrat 100 ausgebildet. Dann wird eine leitende Schicht, die später die Gate-Elektrode und die untere Elektrodenschicht 104b bildet, über der Basis-Isolierschicht 102 ausgebildet, eine Maske wird über der leitenden Schicht mit einem Photolithografie-Verfahren oder dergleichen ausgebildet, und ein Teil der leitenden Schicht wird regioselektiv mit der Maske entfernt, so dass die Gate-Elektrode 104a und die untere Elektrodenschicht 104b mittels Strukturieren ausgebildet werden. Dann wird eine isolierende Schicht, die später die Gate-Isolierschicht 106a und die Zwischenelektroden-Isolierschicht 106b bildet, so ausgebildet, dass sie die Gate-Elektrode 104a und die untere Elektrodenschicht 104b abdeckt, eine Maske wird über der Isolierschicht mit einem Photolithografie-Verfahren oder dergleichen ausgebildet, und ein Teil der Isolierschicht wird regioselektiv mit der Maske entfernt, so dass die Gate-Isolierschicht 106a und die Zwischenelektroden-Isolierschicht 106b ausgebildet werden. Anschließend wird die Oxid-Halbleiterschicht 108 so ausgebildet, dass sie in Kontakt mit der Gate-Isolierschicht 106a ist und sich über die Gate-Elektrode 104a hinaus erstreckt (siehe 2A bis 2D).
Beim Ausbilden der Gate-Elektrode 104a und der unteren Elektrodenschicht 104b mittels Strukturieren kann, indem das Seitenverhältnis (in der vorliegenden Ausführungsform das Verhältnis der Höhe zur Basis) der strukturierten leitenden Schicht vergrößert wird, die Kapazität des Kondensators 180 gegenüber der einer planen leitenden Schicht (d. h. einer leitenden Schicht, deren Basis lang ist) erhöht werden.
Hinsichtlich der Materialien, Verfahren und dergleichen, die zum Ausbilden des Substrats 100, der Basis-Isolierschicht 102, der Gate-Elektrode 104a, der unteren Elektrodenschicht 104b, der Gate-Isolierschicht 106a, der Zwischenelektroden-Isolierschicht 106b und der Oxid-Halbleiterschicht 108 eingesetzt werden, kann auf Ausführungsform 1 Bezug genommen werden.
Anschließend werden die Source-Elektrode 116a und die Drain-Elektrode 116b so ausgebildet, dass sie in Kontakt mit einem Teil der Oxid-Halbleiterschicht 108 sind und sich über die Gate-Elektrode 104a hinaus erstrecken (siehe 5A).
Hinsichtlich eines Materials, eines Verfahrens und dergleichen, die zum Ausbilden der Source-Elektrode 116a und der Drain-Elektrode 116b eingesetzt werden, kann auf Ausführungsform 1 Bezug genommen werden.
Anschließend wird eine Isolierschicht, die später die Gate-Isolierschicht 110a und die Zwischenelektroden-Isolierschicht 110b bildet, so ausgebildet, dass sie wenigstens die Oxid-Halbleiterschicht 108, die Source-Elektrode 116a, die Drain-Elektrode 116b sowie die Zwischenelektroden-Isolierschicht 106b abdeckt, und wird Ätzen durchgeführt, so dass die Gate-Isolierschicht 110a und die Zwischenelektroden-Isolierschicht 110b ausgebildet werden (siehe 5B).
Hinsichtlich eines Materials, eines Verfahrens und dergleichen, die zum Ausbilden der Gate-Isolierschicht 110a und der Zwischenelektroden-Isolierschicht 116b eingesetzt werden, kann auf Ausführungsform 1 Bezug genommen werden.
Anschließend wird eine leitende Schicht, die später die Gate-Elektrode 112a und die obere Elektrodenschicht 112b bildet, ausgebildet, wird eine Maske über der leitenden Schicht mittels eines Photolithografie-Verfahrens oder dergleichen ausgebildet und wird ein Teil der leitenden Schicht mit der Maske regioselektiv entfernt, so dass die leitende Schicht so strukturiert ist, dass sie sich über die Gate-Elektrode 104a und die untere Elektrodenschicht 104b hinaus erstreckt (siehe 5C).
Die strukturierte leitende Schicht dient als die Gate-Elektrode 102a in dem Transistor 170 und dient als die obere Elektrodenschicht 112b in dem Kondensator 180. Die Gate-Elektrode 112a überlappt sich mit einem Teil der Source-Elektrode 116a und einem Teil der Drain-Elektrode 116b.
Hinsichtlich eines Materials, eines Verfahrens und dergleichen, die zum Ausbilden der Gate-Elektrode 112a und der oberen Elektrodenschicht 112b eingesetzt werden, kann auf Ausführungsform 1 Bezug genommen werden.
Es kann auch die Struktur eingesetzt werden, bei der die Zwischenelektroden-Isolierschicht 110b nicht vorhanden ist und anstelle der oberen Elektrodenschicht 112b eine obere Elektrodenschicht in der gleichen Schicht wie die leitende Schicht ausgebildet ist, die später die Source-Elektrode 116a und die Drain-Elektrode 116b bildet.
Die Oxid-Halbleiterschicht 108 ist zwischen der Gate-Elektrode 104a und der Gate-Elektrode 112a eingeschlossen, wobei sich die Gate-Isolierschicht zwischen der Oxid-Halbleiterschicht 108 und der Gate-Elektrode 104a befindet und sich die Gate-Isolierschicht 110a zwischen der Oxid-Halbleiterschicht 108 und der Gate-Elektrode 112a befindet. Durch diese Struktur kann Anlegen eines Gate-Feldes an die Oxid-Halbleiterschicht 108 in mehreren Richtungen gesteuert werden. Dies ermöglicht es, den Durchlass-/Sperrzustand beispielsweise selbst eines Transistors zu steuern, der eine Oxid-Halbleiterschicht mit einer hohen Trägerkonzentration von 1 × 10¹⁷/cm³ oder mehr enthält und dessen Durchlass-/Sperrzustand deshalb bisher nicht gesteuert werden konnte.
Dann wird die Zwischenschicht 114 über der Gate-Elektrode 112a, der oberen Elektrodenschicht 112b, der Gate-Isolierschicht 110a und der Zwischenelektroden-Isolierschicht 110b ausgebildet (siehe 5D).
Hinsichtlich eines Materials, eines Verfahrens und dergleichen, die zum Ausbilden der Zwischenschicht 114 eingesetzt werden, kann auf Ausführungsform 1 Bezug genommen werden.
Auf diese Weise können der Transistor 170 und der Kondensator 180 hergestellt werden.
Wie bei einem in 6 dargestellten Transistor 190 kann, wenn die leitende Schicht so strukturiert wird (der Schritt in 5C), dass sich die Gate-Elektrode 112a nicht mit der Source-Elektrode 116a oder der Drain-Elektrode 116b mit der dazwischen befindlichen Gate-Isolierschicht 110a überlappt, die parasitäre Kapazität zwischen der Gate-Elektrode 112a und der Source-Elektrode 116a sowie zwischen der Gate-Elektrode 112a und der Drain-Elektrode 116b reduziert werden.
Ein Bereich, bei dem es weniger wahrscheinlich ist, dass ein elektrisches Feld der Gate-Elektrode 112a auf ihn einwirkt, die als Frontgate-Elektrode dient, kann, wie oben beschrieben, mit einem elektrischen Feld der Gate-Elektrode 104a gesteuert werden, die als eine Backgate-Elektrode dient, so dass eine Änderung bzw. Abweichung elektrischer Eigenschaften, wie beispielsweise eine negative Verschiebung der Schwellenspannung oder eine Zunahme des S-Wertes, verhindert werden kann. Des Weiteren kann der Durchlassstrom des Transistors aufgrund des elektrischen Feldes der Backgate-Elektrode erhöht werden. Weiterhin ist die Oxid-Halbleiterschicht 108 zwischen der Gate-Elektrode 104a und der Gate-Elektrode 112a eingeschlossen, wobei sich die Gate-Isolierschicht 106a zwischen der Oxid-Halbleiterschicht 108 und der Gate-Elektrode 104a befindet und sich die Gate-Isolierschicht 110a zwischen der Oxid-Halbleiterschicht 108 und der Gate-Elektrode 112a befindet. Durch diese Struktur kann Anlegen eines Gate-Feldes an die Oxid-Halbleiterschicht 108 in mehreren Richtungen gesteuert werden. Dies ermöglicht es, den Durchlass-/Sperrzustand selbst eines Transistors zu steuern, der eine Oxid-Halbleiterschicht mit einer hohen Trägerkonzentration von 1 × 10¹⁷/cm³ oder mehr enthält und dessen Durchlass-/Sperrzustand deshalb bisher nicht gesteuert werden konnte.
Dementsprechend ist es möglich, einen Transistor zu schaffen, der vorteilhafte Transistoreigenschaften aufweist und einen Oxid-Halbleiter enthält, und eine sehr zuverlässige Halbleitervorrichtung zu schaffen, die den Transistor enthält, der den Oxid-Halbleiter enthält. Des Weiteren können der Transistor und der Kondensator mit dem gleichen Prozess ausgebildet werden, so dass der Kondensator effizient ausgebildet werden kann.
Die Strukturen, Verfahren und dergleichen, wie sie in der vorliegenden Ausführungsform beschrieben sind, können gegebenenfalls mit beliebigen der Strukturen, Verfahren und dergleichen kombiniert werden, wie sie in den anderen Ausführungsformen beschrieben sind.
Ausführungsform 3
In dieser Ausführungsform wird ein Beispiel für eine Halbleitervorrichtung, die die in Ausführungsform 1 oder 2 beschriebene Halbleitervorrichtung enthält, die gespeicherte Daten selbst in stromlosem Zustand halten kann und keinerlei Einschränkung hinsichtlich der Anzahl von Schreibzyklen aufweist, unter Bezugnahme auf die Zeichnungen beschrieben.
7A bis 7C stellen ein Beispiel für eine Struktur einer Halbleitervorrichtung dar. 7A ist eine Schnittansicht der Halbleitervorrichtung, 7B ist eine Draufsicht auf die Halbleitervorrichtung, und 7C ist ein Schaltbild der Halbleitervorrichtung. 7A entspricht dabei einem Schnitt entlang der Linie A3-B3 in 7B.
Die in 7A und 7B dargestellte Halbleitervorrichtung enthält in einer unteren Schicht einen Transistor 460, der ein erstes Halbleitermaterial enthält, sowie einen Transistor 462, der ein zweites Halbleitermaterial enthält, und einen Kondensator 464, der mit dem gleichen Prozess hergestellt wird wie der Transistor 462, in einer oberen Schicht. In dieser Ausführungsform werden der Transistor 150 und der Kondensator 160 aus Ausführungsform 1 als der Transistor 462 bzw. der Kondensator 464 eingesetzt, jedoch können die in Ausführungsform 2 beschriebenen Strukturen des Transistors und des Kondensators eingesetzt werden.
Dabei sind das erste Halbleitermaterial und das zweite Halbleitermaterial vorzugsweise Materialien mit unterschiedlichen Bandlücken. Das zweite Halbleitermaterial kann beispielsweise ein anderes Halbleitermaterial als ein Oxid-Halbleiter (z. B. ein Halbleitermaterial auf Silizium-Basis und ein Verbindungshalbleitermaterial) sein, und das erste Halbleitermaterial kann ein Oxid-Halbleiter sein. Ein Transistor, der ein anderes Material als ein Oxid-Halbleitermaterial enthält, kann leicht mit hoher Geschwindigkeit arbeiten. Ein Transistor, der einen Oxid-Halbleiter enthält, ermöglicht aufgrund seiner Eigenschaften das Halten von Ladung über lange Zeit.
Obwohl hier alle Transistoren n-Kanal-Transistoren sind, muss nicht erwähnt werden, dass p-Kanal-Transistoren eingesetzt werden können. Des Weiteren sind Details der Halbleitervorrichtung, wie beispielsweise Materialien für die Halbleitervorrichtung sowie die Struktur der Halbleitervorrichtung nicht auf die hier beschriebenen beschränkt.
Der Transistor 460 enthält, wie in 7A dargestellt, einen Kanalbildungs-Bereich 416, der sich in einem Substrat 400 befindet, das ein anderes Material als einen Oxid-Halbleiter enthält (beispielsweise können Silizium, Germanium oder ein Verbindungshalbleitermaterial, wie beispielsweise GaAs, InP, SiC, ZnSe, GaN sowie SiGe, eingesetzt werden), Störstellenbereiche 420, zwischen denen der Kanalbildungs-Bereich 416 eingeschlossen ist, Bereiche 424 aus intermetallischer Verbindung, die in Kontakt mit den Störstellen-Bereichen 420 sind, eine Gate-Isolierschicht 408 über dem Kanalbildungs-Bereich 416 sowie eine Gate-Elektrode 410 über der Gate-Isolierschicht 408. Es ist anzumerken, dass der Einfachheit halber ein Transistor, dessen Source-Elektrode und Drain-Elektrode in der Zeichnung nicht dargestellt sind, als ein Transistor bezeichnet werden kann. Des Weiteren werden in diesem Fall bei der Beschreibung einer Verbindung eines Transistors ein Source-Bereich und eine Source-Elektrode zusammen als eine ”Source-Elektrode” bezeichnet, und ein Drain-Bereich sowie eine Drain-Elektrode werden zusammen als eine ”Drain-Elektrode” bezeichnet. Das heißt, in der vorliegenden Patentbeschreibung kann der Terminus ”Source-Elektrode” einen Source-Bereich einschließen. Es ist anzumerken, dass Halbleiterelemente, die sich in der Schicht befinden, die den Transistor 460 einschließt, über eine Trennwand 490 getrennt sind.
Eine Isolierschicht 428 und eine Isolierschicht 430 decken den Transistor 460 über dem Substrat 400 ab. Es ist anzumerken, dass bei dem Transistor 460 Seitenwand-Isolierschichten an Seitenflächen der Gate-Elektrode 410 ausgebildet sein können und die Störstellen-Bereiche 420 Bereiche mit unterschiedlichen Störstellenkonzentrationen einschließen können.
Der Transistor 460, der unter Verwendung eines Einkristall-Halbleitersubstrats ausgebildet wird, kann mit hoher Geschwindigkeit arbeiten. So können, wenn der Transistor als ein Lese-Transistor eingesetzt wird, Daten mit einer hohen Geschwindigkeit gelesen werden. Zwei Isolierschichten sind so ausgebildet, dass sie den Transistor 460 abdecken. Als Vorbehandlung zum Ausbilden des Transistors 462 und des Kondensators 464 über der Isolierschicht 428 und der Isolierschicht 430 werden die Isolierschicht 428 und die Isolierschicht 430 Abtragungsbehandlung (z. B. CMP-Behandlung) unterzogen, so dass die Isolierschicht 428 und die Isolierschicht 430 planarisiert werden und die obere Fläche der Gate-Elektrode 410 freigelegt wird.
Als die Isolierschicht 428 und die Isolierschicht 430 können üblicherweise eine anorganische Isolierschicht, wie beispielsweise eine Schicht aus Siliziumoxid, eine Schicht aus Siliziumoxynitrid, eine Schicht aus Aluminiumoxid, eine Schicht aus Aluminiumoxynitrid, eine Schicht aus Siliziumnitrid, eine Schicht aus Aluminiumnitrid, eine Schicht aus Silizium-Nitridoxid oder eine Schicht aus Aluminium-Nitridoxid eingesetzt werden. Die Isolierschicht 428 und die Isolierschicht 430 können mit einem Plasma-CVD-Verfahren, einem Sputter-Verfahren oder dergleichen ausgebildet werden.
Als Alternative dazu kann ein organisches Material, wie beispielsweise Polyimid, ein Acrylharz oder ein Harz bzw. Kunststoff auf Basis von Benzocyclobuten, eingesetzt werden. Außer diesen organischen Materialien ist es auch möglich, ein Material mit niedriger Dielektrizitätskonstante (ein sogenanntes Low-k-Material) oder dergleichen einzusetzen. Beim Einsatz von organischem Material können die Isolierschicht 428 und die Isolierschicht 430 mit einem Nass-Verfahren, wie beispielsweise einem Aufschleuderverfahren oder Druckverfahren, ausgebildet werden.
Es ist anzumerken, dass in der vorliegenden Ausführungsform eine Schicht aus Siliziumnitrid als die Isolierschicht 428 eingesetzt wird und eine Schicht aus Siliziumoxid als die Isolierschicht 430 eingesetzt wird.
In der vorliegenden Ausführungsform werden eine erste Zwischenschicht 442 und eine zweite Zwischenschicht 444 über der Isolierschicht 428 und der Isolierschicht 430 ausgebildet, die durch Abtragungsbehandlung (z. B. CMP-Behandlung) ausreichend planarisiert worden sind (die durchschnittliche Oberflächenrauigkeit der Isolierschicht 428 und der Isolierschicht 430 beträgt jeweils vorzugsweise 0,15 nm oder weniger). Die erste Zwischenschicht 442 und die zweite Zwischenschicht 444 können unter Verwendung eines Verfahrens und eines Materials ausgebildet werden, die denen der Basis-Isolierschicht 102 in Ausführungsform 1 gleichen.
Des Weiteren ist eine Verdrahtung 446, die über in der ersten Zwischenschicht 442 und der zweiten Zwischenschicht 444 ausgebildete Öffnungen elektrisch mit der Gate-Elektrode 410 verbunden ist, über der zweiten Zwischenschicht 444 vorhanden, und ist eine dritte Zwischenschicht 448 vorhanden, die als eine Planarisierungsschicht dient, mit der ein Absatz planarisiert wird, der durch die Ausbildung der Verdrahtung 446 verursacht wurde. Die Verdrahtung 446 kann unter Verwendung eines Verfahrens und eines Materials eingesetzt werden, die denen der Source-Elektrode 116a und der Drain-Elektrode 116b gleichen, die in Ausführungsform 1 beschrieben sind. Des Weiteren kann die dritte Zwischenschicht 448 unter Verwendung eines Verfahrens und eines Materials ausgebildet werden, die denen der in Ausführungsform 1 beschriebenen Zwischenschicht 114 gleichen.
Des Weiteren ist über der dritten Zwischenschicht 448 eine vierte Zwischenschicht 450 vorhanden, deren Funktion darin besteht, einen Übergang von Störstellen, bei denen es wahrscheinlich ist, dass sie Eigenschaften des Transistors beeinflussen, zwischen der unteren Schicht (der Schicht, die den Transistor 460 einschließt) und der oberen Schicht (der Schicht, die den Transistor 462 einschließt) zu verhindern, und die Gate-Elektrode 104a des Transistors 462 sowie die untere Elektrodenschicht 104b des Kondensators 464 befindet sich über der vierten Zwischenschicht 450. Über der vierten Zwischenschicht 450, der Gate-Elektrode 104a und der unteren Elektrodenschicht 104b befindet sich eine Basis-Isolierschicht 452, deren Funktion darin besteht, der Oxid-Halbleiterschicht 108 des Transistors 462 Sauerstoff zuzuführen. Eine Sperrschicht, mit der verhindert wird, dass Kupfer oder Aluminium an die Oxid-Halbleiterschicht 108 gelangt, ist vorzugsweise als die vierte Zwischenschicht 450 ausgebildet. Als eine Sperrschicht, mit der Übergang von Kupfer oder Aluminium verhindert wird, sind eine Schicht aus Tantalnitrid, eine Schicht aus Wolfram, eine Schicht aus Wolframnitrid, eine Schicht aus Molybdän, eine Schicht aus Molybdännitrid, eine Schicht aus Titan, eine Schicht aus Titannitrid, eine Schicht aus Chrom sowie eine Schicht aus Chromnitrid anzuführen. Des Weiteren kann die Basis-Isolierschicht 452 unter Verwendung eines Verfahrens und eines Materials ausgebildet werden, die denen der in Ausführungsform 1 beschriebenen Basis-Isolierschicht 102 gleichen.
Darüber hinaus ist eine Verdrahtung 456, die elektrisch mit der Drain-Elektrode 116b des Transistors 462 verbunden ist, über eine Öffnung, die in der Zwischenelektroden-Isolierschicht 110b, der Zwischenelektroden-Isolierschicht 106b, der vierten Zwischenschicht 450 und der Basis-Isolierschicht 452 vorhanden ist, elektrisch mit der Verdrahtung 446 verbunden. Die Verdrahtung 446 ist elektrisch mit der unteren Elektrodenschicht 104b des Kondensators 464 verbunden. Die Source-Elektrode 116a und die Drain-Elektrode 116b befinden sich über der Zwischenschicht 114, und eine Schutzschicht 458 ist über der Source-Elektrode 116a und der Drain-Elektrode 116b vorhanden. Die Schutzschicht 458 kann unter Verwendung eines Verfahrens und eines Materials ausgebildet werden, die denen der Zwischenschicht 114 gleichen. Es ist anzumerken, dass hinsichtlich der Strukturen und Komponenten des Transistors und des Kondensators in der vorliegenden Ausführungsform auf Ausführungsform 1 Bezug genommen werden kann.
Der in 7A dargestellte Transistor 462 enthält ein Oxid-Halbleitermaterial in dem Kanalbildungs-Bereich. Dabei wird die in dem Transistor 462 vorhandene Oxid-Halbleiterschicht 108 vorzugsweise hochgereinigt, indem, wie es für die oben aufgeführte Ausführungsform beschrieben ist, Verunreinigungen, wie beispielsweise Feuchtigkeit und Wasserstoff, soweit wie möglich entfernt werden. Weiterhin werden Sauerstoffleerstellen in der Oxid-Halbleiterschicht vorzugsweise ausreichend gefüllt. Beim Einsatz einer derartigen Oxid-Halbleiterschicht kann der Sperrstrom des Transistors 462 außerordentlich niedrig sein.
Da der Sperrstrom des Transistors 462 außerordentlich niedrig ist, können dank eines derartigen Transistors gespeicherte Daten über eine lange Zeit gehalten werden. Das heißt, der Auffrischungsvorgang wird überflüssig, oder die Häufigkeit des Auffrischungs-Vorgangs in der Halbleitervorrichtung kann außerordentlich verringert werden, wodurch sich eine ausreichende Verringerung des Stromverbrauchs ergibt.
In 7A und 7B überlappen der Transistor 460 und der Transistor 462 einander wenigstens teilweise. Der Source-Bereich oder der Drain-Bereich des Transistors 460 überlappt sich vorzugsweise mit einem Teil der Oxid-Halbleiterschicht 108. Vorzugsweise überlappen des Weiteren der Transistor 460 und der Kondensator 464 einander teilweise. Beispielsweise überlappen sich die untere Elektrodenschicht 104b und die obere Elektrodenschicht 112b des Kondensators 464 wenigstens teilweise mit dem Transistor 460. Bei einer derartigen planen Anordnung kann die von der Halbleitervorrichtung eingenommene Fläche verringert werden, so dass höhere Integration erreicht werden kann.
Es ist anzumerken, dass in der vorliegenden Ausführungsform die Gate-Elektrode 410 des Transistors 460 über die Verdrahtung 446 und die Verdrahtung 456 elektrisch mit der Drain-Elektrode 116b des Transistors 462 verbunden ist, sie können jedoch direkt miteinander verbunden sein. Des Weiteren befinden sich in der vorliegenden Ausführungsform die erste bis vierte Zwischenschicht 442, 444, 448 und 450 sowie die Basis-Isolierschicht 452 zwischen der Schicht, die den Transistor 460 einschließt, und der Schicht, die den Transistor 462 einschließt; jedoch sind nicht alle Schichten erforderlich, und ein Praktiker kann gegebenenfalls je nach den für die Halbleitervorrichtung erforderlichen Eigenschaften, Zuverlässigkeit, Kosten und dergleichen auswählen, welche der Schichten ausgebildet werden.
7C stellt ein Beispiel eines Schaltungsaufbaus dar, der 7A und 7B entspricht.
In 7C ist eine erste Verdrahtung (1. Leitung) elektrisch mit einer Source-Elektrode des Transistors 460 verbunden. Eine zweite Verdrahtung (2. Leitung) ist elektrisch mit einer Drain-Elektrode des Transistors 460 verbunden. Eine dritte Verdrahtung (3. Leitung) ist elektrisch mit der Source-Elektrode (oder der Drain-Elektrode) des Transistors 462 verbunden. Eine vierte Verdrahtung (4. Leitung) ist elektrisch mit der Gate-Elektrode des Transistors 462 verbunden. Die Gate-Elektrode des Transistors 460 und die Drain-Elektrode (oder die Source-Elektrode) des Transistors 462 sind elektrisch mit einer Elektrode des Kondensators 464 verbunden. Eine fünfte Verdrahtung (5. Leitung) ist elektrisch mit der anderen Elektrode des Kondensators 464 verbunden.
Die Halbleitervorrichtung in 7C nutzt eine Eigenschaft dahingehend, dass das Potenzial der Gate-Elektrode des Transistors 460 gehalten werden kann, und ermöglicht so, wie im Folgenden beschrieben, das Schreiben, Halten und Lesen von Daten. Da der Transistor 460 einen Oxid-Halbleiter (OS) in seiner aktiven Schicht (auch als ein Kanalbildungs-Bereich bezeichnet) enthält, ist das Symbol ” OS” neben das Schaltzeichen des Transistors gesetzt. Die oben beschriebene Bedeutung bezieht sich auch auf einen Transistor, der in einer anderen Zeichnung mit ”OS” gekennzeichnet ist, die zur Beschreibung in der vorliegenden Patentbeschreibung eingesetzt wird.
Das Schreiben und Halten von Daten wird im Folgenden beschrieben. Zunächst wird das Potential der vierten Verdrahtung auf ein Potential gesetzt, bei dem der Transistor 462 in Durchlassrichtung geschaltet wird, so dass der Transistor 462 öffnet. So wird das Potential der dritten Verdrahtung der Gate-Elektrode des Transistors 460 und dem Kondensator 464 zugeführt. Das heißt, die Gate-Elektrode des Transistors 460 erhält vorgegebene Ladung (Schreiben). Dabei ergibt sich Ladung zum Zuführen von einem von zwei verschiedenen Potentialpegeln (im Folgenden als Niedrigpegel-Ladung und Hochpegel-Ladung bezeichnet). Anschließend wird das Potential der vierten Verdrahtung auf ein Potential eingestellt, bei dem Transistor 462 in Sperrrichtung geschaltet wird, so dass der Transistor schließt. So wird die Ladung, die die Gate-Elektrode des Transistors 460 empfangen hat, gehalten (Halten).
Da der Sperrstrom des Transistors 462 sehr niedrig ist, wird die Ladung der Gate-Elektrode des Transistors 460 über lange Zeit gehalten.
Im Folgenden wird das Lesen von Daten beschrieben. Indem der fünften Verdrahtung ein geeignetes Potenzial (Lese-Potential) zugeführt wird, während der ersten Verdrahtung ein vorgegebenes Potenzial (konstantes Potential) zugeführt wird, variiert das Potential der zweiten Verdrahtung in Abhängigkeit von der in der Gate-Elektrode des Transistors 460 aufgenommenen Ladung. Dies ist darauf zurückzuführen, dass im Allgemeinen, wenn der Transistor 460 ein n-Kanal-Transistor ist, eine Schein-Schwellenspannung V_{th_H}, wenn die Gate-Elektrode des Transistors 460 eine Hochpegel-Ladung erhält, niedriger ist als eine Schein-Schwellenspannung V_{th_L} in dem Fall, in dem die Gate-Elektrode des Transistors 460 eine Niedrigpegel-Ladung erhält. Eine Schein-Schwellenspannung bezieht sich hier auf das Potential der fünften Verdrahtung, das erforderlich ist, um den Transistor 460 in den Durchlasszustand zu versetzen. So wird das Potential der fünften Verdrahtung auf ein Potential V₀ eingestellt, das zwischen V_{th_H} und V_{th_L} liegt, so dass die Ladung, die die Gate-Elektrode des Transistors 460 erhält, bestimmt werden kann. Beispielsweise wird in dem Fall, in dem beim Schreiben eine Hochpegel-Ladung hergestellt wird, wenn das Potential der fünften Verdrahtung auf V₀ (> V_{th_H}) eingestellt wird, der Transistor 460 in Durchlassrichtung geschaltet. In dem Fall, in dem beim Schreiben eine Niedrigpegel-Ladung hergestellt wird, verbleibt der Transistor 460, selbst wenn das Potential der fünften Verdrahtung auf V₀ (< V_{th_L}) festgelegt wird, in einem Sperrzustand. Daher können die gehaltenen Daten mit dem Potential der zweiten Verdrahtung gelesen werden.
Es ist anzumerken, dass, wenn Speicherzellen in Gruppen angeordnet werden, nur Daten gewünschter Speicherzellen gelesen werden müssen. Wenn Daten nicht gelesen werden, kann der fünften Verdrahtung ein Potential zugeführt werden, bei dem der Transistor 460 unabhängig von dem Zustand der Gate-Elektrode in den Sperrzustand versetzt wird, d. h. ein Potential, das niedriger ist als V_{th_H}. Als Alternative dazu kann der fünften Verdrahtung ein Potential zugeführt werden, bei dem der Transistor 460 unabhängig von dem Zustand der Gate-Elektrode in den Durchlasszustand versetzt wird, d. h. ein Potential, das höher ist als V_{th_L}.
Wenn ein Transistor mit einem Kanalbildungs-Bereich, der unter Verwendung eines Oxid-Halbleiters ausgebildet wird, und einem außerordentlich niedrigen Sperrstrom bei der Halbleitervorrichtung in der vorliegenden Ausführungsform eingesetzt wird, kann die Halbleitervorrichtung Daten über einen außerordentlich langen Zeitraum halten. Das heißt, der Stromverbrauch kann ausreichend reduziert werden, da ein Auffrischungsvorgang überflüssig wird oder die Häufigkeit des Auffrischungsvorgangs außerordentlich gering sein kann. Des Weiteren können gespeicherte Daten selbst dann, wenn kein Strom zugeführt wird, über einen langen Zeitraum gehalten werden (es ist anzumerken, dass ein Potential vorzugsweise unveränderlich ist).
Des Weiteren wird bei der in dieser Ausführungsform beschriebenen Halbleitervorrichtung keine hohe Spannung zum Schreiben von Daten benötigt, und es tritt kein Problem dahingehend auf, dass Elemente altern. Beispielsweise ist es im Unterschied zu einem herkömmlichen nichtflüchtigen Speicher nicht notwendig, Elektronen in ein Schwebegate (floating gate) zu injizieren oder aus diesem zu extrahieren, und daher tritt keinerlei Problem dahingehend auf, dass sich ein Zustand einer Gate-Isolierschicht verschlechtert. Das heißt, die Halbleitervorrichtung gemäß einer Ausführungsform der offenbarten Erfindung weist keinerlei Einschränkung hinsichtlich der Anzahl von Schreibzyklen auf, die ein Problem bei einem herkömmlichen nichtflüchtigen Speicher ist, und ihre Zuverlässigkeit verbessert sich erheblich. Des Weiteren lässt sich Hochgeschwindigkeitsbetrieb leicht erreichen, da Daten in Abhängigkeit von dem Durchlasszustand und dem Sperrzustand geschrieben werden.
Ein Bereich, bei dem es weniger wahrscheinlich ist, dass ein elektrisches Feld der Gate-Elektrode 112a auf ihn einwirkt, die als Frontgate-Elektrode dient, kann, wie oben beschrieben, mit einem elektrischen Feld der Gate-Elektrode 104a gesteuert werden, die als eine Backgate-Elektrode dient, so dass eine Änderung bzw. Abweichung elektrischer Eigenschaften, wie beispielsweise eine negative Verschiebung der Schwellenspannung oder eine Zunahme des S-Wertes, verhindert werden kann. Des Weiteren kann der Durchlassstrom des Transistors aufgrund des elektrischen Feldes der Backgate-Elektrode erhöht werden. Weiterhin ist die Oxid-Halbleiterschicht 108 zwischen der Gate-Elektrode 104a und der Gate-Elektrode 112a eingeschlossen, wobei sich die Gate-Isolierschicht 106a zwischen der Oxid-Halbleiterschicht 108 und der Gate-Elektrode 104a befindet und sich die Gate-Isolierschicht 110a zwischen der Oxid-Halbleiterschicht 108 und der Gate-Elektrode 112a befindet. Durch diese Struktur kann Anlegen eines Gate-Feldes an die Oxid-Halbleiterschicht 108 in mehreren Richtungen gesteuert werden. Dies ermöglicht es, den Durchlass-/Sperrzustand selbst eines Transistors zu steuern, der eine Oxid-Halbleiterschicht mit einer hohen Trägerkonzentration von 1 × 10¹⁷/cm³ oder mehr enthält und dessen Durchlass-/Sperrzustand deshalb bisher nicht gesteuert werden konnte.
Des Weiteren können eine miniaturisierte und hochintegrierte Halbleitervorrichtung mit guten elektrischen Eigenschaften sowie ein Verfahren zum Herstellen der Halbleitervorrichtung geschaffen werden.
Die in dieser Ausführungsform beschriebenen Strukturen, Verfahren und dergleichen können gegebenenfalls mit beliebigen der in den anderen Ausführungsformen beschriebenen Strukturen, Verfahren und dergleichen kombiniert werden.
Ausführungsform 4
In dieser Ausführungsform wird unter Bezugnahme auf 8A und 8B sowie 9A und 9B eine Halbleitervorrichtung beschrieben, die die in Ausführungsform 1 oder 2 beschriebene Halbleitervorrichtung enthält, die gespeicherte Daten auch in stromlosem Zustand halten kann, die keine Beschränkung hinsichtlich der Anzahl von Schreibzyklen aufweist und die eine Struktur hat, die sich von der in Ausführungsform 3 beschriebenen Struktur unterscheidet.
8A stellt ein Beispiel eines Schaltungsaufbaus einer Halbleitervorrichtung dar, und 8B ist ein Prinzipschema, das ein Beispiel einer Halbleitervorrichtung darstellt. Zunächst wird die in 8A dargestellte Halbleitervorrichtung beschrieben, und anschließend wird die in 8B dargestellte Halbleitervorrichtung beschrieben.
Bei der in 8A dargestellten Halbleitervorrichtung ist eine Bitleitung BL elektrisch mit der Source-Elektrode oder der Drain-Elektrode des Transistors 462 verbunden, eine Wortleitung WL ist elektrisch mit der Gate-Elektrode des Transistors 462 verbunden, und die Source-Elektrode oder die Drain-Elektrode des Transistors 462 ist elektrisch mit einem ersten Anschluss des Kondensators 464 verbunden.
Im Folgenden werden Schreiben und Halten von Daten in der in 8A dargestellten Halbleitervorrichtung (eine Speicherzelle 650) beschrieben.
Zunächst wird das Potential der Wortleitung WL auf ein Potential eingestellt, bei dem der Transistor 462 in Durchlassrichtung geschaltet wird, so dass der Transistor 462 öffnet. Dadurch wird das Potential der Bitleitung BL dem ersten Anschluss des Kondensators 464 zugeführt (Schreiben). Danach wird das Potential der Wortleitung WL auf ein Potential eingestellt, bei dem der Transistor 462 in Sperrzustand geschaltet wird, so dass der Transistor 462 schließt. So wird das Potential des ersten Anschlusses des Kondensators 464 gehalten (Halten).
Der Transistor 462, der einen Oxid-Halbleiter enthält, hat einen außerordentlich niedrigen Sperrstrom. Daher kann ein Potential des ersten Anschlusses des Kondensators 464 (bzw. in dem Kondensator 464 akkumulierte Ladung) über eine außerordentlich lange Zeit gehalten werden, indem der Transistor 462 in den Sperrzustand versetzt wird.
Im Folgenden wird das Lesen von Daten beschrieben. Wenn der Transistor 462 in den Durchlasszustand versetzt wird, werden die Bitleitung BL, die sich in einem Schwebezustand befindet, und der Kondensator 464 elektrisch miteinander verbunden, und die Ladung wird zwischen der Bitleitung BL und dem Kondensator 464 umverteilt. Dadurch ändert sich das Potential der Bitleitung BL. Das Maß der Änderung des Potentials der Bitleitdung BL variiert in Abhängigkeit von dem Potential des ersten Anschlusses des Kondensators 464 (bzw. der in dem Kondensator 464 akkumulierten Ladung).
Beispielsweise gilt für das Potential der Bitleitung BL nach Ladungs-Umverteilung (C_B × V_B0 + C + V)/(C_B + C), wobei V das Potential des ersten Anschlusses des Kondensators 464 ist, C die Kapazität des Kondensators 464 ist, C_B die Kapazität der Bitleitung BL (im Folgenden auch als eine Bitleitungs-Kapazität bezeichnet) ist und V_B0 das Potential der Bitleitung BL vor der Ladungs-Umverteilung ist. Daher lässt sich folgern, dass, wenn angenommen wird, dass sich die Speicherzelle 650 in einem von zwei Zuständen befindet, in denen die Potentiale des ersten Anschlusses des Kondensators 464 V₁ und V₀ sind (V₁ > V₀), das Potential der Bitleitung BL in dem Fall, in dem das Potential V₁(=(C_B × V_B0 + C × V₁)/(C_B + C)) gehalten wird, höher ist als das Potential der Bitleitung BL in dem Fall, in dem das Potential V₀(=(C_B × V_B0 + C × V₀)/(C_B + C)) gehalten wird.
Dann können, indem das Potential der Bitleitung BL mit einem vorgegebenen Potential verglichen wird, Daten gelesen werden.
Die in 8A dargestellte Halbleitervorrichtung kann, wie oben beschrieben, in dem Kondensator 464 akkumulierte Ladung über eine lange Zeit halten, da der Sperrstrom des Transistors 462 außerordentlich gering ist. Das heißt, der Stromverbrauch kann ausreichend reduziert werden, da ein Auffrischvorgang überflüssig wird oder die Häufigkeit des Auffrischvorgangs außerordentlich gering sein kann. Des Weiteren können gespeicherte Daten selbst dann, wenn kein Strom zugeführt wird, über eine lange Zeit gehalten werden.
Im Folgenden wird die in 8B dargestellte Halbleitervorrichtung beschrieben.
Die in 8B dargestellte Halbleitervorrichtung enthält im oberen Abschnitt Speicherzellenanordnungen 651a und 651b, die jeweils eine Vielzahl in 8A dargestellter Speicherzellen 650 als Speicherschaltungen einschließen, sowie im unteren Abschnitt eine Peripherieschaltung 653, die zum Betreiben der Speicherzellenanordnungen 651 (der Speicherzellenanordnungen 651a und 651b) erforderlich ist. Es ist anzumerken, dass die Peripherieschaltung 653 elektrisch mit den Speicherzellenanordnungen 651 verbunden ist. Mit einem derartigen Schaltungsaufbau kann die Größe der Halbleitervorrichtung reduziert werden.
Vorzugsweise unterscheidet sich ein Halbleitermaterial des in der Peripherieschaltung 653 vorhandenen Transistors von dem des Transistors 462. Beispielsweise können Silizium, Germanium, Silizium-Germanium, Siliziumkarbid, Galliumarsenid oder dergleichen eingesetzt werden, und vorzugsweise wird ein Einkristall-Halbleiter verwendet. Als Alternative dazu kann ein organisches Halbleitermaterial oder dergleichen eingesetzt werden. Ein Transistor, der ein derartiges Halbleitermaterial enthält, kann mit einer ausreichend hohen Geschwindigkeit arbeiten. Dadurch ermöglicht es der Transistor, vorteilhafterweise vielfältige Schaltungen (beispielsweise eine Logikschaltung und eine Treiberschaltung) zu schaffen, die mit hoher Geschwindigkeit arbeiten müssen.
Es ist anzumerken, dass 8B als ein Beispiel die Halbleitervorrichtung darstellt, bei der zwei Speicherzellenanordnungen 651 (die Speicherzellenanordnungen 651a und 651b) übereinander angeordnet sind, jedoch ist die Anzahl übereinander angeordneter Speicherzellenanordnungen nicht darauf beschränkt. Es können drei oder mehr Speicherzellenanordnungen übereinander geschichtet werden.
Im Folgenden wird ein konkreter Aufbau der in 8A dargestellten Speicherzelle 650 unter Bezugnahme auf 9A und 9B beschrieben.
9A und 9B stellen ein Beispiel eines Aufbaus der Speicherzelle 650 dar. 9A ist eine Schnittansicht der Speicherzelle 650, und 9B ist eine Draufsicht auf die Speicherzelle 650. Dabei entspricht 9A einem Schnitt entlang der Linie A4-B4 in 9B.
Der über der Basis-Isolierschicht 452 befindliche Transistor 462 kann eine Struktur haben, die der in Ausführungsform 1 oder Ausführungsform 3 beschriebenen Struktur gleicht.
Eine in 9A und 9B dargestellte Halbleitervorrichtung schließt in einer oberen Schicht den Transistor 462, der ein zweites Halbleitermaterial enthält, und den Kondensator 464 ein, der mit dem gleichen Prozess wie der Transistor 462 hergestellt wird. Des Weiteren schließt die Halbleitervorrichtung in einer unteren Schicht einen Transistor 492 ein, der ein erstes Halbleitermaterial enthält. In dieser Ausführungsform dienen der Transistor 150 und der Kondensator 160 in Ausführungsform 1 als der Transistor 462 bzw. der Kondensator 464, jedoch können die in jeder beliebigen der anderen Ausführungsformen beschriebenen Strukturen des Transistors und des Kondensators eingesetzt werden.
Die Gate-Elektrode 104a des Transistors 462, die Gate-Isolierschicht 106a des Transistors 462, die Gate-Isolierschicht 110a des Transistors 462 und die Gate-Elektrode 112a des Transistors 462 werden jeweils unter Verwendung des gleichen Materials und in dem gleichen Schritt wie die untere Elektrodenschicht 104b des Kondensators 464, die Zwischenelektroden-Isolierschicht 106b des Kondensators 464, die Zwischenelektroden-Isolierschicht 110b des Kondensators 464 und die obere Elektrodenschicht 112b des Kondensators 464 ausgebildet. Des Weiteren sind der Transistor 462 und der Kondensator 464 über die Verdrahtung 456 elektrisch miteinander verbunden.
Die Zwischenschicht 114 befindet sich über dem Transistor 462 und dem Kondensator 464, und die Drain-Elektrode 116b zum Verbinden der Speicherzelle 650 mit der benachbarten Speicherzelle 650 befindet sich über der Zwischenschicht 114. Es ist anzumerken, dass die Drain-Elektrode 116b der Bitleitung BL in dem Schaltbild in 8A entspricht.
Mit der in 9A dargestellten planen Anordnung kann die von der Halbleitervorrichtung eingenommene Fläche reduziert werden, so dass höhere Integration erreicht werden kann.
Die Vielzahl über der Basis-Isolierschicht 452 ausgebildeter Speicherzellen sind, wie oben beschrieben, jeweils mit einem Transistor versehen, der einen Oxid-Halbleiter enthält. Da der Sperrstrom des Transistors, der einen Oxid-Halbleiter enthält, niedrig ist, können mit einem derartigen Transistor gespeicherte Daten über eine lange Zeit gehalten werden. Das heißt, die Häufigkeit eines Auffrischvorgangs kann außerordentlich reduziert werden, wodurch sich eine ausreichende Verringerung des Stromverbrauchs ergibt.
Es ist anzumerken, dass, wie in 9A gezeigt, eine Vielzahl von Schichten, wie beispielsweise eine Schicht, die den Transistor 492 einschließt, wie in Ausführungsform 3 unter der Schicht, die den Transistor 462 einschließt, übereinander geschichtet sein können. Beispielsweise befindet sich in 9A eine Schicht, die den Transistor 492, in dem eine aktive Schicht unter Verwendung eines Einkristall-Halbleitersubstrats ausgebildet wird, und den Kondensator 494 mit einer MOS-Struktur einschließt, unter der Schicht, die den Transistor 462 einschließt. Es ist anzumerken, dass Halbleiterelemente, die sich in der Schicht befinden, die den Transistor 492 und den Kondensator 494 mit einer MOS-Struktur einschließt, durch die Trennwand 490 voneinander getrennt sind.
Eine Halbleitervorrichtung mit einem neuartigen Merkmal kann hergestellt werden, indem sie sowohl mit einer Peripherieschaltung, die den Transistor einschließt, der ein anderes Material als einen Oxid-Halbleiter enthält (d. h. einen Transistor, der mit ausreichend hoher Geschwindigkeit arbeiten kann), und einer Speicherschaltung versehen wird, die den Transistor einschließt, der einen Oxid-Halbleiter enthält (in weiterem Sinne einen Transistor, dessen Sperrstrom ausreichend gering ist). Des Weiteren kann mit einer Struktur, in der die Peripherieschaltung und die Speicherschaltung übereinander geschichtet sind, der Grad der Integration der Halbleitervorrichtung erhöht werden.
Ein Bereich, bei dem es weniger wahrscheinlich ist, dass ein elektrisches Feld der Gate-Elektrode 112a auf ihn einwirkt, die als Frontgate-Elektrode dient, kann, wie oben beschrieben, mit einem elektrischen Feld der Gate-Elektrode 104a gesteuert werden, die als eine Backgate-Elektrode dient, so dass eine Änderung bzw. Abweichung elektrischer Eigenschaften, wie beispielsweise eine negative Verschiebung der Schwellenspannung oder eine Zunahme des S-Wertes, verhindert werden kann. Des Weiteren kann der Durchlassstrom des Transistors aufgrund des elektrischen Feldes der Backgate-Elektrode erhöht werden. Weiterhin ist die Oxid-Halbleiterschicht 108 zwischen der Gate-Elektrode 104a und der Gate-Elektrode 112a eingeschlossen, wobei sich die Gate-Isolierschicht 106a zwischen der Oxid-Halbleiterschicht 108 und der Gate-Elektrode 104a befindet und sich die Gate-Isolierschicht 110a zwischen der Oxid-Halbleiterschicht 108 und der Gate-Elektrode 112a befindet. Durch diese Struktur kann Anlegen eines Gate-Feldes an die Oxid-Halbleiterschicht 108 in mehreren Richtungen gesteuert werden. Dies ermöglicht es, den Durchlass-/Sperrzustand selbst eines Transistors zu steuern, der eine Oxid-Halbleiterschicht mit einer hohen Trägerkonzentration von 1 × 10¹⁷/cm³ oder mehr enthält und dessen Durchlass-/Sperrzustand deshalb bisher nicht gesteuert werden konnte.
Des Weiteren können eine miniaturisierte und hochintegrierte Halbleitervorrichtung mit guten elektrischen Eigenschaften sowie ein Verfahren zum Herstellen der Halbleitervorrichtung geschaffen werden.
Die in dieser Ausführungsform beschriebenen Strukturen, Verfahren und dergleichen können gegebenenfalls mit beliebigen der in den anderen Ausführungsformen beschriebenen Strukturen, Verfahren und dergleichen kombiniert werden.
Ausführungsform 5
In dieser Ausführungsform sind als weitere Beispiele für die Halbleitervorrichtung, bei der der in der vorliegenden Patentbeschreibung beschriebene Transistor eingesetzt wird, in 14A bis 14C eine NOR-Schaltung sowie eine NAND-Schaltung dargestellt, die Logikschaltungen sind. 14B stellt die NOR-Schaltung dar, und 14C stellt die NAND-Schaltung dar. 14A ist eine Schnittansicht, die die Struktur eines Transistors 802 sowie eines Transistors 803 in der NOR-Schaltung in 14B darstellt.
In der NOR-Schaltung und der NAND-Schaltung, die in 14B und 14C dargestellt sind, können p-Kanal-Transistoren 801, 802, 811 und 814 eine Struktur haben, die der des in Ausführungsform 3 beschriebenen Transistors gleicht. In dieser Ausführungsform werden Bor (B), Aluminium (Al), Gallium (Ga) oder dergleichen, bei denen es sich um ein Störstellenelement handelt, das p-Leitfähigkeit verleiht, in ein Substrat 800 eingebracht, für das ein n-leitendes Halbleitermaterial (z. B. n-leitendes Einkristall-Siliziumsubstrat) eingesetzt wird, um die p-Kanal-Transistoren auszubilden, die p-leitende Störstellen-Bereiche enthalten.
Des Weiteren werden Transistoren, die jeweils eine Struktur haben, die der des Transistors 150 in Ausführungsform 1 gleicht, und eine Oxid-Halbleiterschicht enthalten, in der ein Kanalbildungs-Bereich ausgebildet ist, als n-Kanal-Transistoren 803, 804, 812 und 813 eingesetzt.
In der NOR-Schaltung und der NAND-Schaltung, die in 14A bis 14C dargestellt sind, enthalten die Transistoren 803, 804, 812 und 813 jeweils einen verdünnten Kanalbildungs-Bereich in der Oxid-Halbleiterschicht, und dementsprechend kann die Verschiebung der Schwellenspannungen der Transistoren in der negativen Richtung verhindert werden. Weiterhin wird die Oxid-Halbleiterschicht zwischen zwei Gate-Elektroden eingeschlossen, wobei eine Isolierschicht zwischen der Oxid-Halbleiterschicht und jeder der Gate-Elektroden eingeschlossen ist. Eine der Gate-Elektroden dient als ein sogenanntes Backgate. Indem das Potential des Backgate in geeigneter Weise gesteuert wird, so dass es beispielsweise GND ist, können die Schwellenspannungen der Transistoren 803, 804, 812 und 813 in der positiven Richtung verschoben werden, und dadurch können die Transistoren selbstsperrend sein.
Bei dem in dieser Ausführungsform beschriebenen Beispiel sind in der NOR-Schaltung die Gate-Elektroden, die sich in dem Transistor 803 sowie dem Transistor 804 befinden und jeweils als ein Backgate dienen, elektrisch miteinander verbunden, und sind in der NAND-Schaltung die Gate-Elektroden, die sich in dem Transistor 812 sowie dem Transistor 813 befinden und jeweils als ein Backgate dienen, elektrisch miteinander verbunden. Jedoch kann ohne Beschränkung auf die oben beschriebene Struktur eine Struktur eingesetzt werden, bei der jede der Gate-Elektroden, die als Backgates dienen, unabhängig elektrisch gesteuert wird.
Die in 14A dargestellte Halbleitervorrichtung ist ein Beispiel, bei dem ein Einkristall-Siliziumsubstrat als das Substrat 800 eingesetzt wird, der Transistor 802 unter Verwendung des Einkristall-Siliziumsubstrats ausgebildet wird und der Transistor 803, der einen unter Verwendung der Oxid-Halbleiterschicht ausgebildeten Kanalbildungs-Bereich enthält, auf den Transistor 802 geschichtet ist. Über dem Substrat 800 befindet sich eine Elementisolierungs-Isolierschicht 806, die den Transistor 802 umgibt.
Eine Elektrode 841b, die elektrisch mit einer Gate-Elektrode 841a des Transistors 803 verbunden ist, ist über ein Kontaktloch, das in einer Gate-Isolierschicht 843 und einer Isolierschicht 839 vorhanden ist, elektrisch mit einer Elektrode 835 verbunden, die sich in der gleichen Schicht befindet wie der Transistor 803. Die Elektrode 835 ist über ein Kontaktloch, das in einer Isolierschicht 836 und einer Isolierschicht 833 vorhanden ist, elektrisch mit einer Verdrahtung 832 verbunden. Die Verdrahtung 832 ist, obwohl in 14A nicht deutlich dargestellt, über ein Kontaktloch, das in einer Isolierschicht 830, einer Isolierschicht 828 und einer Isolierschicht 826 vorhanden ist, elektrisch mit einer Gate-Elektrode 821 des Transistors 802 verbunden. Dementsprechend ist die Gate-Elektrode 841a des Transistors 803 elektrisch mit der Gate-Elektrode 821 des Transistors 802 verbunden.
Des Weiteren ist, obwohl in 14A nicht deutlich dargestellt, eine Elektrode 825 des Transistors 802 elektrisch mit einer Verdrahtung 834 verbunden, und die Verdrahtung 834 ist mit einer Elektrode 845 des Transistors 803 mit einer Elektrode 831 elektrisch verbunden. Dementsprechend ist die Elektrode 825 des Transistors 802 elektrisch mit der Elektrode 845 des Transistors 803 verbunden.
Es ist anzumerken, dass die Struktur, die elektrische Verbindung zwischen der Elektrode (bzw. der Gate-Elektrode) des Transistors 802 und der Elektrode (bzw. der Gate-Elektrode) des Transistors 803 ermöglicht, nicht auf die in 14A dargestellte Struktur beschränkt ist, und die Struktur bezüglich dazwischen befindlicher Elektroden (oder Verdrahtungen) oder Isolierschichten nach Eignung bestimmt werden kann.
Durch die in 14A dargestellte überlappende Struktur des Transistors 802 und des Transistors 803 kann die Fläche der Halbleitervorrichtung reduziert werden, wodurch sich höhere Integration ergibt. Des Weiteren kann die Logikschaltung präzise gesteuert werden, da der Transistor 802 ein Transistor ist, der selbstsperrend sein kann.
Es können, wie oben beschrieben, eine miniaturisierte und hochintegrierte Halbleitervorrichtung mit guten elektrischen Eigenschaften sowie ein Verfahren zum Herstellen der Halbleitervorrichtung geschaffen werden.
Die in dieser Ausführungsform beschriebenen Strukturen, Verfahren und dergleichen können gegebenenfalls mit beliebigen der in dem anderen Ausführungsformen beschriebenen Strukturen, Verfahren und dergleichen kombiniert werden.
Ausführungsform 6
Eine CPU (central processing unit) kann unter Verwendung beliebiger der in den oben aufgeführten Ausführungsformen beschriebenen Transistoren für wenigstens einen Teil der CPU ausgebildet werden.
10A ist ein Blockschaltbild, das eine konkrete Konfiguration einer CPU darstellt. Die in 10A dargestellte CPU enthält eine Arithmetik-Logik-Einheit (ALU) 1191, eine ALU-Steuereinheit 1192, eine Befehls-Decodiereinrichtung 1193, eine Interrupt-Steuereinheit 1194, eine Zeit-Steuereinheit 1195, ein Register 1196, eine Register-Steuereinheit 1197, eine Bus-Schnittstelle (Bus I/F) 1198, einen mehrfach beschreibbaren ROM 1199 sowie eine ROM-Schnittstelle (ROM I/F) 1189 über einem Substrat 1190. Ein Halbleitersubstrat, ein SOI-Substrat, ein Glassubstrat oder dergleichen wird als das Substrat 1190 eingesetzt. Der ROM 1199 und die ROM-Schnittstelle 1189 können sich auf einem separaten Chip befinden. Es liegt auf der Hand, dass die in 10A dargestellte CPU lediglich ein Beispiel ist, bei dem die Konfiguration vereinfacht ist, und dass tatsächliche CPU je nach dem Einsatzzweck verschiedene Konfigurationen haben können.
Ein über die Bus-Schnittstelle 1198 in die CPU eingegebener Befehl wird in die Befehls-Decodiereinrichtung 1193 eingegeben, darin decodiert und dann an die ALU-Steuereinheit 1192, die Interrupt-Steuereinheit 1194, die Register-Steuereinheit 1197 sowie die Zeit-Steuereinheit 1195 eingegeben.
Die ALU-Steuereinheit 1192, die Interrupt-Steuereinheit 1194, die Register-Steuereinheit 1197 und die Zeit-Steuereinheit 1195 führen verschiedene Steuervorgänge entsprechend dem decodierten Befehl durch. Das heißt, die ALU-Steuereinheit 1192 erzeugt Signale zum Steuern der Funktion der ALU 1191. Wenn die CPU ein Programm ausführt, verarbeitet die Interrupt-Steuereinheit 1194 eine Interrupt-Anforderung von einer externen Eingabe-/Ausgabe-Vorrichtung oder einer Peripherieschaltung auf Basis ihrer Priorität oder eines Maskierungsstatus. Die Register-Steuereinheit 1197 generiert eine Adresse des Registers 1196 und liest entsprechend dem Status der CPU Daten aus dem Register 1196 oder schreibt diese in selbiges.
Die Zeit-Steuereinheit 1195 erzeugt Signale zum Steuern von Funktions-Zeitabläufen der ALU 1191, der ALU-Steuereinheit 1192, der Befehls-Decodiereinrichtung 1193, der Interrupt-Steuereinheit 1194 und der Register-Steuereinheit 1197. Beispielsweise enthält die Zeit-Steuereinheit 1195 einen internen Taktgeber zum Erzeugen eines internen Taktsignals CLK2 auf Basis eines Bezugs-Taktsignals CLK1 und führt das interne Taktsignal CLK2 den oben aufgeführten Schaltungen zu.
In der in 10A dargestellten CPU ist eine Speicherzelle in dem Register 1196 vorhanden. Als die Speicherzelle des Registers 1196 kann eine Speicherzelle eingesetzt werden, die die in der oben aufgeführten Ausführungsform beschriebene Halbleitervorrichtung enthält.
In der in 10A dargestellten CPU wählt die Register-Steuereinheit 1197 einen Vorgang zum Halten von Daten in dem Register 1196 entsprechend einem Befehl von der ALU 1191 aus. Das heißt, die Register-Steuereinheit 1197 wählt aus, ob Daten von einem Logik-Element, das eine Logik (Logikpegel) invertiert, oder von einem Kondensator in der Speicherzelle gehalten werden, die in dem Register 1196 enthalten ist. Wenn das Halten von Daten durch das Logik-Element ausgewählt wird, das eine Logik (Logikpegel) invertiert, wird der Speicherzelle in dem Register 1196 Stromversorgungs-Spannung zugeführt. Wenn Halten von Daten durch den Kondensator ausgewählt wird, werden die Daten in dem Kondensator überschrieben, und die Zufuhr der Stromversorgungs-Spannung zu der Speicherzelle in dem Register 1196 kann unterbrochen werden.
Die Stromzufuhr kann mit einem Schaltelement unterbrochen werden, das sich zwischen einer Speicherzellen-Gruppe und einem Knoten befindet, dem ein Stromversorgungs-Potential VDD oder ein Stromversorgungs-Potential VSS zugeführt wird, wie dies in 10B oder 10C dargestellt ist. In 10B und 10C dargestellte Schaltungen werden im Folgenden beschrieben.
10B und 10C stellen jeweils ein Beispiel einer Konfiguration einer Speicherschaltung dar, die beliebige der in den oben aufgeführten Ausführungsformen beschriebenen Transistoren als ein Schaltelement enthält, mit dem Zufuhr eines Stromversorgungs-Potentials zu einer Speicherzelle gesteuert wird.
Die in 10B dargestellte Speichervorrichtung enthält ein Schaltelement 1141 sowie eine Speicherzellen-Gruppe 1143, die eine Vielzahl von Speicherzellen 1142 enthält. Das heißt, als jede der Speicherzellen 1142 kann die in den oben aufgeführten Ausführungsformen beschriebene Speicherzelle eingesetzt werden. Jeder der in der Speicherzellen-Gruppe 1143 enthaltenen Speicherzellen 1142 wird über das Schaltelement 1141 ein Hochpegel-Stromversorgungs-Potential VDD zugeführt. Des Weiteren wird jeder der in der Speicherzellen-Gruppe 1143 enthaltenen Speicherzellen 1142 ein Potential eines Signals IN und ein Niedrigpegel-Stromversorgungs-Potential VSS zugeführt.
Als das Schaltelement 1141 in 10B wird ein beliebiger der in den oben aufgeführten Ausführungsformen beschriebener Transistor eingesetzt. Das Umschalten des Transistors wird mit einem Signal SigA gesteuert, das der Gate-Elektrode desselben zugeführt wird.
Es ist anzumerken, dass 10B eine Konfiguration darstellt, bei der das Schaltelement 1141 nur einen Transistor enthält, jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Das Schaltelement 1141 kann mehrere Transistoren enthalten. In dem Fall, in dem das Schaltelement 1141 mehrere Transistoren enthält, die als Schaltelemente dienen, können die mehreren Transistoren parallel, in Reihe oder in Kombination aus Parallelschaltung und Reihenschaltung miteinander verbunden sein.
Obwohl in 10B das Schaltelement 1141 die Zufuhr des Hochpegel-Stromversorgungs-Potentials VDD zu jeder der in der Speicherzellen-Gruppe 1143 enthaltenen Speicherzellen 1142 steuert, kann das Schaltelement 1141 die Zufuhr des Niedrigpegel-Stromversorgungs-Potentials VSS steuern.
10C stellt ein Beispiel einer Speichervorrichtung dar, bei der jeder der in der Speicherzellen-Gruppe 1143 enthaltenen Speicherzellen 1142 das Niedrigpegel-Stromversorgungs-Potential VSS über das Schaltelement 1141 zugeführt wird. Die Zufuhr des Niedrigpegel-Stromversorgungs-Potentials VSS zu jeder der in der Speicherzellen-Gruppe 1143 enthaltenen Speicherzellen 1142 kann von dem Schaltelement 1141 gesteuert werden.
Wenn ein Schaltelement zwischen einer Speicherzellen-Gruppe und einem Knoten vorhanden ist, dem das Stromversorgungs-Potential VDD oder das Stromversorgungs-Potential VSS zugeführt wird, können Daten auch dann gehalten werden, wenn Funktion einer CPU vorübergehend unterbrochen und die Zufuhr der Stromversorgungs-Spannung unterbrochen wird, so dass der Stromverbrauch reduziert werden kann. Das heißt, wenn beispielsweise ein Benutzer eines Personal Computer keine Daten an einer Eingabevorrichtung, wie beispielsweise einer Tastatur, eingibt, kann der Betrieb der CPU unterbrochen werden, so dass der Stromverbrauch reduziert werden kann.
Obwohl die CPU als ein Beispiel angeführt wird, kann der Transistor auch bei einer LSI-Vorrichtung, wie beispielsweise einem digitalen Signalprozessor (DSP), einer Spezial-LSI oder einem FPGA (field programmable gate array), eingesetzt werden.
Die in dieser Ausführungsform beschriebenen Strukturen, Verfahren und dergleichen können gegebenenfalls mit beliebigen der in den anderen Ausführungsformen beschriebenen Strukturen, Verfahren und dergleichen kombiniert werden.
Ausführungsform 7
Eine in der vorliegenden Patentbeschreibung offenbarte Halbleitervorrichtung kann bei einer Vielzahl verschiedener elektronischer Vorrichtungen bzw. Geräte (einschließlich Spielautomaten) eingesetzt werden. Zu Beispielen für die elektronischen Vorrichtungen gehören Anzeigevorrichtungen von Fernsehgeräten, Monitoren und dergleichen, Beleuchtungsvorrichtungen, Desktop-Computer und Notebook-Computer, Textverarbeitungseinrichtungen, Bildwiedergabevorrichtungen, die Standbilder oder bewegte Bilder wiedergeben, die auf Aufzeichnungsmedien, wie beispielsweise DVD, gespeichert sind, tragbare CD-Player, Radioempfänger, Bandaufzeichnungsgeräte, Kopfhörer-Stereogeräte, Stereoanlagen, schnurlose Telefone, Sendeempfänger, tragbare Funkgeräte, Mobiltelefone, Autotelefone, tragbare Spielkonsolen, Rechner, tragbare Informations-Endgeräte, elektronische Notizaufzeichnungsgeräte, E-Book-Reader, elektronische Übersetzer, Audio-Eingabevorrichtungen, Kameras, wie beispielsweise Videokameras und digitale Standbildkameras, elektrische Rasierer, Hochfrequenz-Erhitzungsgeräte, wie beispielsweise Mikrowellenherde, elektrische Reiskocher, elektrische Waschmaschinen, elektrische Staubsauger, Klimatisierungssysteme, wie beispielsweise Klimaanlagen, Geschirrspüler, Geschirrtrockner, Wäschetrockner, Futon-Trockner, elektrische Kühlschränke, elektrische Gefrierschränke, elektrische Kühl-Gefrier-Kombinationen, Gefriergeräte zum Aufbewahren von DNA, Rauchdetektoren, Strahlungszähler sowie medizinische Geräte, wie beispielsweise Dialysegeräte. Weitere Beispiele schließen industrielle Einrichtungen, wie beispielsweise Orientierungslichter, Verkehrsampeln, Förderbänder, Fahrstühle, Rolltreppen, Industrieroboter sowie Stromspeicherungssysteme ein. Des Weiteren gehören zu dem Spektrum elektronischer Vorrichtungen Ölmotoren, bewegliche Objekte, die von Elektromotoren angetrieben werden, die Strom von Sekundärbatterien mit nichtwässrigem Elektrolyt nutzen, und dergleichen. Zu Beispielen für die beweglichen Objekte gehören Elektrofahrzeuge (EV), Hybrid-Elektrofahrzeuge (HEV), die sowohl einen Verbrennungsmotor als auch einen Elektromotor enthalten, Plug-in-Hybrid-Elektrofahrzeuge (PHEV), Kettenfahrzeuge, bei denen statt Rädern dieser Fahrzeuge Raupenketten eingesetzt werden, motorgetriebene Fahrräder, die motorgestützte Fahrräder einschließen, Motorräder, elektrische Rollstühle, Golfcarts, Boote oder Schiffe, U-Boote, Helikopter, Flugzeuge, Raketen, künstliche Satelliten, Raumsonden, Planetensonden, Raumschiffe und dergleichen. Konkrete Beispiele für diese elektronischen Vorrichtungen sind in 11A bis 11C dargestellt.
11A stellt einen Tisch 9000 mit einem Anzeigeabschnitt dar. Bei dem Tisch 9000 ist ein Anzeigeabschnitt 9003 in ein Gehäuse 9001 integriert, und ein Bild kann auf dem Anzeigeabschnitt 9003 angezeigt werden. Es ist anzumerken, dass das Gehäuse 9001 von vier Beinabschnitten 9002 getragen wird. Des Weiteren ist das Gehäuse 9001 mit einem Stromkabel zum Zuführen von Strom versehen.
Der in den Ausführungsformen 1 und 2 beschriebene Transistor kann in dem Anzeigeabschnitt 9003 eingesetzt werden, so dass die elektronische Vorrichtung hohe Zuverlässigkeit aufweisen kann.
Der Anzeigeabschnitt 9003 verfügt über eine Berührungseingabe-Funktion. Wenn ein Benutzer angezeigte Schaltflächen 9004, die auf dem Anzeigeabschnitt 9003 des Tischs 9000 angezeigt werden, mit seinem Finger oder dergleichen berührt, kann der Benutzer Bedienung des Bildschirms ausführen und Informationen eingeben. Des Weiteren kann der Tisch 9000, wenn der Tisch in der Lage ist, mit anderen Haushaltsgeräten zu kommunizieren oder die Haushaltsgeräte zu steuern, als eine Steuervorrichtung dienen, mit der die Haushaltsgeräte über Betätigung an dem Bildschirm gesteuert werden. Beispielsweise kann der Anzeigeabschnitt 9003 beim Einsatz einer Halbleitervorrichtung mit einer Bilderfassungsfunktion über eine Berührungseingabe-Funktion verfügen.
Des Weiteren kann der Bildschirm des Anzeigeabschnitts 9003 mit einem an dem Gehäuse 9001 vorhandenen Scharnier senkrecht angeordnet werden, so dass der Tisch 9000 auch als ein Fernsehgerät genutzt werden kann. Wenn ein Fernsehgerät mit einem großen Bildschirm in einen kleinen Raum gestellt wird, verringert sich der verfügbare Raum, wenn jedoch ein Anzeigeabschnitt in einen Tisch integriert wird, kann ein Raum in dem Zimmer effizient genutzt werden.
11B stellt ein tragbares Musikabspielgerät dar, das in einem Hauptgehäuse 3021 einen Anzeigeabschnitt 3023, einen Befestigungsabschnitt 3022, mit dem das tragbare Musikabspielgerät am Ohr getragen wird, einen Lautsprecher, einen Betätigungsknopf 3024, einen Steckplatz 3025 für externen Speicher und dergleichen enthält. Der in einer der Ausführungsformen 1 und 2 beschriebene Transistor oder die in einer der Ausführungsformen 3 bis 5 beschriebene Halbleitervorrichtung wird in einem Speicher oder einer CPU eingesetzt, der/die in das Hauptgehäuse 3021 integriert ist, so dass ein tragbares Musikabspielgerät (PDA) geschaffen werden kann, das weniger Strom verbraucht.
Des Weiteren kann, wenn das in 11B dargestellte tragbare Musikabspielgerät über eine Antenne, eine Mikrofonfunktion oder eine Drahtloskommunikations-Funktion verfügt und bei einem Mobiltelefon eingesetzt wird, ein Benutzer im Freisprechmodus über Funk telefonieren, während er Auto fährt oder dergleichen.
11C stellt einen Computer dar, der ein Chassis 9201, das eine CPU enthält, ein Gehäuse 9202, einen Anzeigeabschnitt 9203, eine Tastatur 9204, einen externen Verbindungsanschluss 9205, ein Zeigegerät 9206 und dergleichen enthält. Der Computer enthält eine gemäß einer Ausführungsform der vorliegenden Erfindung hergestellte Halbleitervorrichtung für den Anzeigeabschnitt 9203. Wenn die in Ausführungsform 6 beschriebene CPU eingesetzt wird, kann der Stromverbrauch des Computers reduziert werden.
12A und 12B stellen ein zusammenklappbares Tablet-Endgerät dar. Das Tablet-Endgerät ist in 12A geöffnet. Das Tablet-Endgerät enthält ein Gehäuse 9630, einen Anzeigeabschnitt 9631a, einen Anzeigeabschnitt 9631b, einen Anzeigemodus-Schalter 9034, einen Stromschalter 9035, einen Stromsparschalter 9036, einen Verschluss 9033 sowie einen Betätigungsschalter 9038.
In dem in 12A und 12B dargestellten tragbaren Gerät wird ein Speicher, wie beispielsweise ein SRAM oder ein DRAM, zum temporären Speichern von Bilddaten oder dergleichen eingesetzt. Beispielsweise kann die in einer der Ausführungsformen 3 bis 5 beschriebene Halbleitervorrichtung als ein Speicher eingesetzt werden. Wenn die in der oben stehenden Ausführungsform beschriebene Halbleitervorrichtung für den Speicher eingesetzt wird, können Daten mit hoher Geschwindigkeit geschrieben und gelesen werden und über einen langen Zeitraum gehalten bzw. gespeichert werden, und der Stromverbrauch kann ausreichend reduziert werden.
Ein Teil des Anzeigeabschnitts 9631a kann ein Sensorbildschirm- bzw. Touchscreen-Bereich 9632a sein, und Daten können eingegeben werden, wenn eine angezeigte Betätigungstaste 9638 berührt wird. Obwohl als ein Beispiel eine Struktur dargestellt ist, bei der nur eine Hälfte des Anzeigeabschnitts 9631a über eine Anzeigefunktion verfügt und die andere Hälfte über eine Touchscreen-Funktion verfügt, ist der Anzeigeabschnitt 9631a nicht auf diese Struktur beschränkt. Der gesamte Bereich des Anzeigeabschnitts 9631a kann über eine Touchscreen-Funktion verfügen. Beispielsweise kann der Anzeigeabschnitt 9631a über seinen gesamten Bereich eine Tastatur anzeigen und als ein Touchscreen dienen, und der Anzeigeabschnitt 9631b kann als ein Anzeigebildschirm dienen.
Wie bei dem Anzeigeabschnitt 9631a kann ein Teil des Anzeigeabschnitts 9631b ein Touchscreen-Bereich 9632b sein. Wenn ein Tastaturanzeige-Umschaltknopf 9639, der auf dem Touchscreen angezeigt wird, mit einem Finger, einem Stylus oder dergleichen berührt wird, kann eine Tastatur auf dem Anzeigeabschnitt 9631b angezeigt werden.
Berührungseingabe kann in dem Touchscreen-Bereich 9632a und dem Touchscreen-Bereich 9632b gleichzeitig durchgeführt werden.
Mit dem Anzeigemodus-Schalter 9034 kann die Anzeige beispielsweise zwischen Hochformat, Querformat und dergleichen sowie zwischen monochromer Anzeige und Farbanzeige umgeschaltet werden. Mit dem Stromsparschalter 9036 kann Helligkeit der Anzeige entsprechend der bei der Verwendung des Tablet-Endgerätes von außen einfallenden Menge an Licht gesteuert werden, die von einem optischen Sensor erfasst wird, der in das Tablet-Endgerät integriert ist. Zusätzlich zu dem optischen Sensor kann eine weitere Erfassungsvorrichtung, die einen Sensor zum Erfassen von Neigung einschließt, wie beispielsweise ein Gyroskop oder ein Beschleunigungssensor, in das Tablet-Endgerät integriert sein.
Es ist anzumerken, dass 12A ein Beispiel zeigt, bei dem der Anzeigeabschnitt 9631a und der Anzeigeabschnitt 9631b die gleiche Anzeigefläche haben, jedoch kann sich, ohne dass dies eine Einschränkung darstellt, einer der Anzeigeabschnitte hinsichtlich der Größe und der Anzeigequalität von dem anderen Anzeigeabschnitt unterscheiden. Beispielsweise ist es möglich, dass ein Anzeigebildschirm höher auflösend anzeigen kann als der andere Anzeigebildschirm.
In 12B ist das Tablet-Endgerät geschlossen. Das Tablet-Endgerät enthält das Gehäuse 9630, eine Solarzelle 9633, eine Lade- und -Entlade-Steuerschaltung 9634, eine Batterie 9635 sowie einen Gleichstromwandler 9636. In 12B ist als ein Beispiel für die Lade- und -Entlade-Steuerschaltung 9634 eine Struktur dargestellt, die die Batterie 9635 und den Gleichstromwandler 9636 enthält.
Da das Tablet-Endgerät zusammengeklappt werden kann, kann das Gehäuse 9630 geschlossen werden, wenn das Tablet-Endgerät nicht verwendet wird. So können der Anzeigeabschnitt 9631a und der Anzeigeabschnitt 9631b geschützt werden, und daher kann ein Tablet-Endgerät geschaffen werden, das ausgezeichnete Robustheit und ausgezeichnete Zuverlässigkeit beim Langzeiteinsatz aufweist.
Des Weiteren kann das in 12A und 12B dargestellte Tablet-Endgerät über eine Funktion zum Anzeigen verschiedenartiger Daten (z. B. ein Standbild, ein Bewegbild und ein Textbild), eine Funktion zum Anzeigen eines Kalenders, eines Datums, der Zeit oder dergleichen auf dem Anzeigeabschnitt, eine Berührungseingabe-Funktion, über die die auf dem Anzeigeabschnitt angezeigten Daten mittels Berührungseingabe verarbeitet oder bearbeitet werden können, eine Funktion zum Steuern von Verarbeitung mittels verschiedenartiger Software (Programme) und dergleichen verfügen.
Die an einer Oberfläche des Tablet-Endgerätes vorhandene Solarzelle 9633 kann dem Touchscreen, dem Anzeigeabschnitt, einem Videosignal-Verarbeitungsabschnitt oder dergleichen Strom zuführen. Es ist anzumerken, dass die Solarzelle 9633 an einer oder beiden Flächen des Gehäuses 9630 vorhanden sein kann, so dass die Batterie 9635 effizient geladen werden kann. Zur Verringerung der Größe oder dergleichen ist der Einsatz einer Lithiumionenbatterie als der Batterie 9635 von Vorteil.
Der Aufbau und die Funktion der in 12B dargestellten Lade- und -Entlade-Steuerschaltung werden unter Bezugnahme auf ein Blockschaltbild in 12C beschrieben. Die Solarzelle 9633, die Batterie 9635, der Gleichstromwandler 9636, ein Wandler 9637, Schalter SW1 bis SW3, und ein Anzeigeabschnitt 9631 sind in 12C dargestellt, und die Batterie 9635, der Gleichstromwandler 9636, der Wandler 9637 sowie die Schalter SW1 bis SW3 entsprechen der in 12B dargestellten Lade- und -Entlade-Steuerschaltung 9634.
Zunächst wird ein Beispiel der Funktion in dem Fall beschrieben, in dem durch die Solarzelle 9633 Strom unter Verwendung von Licht von außen erzeugt wird. Die Spannung der von der Solarzelle erzeugten Energie wird durch den Gleichstromwandler 9636 herauf- oder heruntertransformiert, so dass die Energie eine Spannung zum Laden der Batterie 9635 hat. Dann wird, wenn die Energie bzw. der Strom von der Solarzelle 9633 für den Betrieb des Anzeigeabschnitts 9631 genutzt wird, der Schalter SW1 geschlossen, und die Spannung der Energie wird durch den Wandler 9637 herauf- oder heruntertransformiert, so dass sie eine für den Anzeigeabschnitt 9631 benötigte Spannung ist. Des Weiteren wird, wenn keine Anzeige auf dem Anzeigeabschnitt 9631 durchgeführt wird, der Schalter SW1 geöffnet, und der Schalter SW2 wird geschlossen, so dass die Batterie 9635 geladen werden kann.
Es ist anzumerken, dass die Solarzelle 9633 als ein Beispiel für eine Stromerzeugungseinrichtung beschrieben wird, jedoch kann die Batterie 9635, ohne dass dies eine Einschränkung darstellt, unter Verwendung einer anderen Stromerzeugungseinrichtung, wie eines piezoelektrischen Elementes oder eines thermoelektrischen Umwandlungselementes (Peltier-Element), geladen werden. Beispielsweise kann ein kontaktloses Elektroenergie-Übertragungsmodul, das Strom drahtlos (ohne Kontakt) sendet und empfängt, um die Batterie 9635 zu laden, oder eine Kombination aus der Solarzelle 9633 sowie einer anderen Einrichtung zum Laden eingesetzt werden.
Bei einem Fernsehgerät 8000 in 13A ist ein Anzeigeabschnitt 8002 in ein Gehäuse 8001 integriert. Der Anzeigeabschnitt 8002 zeigt ein Bild an, und ein Lautsprecherabschnitt 8003 kann Ton ausgeben. Der in Ausführungsform 1 oder 2 beschriebene Transistor kann in dem Anzeigeabschnitt 8002 eingesetzt werden.
Eine Halbleiter-Anzeigevorrichtung, wie beispielsweise eine Flüssigkristall-Anzeigevorrichtung, eine Lichtemissionsvorrichtung, in der ein lichtemittierendes Element, wie beispielsweise ein organisches EL-Element, in jedem Pixel vorhanden ist, eine Elektrophorese-Anzeigevorrichtung, ein Mikrospiegelaktor (DMD), ein Plasmabildschirm (PDP) oder dergleichen, können in dem Anzeigeabschnitt 8002 eingesetzt werden.
Das Fernsehgerät 8000 kann mit einem Empfänger, einem Modem und dergleichen versehen sein. Mit dem Empfänger kann das Fernsehgerät 8000 üblichen Fernsehfunk empfangen. Des Weiteren kann, wenn das Fernsehgerät 8000 über Kabel- oder Drahtlosverbindung über das Modem mit einem Kommunikations-Netzwerk verbunden ist, Einweg-Datenkommunikation (von einem Sender zu einem Empfänger) oder Zweiweg-Datenkommunikation (zwischen einem Sender und einem Empfänger, zwischen Empfängern oder dergleichen) durchgeführt werden.
Des Weiteren kann das Fernsehgerät 8000 eine CPU zum Durchführen von Informationsübertragung oder einen Speicher enthalten. Jeder beliebige der Speicher sowie die CPU, wie sie in den Ausführungsformen 3 bis 6 beschrieben sind, kann in dem Fernsehgerät 8000 eingesetzt werden.
In 13A ist eine Klimaanlage, die eine Inneneinheit 8200 und eine Außeneinheit 8204 enthält, ein Beispiel für eine elektronische Vorrichtung, die die CPU von Ausführungsform 6 enthält. Das heißt, die Inneneinheit 8200 enthält ein Gehäuse 8201, eine Lüftungsleitung 8202, eine CPU 8203 und dergleichen. 13A zeigt den Fall, in dem sich die CPU 8203 in der Inneneinheit 8200 befindet, wobei es möglich ist, dass sich die CPU 8203 in der Außeneinheit 8204 befindet. Als Alternative dazu kann sich die CPU 8203 sowohl in der Inneneinheit 8200 als auch der Außeneinheit 8204 befinden. Da die in Ausführungsform 6 beschriebene CPU unter Verwendung eines Oxid-Halbleiters ausgebildet wird, kann unter Verwendung der CPU eine Klimaanlage geschaffen werden, die ausgezeichnete Wärmebeständigkeit und hohe Zuverlässigkeit aufweist.
In 13A ist eine elektrische Kühl-Gefrier-Kombination 8300 ein Beispiel für eine elektronische Vorrichtung, die mit der unter Verwendung eines Oxid-Halbleiters ausgebildeten CPU versehen ist. Das heißt, die elektrische Kühl-Gefrier-Kombination 8300 enthält ein Gehäuse 8301, eine Kühlschranktür 8302, eine Gefrierfachtür 8303, eine CPU 8304 und dergleichen. Die CPU 8304 befindet sich in 13A in dem Gehäuse 8301. Wenn die in Ausführungsform 6 beschriebene CPU als die CPU 8304 der elektrischen Kühl-Gefrier-Kombination 8300 eingesetzt wird, ist Stromeinsparung möglich.
13B und 13C stellen ein Beispiel eines Elektrofahrzeugs dar, das ein Beispiel für eine elektronische Vorrichtung ist. Ein Elektrofahrzeug 9700 ist mit einer Sekundärbatterie 9701 versehen. Die Ausgabe von Strom von der Sekundärbatterie 9701 wird von einer Steuereinheit 9702 gesteuert, und der Strom wird einer Antriebsvorrichtung 9703 zugeführt. Die Steuerschaltung 9702 wird unter Verwendung einer Verarbeitungseinheit 9704 gesteuert, die einen ROM, einen RAM, eine CPU oder dergleichen enthält, die nicht dargestellt sind. Wenn die in Ausführungsform 6 beschriebene CPU als die CPU in dem Elektrofahrzeug 9700 eingesetzt wird, kann Strom eingespart werden.
Die Antriebsvorrichtung 9703 enthält einen Gleichstrommotor oder einen Wechselstrommotor entweder allein oder in Kombination mit einem Verbrennungsmotor. Auf Basis von einem Fahrer eingegebener Daten, wie beispielsweise Betriebsdaten (z. B. Beschleunigung, Abbremsen oder Anhalten), oder Daten der Fahrt des Elektrofahrzeugs 9700 (z. B. Daten über Hochschalten oder Herunterschalten oder Daten über eine Last an einem Antriebsrad) gibt die Verarbeitungseinheit 9704 ein Steuersignal an die Steuereinheit 9702 aus. Die Steuereinheit 9702 reguliert die von der Sekundärbatterie 9701 zugeführte Elektroenergie entsprechend dem Steuersignal der Verarbeitungseinheit 9704, um den Ausgang der Antriebsvorrichtung 9703 zu steuern. Wenn der Wechselstrommotor installiert ist, ist, obwohl nicht dargestellt, auch ein Wechselrichter integriert, der Gleichstrom in Wechselstrom umwandelt.
Die in dieser Ausführungsform beschriebenen Strukturen, Verfahren und dergleichen können gegebenenfalls mit beliebigen der in den anderen Ausführungsformen beschriebenen Strukturen, Verfahren und dergleichen kombiniert werden.
Erläuterung von Bezugszeichen

100: Substrat, 102: Basis-Isolierschicht, 104a: Gate-Elektrode, 104b: untere Elektrodenschicht, 106a: Gate-Isolierschicht, 106b: Zwischenelektroden-Isolierschicht, 108: Oxid-Halbleiterschicht, 108a: Kanalbildungs-Bereich, 108b: niederohmiger Bereich, 108c: niederohmiger Bereich, 110a: Gate-Isolierschicht, 110b: Zwischenelektroden-Isolierschicht, 112a: Gate-Elektrode, 112b: obere Elektrodenschicht, 114: Zwischenschicht, 116a: Source-Elektrode, 116b: Drain-Elektrode, 120: Störstelle, 150: Transistor, 160: Kondensator, 170: Transistor, 180: Kondensator, 190: Transistor, 400: Substrat, 408: Gate-Isolierschicht, 410: Gate-Elektrode, 416: Kanalbildungs-Bereich, 420: Störstellen-Bereich, 424: Bereich aus intermetallischer Verbindung, 428: Isolierschicht, 430: Isolierschicht, 442: erste Zwischenschicht, 444: zweite Zwischenschicht, 446: Verdrahtung, 448: dritte Zwischenschicht, 450: vierte Zwischenschicht, 452: Basis-Isolierschicht, 456: Verdrahtung, 458: Schutzschicht, 460: Transistor, 462: Transistor, 464: Kondensator, 490: Trennwand, 492: Transistor, 494: Kondensator, 650: Speicherzelle, 651: Speicherzellen-Anordnung, 651a: Speicherzellen-Anordnung, 651b: Speicherzellen-Anordnung, 653: Peripherieschaltung, 800: Substrat, 801: Transistor, 802: Transistor, 803: Transistor, 804: Transistor, 806: Elementisolierungs-Isolierschicht, 811: Transistor, 812: Transistor, 813: Transistor, 814: Transistor, 821: Gate-Elektrode, 825: Elektrode, 826: Isolierschicht, 828: Isolierschicht, 830: Isolierschicht, 831: Elektrode, 832: Verdrahtung, 833: Isolierschicht, 834: Verdrahtung, 835: Elektrode, 836: Isolierschicht, 839: Isolierschicht, 841a: Gate-Elektrode, 841b: Elektrode, 843: Gate-Isolierschicht, 845: Elektrode, 1141: Schaltelement, 1142: Speicherzelle, 1143: Speicherzellen-Gruppe, 1189: ROM-Schnittstelle, 1190: Substrat, 1191: ALU, 1192: ALU-Steuereinheit, 1193: Befehls-Decodiereinrichtung, 1194: Interrupt-Steuereinheit, 1195: Zeit-Steuereinheit, 1196: Register, 1197: Register-Steuereinheit, 1198: Bus-Schnittstelle, 1199: ROM, 3021: Hauptgehäuse, 3022: Befestigungsabschnitt, 3023: Anzeigeabschnitt, 3024: Betätigungsknopf, 3025: Steckplatz für externen Speicher, 8000: Fernsehgerät, 8001: Gehäuse, 8002: Anzeigeabschnitt, 8003: Lautsprecherabschnitt, 8200: Inneneinheit, 8201: Gehäuse, 8202: Lüftungskanal, 8203: CPU, 8204: Außeneinheit, 8300: elektrische Kühl-Gefrier-Kombination, 8301: Gehäuse, 8302: Kühlschranktür, 8303: Gefrierfachtür, 8304: CPU, 9000: Tisch, 9001: Gehäuse, 9002: Beinabschnitt, 9003: Anzeigeabschnitt, 9004: angezeigte Schaltfläche, 9005: Stromkabel, 9033: Verschluss, 9034: Schalter, 9035: Netzschalter, 9036: Schalter, 9038: Betätigungsschalter, 9201: Chassis, 9202: Gehäuse, 9203: Anzeigeabschnitt, 9204: Tastatur, 9205: externer Verbindungsanschluss, 9206: Zeigegerät, 9630: Gehäuse, 9631: Anzeigeabschnitt, 9631a: Anzeigeabschnitt, 9631b: Anzeigeabschnitt, 9632a: Bereich, 9632b: Bereich, 9633: Solarzelle, 9634: Lade- und -Entlade-Steuerschaltung, 9635: Batterie, 9636: Gleichstromwandler, 9637: Wandler, 9638: Betätigungstaste, 9639: Knopf, 9700: Elektrofahrzeug, 9701: Sekundärbatterie, 9702: Steuerschaltung, 9703: Antriebsvorrichtung, 9704: Verarbeitungseinheit.

Die vorliegende Anmeldung basiert auf der am 20. April 2012 beim japanischen Patentamt eingereichten japanischen Patentanmeldung, Seriennummer 2012-096443 , deren Inhalt hiermit durch Verweis einbezogen wird.

Claims

Halbleitervorrichtung, die umfasst: eine erste Gate-Elektrode, die sich in einer ersten Richtung erstreckt; eine erste Gate-Isolierschicht, die eine obere Fläche und seitliche Flächen der ersten Gate-Elektrode abdeckt; eine Oxid-Halbleiterschicht, die die erste Gate-Elektrode abdeckt, wobei die erste Gate-Isolierschicht zwischen der oberen Fläche der ersten Gate-Elektrode und der Oxid-Halbleiterschicht sowie zwischen den seitlichen Flächen der ersten Gate-Elektrode und der Oxid-Halbleiterschicht angeordnet ist; eine zweite Gate-Isolierschicht, die die Oxid-Halbleiterschicht abdeckt; und eine zweite Gate-Elektrode über der ersten Gate-Isolierschicht, wobei sich die zweite Gate-Elektrode in einer zweiten Richtung senkrecht zu der ersten Richtung erstreckt.
Halbleitervorrichtung nach Anspruch 1, die des Weiteren eine Source-Elektrode und eine Drain-Elektrode umfasst, die über eine Öffnung in der zweiten Gate-Isolierschicht elektrisch mit der Oxid-Halbleiterschicht verbunden sind.
Halbleitervorrichtung nach Anspruch 1, wobei die Oxid-Halbleiterschicht einen Kanalbildungs-Bereich sowie ein Paar niederohmiger Bereiche umfasst, und sich die zweite Gate-Elektrode mit dem Kanalbildungs-Bereich überlappt.
Halbleitervorrichtung nach Anspruch 1, die des Weiteren eine Isolierschicht über der zweiten Gate-Isolierschicht und der zweiten Gate-Elektrode umfasst.
Halbleitervorrichtung nach Anspruch 1, die des Weiteren einen Kondensator umfasst, wobei der Kondensator umfasst: eine untere Elektrodenschicht, die das gleiche Material umfasst wie die erste Gate-Elektrode; und eine obere Elektrodenschicht, die das gleiche Material umfasst wie die zweite Gate-Elektrode.
Halbleitervorrichtung nach Anspruch 5, wobei der Kondensator eine Isolierschicht zwischen der unteren Elektrodenschicht und der oberen Elektrodenschicht umfasst, und die Isolierschicht das gleiche Material umfasst wie die erste Gate-Isolierschicht oder die zweite Gate-Isolierschicht.
Halbleitervorrichtung nach Anspruch 5, wobei eine Höhe der unteren Elektrodenschicht größer ist als eine Breite der unteren Elektrodenschicht.
Halbleitervorrichtung, die umfasst: eine erste Gate-Elektrode, die sich in einer ersten Richtung erstreckt; eine erste Gate-Isolierschicht, die eine obere Fläche und seitliche Flächen der ersten Gate-Elektrode abdeckt; eine Oxid-Halbleiterschicht, die die erste Gate-Elektrode abdeckt, wobei sich die erste Gate-Isolierschicht zwischen der oberen Fläche der ersten Gate-Elektrode und der Oxid-Halbleiterschicht sowie zwischen den seitlichen Flächen der ersten Gate-Elektrode und der Oxid-Halbleiterschicht befindet; eine Source-Elektrode und eine Drain-Elektrode, die einen Teil der Oxid-Halbleiterschicht abdecken; eine zweite Gate-Isolierschicht, die einen Teil der Oxid-Halbleiterschicht, die Source-Elektrode und die Drain-Elektrode abdeckt; und eine zweite Gate-Elektrode über der ersten Gate-Isolierschicht, wobei sich die zweite Gate-Elektrode in einer Richtung senkrecht zu der ersten Richtung erstreckt.
Halbleitervorrichtung nach Anspruch 8, wobei sich die zweite Gate-Elektrode zwischen der Source-Elektrode und der Drain-Elektrode befindet.
Halbleitervorrichtung nach Anspruch 8, die des Weiteren eine Isolierschicht über der zweiten Gate-Isolierschicht und der zweiten Gate-Elektrode umfasst.
Halbleitervorrichtung nach Anspruch 8, die des Weiteren einen Kondensator umfasst, wobei der Kondensator umfasst: eine untere Elektrodenschicht, die das gleiche Material umfasst wie die erste Gate-Elektrode; und eine obere Elektrodenschicht, die das gleiche Material umfasst wie die zweite Gate-Elektrode.
Halbleitervorrichtung nach Anspruch 11, wobei der Kondensator eine Isolierschicht zwischen der unteren Elektrodenschicht und der oberen Elektrodenschicht umfasst, und die Isolierschicht das gleiche Material umfasst wie die erste Gate-Isolierschicht oder die zweite Gate-Isolierschicht.
Halbleitervorrichtung nach Anspruch 11, wobei eine Höhe der unteren Elektrodenschicht größer ist als eine Breite der unteren Elektrodenschicht.
Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte umfasst Ausbilden einer ersten Gate-Elektrode in einer ersten Richtung; Ausbilden einer zweiten Gate-Isolierschicht, die eine obere Fläche und seitliche Flächen der ersten Gate-Elektrode abdeckt; Ausbilden einer Oxid-Halbleiterschicht, die die erste Gate-Elektrode abdeckt, wobei die erste Gate-Isolierschicht zwischen der oberen Fläche der ersten Gate-Elektrode und der Oxid-Halbleiterschicht sowie zwischen den seitlichen Flächen der ersten Gate-Elektrode und der Oxid-Halbleiterschicht angeordnet ist; Ausbilden einer zweiten Gate-Isolierschicht, die die Oxid-Halbleiterschicht abdeckt; und Ausbilden einer zweiten Gate-Elektrode über der zweiten Gate-Isolierschicht, wobei sich die zweite Gate-Elektrode in einer zweiten Richtung senkrecht zu der ersten Richtung erstreckt.
Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 14, das des Weiteren den Schritt des Ausbildens einer Source-Elektrode und einer Drain-Elektrode umfasst, die über eine Öffnung in der zweiten Gate-Isolierschicht elektrisch mit der Oxid-Halbleiterschicht verbunden sind.
Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 14, das des Weiteren den Schritt des Ausbildens einer Source-Elektrode und einer Drain-Elektrode umfasst, wobei sich die zweite Gate-Elektrode zwischen der Source-Elektrode und der Drain-Elektrode befindet.
Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 14, wobei die Halbleitervorrichtung einen Kondensator umfasst, der eine untere Elektrodenschicht und eine obere Elektrodenschicht umfasst, die untere Elektrodenschicht in dem gleichen Schritt ausgebildet wird, in dem die erste Gate-Elektrode ausgebildet wird, und die obere Elektrodenschicht in dem gleichen Schritt ausgebildet wird, in dem die zweite Gate-Elektrode ausgebildet wird.
Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 17, wobei der Kondensator eine Isolierschicht zwischen der unteren Elektrodenschicht und der oberen Elektrodenschicht umfasst, und die Isolierschicht das gleiche Material umfasst wie die erste Gate-Isolierschicht oder die zweite Gate-Isolierschicht.
Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 17, wobei eine Höhe der unteren Elektrodenschicht größer ist als eine Breite der unteren Elektrodenschicht.