[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE112017000077T5 - Halbleitervorrichtung mit isolierendem gate und verfahren zum herstellen einer halbleitervorrichtung mit isolierendem gate - Google Patents

Halbleitervorrichtung mit isolierendem gate und verfahren zum herstellen einer halbleitervorrichtung mit isolierendem gate Download PDF

Info

Publication number
DE112017000077T5
DE112017000077T5 DE112017000077.7T DE112017000077T DE112017000077T5 DE 112017000077 T5 DE112017000077 T5 DE 112017000077T5 DE 112017000077 T DE112017000077 T DE 112017000077T DE 112017000077 T5 DE112017000077 T5 DE 112017000077T5
Authority
DE
Germany
Prior art keywords
gate
current
insulating
main
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017000077.7T
Other languages
English (en)
Inventor
Shinichi Masuda
Shinichi Yoshiwatari
Kenichi Yoshida
Hiroshi Ishida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112017000077T5 publication Critical patent/DE112017000077T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0406—Modifications for accelerating switching in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/0424—Modifications for accelerating switching by feedback from the output circuit to the control circuit by the use of a transformer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

Eine Halbleitervorrichtung mit isolierendem Gate umfasst einen Halbleiterchip (Qj), eine Isolierleiterplatte (100) mit einem ersten äußeren Anschluss (31) und einem zweiten äußeren Anschluss (30), ein Hauptstrombahnelement (21), in dem ein Hauptstrom (Ic) des Halbleiterchips (Qj) zum ersten äußeren Anschluss (31) fließt, der einen sich linear erstreckenden Abschnitt in einer ebenen Struktur auf der Isolierleiterplatte (100) aufweist, ein Gatestrombahnelement (20), in dem ein Gatestrom (Ig), der den Hauptstrom (Ic) steuert, in einer entgegengesetzten Richtung zum Hauptstrom (Ic) in dem Abschnitt, der parallel angeordnet ist, fließt, die derart vorgesehen ist, dass sie einen sich linear erstreckenden Abschnitt aufweist, der parallel zu dem sich linear erstreckenden Abschnitt des Hauptstrombahnelements (21) in einer ebenen Struktur auf der Isolierleiterplatte (100) angeordnet ist, wobei ein Strom, der im Gatestrombahnelement (20) durch wechselseitige Induktion induziert wird, die durch eine Änderung im Magnetfeld verursacht ist, das durch den Hauptstrom (Ic) eingeführt ist, zum Erhöhen des Gatestroms (Ig) in einem Einschaltzeitraum des Halbleiterchips (Qj) verwendet wird.

Description

  • [TECHNISCHES GEBIET]
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit isolierendem Gate und ein Verfahren zum Herstellen der Halbleitervorrichtung mit isolierendem Gate.
  • [STAND DER TECHNIK]
  • Im Stand der Technik wird eine Halbleitervorrichtung mit isolierendem Gate wie ein Bipolartransistor mit isolierendem Gate (IGBT) als ein Schaltelement verwendet, das in einem Leistungsumwandlungssystem oder dergleichen verwendet wird. Um den Umwandlungswirkungsgrad zu verbessern, ist es wichtig, Schaltverluste der Halbleitervorrichtung mit isolierendem Gate zu reduzieren. Als eine Technik zum Reduzieren von Schaltverlusten wurde beispielsweise ein Verfahren zum Erhöhen der Geschwindigkeit eines Einschaltvorgangs in der Patentliteratur 1 vorgeschlagen.
  • Jedoch selbst mit der Technik der Patentliteratur 1 kann das Erhöhen der Geschwindigkeit des Einschaltvorgangs während des Schaltens nicht ausreichend erreicht werden und eine weitere neue Technik, die fähig ist die Schaltverluste zu reduzieren, wurde gefordert.
  • [Quellenangabe]
  • [Patentliteratur]
  • [Patentliteratur 1] 2013/161138 A
  • [Kurzdarstellung der Erfindung]
  • [Technisches Problem]
  • Die vorliegende Erfindung erfolgte im Hinblick auf die vorgenannten Probleme und eine Aufgabe der vorliegenden Erfindung ist es, eine Halbleitervorrichtung mit isolierendem Gate, die eine Geschwindigkeit eines Einschaltvorgangs in einer Einschaltperiode erhöhen und Schaltverluste reduzieren kann, und ein Verfahren zum Herstellen der Halbleitervorrichtung mit isolierendem Gate bereitzustellen.
  • [Lösung des Problems]
  • Um die vorgenannten Probleme zu lösen, umfasst ein Aspekt einer erfindungsgemäßen Halbleitervorrichtung mit isolierendem Gate: (a) ein Halbleiterelement mit isolierendem Gate, das ein Halbleiterchip ist; (b) eine Isolierleiterplatte mit einem ersten äußeren Anschluss und einem zweiten äußeren Anschluss, der in einem Umfang der Isolierleiterplatte vorgesehen ist, wobei der Halbleiterchip auf der Isolierleiterplatte befestigt ist; (c) ein Hauptstrombahnelement, das strukturiert ist, sodass es einen sich linear erstreckenden Abschnitt in einer ebenen Struktur auf der Isolierleiterplatte aufweist, der vorgesehen ist, um zwischen dem ersten äußeren Anschluss und einer Hauptelektrodenregion des Halbleiterelements mit isolierendem Gate zu verbinden, und wobei ein Hauptstrom des Halbleiterelements mit isolierendem Gate zum ersten äußeren Anschluss im Hauptstrombahnelement fließt; und (d) ein Gatestrombahnelement, das derart strukturiert ist, dass es einen sich linear erstreckenden Abschnitt aufweist, der parallel zum sich linear erstreckenden Abschnitt des Hauptstrombahnelements in einer ebenen Struktur auf der Isolierleiterplatte angeordnet ist, der vorgesehen ist, um zwischen dem zweiten äußeren Anschluss und einer Gateelektrode des Halbleiterelements mit isolierendem Gate zu verbinden, und wobei ein Gatestrom, der den Hauptstromfluss in einer entgegengesetzten Richtung zum Hauptstrom in dem Abschnitt, der parallel im Gatestrombahnelement angeordnet ist, steuert. Ein Strom, der im Gatestrombahnelement durch wechselseitige Induktion induziert wird, die durch eine Änderung im durch den Hauptstrom eingeführten Magnetfeld verursacht ist, wird zum Erhöhen des Gatestroms in einem Einschaltzeitraum des Halbleiterelements mit isolierendem Gate verwendet.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfasst ein Aspekt eines Verfahrens zum Herstellen der erfindungsgemäßen Halbleitervorrichtung mit isolierendem Gate: (e) Vorbereiten eines Halbleiterelements mit isolierendem Gate, das ein Halbleiterchip ist; (f) Strukturieren eines Hauptstrombahnelements mit einem sich linear erstreckenden Abschnitt in einer ebenen Struktur auf der Isolierleiterplatte und eines Gatestrombahnelements mit einem sich linear erstreckenden Abschnitt parallel zu dem sich linear erstreckenden Abschnitt des Hauptstrombahnelements in einer ebenen Struktur; (g) Befestigen des Halbleiterchips auf der Isolierleiterplatte; (h) Verbinden zwischen dem Hauptstrombahnelement und einer Hauptelektrodenregion des Halbleiterelements mit isolierendem Gate; und Verbinden zwischen dem Gatestrombahnelement und einer Gateelektrode des Halbleiterelements mit isolierendem Gate, sodass ein Gatestrom, der einen Hauptstrom des Halbleiterelements mit isolierendem Gate steuert, in einer entgegengesetzten Richtung zum Hauptstrom fließt.
  • [Vorteilhafte Wirkungen der Erfindung]
  • Es ist daher gemäß der Halbleitervorrichtung mit isolierendem Gate und dem Verfahren zum Herstellen der erfindungsgemäßen Halbleitervorrichtung mit isolierendem Gate möglich, eine Geschwindigkeit eines Einschaltvorgangs in einer Einschaltperiode zu erhöhen und Schaltverluste zu reduzieren.
  • Figurenliste
    • 1 ist ein Blockdiagramm, das eine Schnittdarstellung umfasst, die schematisch einen Aufriss einer Struktur einer Halbleitervorrichtung mit isolierendem Gate gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 2 ist ein Ersatzschaltbild der Halbleitervorrichtung mit isolierendem Gate, die in 1 veranschaulicht ist;
    • 3 ist ein Blockdiagramm, das eine Schnittdarstellung umfasst, die einen Zustand schematisch veranschaulicht, wenn ein Hauptstrom beginnt, in der Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung zu fließen;
    • 4A ist eine grafische Darstellung, die eine Änderung im Gatestrom in einem Einschaltzeitraum veranschaulicht, wenn die Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung, die ein IGBT ist, geschaltet wird;
    • 4B ist eine grafische Darstellung, die eine Änderung im Hauptstrom des IGBT im Einschaltzeitraum der Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 4C ist eine grafische Darstellung, die eine Änderung in der Kollektor-Emitter-Spannung des IGBT im Einschaltzeitraum der Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung veranschaulicht;
    • 5A ist eine grafische Darstellung, die eine Änderung im Gatestrom in einem Einschaltzeitraum veranschaulicht, wenn eine Halbleitervorrichtung mit isolierendem Gate gemäß dem Vergleichsbeispiel, das ein IGBT ist, geschaltet wird;
    • 5B ist eine grafische Darstellung, die eine Änderung im Hauptstrom des IGBT im Einschaltzeitraum der Halbleitervorrichtung mit isolierendem Gate gemäß dem Vergleichsbeispiel veranschaulicht;
    • 5C ist eine grafische Darstellung, die eine Änderung in der Kollektor-Emitter-Spannung des IGBT im Einschaltzeitraum der Halbleitervorrichtung mit isolierendem Gate gemäß dem Vergleichsbeispiel veranschaulicht;
    • 6A ist ein Blockdiagramm (Nr. 1), das ein Verfahren zum Herstellen der Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung schematisch veranschaulicht;
    • 6B ist ein Blockdiagramm (Nr. 2), welches das Verfahren zum Herstellen der Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung schematisch veranschaulicht;
    • 6C ist ein Blockdiagramm (Nr. 3), welches das Verfahren zum Herstellen der Halbleitervorrichtung mit isolierendem Gate gemäß der
  • Ausführungsform der vorliegenden Erfindung schematisch veranschaulicht.
    • 6C veranschaulicht schematisch eine Schnittdarstellung der Halbleitervorrichtung mit isolierendem Gate und einer Gatesteuerschaltung, um eine Verbindungsbeziehung mit einem Halbleiterchip der Halbleitervorrichtung mit isolierendem Gate deutlich zu machen; und
    • 7 ist ein Blockdiagramm, das eine Schnittdarstellung umfasst, die schematisch einen Aufriss einer Struktur einer Halbleitervorrichtung mit isolierendem Gate gemäß einer weiteren Ausführungsform der vorliegenden Erfindung veranschaulicht.
  • [Beschreibung von Ausführungsformen]
  • Im Folgenden wird eine Ausführungsform der vorliegenden Erfindung beschrieben. In der Beschreibung der folgenden Zeichnungen werden die gleichen oder ähnlichen Abschnitte durch die gleichen oder ähnliche Bezugsnummern bezeichnet. Die Zeichnungen sind jedoch schematisch veranschaulicht und es ist zu beachten, dass sich beispielsweise die Beziehung zwischen einer Dicke und Ebenenabmessungen und dem Dickenverhältnis jeder Vorrichtung oder jedes Elements von der tatsächlichen Beziehung und dem tatsächlichen Dickenverhältnis unterscheiden. Daher kann die detaillierte Dicke oder detaillierten Abmessungen unter Bezugnahme auf die folgende Beschreibung bestimmt werden. Außerdem umfassen die Zeichnungen natürlich Abschnitte mit unterschiedlichen Abmessungsbeziehungen oder -verhältnissen.
  • Außerdem sind in der folgenden Beschreibung die Richtungen „links-rechts“ oder „nach oben-nach unten“ lediglich zur Einfachheit der Erklärung definiert und begrenzen den technischen Sinn der vorliegenden Erfindung nicht. Wenn daher beispielsweise die Papierebene um 90 Grad gedreht wird, sind die Richtung „links-rechts“ und die Richtung „nach oben-nach unten“ getauscht. Wenn die Papierebene um 180 Grad gedreht wird, ändert sich natürlich „links“ zu „rechts“ und „rechts“ zu „links“.
  • Außerdem wird in der Beschreibung und den begleitenden Zeichnungen in Regionen oder Schichten, bei denen n oder p angehängt sind, bezeichnet, dass Elektronen oder Löcher entsprechend Majoritätsladungsträger sind. Außerdem bedeutet + oder - angehängt an n oder p, dass die Halbleiterregion verhältnismäßig hoch oder niedrig an Störstellenkonzentration ist im Vergleich mit einer Halbleiterregion, an die + und - nicht angehängt sind. Jedoch selbst bei der Schreibweise, welche die gleiche Konzentration als n+ und n+ veranschaulicht, ist die Schreibweise nicht auf den Fall begrenzt, in der Praxis die gleiche Störstellenkonzentration aufzuweisen.
  • (Aufbaustruktur)
  • Wie veranschaulicht in 1 umfasst eine Aufbaustruktur der Halbleitervorrichtung mit isolierendem Gate gemäß einer Ausführungsform der vorliegenden Erfindung ein Halbleiterelement mit isolierendem Gate, das konfiguriert ist, Halbleiterchips Qj zu sein. Die Halbleiterchips Qj sind als ein oder mehrere Leistungsschalterelemente implementiert. Der Halbleiterchip Qj ist auf einer Isolierleiterplatte 100 befestigt, die eine hohe Wärmeleitfähigkeit aufweist.
  • Die Isolierleiterplatte 100 implementiert eine Package-Platine. Ein „j“, das in der Bezugsnummer „Qj“ angehängt ist, nimmt Werte von Eins bis n an, j = 1 ~ n, und n ist eine positive Zahl von Eins oder mehr. 1 veranschaulicht außerdem schematisch eine Querschnittsstruktur von Hauptkomponenten eines Halbleiterchips Qj unter mehreren Leistungsschalterelementen, die auf der Isolierleiterplatte 100 befestigt sind.
  • Jeder der Halbleiterchips Qj ist ein IGBT, der die Emitterregionen 3a, 3b umfasst, die als eine erste Hauptelektrodenregion dienen, und eine Kollektorregion 9, die als eine zweite Hauptelektrodenregion dient, die getrennt von den Emitterregionen 3a, 3b vorgesehen ist. In dem IGBT ist die Gateelektrode 5 auf dem Gateisolierfilm 4 angeordnet, der nahe den Emitterregionen 3a, 3b vorgesehen ist. Ein Hauptstrom, der zwischen den Emitterregionen 3a, 3b und der Kollektorregion 9 fließt, wird durch ein Steuersignal gesteuert, das an die Gateelektrode 5 gesendet wird.
  • Außerdem umfasst die Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung einen ersten äußeren Anschluss 31, der außerhalb einer Region, in der mehrere Halbleiterchips Qj angeordnet sind, vorgesehen ist. Ein Hauptstrombahnelement 21, das sich linear in einer ebenen Struktur erstreckt, ist als eine leitfähige Verdrahtung auf der Isolierleiterplatte 100 zwischen dem ersten äußeren Anschluss 31 und den Emitterregionen 3a, 3b angeordnet.
  • Das Hauptstrombahnelement 21 ist bereitgestellt und weist eine bestimmte Verdrahtungsleitungslänge auf, um zwischen dem ersten äußeren Anschluss 31, der als ein äußerer Ausgangsanschluss dient, und jeder von den mehreren Emitterregionen 3a, 3b, die in jedem von den mehreren Halbleiterchips Qj parallel an mehreren Verbindungsorten vorgesehen sind, zu verbinden. Im Hauptstrombahnelement 21 fließt ein Hauptstrom, der aus jedem der Emitterelektroden 7 der mehreren Halbleiterchips Qj zusammengesetzt ist, um eine große Menge an Strom zu implementieren, zum ersten äußeren Anschluss 31.
  • Außerdem umfasst die Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung einen zweiten äußeren Anschluss 30, der außerhalb einer Region vorgesehen ist, in der mehrere Halbleiterchips Qj angeordnet sind, und der zweite äußere Anschluss 30 ist mit der Gatesteuerschaltung 40 verbunden. Ein Gatestrombahnelement 20 erstreckt sich linear in einer ebenen Struktur parallel zum Hauptstrombahnelement 21 und ist als eine leitfähige Verdrahtung auf der Isolierleiterplatte 100 zwischen dem zweiten äußeren Anschluss 30 und einer Gateelektrode 5 von jedem von den mehreren Halbleiterchips Qj angeordnet.
  • Die Gatesteuerschaltung 40 erzeugt einen Gatestrom Ig als ein Steuersignal, um das Schalten eines elektrischen Durchlasszustandes des Hauptstroms von jedem von den mehreren Halbleiterchips Qj zu steuern, und sendet den Gatestrom Ig an die entsprechenden Gateelektroden 5 der mehreren Halbleiterchips Qj. Da die Gatesteuerschaltung 40 mit den mehreren Halbleiterchips Qj an den mehreren Verbindungsorten durch den zweiten äußeren Anschluss 30 parallel elektrisch verbunden ist, ist das Gatestrombahnelement 20 mit einer feststehenden Verdrahtungsleitungslänge vorgesehen.
  • Beispielsweise ist das Gatestrombahnelement 20 mit jeder von den Gateelektroden 5 der mehreren Halbleiterchips Qj mittels Bonddrähten oder dergleichen verbunden, sodass jede der Gateelektroden 5 der mehreren Halbleiterchips Qj mit der Gatesteuerschaltung 40 elektrisch verbunden ist. Im Gatestrombahnelement 20 fließt der Gatestrom Ig in einer entgegengesetzten Richtung zur Flussrichtung des Hauptstroms.
  • Außerdem umfasst der Halbleiterchip Qj eine Driftregion 1 vom Typ n- und mehrere p-Basisregionen 2a, 2b, die selektiv innerhalb der Driftregion 1 vorgesehen sind. Die mehreren n+-Emitterregionen 3a, 3b sind selektiv innerhalb der mehreren Basisregionen 2a, 2b vorgesehen.
  • Die Gateelektrode 5 ist auf einer oberen Fläche der Driftregion 1 vorgesehen und überbrückt die mehreren Basisregionen 2a, 2b. Ein Zwischenschichtdielektrikum 6 ist auf die Fläche der Gateelektrode 5 laminiert und eine Emitterelektrode 7 ist auf das Zwischenschichtdielektrikum 6 laminiert. Wie schematisch durch gestrichelte Linien veranschaulicht, die innerhalb des Zwischenschichtdielektrikums 6 in 1 eingezeichnet sind, ist die Emitterelektrode 7 mit den Emitterregionen 3a, 3b durch Durchkontaktierungen oder dergleichen elektrisch verbunden.
  • Auf einer oberen Fläche der Emitterelektrode 7 kann eine Passivierungsschicht oder dergleichen als eine äußerste Schicht abgeschieden sein, obwohl die Veranschaulichung der Passivierungsschicht in der Zeichnung ausgelassen ist. Eine n+-Pufferschicht 8 ist auf einer Unterseite der Driftregion 1 vorgesehen, die sich auf der Seite gegenüber der Emitterelektrode 7 der Driftregion 1 befindet, und eine p+-Kollektorregion 9 ist auf einer Unterseite der Pufferschicht 8 vorgesehen. Eine Kollektorelektrode 10 ist auf einer Unterseite der Kollektorregion 9 vorgesehen und mit der Kollektorregion 9 elektrisch verbunden.
  • Ein Intervall zwischen dem Hauptstrombahnelement 21 und dem Gatestrombahnelement 20 ist derart ausgelegt, dass es so gekürzt wie möglich ist, indem es auf eine Mindestlänge festgelegt ist, durch welche die Bedürfnisse, die beim Herstellen oder der Verwendung auftreten, berücksichtigt werden, und das Gatestrombahnelement 20 ist unmittelbar angrenzend in der Nähe des Hauptstrombahnelements 21 angeordnet. In der Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung ist es bevorzugt, dass eine Verdrahtungsstruktur oder eine Elektrodenstruktur des Hauptstrombahnelements 21 und des Gatestrombahnelements 20 implementiert ist, um die Parasitärinduktivität aktiv auszunützen.
  • Das Hauptstrombahnelement 21 und das Gatestrombahnelement 20, die als eine Verdrahtungsstruktur dienen, können beispielsweise in einer Form einer gedruckten Verdrahtung oder dergleichen implementiert werden und die gedruckte Verdrahtung kann durch Verarbeiten einer Form einer Kupferfolie usw. hergestellt werden, die auf der Isolierleiterplatte 100 vorgesehen wird. Speziell können das Hauptstrombahnelement 21 und das Gatestrombahnelement 20 durch Verarbeiten der Kupferfolie usw. in Strukturen hergestellt werden, die linear in eine ebene Struktur geformt werden und parallel zueinander sind.
  • Anderweitig können durch Verbinden der gedruckten Verdrahtungen miteinander mit Verbindungselementen, die Bonddrähte oder dergleichen aus Aluminium (Al) usw. sind, das Hauptstrombahnelement 21 und das Gatestrombahnelement 20 in einer komplexen Struktur, wie beispielsweise einer Kupferfolie-Draht-Kupferfolie, realisiert werden. Selbst eine komplexe Struktur kann verwendet werden, solange eine Reihe von Formen in einer ebenen Struktur linear ist und Leitfähigkeit erreicht wird.
  • Indem das linear geformte Hauptstrombahnelement 21 und das linear geformte Gatestrombahnelement 20 derart angeordnet werden, dass sie parallel zueinander sind, wird ein kreisförmiger Magnetfluss, der durch den Hauptstrom verursacht ist und auf dem Hauptstrombahnelement 21 zentriert ist, mit dem Gatestrombahnelement 20 verkettet. Das Gatestrombahnelement 20 ist mit dem Magnetfluss in der Position, die dem Hauptstrom Ic auf der Isolierleiterplatte 100 am nahesten ist, verkettet.
  • In der Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung wird eine Region, in der das linear geformte Hauptstrombahnelement 21 und das linear geformte Gatestrombahnelement 20 parallel zueinander angeordnet sind, als eine „Gatestromanreicherungsregion A“ definiert. In der Gatestromanreicherungsregion A tritt aufgrund des Auftretens einer durch den Hauptstrom Ic bewirkten wechselseitigen Induktion, die abrupt zu einer Zeit des Schaltens vom Abschaltzustand in den Einschaltzustand zu fließen beginnt, eine elektromotorische Kraft M (di/dt) in der entgegengesetzten Richtung zum Hauptstrom Ic im Gatestrombahnelement 20 auf, wie es in 2 veranschaulicht ist. M ist ein wechselseitiger Induktionskoeffizient.
  • In der Aufbaustruktur, in der das Hauptstrombahnelement 21 und das Gatestrombahnelement 20 linear parallel angeordnet sind, wie veranschaulicht an der Oberseite des Gatestrombahnelements 20 in 3, ist der Induktionsstrom I1 der durch die elektromotorische Kraft M(di/dt) fließt, in der gleichen Richtung wie der Gatestrom Ig ausgerichtet. Durch die Aufbaustruktur, in welcher der Fluss des Hauptstroms Ic und der Fluss des Gatestroms Ig entgegengesetzt sind, wird der Gatestrom Ig verstärkt, sodass er durch den Induktionsstrom I1 erhöht ist. Der Gatestrom Ig wird in die Gateelektrode 5 des Halbleiterchips Qj gesendet.
  • Zu diesem Zeitpunkt ist im Fall des Emitterschaltungs-IGBT, der in 2 beispielhaft dargestellt ist, das Entladen der elektrischen Ladungen, die in der Rückführungskapazität Cres angesammelt ist, die durch die gestrichelte Linie zwischen dem Gateanschluss G und dem Kollektoranschluss C beispielhaft dargestellt ist, beschleunigt. Die Rückführungskapazität Cres ist einer der Faktoren zum Verzögern des Einschaltvorgangs der Halbleitervorrichtung mit isolierendem Gate.
  • Da das durch den linearen Strom eingeführte Magnetfeld gemäß dem Biot-Savart-Gesetz proportional zum Stromwert ist, ist im Fall von einem Stromrichtergerät, in dem eine große Strommenge, wie beispielsweise über 600A oder mehr, behandelt wird, die Parasitärinduktivität sehr groß. Daher ist im Fall von einem Stromrichtergerät mit großer Nennkapazität zum Behandeln einer großen Menge an Strom der Einschaltvorgang aufgrund der Rückführungskapazität Cres verzögert.
  • Gemäß der Struktur der Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung ist es jedoch möglich, den Einschaltvorgang der Leistungshalbleitervorrichtung durch Verwenden der Parasitärinduktivität aktiv zu beschleunigen. D. h., während der Strom zunimmt, wird die Effektivität des Verstärkens des Gatestroms Ig aufgrund der Parasitärinduktivität erheblicher.
  • Als Nächstes werden Änderungen im Steuersignal, das in die Gateelektrode 5 fließt, der Hauptstrom Ic und die Kollektor-Emitter-Spannung Vce in der Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung und die Halbleitervorrichtung mit isolierendem Gate gemäß dem Vergleichsbeispiel durch Vergleichen von 4 mit 5 beschrieben. Außerdem werden die Zeitdauern, die durch die Einheitenbreiten auf der Zeitachse angegeben sind, die in der horizontalen Achse in 4 und 5 veranschaulicht ist, derart ausgedrückt, dass sie zum Vergleichen den gleichen Wert aufweisen.
  • Verglichen mit der Halbleitervorrichtung mit isolierendem Gate, die in 3 veranschaulicht ist, ist in der Halbleitervorrichtung mit isolierendem Gate gemäß dem Vergleichsbeispiel, welche den Gatestrom Ig nicht verstärkt, ist das Gatestrombahnelement 20 derart angeordnet, dass es von dem Hauptstrombahnelement 21 erheblich getrennt ist. Es ist beispielsweise eine Hilfsverdrahtung oder dergleichen zwischen dem Gatestrombahnelement 20 und dem Hauptstrombahnelement 21 vorgesehen, um den Hauptstrom Ic zur Außenseite durch eine andere Bahn auszugeben.
  • Gemäß dem Biot-Savart-Gesetz ist die Stärke des durch den linearen Strom eingeführten Magnetfeldes umgekehrt proportional zum Quadrat des radialen Abstandes vom linearen Strom, sodass sich die Gegeninduktivität verringert, während sich der Abstand zwischen dem Gatestrombahnelement 20 und dem Hauptstrombahnelement 21 erhöht. Daher wird wie veranschaulicht in 5A im Vergleichsbeispiel die Verstärkung des Gatestroms Ig aufgrund eines Vorgangs von wechselseitiger Induktion, die durch die Änderung im Hauptstrom Ic verursacht ist, in kleinem Ausmaß implementiert.
  • Im Fall der Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung, wie veranschaulicht in 4A schaltet aufgrund des Gatestroms Ig, der von der Zeit t = t0 zu fließen beginnt, der Halbleiterchip Qj zum Zeitpunkt t = t1 ein, wie es in 4B veranschaulicht ist. Dann beginnt abrupt der Hauptstrom Ic, im Hauptstrombahnelement 21 zu fließen. Durch die rasche Zeitänderung (di/dt) des Hauptstroms Ic, der ein linearer Strom ist, wird der Magnetfluss, der um das Hauptstrombahnelement 21 herum eingeführt wird, mit dem Gatestrombahnelement 20 in der Gatestromanreicherungsregion A verkettet, die parallel und nahe des Hauptstrombahnelements 21 angeordnet ist. Durch die Verkettung tritt ein Induktionsstrom I1 im Gatestrombahnelement 20 auf. Aufgrund der Verstärkung des Gatestroms Ig durch Anwenden des Induktionsstroms I1 werden elektrische Ladungen schneller in der Gateelektrode 5 des Halbleiterchips Qj angesammelt als im Fall, in dem eine Verstärkung nicht ausgeführt wird.
  • Wie veranschaulicht in 4B, beginnt der Hauptstrom Ic zum Zeitpunkt, t = t1 zu fließen und der Einschaltzustand beginnt. Wie beispielhaft dargestellt in 4A weist eine Wellenform des Steuersignals nach der Zeit t = t1, zu der der Einschaltzustand begonnen hat, eine sanftere Gefällesteigung auf als eine Wellenform vor der Zeit t = t1. Daher ist ein Zeitraum, in dem der Gatestrom Ig auf Pegel Null (0) absinkt, verkürzt und der Zeitpunkt, zu dem die Kollektor-Emitter-Spannung Vce (0) auf Null absinkt, tritt früher auf. Wie veranschaulicht in 4C wird im Fall der Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung der Wert der Kollektor-Emitter-Spannung Vce um die Zeit des Überschreitens von t = t3 herum sehr klein und erreicht Null vor der Zeit t = t4.
  • Andererseits beginnt im Fall des Vergleichsbeispiels, bei dem der Gatestrom Ig nicht verstärkt ist, wie beispielhaft dargestellt in 5A, der Gatestrom Ig von der Zeit t = t0 an zu fließen, gleich wie beim Fall, bei dem der Gatestrom Ig verstärkt ist. Es ist jedoch eine längere Zeit für den Gatestrom Ig erforderlich, um Null zu erreichen, als im Fall, bei dem der Gatestrom Ig in 4A verstärkt ist, obwohl der Hauptstrom Ic zum Zeitpunkt t = t1 zu fließen beginnt und der Einschaltzustand beginnt. Wie veranschaulicht in 5C ist im Fall der Halbleitervorrichtung mit isolierendem Gate gemäß dem Vergleichsbeispiel der Wert der Kollektor-Emitter-Spannung Vce selbst nach der Zeit des Überschreitens von t = t3 beträchtlich groß und erreicht letztendlich Null zum Zeitpunkt t = t4.
  • Im Folgenden wird der Einschaltvorgang im Fall, in dem der Gatestrom Ig verstärkt ist und der Einschaltvorgang im Fall, bei dem der Gatestrom nicht verstärkt ist, ausführlicher beschrieben. Wenn der Gatestrom Ig verstärkt ist, wird der Zustrom des Steuersignals in die Gateelektrode 5 verstärkt. Daher erreicht der Hauptstrom Ic den Spitzenwert schneller als beim Fall, dass der Gatestrom Ig nicht verstärkt ist, was in 5B veranschaulicht ist, und es wird ein schneller Einschaltvorgang erreicht, wie veranschaulicht in 4B. In 4B ist ein Fall beispielhaft dargestellt, bei dem der Hauptstrom Ic den Spitzenwert zum Zeitpunkt, t = t2a naher an der Zeit t = t2 erreicht und, anschließend zum dauerhaften Einschaltzustand gewechselt wird. Wie veranschaulicht in 4C, sinkt die Kollektor-Emitter-Spannung Vce im Fall, dass der Gatestrom Ig verstärkt ist, als Reaktion auf die Änderung des Hauptstroms Ic nach der Zeit t = t2a schnell ab und der Einschaltvorgang ist abgeschlossen.
  • Andererseits ist im Fall des Vergleichsbeispiels, bei dem der Gatestrom Ig nicht verstärkt ist, verglichen mit dem Fall, dass der Gatestrom Ig in 4B verstärkt ist, der Zeitpunkt, zu dem der Hauptstrom Ic den Spitzenwert erreicht, verzögert und der Einschaltvorgang nimmt mehr Zeit in Anspruch. In 5B ist der Fall beispielhaft dargestellt, bei dem der Hauptstrom Ic den Spitzenwert zum Zeitpunkt t = t2b näher an der Zeit t = t3 später als der Zeit t = t2a entsprechend dem Spitzenwert in 4B erreicht und anschließend zum dauerhaften Einschaltzustand verschoben wird. t2a ist kleiner als t2b,t2a < t2b. Außerdem wird wie veranschaulicht in 5C die Einschaltzeit des IGBT länger, da die Kollektor-Emitter-Spannung Vce im Fall, dass der Gatestrom Ig nicht verstärkt ist, auch Zeit benötigt gemäß der Änderung im Hauptstrom Ic, bei dem der Zeitpunkt, wenn die Kollektor-Emitter-Spannung Vce den Spitzenwert erreicht, verspätet ist, abzusinken.
  • In den 4A und 5A sind Integrationswerte von gegenwärtigen Werten der Steuersignale, die der Menge an elektrischen Ladungen entsprechen, die durch die Rückführungskapazität Cres entladen werden, am Beispiel der Bereiche der Regionen dargestellt, die entsprechend mit einer gestrichelten Linie veranschaulicht sind. Der schattierte Bereich in 4A ist gleich dem Bereich, der in 5A schattiert ist. Im Fall der Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung ist der Stromwert des Steuersignals, das zur Gateelektrode 5 gesendet wird, durch „Ig + I1“ dargestellt. Außerdem ist der Stromwert des Steuersignals der Halbleitervorrichtung mit isolierendem Gate gemäß dem Vergleichsbeispiel durch „Ig“ dargestellt.
  • Wie ersichtlich aus jeder Form der Regionen mit den Bereichen, die in 4A und 5A veranschaulicht sind, fällt der Gatestrom Ig der Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung schnell auf Null (0) ab, da der Induktionsstrom I1 hinzugefügt wird. Daher kann die Einschaltzeit des IGBT verkürzt werden.
  • Aufgrund der Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung ist ein Layout einer ebenen Struktur, in der sich das Gatestrombahnelement 20 parallel und nahe des Hauptstrombahnelements 21 befindet, und der Gatestrom Ig in der entgegengesetzten Richtung zum Hauptstrom Ic fließt, implementiert. Und die Aufbaustruktur ist implementiert, um die Richtung des Induktionsstroms I1 , der durch die Änderung im Hauptstrom Ic verursacht wird, welcher durch das Hauptstrombahnelement 21 fließt, mit der Richtung des Gatestroms Ig, der durch das Gatestrombahnelement 20 fließt, auszurichten. Daher wird die Verwendung des Vorgangs wechselseitiger Induktion maximiert, sodass der Gatestrom Ig verstärkt wird. Auf diese Weise, indem die Parasitärinduktivität aktiv verwendet wird, die im Stand der Technik als auszuschließen betrachtet wurde, schaltet die Halbleitervorrichtung mit isolierendem Gate viel schneller ein als die Halbleitervorrichtung mit isolierendem Gate im Stand der Technik, sodass es möglich ist, die Schaltverluste in hohem Maße zu reduzieren.
  • D. h., im Stand der Technik wurde die Parasitärinduktivität derart ausgelegt, dass sie so klein wie möglich ist, da die Parasitärinduktivität in der Aufbaustruktur nicht nur die Schaltgeschwindigkeit reduziert, sondern auch eine Zerstörung des Leistungshalbleiterelements verursacht. Daher wird jede Bahn derart vorgesehen, dass die Flussrichtung des Hauptstroms Ic und die Flussrichtung des Gatestroms Ig zueinander so weit wie möglich senkrecht sind und die Länge der Schnittfläche so kurz wie möglich kurz ist. Und die Gegeninduktivität wurde derart ausgelegt, dass sie so klein wie möglich ist. Alternativ ist die Bahn des Gatestroms Ig derart angeordnet, dass sie von der Bahn des Hauptstroms Ic so weit wie möglich getrennt ist, und die Gegeninduktivität, die parasitisch existiert, wurde ausgelegt, sodass sie so klein wie möglich ist. Auf diese Weise ist der Grundgedanke, dass die Gegeninduktion aufgrund der Parasitärinduktivität in der Aufbaustruktur einen negativen Einfluss auf den Schaltvorgang aufweist, und im Gegensatz dazu hat ein Gedanke, die Gegeninduktion zu steuern, nicht-existiert.
  • In der Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung sind jedoch das Hauptstrombahnelement 21 und die Gatestrombahnelemente 20 parallel und nahe beieinander angeordnet, um den Vorgang der wechselseitigen Induktion, die durch die Änderung im Hauptstrom Ic verursacht ist, zum Verstärken des Gatestroms Ig zu verwenden. Daher kann verglichen mit dem Fall, dass das Hauptstrombahnelement 21 und das Gatestrombahnelement 20 derart angeordnet werden müssen, dass sie zueinander senkrecht angeordnet oder voneinander so weit wie möglich getrennt angeordnet sind, ein großer Raum auf dem Layout eingespart werden. Daher ist beispielsweise im Fall des Bestimmens des Layouts der Schaltungsstrukturen innerhalb eines Packages, in dem die Halbleiterchips Qj auf den Schaltungsstrukturen befestigt sind, wenn das Hauptstrombahnelement 21 und das Gatestrombahnelement 20 Schaltungsstrukturen in einem Halbleitermodul sind, die vorliegende Erfindung sehr effektiv.
  • Im Allgemeinen sind die Außenabmessungen der Isolierleiterplatte 100, die der Hauptkörper des Packages ist, und die Positionen der Ein-/Ausgänge, der Hilfsanschlüsse und dergleichen in der Umfangsregion der Isolierleiterplatte 100 standardisiert. Daher wird die Kompatibilität in vielen Fällen aufrechterhalten, selbst wenn sich die Hersteller unterscheiden. Andererseits können in der Region innerhalb der Isolierleiterplatte 100 die Schaltungsstrukturen, die zu implementieren sind, und die Aufbaupositionen der Halbleiterchips Qj selbst willkürlich ausgewählt und ausgelegt werden. Da die Spezifikation der äußeren Umfangsregion als im Wesentlichen konstant festgelegt ist, gibt es eine Obergrenze bezüglich des Bereichs des Abschnitts, der zum Bereitstellen der Schaltungsstrukturen verwendet werden kann.
  • Wenn die Nennstrombelastbarkeit der Halbleitervorrichtung mit isolierendem Gate erhöht werden muss, erhöhen sich gemäß dem Biot-Savart-Gesetz, während sich der Hauptstrom Ic erhöht, auch die Veränderung in der magnetischen Flussdichte und dem Magnetfeld, die von der Änderung im Hauptstrom Ic im Einschaltzeitraum begleitet werden. Wenn die Verdrahtung, die als das Hauptstrombahnelement 21 dient, und die Verdrahtung, die als das Gatestrombahnelement 20 dient, derart angeordnet sind, dass sie voneinander so weit wie möglich in einem Layout durch Verwenden des existierenden standardisierten Packages getrennt sind, um die Veränderung zu vermeiden, können die Verdrahtungen im Layout nicht ausreichend voneinander getrennt werden, da eine Obergrenze bezüglich des Bereichs des auslegbaren Bereichs innerhalb der Isolierleiterplatte 100 existiert. Außerdem tritt selbst im Fall eines Layouts, bei dem die Verdrahtungen angeordnet werden, sodass sie senkrecht zueinander sind, wenn die Anzahl an Halbleiterchips Qj, die zu befestigen ist, sich erhöht und sich das Verhältnis des Bereichs der gesamten Halbleiterchips Qj zur Region innerhalb der Isolierleiterplatte 100 erhöht, beispielsweise die Notwendigkeit auf, die Verdrahtungen zu erweitern, und der Notwendigkeit kann schwerlich entsprochen werden.
  • Aufgrund der Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung ist es möglich, ein Package einer Halbleitervorrichtung mit isolierendem Gate herzustellen, in dem Schaltverluste reduziert sind, selbst wenn die existierende standardisierte Isolierleiterplatte 100 verwendet wird, da ein großer Raum auf dem Layout eingespart werden kann. Daher ist es unnötig, ein neues Package auszulegen und zu entwickeln und die Kostenleistung ist hervorragend.
  • Außerdem ist aufgrund der Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung das Gatestrombahnelement 20 unmittelbar in der Nähe des Hauptstrombahnelements 21 angeordnet und die Dichte des koppelnden Magnetflusses ist groß. Daher ist es möglich, die Verwendung den Vorgang der wechselseitigen Induktion zu maximieren, die durch die Änderung im Hauptstrom Ic verursacht ist.
  • Wenn die Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung außerdem auf eine Leistungshalbleitervorrichtung mit einer hohen Strombelastbarkeit angewandt wird, in der ein Wert einer Rückführungskapazität erhöht wird, sodass ein Hochgeschwindigkeitsbetrieb und eine Reduzierung der Schaltverluste bei der Gateansteuerung der Leistungshalbleitervorrichtung zueinander kompatibel sind. Indem eine übermäßige Wärmeerzeugung unterdrückt wird, kann außerdem eine große Menge an Strom fließen. Da die Geschwindigkeit des Einschaltvorgangs erhöht werden kann, ist es möglich, die Ausgangsleistung der Leistungshalbleitervorrichtung zu verbessern oder die Wellenform der Leistungshalbleitervorrichtung zu verbessern.
  • (Herstellungsverfahren)
  • Als Nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung, die in 1 veranschaulicht ist, beschrieben, während der Fall beispielhaft dargestellt wird, dass das Hauptstrombahnelement 21 und das Gatestrombahnelement 20 Schaltungsstrukturen in einem Halbleitermodul sind. Das Verfahren zum Herstellen der nachfolgend beschriebenen Halbleitervorrichtung mit isolierendem Gate ist lediglich ein Beispiel und natürlich kann das Verfahren durch verschiedene Herstellverfahren einschließlich des modifizierten Beispiels, das sich vom Verfahren unterscheidet, solange das Verfahren innerhalb des Geltungsumfangs fällt, der in den Ansprüchen offenbart wird.
  • Zuerst wird eine Isolierleiterplatte 100 für ein generell verfügbares Modul vorbereitet. Dann wird auf der Isolierleiterplatte 100 ein leitfähiger Film für eine Schaltungsstruktur, wie beispielsweise eine Kupferfolie, die im Voraus in einer geplanten Region abgelegt wird, in der das Hauptstrombahnelement 21 anzuordnen ist, durch Ätzen oder dergleichen verarbeitet und eine vorbestimmte Verdrahtungsform strukturiert. Wie veranschaulicht in 6A, ist das Strukturieren der Verdrahtung des Hauptstrombahnelements 21 derart implementiert, dass eine ebene Struktur, in der ein sich linear erstreckender Abschnitt in der Gatestromanreicherungsregion A später eingeschlossen wird, eingezeichnet ist.
  • Dann wird der leitfähige Film in der geplanten Region, in der das Gatestrombahnelement 20 auf der Isolierleiterplatte 100 anzuordnen ist, durch Ätzen oder dergleichen verarbeitet und die Verdrahtung des Gatestrombahnelements 20 strukturiert. Wie veranschaulicht in 6B, ist das Strukturieren der Verdrahtung des Gatestrombahnelements 20 derart implementiert, dass eine ebene Struktur, in der ein sich linear erstreckender Abschnitt parallel zum Hauptstrombahnelement 21 unmittelbar in der Nähe der Verdrahtungsstruktur des sich linear erstreckenden Abschnitts des Hauptstrombahnelements 21 eingeschlossen wird, eingezeichnet ist.
  • Das Strukturieren des Hauptstrombahnelements 21 und des Gatestrombahnelements 20 wird derart implementiert, dass eine Region, die sich linear parallel zueinander erstreckt, mindestens teilweise in jedem sich linear erstreckenden Abschnitt des Hauptstrombahnelements 21 und des Gatestrombahnelements 20 in der Gatestromanreicherungsregion A eingeschlossen ist. Außerdem kann eines von dem Strukturieren des Hauptstrombahnelements 21 und dem Strukturieren des Gatestrombahnelements 20 zuerst implementiert werden, oder beide können zur gleichen Zeit implementiert werden.
  • Als Nächstes werden andere Verdrahtungsstrukturen als das Hauptstrombahnelement 21 und das Gatestrombahnelement 20 auch abgegrenzt und eine Schaltungsstruktur auf der Isolierleiterplatte 100 abgegrenzt. Dann werden wie veranschaulicht in 6C die Halbleiterchips Qj an vorbestimmten Positionen auf der Isolierleiterplatte 100 befestigt und verbunden und durch Lot oder dergleichen fixiert. Außerdem werden der befestigte Halbleiterchip Qj und die Schaltungsstruktur elektrisch verbunden und jede der Schaltungsstrukturen elektrisch verbunden und die Verdrahtungsstrukturen werden mit jedem von dem Ein-/Ausgangsanschluss und dem Verbindungsanschluss durch Drahtbonden oder dergleichen elektrisch verbunden. Letztendlich kann die Halbleitervorrichtung mit isolierendem Gate, die in 1 veranschaulicht ist, als ein Halbleitermodul erlangt werden.
  • (Andere Ausführungsformen)
  • Die vorliegende Erfindung wurde unter Bezugnahme auf die vorgenannten Ausführungsformen beschrieben. Es ist jedoch offensichtlich, dass die Beschreibung und die Zeichnungen, die einen Abschnitt der Offenbarung bilden, die vorliegende Erfindung nicht begrenzen. Es wird für einen Fachmann offensichtlich sein, dass verschiedene Modifikationen, Ausführungsformen und Anwendungstechniken der vorliegenden Offenbarung erfolgen können.
  • Beispielsweise kann wie veranschaulicht in 7 zusammen mit dem Hauptstrombahnelement 21, das als die erste Hauptstrombahn dient, das Hilfshauptstrombahnelement 22, das als die zweite Hauptstrombahn dient, derart vorgesehen werden, dass es sich mit der Gatestromanreicherungsregion A überlappt. In ähnlicher Weise zur Halbleitervorrichtung mit isolierendem Gate, die in 1 veranschaulicht ist, umfasst die Halbleitervorrichtung mit isolierendem Gate, die in 7 veranschaulicht ist, ein Hauptstrombahnelement 21 mit einem sich linear erstreckenden Abschnitt und ein Gatestrombahnelement 20 mit einem Abschnitt, der sich parallel zum Hauptstrombahnelement 21 unmittelbar in der Nähe des Hauptstrombahnelements 21 erstreckt.
  • Wie veranschaulicht in 7 wird das Hilfshauptstrombahnelement 22 zwischen der Emitterelektrode 7 und dem ersten äußeren Anschluss 32 vorgesehen, der außerhalb des Halbleiterchips Qjvorgesehen ist, während es mit der Emitterelektrode 7 und dem ersten äußeren Anschluss 32 elektrisch verbunden wird. Das Hilfshauptstrombahnelement 22 ist linear und auf der Seite des Gatestrombahnelements 20 gegenüber dem Hauptstrombahnelement 21 in einer ebenen Struktur vorgesehen, das von dem Gatestrombahnelement 20 zu trennen und parallel dazu vorzusehen ist. D. h., das Hilfshauptstrombahnelement 22 befindet sich weiter entfernt vom Hauptstrombahnelement 21 als vom Gatestrombahnelement 20, unmittelbar in der Nähe des Hauptstrombahnelements 21 angeordnet ist.
  • In der Halbleitervorrichtung mit isolierendem Gate, die in 7 veranschaulicht ist, befindet sich das Gatestrombahnelement 20 parallel zum Hauptstrombahnelement 21 und unmittelbar in der Nähe des Hauptstrombahnelements 21 und der Gatestrom Ig kann auch in hohem Maße durch den Vorgang der wechselseitigen Induktion beeinflusst werden, die durch die Änderung im Hauptstrom Ic im Einschaltzeitraum verursacht ist. Als Nächstes wird der Gatestrom Ig, der in der entgegengesetzten Richtung zum Hauptstrom Ic fließt, durch den Induktionsstrom I1 verstärkt und der Gatestrom Ig und der Induktionsstrom I1 werden zur Gateelektrode 5 als Steuersignale gesendet, sodass der Einschaltvorgang viel schneller wird als der Einschaltvorgang im Stand der Technik.
  • Wie veranschaulicht in 7, kann eine andere Verdrahtungsstruktur vorgesehen werden und es ist möglich, eine Halbleitervorrichtung mit isolierendem Gate mit weiter verbesserter Zweckdienlichkeit zu erlangen, solange das Hauptstrombahnelement 21 und das Gatestrombahnelement 20 parallel zueinander sind und der Hauptstrom Ic und der Gatestrom Ig in den entgegengesetzten Richtungen fließen.
  • Außerdem wurde in 1 bis 7 ein repräsentativer IGBT als eine Halbleitervorrichtung mit isolierendem Gate eines Leistungsschalterelements beschrieben. Die vorliegende Erfindung ist jedoch nicht auf den IGBT begrenzt und verschiedene Halbleiterelemente mit isolierendem Gate können angewandt werden. Beispielsweise kann die vorliegende Erfindung auf Feldeffekttransistoren mit isolierendem Gate wie MOSFETs und MISFETS, statische Induktionstransistoren mit elektrisch isolierender Gateelektrode wie MOSSITs und MISSITs oder andere Halbleitervorrichtungen mit isolierendem Gate wie MOS-Gate-Thyristoren mit statischer Induktion angewandt werden. Im Fall, dass MOSFETs, MISFETS, MOSSITs, MISSITs oder dergleichen angewandt werden, bezeichnet die „erste Hauptelektrodenregion“ eine Sourceregion und die „zweite Hauptelektrodenregion“ eine Drainregion.
  • Außerdem können bei der Halbleitervorrichtung mit isolierendem Gate gemäß der Ausführungsform der vorliegenden Erfindung andere Schaltungselemente, wie Dioden-Chips zum Schutz eines Leistungsschalterelements, auf der Isolierleiterplatte 100 befestigt werden. Beispielsweise kann eine Hochgeschwindigkeitsdiode, die FWD ist, umgekehrt parallel zum IGBT verbunden werden oder ein weiteres Schaltungselement wie eine Gleichrichterdiode kann weiter einbezogen werden.
  • Außerdem ist die Anzahl an Halbleiterchips ist auf eins begrenzt. In der Praxis kann das Schaltelement unter Verwendung mehrerer Halbleiterchips, von denen die Anzahl für die Nennkapazität der Leistungshalbleitervorrichtung erforderlich ist, implementiert werden. Ein größerer Strom, den die Halbleitervorrichtung behandelt, zeigt deutlicher die Effektivität der vorliegenden Erfindung.
  • Wie vorstehend beschrieben umfasst die vorliegende Erfindung verschiedene Ausführungsformen usw., die nicht vorstehend beschrieben wurden, und der technische Umfang der vorliegenden Erfindung ist nur durch das definiert, was die vorliegende Erfindung spezifiziert und in den Ansprüchen der vorliegenden Erfindung beschrieben ist.
  • Bezugszeichenliste
    • 1
    Driftregion
    2a, 2b
    Basisregion
    3a, 3b
    Emitterregion
    4
    Gateisolierfilm
    5
    Gateelektrode
    6
    Zwischenschichtdielektrikum
    7
    Emitterelektrode
    8
    Pufferschicht
    9
    Kollektorregion
    10
    Kollektorelektrode
    20
    Gatestrombahnelement
    21
    Hauptstrombahnelement
    22
    Hilfshauptstrombahnelement
    30
    Zweiter äußerer Anschluss
    31, 32
    Erster äußerer Anschluss
    40
    Gatesteuerschaltung
    100
    Isolierleiterplatte
    A
    Gatestromanreicherungsregion
    I1
    Induktionsstrom
    Ic, Ic1, Ic2
    Hauptstrom
    Ig
    Gatestrom
    Vce
    Kollektor-Emitter-Spannung
    Qj
    Halbleiterchip

Claims (4)

  1. Halbleitervorrichtung mit isolierendem Gate, umfassend: ein Halbleiterelement mit isolierendem Gate, das ein Halbleiterchip ist; eine Isolierleiterplatte mit einem ersten äußeren Anschluss und einem zweiten äußeren Anschluss, die in einem Umfang der Isolierleiterplatte vorgesehen sind, wobei der Halbleiterchip auf der Isolierleiterplatte befestigt ist; ein Hauptstrombahnelement, das derart strukturiert ist, dass es einen sich linear erstreckenden Abschnitt in einer ebenen Struktur auf der Isolierleiterplatte aufweist, das vorgesehen ist, um zwischen dem ersten äußeren Anschluss und einer Hauptelektrodenregion des Halbleiterelements mit isolierendem Gate zu verbinden, und wobei ein Hauptstrom des Halbleiterelements mit isolierendem Gate zum ersten äußeren Anschluss im Hauptstrombahnelement fließt; und ein Gatestrombahnelement, das derart strukturiert ist, dass es einen sich linear erstreckenden Abschnitt aufweist, der parallel zu dem sich linear erstreckenden Abschnitt des Hauptstrombahnelements in einer ebenen Struktur auf der Isolierleiterplatte angeordnet ist, das vorgesehen ist, zwischen dem zweiten äußeren Anschluss und einer Gateelektrode des Halbleiterelements mit isolierendem Gate zu verbinden, und einen Gatestrom, der den Hauptstromfluss in einer entgegengesetzten Richtung zum Hauptstrom in dem Abschnitt, der im Gatestrombahnelement parallel angeordnet ist, steuert, wobei ein Strom, der im Gatestrombahnelement durch wechselseitige Induktion induziert wird, die durch eine Änderung im durch den Hauptstrom eingeführten Magnetfeld verursacht ist, zum Erhöhen des Gatestroms in einem Einschaltzeitraum des Halbleiterelements mit isolierendem Gate verwendet wird.
  2. Halbleitervorrichtung mit isolierendem Gate nach Anspruch 1, wobei das Gatestrombahnelement und das Hauptstrombahnelement aneinander angrenzend vorgesehen sind.
  3. Halbleitervorrichtung mit isolierendem Gate nach Anspruch 1 oder 2, weiter umfassend: ein Hilfshauptstrombahnelement, das auf einer Seite des Gatestrombahnelements gegenüber dem Hauptstrombahnelement vorgesehen ist.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung mit isolierendem Gate, umfassend: Vorbereiten eines Halbleiterelements mit isolierendem Gate, das ein Halbleiterchip ist; Strukturieren eines Hauptstrombahnelements mit einem sich linear erstreckenden Abschnitt in einer ebenen Struktur auf der Isolierleiterplatte und eines Gatestrombahnelements mit einem sich linear erstreckenden Abschnitt parallel zum sich linear erstreckenden Abschnitt des Hauptstrombahnelements in einer ebenen Struktur; Befestigen des Halbleiterchips auf der Isolierleiterplatte; Verbinden zwischen dem Hauptstrombahnelement und einer Hauptelektrodenregion des Halbleiterelements mit isolierendem Gate; und Verbinden zwischen dem Gatestrombahnelement und einer Gateelektrode des Halbleiterelements mit isolierendem Gate, sodass ein Gatestrom, der einen Hauptstrom des Halbleiterelements mit isolierendem Gate steuert, in einer entgegengesetzten Richtung zum Hauptstrom fließt.
DE112017000077.7T 2016-05-19 2017-03-23 Halbleitervorrichtung mit isolierendem gate und verfahren zum herstellen einer halbleitervorrichtung mit isolierendem gate Pending DE112017000077T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-100363 2016-05-19
JP2016100363 2016-05-19
PCT/JP2017/011840 WO2017199580A1 (ja) 2016-05-19 2017-03-23 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112017000077T5 true DE112017000077T5 (de) 2018-04-19

Family

ID=60326536

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017000077.7T Pending DE112017000077T5 (de) 2016-05-19 2017-03-23 Halbleitervorrichtung mit isolierendem gate und verfahren zum herstellen einer halbleitervorrichtung mit isolierendem gate

Country Status (5)

Country Link
US (1) US10530354B2 (de)
JP (1) JP6658876B2 (de)
CN (1) CN108028646B (de)
DE (1) DE112017000077T5 (de)
WO (1) WO2017199580A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021186888A1 (ja) * 2020-03-18 2021-09-23 富士電機株式会社 電気回路及び半導体モジュール
WO2023037809A1 (ja) 2021-09-09 2023-03-16 富士電機株式会社 半導体モジュール
CN115714138B (zh) * 2022-11-10 2023-08-15 上海功成半导体科技有限公司 Igbt器件及其制备方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3067687B2 (ja) * 1997-05-08 2000-07-17 富士電機株式会社 Ｉｇｂｔ駆動回路
JP4507657B2 (ja) * 2004-03-19 2010-07-21 ソニー株式会社 光ディスクドライブ
JP2007005492A (ja) * 2005-06-22 2007-01-11 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP2007085307A (ja) * 2005-09-26 2007-04-05 Diamond Electric Mfg Co Ltd 内燃機関用イオン電流検出装置
WO2008062800A1 (fr) * 2006-11-20 2008-05-29 Panasonic Corporation Dispositif à semi-conducteur et son procédé d'entraînement
JP5125269B2 (ja) * 2007-07-11 2013-01-23 三菱電機株式会社 パワー半導体モジュール
WO2010134276A1 (ja) * 2009-05-19 2010-11-25 三菱電機株式会社 ゲート駆動回路
JP2011066139A (ja) * 2009-09-16 2011-03-31 Sanken Electric Co Ltd 複合半導体装置
JP2011182591A (ja) * 2010-03-02 2011-09-15 Panasonic Corp 半導体装置
US8749278B2 (en) * 2010-08-09 2014-06-10 Honda Motor Co., Ltd. Semiconductor device driving unit and method
JP5695379B2 (ja) * 2010-09-30 2015-04-01 東芝三菱電機産業システム株式会社 電力変換装置
JP5670808B2 (ja) * 2011-04-04 2015-02-18 株式会社豊田中央研究所 横型ｉｇｂｔ
JP5637944B2 (ja) * 2011-06-29 2014-12-10 株式会社 日立パワーデバイス パワー半導体モジュール
JP5866827B2 (ja) * 2011-06-30 2016-02-24 富士電機株式会社 逆阻止型絶縁ゲート型バイポーラトランジスタの製造方法
JP5316628B2 (ja) * 2011-11-24 2013-10-16 株式会社デンソー スイッチング素子の駆動回路
WO2013161138A1 (ja) * 2012-04-26 2013-10-31 パナソニック株式会社 半導体装置および電力変換装置
JP5710555B2 (ja) * 2012-07-31 2015-04-30 株式会社東芝 半導体装置
CN104919589B (zh) 2012-10-15 2019-01-29 富士电机株式会社 半导体装置
US9911838B2 (en) * 2012-10-26 2018-03-06 Ixys Corporation IGBT die structure with auxiliary P well terminal
WO2014155959A1 (ja) * 2013-03-27 2014-10-02 パナソニック株式会社 パワー半導体素子
JP5949646B2 (ja) * 2013-04-10 2016-07-13 株式会社デンソー 半導体装置
US9882465B2 (en) * 2013-11-14 2018-01-30 Tm4 Inc. Commutation cell, power converter and compensation circuit having dynamically controlled voltage gains
EP3105791B1 (de) * 2014-02-14 2021-05-26 ABB Power Grids Switzerland AG Halbleitermodul mit zwei hilfsemitter-leitungen
CN108475668B (zh) * 2015-10-29 2019-09-27 Abb瑞士股份有限公司 半导体模块
US10439606B2 (en) * 2017-08-15 2019-10-08 Fuji Electric Co., Ltd. Semiconductor module

Also Published As

Publication number Publication date
US10530354B2 (en) 2020-01-07
JP6658876B2 (ja) 2020-03-04
JPWO2017199580A1 (ja) 2018-08-09
CN108028646A (zh) 2018-05-11
CN108028646B (zh) 2021-05-11
US20180191337A1 (en) 2018-07-05
WO2017199580A1 (ja) 2017-11-23

Similar Documents

Publication Publication Date Title
DE112015002001B4 (de) Halbleitermodul
DE102012218670B4 (de) Elektronikmodul und leistungstransistorsystem
DE102013206900B4 (de) Halbleiterbauelement mit kernlosem Übertrager und Verfahren zum Betrieb eines solchen Halbleiterbauelements
DE60127027T2 (de) Halbleiterelement mit Leistungsverdrahtungsstruktur
DE69308691T2 (de) Halbleiterbauelement mit reduzierter Schaltinduktanz und Verfahren zu seiner Herstellung
DE102014111931B4 (de) Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE102015115999B4 (de) Elektronische Komponente
DE102015115805B4 (de) Elektronisches bauelement und verfahren zum herstellen eines elektronischen bauelements
DE102016105096B4 (de) Halbleitervorrichtung mit einer in einer umverteilungsschicht ausgebildeten passiven komponente
DE102019112935B4 (de) Halbleitermodul
EP2631946A1 (de) Leistungshalbleitermodul
DE112015006984B4 (de) Halbleitervorrichtung und halbleitermodul, das mit derselben versehen ist
DE112019000660T5 (de) Halbleitervorrichtung
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE102020119169B4 (de) Schaltkomponenten
DE102015100480A1 (de) Elektronische Komponente, Anordnung und Verfahren
DE102013219499A1 (de) Halbleitervorrichtung
DE102016104796A1 (de) Halbleitervorrichtung
DE102019201284A1 (de) Halbleitervorrichtung, Halbleiterbaugruppe, Halbleitermodul und Halbleiterschaltungsvorrichtung
DE102018208437A1 (de) Halbleitervorrichtung
DE112017000077T5 (de) Halbleitervorrichtung mit isolierendem gate und verfahren zum herstellen einer halbleitervorrichtung mit isolierendem gate
DE102015110535A1 (de) Elektronische Komponente und Verfahren zum Abführen von Wärme von einem Halbleiterchip
DE102020122125A1 (de) Halbleitermodul
DE102022105834A1 (de) Halbleitervorrichtung mit in einer leiterplatte eingebauter elektrischer komponente

Legal Events

Date Code Title Description
R012 Request for examination validly filed