[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE10335978B4 - Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen - Google Patents

Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen Download PDF

Info

Publication number
DE10335978B4
DE10335978B4 DE10335978A DE10335978A DE10335978B4 DE 10335978 B4 DE10335978 B4 DE 10335978B4 DE 10335978 A DE10335978 A DE 10335978A DE 10335978 A DE10335978 A DE 10335978A DE 10335978 B4 DE10335978 B4 DE 10335978B4
Authority
DE
Germany
Prior art keywords
memory
address
error
hub module
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10335978A
Other languages
English (en)
Other versions
DE10335978A1 (de
Inventor
Peter Pöchmüller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE10335978A priority Critical patent/DE10335978B4/de
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to CNA2004800225118A priority patent/CN1833289A/zh
Priority to PCT/EP2004/008783 priority patent/WO2005017903A1/de
Priority to KR1020067002526A priority patent/KR100741044B1/ko
Priority to EP04763824A priority patent/EP1652190A1/de
Priority to JP2006522318A priority patent/JP2007501460A/ja
Publication of DE10335978A1 publication Critical patent/DE10335978A1/de
Priority to US11/348,297 priority patent/US20060190674A1/en
Application granted granted Critical
Publication of DE10335978B4 publication Critical patent/DE10335978B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

Hub-Baustein (4) zum Anschließen von einem oder mehreren Speicherbausteinen(5) über eine jeweilige Speicherbau-steinschnittstelle (8),
mit einem Adresseingang zum Anschließen des Hub-Bausteins (4) an einen Adressbus (2) und mit einem Adressausgang zum Anschließen an einen weiteren Adressbus (6),
mit einer Adressdecodereinheit (7), um mit einer an dem Adresseingang anliegenden Adresse einen der angeschlossenen Speicherbausteine (5) zu adressieren oder die anliegende Adresse an den Adressausgang anzulegen,
gekennzeichnet durch
eine Fehlererkennungseinheit (9), um mit Hilfe von bereitgestellten Überprüfungsdaten einen Fehler in einem Speicherbereich des einen oder der mehreren Speicherbausteine zu detektieren.

Description

  • Die Erfindung betrifft einen Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen in einem Speichersystem.
  • Speicherbausteine werden häufig in Personalcomputern eingesetzt, um in dem Personalcomputer zu verarbeitende Daten zu speichern. Die Speicherbausteine sind üblicherweise zu Speichermodulen zusammen gefasst, um die Speicherkapazität zu erhöhen. Um die Speicherkapazität von mehreren Speichermodulen zu nutzen, ist üblicherweise ein Adress- und Datenbus vorgesehen, an dem die Speichermodule parallel angeschlossen sind, d.h. jedes der Speichermodule steht mit dem gemeinsamen Adress- und Datenbus in Verbindung. Aufgrund der Leitungs- und Eingangskapazitäten der entsprechenden Eingänge für den Adress- und Datenbus and den Speichermodulen sowie Reflexion der Signale an Abzweigungen ist die maximale Taktfrequenz, mit der Adressdaten und Nutzdaten übertragen werden können, begrenzt.
  • Insbesondere bei Nutzung der Double-Data-Rate-Technologie (DDR) können die Frequenzen, mit denen Daten über den Adress- und Datenbus übertragen werden, sehr hoch sein. Für eine künftige DDR-III- oder andere hochperformante Interface-Technologien bietet es sich daher an, die Speichermodule nicht an einem gemeinsamen Adress- und Datenbus zu betreiben.
  • Ein mögliches alternatives Adress- und Datenbuskonzept besteht darin, einen sogenannten Hub-Baustein zwischen einem Speichercontroller in dem Personalcomputer und den Speicherbausteinen vorzusehen, der zum Ansteuern von einem oder mehreren Speicherbausteinen verwendet wird. Der Hub-Baustein ist mit dem Speichercontroller, der das Speichern und Abrufen von Daten steuert, verbunden. Der Hub-Baustein weist einen Eingang für den Adress- und Datenbus auf, um Adressdaten und Nutzdaten zu empfangen und evtl. Nutzdaten zum Speichercontroller zu übertragen. Der Hub-Baustein weist weiterhin einen Ausgang auf, über den Adress- und Nutzdaten ausgegeben werden. Der Ausgang für die Adress- und Nutzdaten kann mit einem Eingang eines weiteren nachfolgenden Hub-Bausteins an den wiederum Speicherbausteine angeschlossen sind, verbunden werden.
  • Der Hub-Baustein weist eine Adressdecodereinheit auf, die die anliegende Adresse empfängt und abhängig von der Adresse entweder einen der angeschlossenen Speicherbausteine adressiert oder die anliegende Adresse an den Adressausgang anlegt, so dass sie an den nächsten Hub-Baustein weitergeleitet werden kann.
  • Aus den Druckschriften US 6,587,912 B2 , US 6,477,614 B1 und US 2002/0038405 A1 ist jeweils ein Hub-Baustein offenbart, der mit Speicherbausteinen ein Speichermodul bildet. Betreffen die empfangenen Daten eines der Speicherbausteine des Memory-Moduls, so werden sie dorthin weitergeleitet, andernfalls werden sie an ein weiteres Speichermodul weitergeleitet.
  • Aufgrund der Herstellungstechnologie können Speicherbausteine nicht fehlerfrei hergestellt werden. Auftretende Fehler werden in mehreren Schritten sowohl in einem Front-End-Reparaturschritt als auch gegebenenfalls in einem Back-End-Reparaturschritt repariert. Trotzdem kann es vorkommen, dass in den so reparierten Speicherbausteinen weitere Fehler unter Umständen auch nur bei bestimmten Bedingungen auftreten können (z.B. Bausteindegradation im Betrieb). Diese Fehler können dazu führen, dass das Computersystem nicht mehr stabil funktioniert oder dass Fehler beim Ausführen einer Software auftreten können.
    •
  • Es ist Aufgabe der vorliegenden Erfindung, einen Hub-Baustein zur Verfügung zu stellen, der eine größere Zuverlässigkeit beim Betrieb in einem Computersystem bzw. eine größere Transparenz über aufgetretene Fehler bietet.
  • Diese Aufgabe wird durch den Hub-Baustein nach Anspruch 1 gelöst.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Erfindungsgemäß ist ein Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen über eine jeweilige Speicherbausteinschnittstelle vorgesehen. Der Hub-Baustein weist einen Adress-Eingang zum Anschließen des Hub-Bausteins an einen Adressbus und einen Adressausgang zum Anschließen an einen weiteren Adressbus auf. Der Hub-Baustein weist weiterhin eine Adressdecodereinheit auf, um mit einer an dem Adresseingang anliegenden Adresse einen der angeschlossenen Speicherbausteine zu adressieren oder die anliegende Adresse an den Adressausgang anzulegen. Der Hub-Baustein weist eine Fehlererkennungseinheit auf, um mit Hilfe von bereitgestellten Überprüfungsdaten einen Fehler in einem Speicherbereich des einen oder der mehreren Speicherbausteine zu detektieren.
  • Der erfindungsgemäße Hub-Baustein hat den Vorteil, dass er einen Fehlererkennungseinheit aufweist die es ermöglicht, einen auftretenden Fehler in einem der angeschlossenen Speicherbausteine zu detektieren. Dies wird mit Hilfe von Überprüfungsdaten, die der Fehlererkennungseinheit zur Verfügung gestellt werden, durchgeführt. Die erkannten Fehler können dazu verwendet werden, das Computersystem, in dem der Hub-Baustein vorzugsweise eingesetzt wird, über den aufgetretenen Fehler zu informieren oder den Fehler mit Hilfe der Überprüfungsdaten zu reparieren. Es kann vorgesehen sein, dass der Hub-Baustein eine weitere Speicherbausteinschnittstelle aufweist, um über die weitere Speicherbausteinschnittstelle die Überprüfungsdaten z. B. von einem weiteren Speicherbaustein zu empfangen, um die Inhalte der Speicherbereiche der angeschlossenen Speicherbausteine zu überprüfen. Auf diese Weise können die Überprüfungsdaten auf einfache Weise dem Hub-Baustein zur Verfügung gestellt werden.
  • Die Adressdecodereinheit kann so gestaltet sein, um in einem ersten Teil der Speicherbereiche der angeschlossenen Spei cherbereiche der Bausteine Nutzdaten zu speichern oder auszulesen und in einem zweiten Teil die Prüfungsdaten zu speichern oder auszulesen, mit denen die Inhalte der Speicherbereiche der angeschlossenen Speicherbausteine mit Hilfe der Fehlererkennungseinheit überprüfbar sind. Dadurch ist es möglich, das Vorsehen der weiteren Speicherbausteinschnittstelle und des daran angeschlossenen weiteren Speicherbausteins zu vermeiden und stattdessen den zusätzlichen Speicherbedarf für die Überprüfungsdaten durch die angeschlossenen Speicherbausteine zu decken.
  • Es kann weiterhin vorgesehen sein, dass die Fehlererkennungseinheit die fehlerfreie Speicherung der Nutzdaten durch ein Fehlererkennungsverfahren überprüft, insbesondere mit Hilfe eines Parity-Check-Verfahrens.
  • Es kann weiterhin vorgesehen sein, dass die Fehlererkennungseinheit eine Fehlerkorrektureinheit aufweist, um fehlerhafte Nutzdaten gemäß der Überprüfungsdaten zu korrigieren, insbesondere mit Hilfe eines Humming-Code-Verfahrens. Die Fehlerkorrektureinheit ermöglicht es, auftretende Fehler in den angeschlossenen Speicherbausteinen mit Hilfe der zusätzlich bereitgestellten Überprüfungsdaten (Korrekturdaten) zu korrigieren, so dass der störungsfreie Betrieb des Computersystems gewährleistet bleibt.
  • Weiterhin kann ein Fehlerregister in dem Hub-Baustein vorgesehen sein, um Fehlerinformationen über die Anzahl der aufgetretenen Fehler, die Art der aufgetretenen Fehler und/oder die Adressen der aufgetretenen Fehler zu speichern. Die Fehlerinformation ist aus dem Fehlerregister des Hub-Bausteins auslesbar. Dies ermöglicht es, dem Anwender von Speichermodulen, die aus Hub-Bausteinen und Speicherbausteinen zusammengesetzt sind, zu erkennen und die Qualität der verwendeten Speicherbausteine zu überprüfen.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Speichermodul mit einem Hub-Baustein und mit einem oder mehreren mit dem Hub-Baustein verbundenen Speicherbausteinen vorgesehen.
    •
  • Bevorzugte Ausführungsformen der Erfindung werden im folgenden anhand der beigefügten Zeichnungen näher erläutert.
  • Es zeigen:
  • 1 ein Blockschaltbild eines Speichersystems mit Speichermodulen mit erfindungsgemäßen Hub-Bausteinen gemäß einer ersten Ausführungsform der Erfindung; und
  • 2 ein Speichersystem mit Speichermodulen mit erfindungsgemäßen Hub-Bausteinen gemäß einer zweiten Ausführungsform.
  • In 1 ist ein Speichersystem z.B. für ein Computersystem, insbesondere ein DDR-Speichersystem, dargestellt. Das Speichersystem weist einen Speichercontroller 1 auf, an den ein Adressbus 2 mit einer Anzahl n Adressleitungen angeschlossen ist. Die Adressleitungen sind an einen Eingang eines Speichermoduls 3 angelegt. Das Speichermodul 3 weist einen Hub-Baustein 4 auf, an dem ein oder mehrere Speicherbausteine 5, z.B. DRAM-Speicherbausteine, angeschlossen sind. Die Anzahl der angeschlossenen Speicherbausteine 5 ist durch den zu bildenden Adressraum bestimmt. Der Adresseingang des Speichermoduls 3 ist mit einem Adresseingang des Hub-Bausteins 4 verbunden. Der Hub-Baustein 4 weist einen Adressausgang auf, der über den Adressausgang des Speichermoduls 3 mit einem weiteren Adressbus 6 verbunden ist. Der weitere Adressbus 6 ist mit einem Adresseingang eines weiteren Speichermoduls verbunden.
  • Der Hub-Baustein 4 weist eine Adressdecodereinheit 7 auf, die die an dem Adressbus 2 anliegenden Adressen überprüft und je nach angelegter Adresse den entsprechenden angeschlossenen Speicherbaustein 5 über eine jeweilige Speicherbausteinschnittstelle 8 adressiert oder die anliegende Adresse an den weiteren Adressbus 6 weiterreicht. Von dem weiteren Adressbus 6 wird die Adresse dann von der Adressdecodereinheit des Hub-Bausteins des nächsten Speichermoduls empfangen und dort auf die gleiche Weise entweder zum Adressieren eines der dort angeschlossenen Speicherbausteine verwendet oder über den Adressausgang an einen weiteren Adressbus 6 weitergeleitet.
  • Anstatt für jeden der angeschlossenen Speicherbausteine 5 eine einzelne Speicherbausteinschnittstelle 8 vorzusehen, kann auch eine gemeinsame Speicherbausteinschnittstelle 8 vorgesehen sein, die über einen Speichermodul-internen Adress- und Datenbus mit allen der angeschlossenen Speicherbausteine 5 verbunden ist. Voneinander getrennte Speicherbausteinschnittstellen 8 haben den Vorteil, dass die Speicherbausteine 5 im wesentlichen parallel oder mit höherer Geschwindigkeit gesteuert durch den HUB-Baustein angesprochen werden können, während bei einer gemeinsam ausgeführten Speicherbausteinschnittstelle der Verdrahtungsaufwand des Speichermoduls 3 reduziert werden kann.
  • Der Hub-Baustein 4 weist weiterhin eine Fehlererkennungseinheit 9 auf, die beim Speichern und/oder Auslesen von Daten aus dem angeschlossenen Speicherbausteinen 5 die Daten mit Hilfe von bekannten Fehlererkennungsalgorithmen anhand von bereitgestellten Überprüfungsdaten überprüft und einen Fehler bei fehlerhaft gespeicherten Daten feststellen kann. Der Fehler kann über den Adressbus oder über einen parallel zum Adressbus verlaufenden Datenbus an den Speichercontroller gesendet werden, um dem Computersystem zu melden, dass ein Fehler beim Speichern oder Abrufen eines Datums aufgetreten ist.
  • Die Überprüfungsdaten können beispielsweise von einem weiteren Speicherbaustein 10 bereitgestellt werden, der ebenfalls auf dem Speichermodul 3 vorgesehen ist.
  • In 2 ist eine weitere Ausführungsform der Erfindung dargestellt. Gleiche Bezugszeichen entsprechen gleichen Elementen mit identischer Funktion.
  • Das Speichermodul 3 in der zweiten Ausführungsform der Erfindung weist einen Hub-Baustein 20 auf, mit der Adressdecodereinheit 7 und den Speicherbausteinschnittstellen 8, um Speicherbausteine 5 anzuschließen. Durch die Adressdecodereinheit 7 werden die Speicherbausteine virtuell in einen ersten Teil 21 von Speicherbereichen und in einen zweiten Teil 22 von Speicherbereichen unterteilt. In dem ersten Teil der Speicherbereiche werden Nutzdaten gespeichert, d.h. Programm- und sonstige Daten, die dem Computersystem zur Verfügung gestellt werden sollen. In dem zweiten Teil der Speicherbereiche werden die Überprüfungsdaten gespeichert, die zur Überprüfung der Fehlerfreiheit der Nutzdaten notwendig sind. Die Größe des ersten Teils und des zweiten Teils werden durch den HUB-Baustein 3 bestimmt. Die Größen der beiden Teile der Speicherbereiche kann auch je nach Anforderung variabel einstellbar sein, je nachdem ob als Überprüfungsdaten einfache Fehlererkennungsdaten oder Fehlerkorrekturdaten zur Verfügung gestellt werden sollen.
  • Die Nutzdaten und die Überprüfungsdaten werden der Fehlererkennungseinheit 9 über die Speicherbausteinschnittstellen 8 zur Verfügung gestellt. Dies kann parallel oder seriell nacheinander (time multiplied) erfolgen. Bei einem seriellen Auslesen von Nutzdaten und Überprüfungsdaten können zum Übertragen der Überprüfungsdaten Idle-Perioden genutzt werden. Die Fehlererkennungseinheit 9 kann weiterhin eine Fehlerkorrektureinheit umfassen, die in der Lage ist, die fehlerbehafteten Nutzdaten mit Hilfe der Überprüfungsdaten zu reparieren und die reparierten Daten über den entsprechenden Datenbus an den Speichercontroller 1 auszugeben.
  • Weiterhin ist ein Fehlerregister 23 vorgesehen, in dem Informationen über einen oder mehrere eventuell aufgetretene Feh ler, wie z.B. die Anzahl der aufgetretenen Fehler, die Art der aufgetretenen Fehler und/oder die Adressen der aufgetretenen Fehler gespeichert werden können. Diese Information ist gemäß einem entsprechenden Kommando auf dem Adressbus 2 bzw. auf einem Kommando- oder Datenbus (nicht gezeigt) aus dem betreffenden Speichermodul abrufbar.
  • Das Vorsehen einer Fehlererkennungseinheit 9 und einer Fehlerkorrektureinheit 24 ermöglicht es, dem Speichercontroller 1, in dem üblicherweise bei herkömmlichen Speichersystemen die Fehlererkennungs- bzw. Korrektureinheit vorgesehen ist, einfacher aufzubauen, so dass der Speichercontroller 1 mit höheren Datenraten betreibbar ist. Insbesondere bei Verwendung von DDR-II-bzw. DDR-III-Speicherbausteinen kann dies zu einer erheblichen Vergrößerung der zu und von den Speichermodulen 3 zu übertragenden Daten führen.
  • Insbesondere das Tracken von aufgetretenen Fehlern kann für Server-Anwendungen wichtig sein, da dort eine fehlerfreie Funktion der verwendeten Speicherbausteine notwendig ist. Bei Auftreten von Fehlern können somit frühzeitig fehlerhafte Speichermodule 3 ausgetauscht werden, bevor die Fehler zu einem instabilen System bzw. zu einem fehlerhaften Ablauf von Software führen kann.
  • Als Fehlererkennungsverfahren können bereits bekannte Fehlererkennungsverfahren verwendet werdend. So kann beispielsweise das Parity-Check-Verfahren angewendet werden, bei dem überprüft wird, ob in einem Datensatz eine gerade oder ungerade Anzahl von gesetzten Bits vorhanden ist. Mit Hilfe eines Humming-Code-Verfahrens ist ein Fehlerkorrektur möglich, wenn in einem Datensatz ein Single-Bit-Fehler aufgetreten ist.
    • 1
    Speichercontroller
    2
    Adressbus
    3
    Speichermodul
    4
    Hub-Baustein
    5
    Speicherbaustein
    6
    Weiterer Adressbus
    7
    Adressdecodiereinheit
    8
    Speicherbausteinschnittstelle
    9
    Fehlererkennungseinheit
    10
    Weiterer Speicherbaustein
    20
    Hub-Baustein
    21
    Erster Teil der Speicherbereiche
    22
    Zweiter Teil der Speicherbereiche
    23
    Fehlerregister
    24
    Fehlerkorrektureinheit

Claims (7)

  1. Hub-Baustein (4) zum Anschließen von einem oder mehreren Speicherbausteinen(5) über eine jeweilige Speicherbau-steinschnittstelle (8), mit einem Adresseingang zum Anschließen des Hub-Bausteins (4) an einen Adressbus (2) und mit einem Adressausgang zum Anschließen an einen weiteren Adressbus (6), mit einer Adressdecodereinheit (7), um mit einer an dem Adresseingang anliegenden Adresse einen der angeschlossenen Speicherbausteine (5) zu adressieren oder die anliegende Adresse an den Adressausgang anzulegen, gekennzeichnet durch eine Fehlererkennungseinheit (9), um mit Hilfe von bereitgestellten Überprüfungsdaten einen Fehler in einem Speicherbereich des einen oder der mehreren Speicherbausteine zu detektieren.
  2. Hub-Baustein (4) nach Anspruch 1, dadurch gekennzeichnet, dass eine weitere Speicherbausteinschnittstelle vorgesehen ist, um über die weitere Speicherbausteinschnittstelle die Überprüfungsdaten zu empfangen, um die Inhalte der Speicherbereiche der angeschlossenen Speicherbausteine (5) zu überprüfen.
  3. Hub-Baustein (4) nach Anspruch 1, dadurch gekennzeichnet, dass die Adressdecodereinheit (7) so gestaltet ist, um in einem ersten Teil der Speicherbereiche der angeschlossenen Speicherbausteine (5) Nutzdaten zu speichern oder auszulesen und in einem zweiten Teil die Überprüfungsdaten zu speichern oder auszulesen, mit denen die Inhalte der Speicherbereiche der angeschlossenen Speicherbausteine (5) mit Hilfe der Feh lererkennungseinheit (9) überprüfbar sind.
  4. Hub-Baustein (4) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Fehlererkennungseinheit (9) die fehlerfreie Speicherung der Nutzdaten durch ein Fehlererkennungsverfahren überprüft, insbesondere mit Hilfe eines Parity-Check-Verfahrens.
  5. Hub-Baustein (4) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Fehlererkennungseinheit (9) eine Fehlerkorrektureinheit (24) aufweist, um fehlerhafte Nutzdaten gemäß der Überprüfungsdaten zu korrigieren, insbesondere mit Hilfe eines Humming-Code-Verfahrens.
  6. Hub-Baustein (4) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass ein Fehlerregister (23) vorgesehen ist, um Fehlerinformation über die Anzahl der aufgetretenen Fehler, die Art der aufgetretenen Fehler und/oder die Adressen der aufgetretenen Fehler zu speichern, wobei die Fehlerinformation aus dem Fehlerregister (20) des Hub-Bausteins (4) auslesbar ist.
  7. Speichermodul (3) mit einem Hub-Baustein (4) nach einem der Ansprüche 1 bis 6 und einem oder mehreren mit dem Hub-Baustein verbundenen Speicherbausteinen (5).
DE10335978A 2003-08-06 2003-08-06 Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen Expired - Fee Related DE10335978B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10335978A DE10335978B4 (de) 2003-08-06 2003-08-06 Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen
PCT/EP2004/008783 WO2005017903A1 (de) 2003-08-06 2004-08-05 HUB-BAUSTEIN ZUM ANSCHLIEßEN VON EINEM ODER MEHREREN SPEICHERBAUSTEINEN
KR1020067002526A KR100741044B1 (ko) 2003-08-06 2004-08-05 1이상의 메모리 모듈들을 연결하는 허브 구성요소
EP04763824A EP1652190A1 (de) 2003-08-06 2004-08-05 Hub-baustein zum anschliessen von einem oder mehreren speich erbausteinen
CNA2004800225118A CN1833289A (zh) 2003-08-06 2004-08-05 用于连接一个或多个存储器芯片的集线器模块
JP2006522318A JP2007501460A (ja) 2003-08-06 2004-08-05 １つまたは複数のメモリモジュールを接続するハブコンポーネント
US11/348,297 US20060190674A1 (en) 2003-08-06 2006-02-06 Hub chip for connecting one or more memory chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10335978A DE10335978B4 (de) 2003-08-06 2003-08-06 Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen

Publications (2)

Publication Number Publication Date
DE10335978A1 DE10335978A1 (de) 2005-03-10
DE10335978B4 true DE10335978B4 (de) 2006-02-16

Family

ID=34177321

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10335978A Expired - Fee Related DE10335978B4 (de) 2003-08-06 2003-08-06 Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen

Country Status (7)

Country Link
US (1) US20060190674A1 (de)
EP (1) EP1652190A1 (de)
JP (1) JP2007501460A (de)
KR (1) KR100741044B1 (de)
CN (1) CN1833289A (de)
DE (1) DE10335978B4 (de)
WO (1) WO2005017903A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7447954B2 (en) 2004-06-11 2008-11-04 Samsung Electronics Co., Ltd. Method of testing a memory module and hub of the memory module

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7296129B2 (en) 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US7331010B2 (en) 2004-10-29 2008-02-12 International Business Machines Corporation System, method and storage medium for providing fault detection and correction in a memory subsystem
US7512762B2 (en) 2004-10-29 2009-03-31 International Business Machines Corporation System, method and storage medium for a memory subsystem with positional read data latency
US7299313B2 (en) 2004-10-29 2007-11-20 International Business Machines Corporation System, method and storage medium for a memory subsystem command interface
US7478259B2 (en) 2005-10-31 2009-01-13 International Business Machines Corporation System, method and storage medium for deriving clocks in a memory system
US7685392B2 (en) 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
JP5065618B2 (ja) * 2006-05-16 2012-11-07 株式会社日立製作所 メモリモジュール
US7594055B2 (en) * 2006-05-24 2009-09-22 International Business Machines Corporation Systems and methods for providing distributed technology independent memory controllers
US7584336B2 (en) * 2006-06-08 2009-09-01 International Business Machines Corporation Systems and methods for providing data modification operations in memory subsystems
US7669086B2 (en) 2006-08-02 2010-02-23 International Business Machines Corporation Systems and methods for providing collision detection in a memory system
US7870459B2 (en) 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US7721140B2 (en) 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
US8145985B2 (en) * 2008-09-05 2012-03-27 Freescale Semiconductor, Inc. Error detection schemes for a unified cache in a data processing system
KR101687038B1 (ko) * 2008-12-18 2016-12-15 노바칩스 캐나다 인크. 에러 검출 방법 및 하나 이상의 메모리 장치를 포함하는 시스템
US9389940B2 (en) * 2013-02-28 2016-07-12 Silicon Graphics International Corp. System and method for error logging
CN110442298B (zh) * 2018-05-02 2021-01-12 杭州海康威视系统技术有限公司 存储设备异常检测方法及装置、分布式存储系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020038405A1 (en) * 1998-09-30 2002-03-28 Michael W. Leddige Method and apparatus for implementing multiple memory buses on a memory module
WO2004017162A2 (en) * 2002-08-16 2004-02-26 Micron Technology, Inc. System and method for self-testing and repair of memory modules

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4730320A (en) * 1985-02-07 1988-03-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
US5237566A (en) * 1989-03-30 1993-08-17 Ungermann-Bass, Inc. Network hub for maintaining node bandwidth in a single-node network
US5974058A (en) * 1998-03-16 1999-10-26 Storage Technology Corporation System and method for multiplexing serial links
US6920519B1 (en) * 2000-05-10 2005-07-19 International Business Machines Corporation System and method for supporting access to multiple I/O hub nodes in a host bridge
US6618831B2 (en) * 2000-12-21 2003-09-09 Intel Corporation Increasing performance with memory compression
US7636804B2 (en) * 2003-04-28 2009-12-22 Quantum Corporation Data storage and protection apparatus and methods of data storage and protection
DE112004000821B4 (de) * 2003-05-13 2016-12-01 Advanced Micro Devices, Inc. System mit einem Hauptrechner, der mit mehreren Speichermodulen über eine serielle Speicherverbindung verbunden ist

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020038405A1 (en) * 1998-09-30 2002-03-28 Michael W. Leddige Method and apparatus for implementing multiple memory buses on a memory module
US6477614B1 (en) * 1998-09-30 2002-11-05 Intel Corporation Method for implementing multiple memory buses on a memory module
US6587912B2 (en) * 1998-09-30 2003-07-01 Intel Corporation Method and apparatus for implementing multiple memory buses on a memory module
WO2004017162A2 (en) * 2002-08-16 2004-02-26 Micron Technology, Inc. System and method for self-testing and repair of memory modules

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7447954B2 (en) 2004-06-11 2008-11-04 Samsung Electronics Co., Ltd. Method of testing a memory module and hub of the memory module
DE102005025216B4 (de) * 2004-06-11 2009-02-26 Samsung Electronics Co., Ltd., Suwon Hub eines Speichermoduls und Verfahren zum Testen eines Speichermoduls unter Verwendung des Hubs
US7849373B2 (en) 2004-06-11 2010-12-07 Samsung Electronics Co., Ltd. Method of testing a memory module and hub of the memory module

Also Published As

Publication number Publication date
US20060190674A1 (en) 2006-08-24
JP2007501460A (ja) 2007-01-25
KR100741044B1 (ko) 2007-07-20
CN1833289A (zh) 2006-09-13
KR20060087505A (ko) 2006-08-02
DE10335978A1 (de) 2005-03-10
EP1652190A1 (de) 2006-05-03
WO2005017903A1 (de) 2005-02-24

Similar Documents

Publication Publication Date Title
DE10335978B4 (de) Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen
DE102006002526B4 (de) Steuervorrichtung für eine Solid-State-Disk und Verfahren zum Betreiben derselben
DE10255872B4 (de) Speichermodul und Verfahren zum Betrieb eines Speichermoduls in einem Datenspeichersystem
DE3882208T2 (de) Methode und Vorrichtung für fehlertolerante Datenintegritätsprüfung.
DE102006016499B4 (de) Speichermodulsteuerung, Speichersteuerung und entsprechende Speicheranordnung sowie Verfahren zur Fehlerkorrektur
DE102005048255A1 (de) Integriertes Schaltungsbauelement und Betriebsverfahren
DE102004036888A1 (de) Flashspeichersystem und zugehöriges Datenschreibverfahren
DE2225841C3 (de) Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers
DE69329282T2 (de) Festkoerperspeichervorrichtung
DE102020211544A1 (de) Steuerung, betriebsverfahren der steuerung und speichergerät mit derselben
DE19963689A1 (de) Schaltungsanordnung eines integrierten Halbleiterspeichers zum Speichern von Adressen fehlerhafter Speicherzellen
DE102005053625B4 (de) Speichermodul mit einer Mehrzahl von Speicherbausteinen
DE3045609A1 (de) Verfahren und schaltungsanordnung zur abgabe einer korrigierten datengruppe an eine bestimmungsschaltung
DE3709524C2 (de) Verfahren zur Überprüfung der Speicherzelleninhalte eines Programmspeichers
DE102006019426B4 (de) Speichermodulsteuerung, Speichersteuerung und entsprechende Speicheranordnung sowie Verfahren zur Fehlerkorrektur
DE69924012T2 (de) Verfahren und vorrichtung für speicherdata-fehlerdetektion und speichermodul-fehlerdetektion
DE2842603C3 (de) Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems
DE102020111321A1 (de) System und verfahren zur erkennung und berichtigung von datenfehlern eines transparenten registers
EP0353660B1 (de) Verfahren zur Fehlersicherung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen
DE2823457A1 (de) Verfahren und schaltungsanordnung zur fehlerueberwachung in speichersystemen digitaler rechenanlagen
DE102004052612B4 (de) Halbleiterspeicherbaustein, Halbleiterspeichermodul und Verfahren zur Übertragung von Schreibdaten zu Halbleiterspeicherbausteinen
DE10335708B4 (de) Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen
DE10345981B4 (de) Schaltungsvorrichtung zur Datenverarbeitung und Verfahren zum Verbinden eines Schaltungskernmoduls mit einem externen Schaltungsmodul
DE102018122482A1 (de) Halbleiter-Speichermodul, Halbleiter-Speichersystem und Verfahren zum Zugreifen auf ein Halbleiter-Speichermodul
DE102004059392B4 (de) Verfahren zur Neubelegung eines Befehlsspeichers, Subsystem zur Durchführung eines derartigen Verfahrens, sowie Mikrokontroller

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee