-
Die vorliegende Erfindung bezieht sich auf eine Vorrichtung und ein Verfahren zum Konfigurieren einer integrierten Schaltung mit eingebettetem Speicher und insbesondere auf eine Testvorrichtung und ein Testverfahren zum Durchführen eines beschleunigten Tests des eingebetteten Speichers mittels Datenkompression.
-
Zur Erzielung eines schnellen Produktausstoßes und einer hohen Ausbeute benötigen Standardspeicher wie z. B. Standard DRAMs (Dynamic Random Access Memory) oder eingebettete DRAM-Schaltungen intensive Tests. Ein DRAM-Speicher weist üblicherweise redundante Wortleitungen und Bitleitungen auf, die zum Reparieren von defekten Wortleitungen und Bitleitungen verwendet werden können. Die am meisten verbreiteten DRAM-Testprozeduren sind derart ausgestaltet, dass sie alle möglichen Speicherzellenfehler bzw. fehlerhaften Speicherzellen auffinden. Ein externer Tester sammelt alle diese erfassten Fehler in einer sogenannten Bitfehler-Karte bzw. „fail bit map”. Der externe Tester verwendet diese Bitfehler-Karte zum Festlegen einer optimalen Verwendung der vorstehend genannten on-chip-Redundanz, um die erfassten Fehler bzw. Defekte zu reparieren.
-
Die Schnittstelle zwischen einem externen Tester und einem DRAM-Baustein (oder einem Baustein bzw. einer integrierten Schaltung mit einem eingebetteten DRAM-Speicher) weist zwei wesentliche Begrenzungsfaktoren auf. Ein begrenzender Faktor ist die maximale Taktfrequenz, die ein externer Tester einer integrierten Schaltung bzw. einem Baustein zuführen kann, wobei der andere begrenzende Faktor in der Anzahl von Pins bzw. Anschlüssen des Bausteins liegt, die für den externen Tester zur Verfügung stehen. Beim Testen eines eingebetteten Speichers, wie beispielsweise eines eingebetteten DRAM-Speichers, stellt die vorstehend beschriebene Begrenzung der Anzahl von Pins bzw. Anschlüssen das größere Problem dar. Derzeitige Technologien liefern beispielsweise sehr große und breite eingebettete DRAM-Speicher (z. B. bis zu 32 MB mit einer Datenbreite von 256 Bit). Das Testen derartiger eingebetteter Speicherschaltungen wird zunehmend zum wesentlichsten kostentreibenden Faktor für die Gesamt-Chipkosten bzw. gesamten Bausteinkosten.
-
Aus der Druckschrift
WO 01/42803 A2 ist ein Verfahren zum Konfigurieren einer Speichervorrichtung bekannt, wobei zur Datenreduktion eine Kompression einer Bitfehlerkarte durchgeführt wird und entsprechend dieser komprimierten Information ein Austausch von fehlerhaften Bereichen innerhalb der Speichervorrichtung erreicht werden kann. Hierbei wird jede einzelne Speicherstelle vermessen, eine Fehlerkarte erstellt, die Fehler typisiert und die Fehlerkarte mittels des Fehlertyps komprimiert.
-
Die Druckschrift
EP 0 561 131 A2 offenbart ferner ein Redundanz-System für Halbleiterschaltungen, wobei fehlerhafte Elemente erfasst und durch redundante Elemente ersetzt werden können. Die verwendete Daten-Komprimierschaltung entspricht hierbei einer herkömmlichen Komprimierschaltung, bei der lediglich die ausgelesenen Testdaten mit den vom Testmuster-Generator eingeschriebenen Testdaten verglichen werden.
-
1 zeigt eine zeitliche Darstellung für ein weiteres herkömmliches Testverfahren eines eingebetteten DRAM-Speichers innerhalb einer integrierten Schaltung, wie z. B. einer anwendungsspezifischen integrierten Schaltung (ASIC, Application Specific Integrated Circuit). Im Beispiel gemäß 1 ist ein 64-Bit DRAM-Datenbus und eine 16-Bit breite externe Testerschnittstelle dargestellt. Das Zeitdiagramm gemäß 1 zeigt eine Sequenz bzw. Folge von Lesezugriffen auf den eingebetteten DRAM, wobei zur Vereinfachung nur die zum Zugreifen auf den DRAM verwendete Spaltenadresse CADD (Column Address) dargestellt ist. Wie bereits vorstehend beschrieben wurde, besitzt der eingebettete DRAM-Speicher des Beispiels nach 1 einen 64-Bit Datenbus DQ [63:0], wobei zur Verringerung einer Anzahl von Pins bzw. Anschlüssen, die für den externen Testerzugriff benötigt werden, der interne 64-Bit Datenbus auf eine externe 16-Bit Tester-Schnittstelle DQ_EXT1 [15:0] gemultiplext ist. Demzufolge sind vier Taktzyklen bzw. Taktperioden des internen DRAM-Taktes CLK_INT notwendig, damit alle bei einem einzigen Lesezugriff auf den eingebetteten DRAM erzeugten 64 Datenbits durch den externen Tester ausgelesen werden können. Da der eingebettete DRAM-Speicher nur einen Zyklus bzw. eine Periode CLK_INT zum Durchführen seines 64-Bit Lesezugriffs benötigt, bleibt der DRAM für die verbleibenden drei Zyklen des internen DRAM-Taktes CLK_INT, die der externe Tester zum Auslesen aller 64 Bits benötigt, in einem Leerlaufzustand (idle mode).
-
Ein weiteres herkömmliches Testverfahren ist in 2 dargestellt. Gemäß 2 ist die Aktivität auf dem 64-Bit DRAM-Datenbus DQ und auf der externen Tester-Schnittstelle DQ_EXT1 die gleiche wie in 1. Im Testverfahren gemäß 2 verbleibt jedoch der DRAM für sieben Taktzyklen des internen DRAM-Taktes CLK_INT im Leerlaufzustand, da die Frequenz des internen DRAM-Taktes CLK_INT doppelt so hoch wie der externe Testertakt CLK_EXT ist. Demgegenüber besitzt im Testverfahren gemäß 1 der externe Testertakt CLK_EXT die gleiche Frequenz wie der interne DRAM-Takt CLK_INT des eingebetteten DRAMs. Das Testverfahren gemäß 2 verdeutlicht, dass der DRAM intern sehr leicht bei Taktfrequenzen arbeiten kann, die höher sind als die höchste Taktfrequenz, welche einem externen Tester zugeführt werden kann. Diese externe Testertaktfrequenz ist nämlich üblicherweise durch Faktoren wie z. B. einer Verdrahtung, einer verwendeten Anschlussfläche und parasitären Sonden bzw. Testernadeln (R, L, C) begrenzt. Obwohl der eingebettete DRAM, wie in 2 dargestellt ist, mit der zweifachen Taktfrequenz des externen Testers arbeiten kann, wird die Ausgangsdatenrate am Signalausgang DQ_EXT1 weiterhin durch den Takt CLK_EXT des externen Testers begrenzt. Der Unterschied, der durch die höhere interne Taktfrequenz gemäß 2 verursacht wird, besteht lediglich darin, dass der DRAM-Speicher zwischen jedem Lesezugriffs-Zyklus für sieben interne Taktzyklen in seinem Leerlaufzustand verbleiben muss.
-
Das Umwandeln bzw. Multiplexen von 64 Bit auf 16 Bit und die in den 1 und 2 dargestellten entsprechenden Leerlaufzustände begrenzen in nachteiliger Weise die Geschwindigkeit, mit der ein Speichertest durchgeführt werden könnte. Dies gilt sowohl für den Fall, dass der interne Speichertakt die gleiche Frequenz oder eine wesentlich höhere Frequenz als der Takt der Tester-Schnittstelle aufweist.
-
Der Erfindung liegt daher die Aufgabe zugrunde, eine Vorrichtung und ein Verfahren zum Konfigurieren einer integrierten Schaltung mit eingebettetem Speicher zu schaffen, wodurch die Testzeit zum Testen der eingebetteten Speicherschaltung verringert ist.
-
Erfindungsgemäß wird diese Aufgabe hinsichtlich des Verfahrens durch die Maßnahmen des Patentanspruchs 1 und hinsichtlich der Vorrichtung durch die Merkmale des Patentanspruchs 12 gelöst.
-
Insbesondere durch die Identifizierung von N Gruppen einer vorbestimmten Anzahl K von Speicherstellen innerhalb eines Speichers, wobei K einen Kompressionsfaktor repräsentiert, und durch Komprimierung einer diesen jeweiligen K Speicherstellen zugeordneten Bitfehler-Information kann erfindungsgemäß die zum Testen von eingebetteten Speicherschaltungen notwendige Zeit verringert werden. Wenn die komprimierte Bitfehler-Information einen Fehler anzeigt, der irgendeiner der Gruppen von Speicherstellen zugeordnet werden kann, so werden ersatzweise Gruppen von redundanten Speicherschaltungen, die entsprechend den Gruppen von Speicherstellen zugeordnet sind, verwendet bzw. ersetzt. Eine derartige Nutzung von komprimierten Bitfehler-Informationen ermöglicht in vorteilhafter Weise eine Reduzierung einer für den Test einer eingebetteten Speicherschaltung benötigten Zeit.
-
In den weiteren Ansprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
-
Die Erfindung wird nachstehend an Hand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.
-
Es zeigen:
-
1 und 2 Zeit-Diagramme zur Veranschaulichung herkömmlicher Testverfahren zum Testen von eingebetteten Speicherschaltungen;
-
3 ein vereinfachtes Blockschaltbild zur Veranschaulichung einer globalen Komprimierschaltung, wie sie im erfindungsgemäßen Testverfahren verwendet wird;
-
4 eine vereinfachte Blockdarstellung zur Veranschaulichung von lokalen Komprimierschaltungen gemäß 3;
-
5 eine vereinfachte Blockdarstellung zur beispielhaften Realisierung der lokalen Komprimierschaltung gemäß 4;
-
6 eine vereinfachte Blockdarstellung zur Veranschaulichung einer erfindungsgemäßen Anordnung zum Durchführen eines Tests von eingebetteten Speichern;
-
7 und 8 Zeit-Diagramme zur Veranschaulichung erfindungsgemäßer Testverfahren zum Testen von eingebetteten Speichern; und
-
9 ein Flussdiagramm zur Veranschaulichung wesentlicher Verfahrensschritte beim Durchführen eines Tests in einer Anordnung gemäß 6.
-
3 zeigt ein vereinfachtes Blockschaltbild eines Beispiels für eine globale Komprimierschaltung 101, wie sie zum erfindungsgemäßen Testen von eingebetteten Speichern verwendet wird. Gemäß 3 ist die globale Komprimierschaltung 101 an einem Adressbus und einem Datenbus der Speicherschaltung angeschaltet bzw. gekoppelt, wodurch von der Speicherschaltung verwendete Adressinformationen CADD und in der Speicherschaltung gespeicherte Dateninformationen DQ übertragen bzw. empfangen werden. Die globale Komprimierschaltung 101 ist ferner derart angeschlossen, dass sie erwartete Daten DQ_EXP empfangen kann, die mit den auf dem Speicher-Datenbus empfangenen Daten bzw. Dateninformationen DQ verglichen werden. Gemäß 3 werden diese von der globalen Komprimierschaltung 101 empfangenen Adressinformationen CADD, Dateninformationen DQ und erwartete Dateninformationen DQ_EXP mit einem gemeinsamen Bezugszeichen 31 bezeichnet.
-
In einigen Ausführungsbeispielen besitzt der Speicher-Datenbus eine Breite von 64 Bits, so dass die globale Komprimierschaltung 101 64 Datenbits vom Speicher-Datenbus empfangen kann. Diese 64 Datenbits können beispielsweise einem Abschnitt eines Speicherfeldes (z. B. ein DRAM-Feld) mit 64 Reihen bzw. Zeilen und 1 Spalte entsprechen, welches durch die Speicherschaltung realisiert wird. Jedes der 64 empfangenen Datenbits wird jeweils einer von 64 lokalen Komprimierschaltungen 102 gemeinsam mit dem entsprechenden erwarteten Datenbit zugeführt. Jede lokale Komprimierschaltung 102 vergleicht sein empfangendes Datenbit DQ_BIT mit dem zugehörigen erwarteten Datenbit DQ_EXP BIT, um ein Fehlerbit zu erzeugen, welches angibt, ob ein Fehler für diese spezielle Speicherzelle aufgetreten ist oder nicht. Jede lokale Komprimierschaltung 102 speichert das Fehlerbit mit dem zugehörigen Speicherdatenbit, welches es empfangen hat. Anschließend empfängt jede der 64 lokalen Komprimierschaltungen 102 ein weiteres Speicher-Datenbit (z. B. von einem weiteren Abschnitt mit 64 Zeilen und 1 Spalte, der an den Abschnitt mit den 64 Zeilen und einer Spalte angrenzt, aus dem die vorhergehenden Speicherdaten empfangen wurden) mit seinen zugehörigen erwarteten Datenbits, wobei die lokale Komprimierschaltungen 102 wiederum das gespeicherte Datenbit DQ BIT mit dem erwarteten Datenbit DQ_EXP BIT zum Erzeugen eines weiteren Fehlerbits vergleichen, wobei das Fehlerbit wiederum in der gleichen Weise wie vorstehend beschrieben abgespeichert wird. Die 64 lokalen Komprimierschaltungen 102 wiederholen diesen Vergleichs- und Speicherprozess für eine vorbestimmte Anzahl von Datensätzen der vom Speicher empfangenen 64 Datenbits, wobei jeder Datensatz der 64 Datenbits, wie vorstehend beschrieben wurde, einen Abschnitt des Speicherfeldes bestehend aus 64 Zeilen × 1 Spalte aufweisen kann.
-
Sobald die 64 lokalen Komprimierschaltungen 102 im vorstehend beschriebenen Prozess zum Vergleichen der empfangenen Datenbits DQ BIT mit den erwarteten Datenbits DQ_EXP BIT und zum Abspeichern der Fehlerbits für eine vorbestimmte Anzahl von Datensätzen der gespeicherten Datenbits (jeder Datensatz enthält beispielsweise einen Abschnitt mit 64 Zeilen × 1 Spalte) von der Speicherschaltung empfangen hat, komprimiert jede lokale Komprimierschaltung 102 die gespeicherten Fehlerbits in ein einziges Bit. Demzufolge liefert die globale Komprimierschaltung 101 gemäß 3 ein 64-Bit Ausgangssignal DQ_CMPR, das die Testergebnisse für K × 64 Speicherzellen der Speicherschaltung darstellt, wobei K die Anzahl der 64-bit-Datensätze der Speicherdaten (z. B. der Anzahl von Spalten) darstellt, auf die der vorstehend beschriebene Vergleich der empfangenen Daten mit den erwarteten Daten und das Abspeichern der Fehlerbits durchgeführt wurde. Somit repräsentiert der Faktor K den Kompressions- bzw. Komprimierungsfaktor, wie er durch die globale Komprimierschaltung bzw. Kompressionsschaltung 101 realisiert wird.
-
4 zeigt ein vereinfachtes Blockschaltbild eines Ausführungsbeispiels der lokalen Komprimierschaltungen 102 von 3. In 4 führt ein Datenkomparator 201 den vorstehend beschriebenen Vergleich der empfangenen Daten mit den erwarteten Daten durch, wobei ein Datenmultiplexer 202 das Vergleichsergebnis an ein ausgewähltes Datenlatch bzw. einen ausgewählten Datenzwischenspeicher aus einer Vielzahl von Datenlatches 203 bzw. Datenzwischenspeichern zum Abspeichern im ausgewählten Datenlatch weiterleitet bzw. weiterschaltet. Im Ausführungsbeispiel gemäß 4 wird der Datenmultiplexer 202 von den drei niedrigstwertigen Spalten-Adressbits CADD (2:0) (least significant three column address bits) eines DRAM-Speichers gesteuert. Da die Spalten-Adressbits sequenziell und zyklisch durch die acht Spaltenadressen wiederholt laufen, die acht angrenzenden Spalten des Speicherfeldes zugeordnet sind, werden acht Datenbits DQ BIT (von den entsprechenden acht Spalten) und ihre zugehörigen erwarteten Datenbits DQ_EXP BIT in einer Sequenz bzw. Folge von acht Vergleichsschritten im Datenkomparator 201 miteinander verglichen, wobei die resultierenden acht Vergleichsergebnisse (Fehlerbits) nacheinander bzw. sequenziell vom Datenmultiplexer 202 in ein jeweiliges der acht Datenlatches 203 weitergeleitet werden. Das in 4 dargestellte Ausführungsbeispiel weist demzufolge einen Kompressionsfaktor K = 8 auf.
-
Nach dem Abspeichern der acht Fehlerbits in ihren Datenlatches bzw. Datenzwischenspeichern 203 werden diese zwischengespeicherten Fehlerbits von einem weiteren Datenkomparator 204 miteinander verglichen, wodurch ein endgültiges komprimiertes Bit erzeugt wird, welches in einem weiteren Datenlatch bzw. Datenzwischenspeicher 206 gespeichert wird. Somit speichert das weitere Datenlatch 206 ein komprimiertes Datenbit DQ_CMPR BIT, welches das Testergebnis für acht am Datenkomparator 201 sequenziell empfangene Datenbits darstellt, wobei die Spaltenadresse der Reihe nach durch die acht angrenzenden Spalten des DRAM-Speichers fortschreitet. In diesem Ausführungsbeispiel repräsentiert demzufolge ein jedes der von den 64 lokalen Komprimierschaltungen 102 gemäß 3 erzeugten 64 Datenbits komprimierte Testergebnisse, die acht unterschiedlichen Speicherzellen in acht benachbarten Spalten einer einzigen Zeile des Speicherfeldes zugeordnet sind. Demzufolge stellen die von der globalen Komprimierschaltung 101 gemäß 3 ausgegebenen 64 Bits von komprimierten Daten DQ_CMPR beispielsweise das Testergebnis für 64 Gruppen von acht benachbarten Speicherzellen dar (entsprechend beispielsweise einem Abschnitt von 64 × 8 Zellen des Speicherfeldes).
-
5 zeigt ein vereinfachtes Blockschaltbild zur Veranschaulichung einer beispielhaften Realisierung der lokalen Komprimierschaltung 102 der 3 und 4. Gemäß 5 ist der Datenkomparator bzw. -vergleicher 201 als Exklusiv-ODER-Gatter realisiert, welches das gespeicherte Datenbit DQ BIT am Signaleingang 51 und das zugehörige erwartete Datenbit DQ_EXP BIT am Signaleingang 52 empfängt. Der Datenmultiplexer 202 wird gemäß 5 durch Inverter 202A, NAND-Gatter 202B und NOR-Gatter 202C realisiert, die gemäß 5 miteinander verschaltet sind. Die Datenzwischenspeicher bzw. Datenlatches 203 sind in 5 als D-Flipflops realisiert, wobei ihre D-Eingänge von den jeweiligen NOR-Gattern 202C angesteuert werden. Der weitere Datenkomparator 204 ist gemäß 5 durch vier NOR-Gatter 204A mit jeweils zwei Eingängen realisiert, wobei die zugehörigen Ausgänge die Eingänge eines NAND-Gatters 204B mit vier Eingängen ansteuern (wodurch ein ODER-Gatter mit acht Eingängen realisiert ist). Jedes NOR-Gatter 204A wird von den Q-Ausgängen der D-Flipflops 203 angesteuert. Jede in irgendeinem Flipflop 203 zwischengespeicherte logische ”Eins” (entsprechend einem vom Exklusiv-ODER-Gatter 201 erfassten Fehler) bewirkt demzufolge im NAND-Gatter 204B die Ausgabe einer logischen "Eins".
-
Das weitere Datenlatch 206 wird gemäß 5 durch einen Multiplexer 206A realisiert, dessen Ausgang den D-Eingang eines weiteren D-Flipflops 206B ansteuert. Die Eingänge des Multiplexers 206A werden jeweils vom NAND-Gatter 204B und vom Q-Ausgang des weiteren D-Flipflops 206B angesteuert. Der Q-Ausgang des weiteren D-Flipflops 206B entspricht dem komprimierten Datenbit DQ_CMPR BIT, wie es von der lokalen Komprimierschaltung 102 ausgegeben wird. Der Multiplexer 206A wird von einem Vergleichssignal COMPARE derart gesteuert, dass das Q-Ausgangssignal des weiteren D-Flipflops 206B grundsätzlich zum D-Eingang des weiteren D-Flipflops 206B zurückgeleitet wird, außer für den Fall, dass das Vergleichssignal COMPARE aktiv ist. Wenn das Vergleichssignal COMPARE aktiv ist, so wird das Ausgangssignal des NAND-Gatters 204B dem D-Eingang des weiteren D-Flipflops 206B zugeführt. Die Flipflops 203 und 206B gemäß 5 werden alle durch den internen Takt CLK_INT der eingebetteten Speicherschaltung getaktet, wobei alle Flipflops über ein Rücksetzsignal RESETn rücksetzbar sind.
-
6 zeigt ein vereinfachtes Blockschaltbild zur Veranschaulichung einer erfindungsgemäßen Anordnung zum Testen von eingebetteten Speicherschaltungen. Die globale Komprimierschaltung 101 gemäß 3 empfängt Daten- und Adressinformationen 31 von einer eingebetteten Speicherschaltung 60 gemeinsam mit (nicht dargestellten) erwarteten Dateninformationen DQ_EXP. Der Kompressor bzw. die globale Komprimierschaltung 101 gibt komprimierte Fehlerbits DQ_CMPR an eine Multiplexerstufe 61 aus, die von einem Steuersignal der Testerschnittstelle in üblicher Weise zum Multiplexen der 64 komprimierten Fehlerbits DQ_CMPR auf 16 komprimierte Fehlerbits DQ_EXT6 der externen Testerschnittstelle gesteuert wird. Ein externer Tester 62 (,dessen Anschlussgrenzen durch eine gestrichelte Linie 69 dargestellt sind) verwendet die komprimierten Fehlerbits DQ_EXT6 zum Festlegen einer optimalen Ersatz- bzw. Austausch-Strategie für die Bitleitungen in der Speicherschaltung 60. Anschließend liefert der externe Tester 62 die Ersatz- bzw. Austauschinformation über eine Leitung bzw. Schnittstelle 65 an einen Ersatz- bzw. Austausch-Handler 63, der vorzugsweise als on-chip-Austausch-Handler bereits auf dem Baustein ausgebildet ist. Der Austausch-Handler 63 kann herkömmliche Techniken zum Erzeugen eines Steuersignals 66 verwenden, welches in der Speicherschaltung 60 den Ersatz bzw. Austausch von Bitleitungen hervorruft, die mit einer der 64 Gruppen der K Speicherzellen, die durch 64 komprimierte Fehlerbits dargestellt werden, assoziiert bzw. zugeordnet sind. Beispielsweise kann der externe Tester 62 den Austausch-Handler 63 zum Ersetzen aller Bitleitungen anweisen, die mit irgendeiner Gruppe assoziiert sind, deren zugehöriges komprimiertes Fehlerbit eine logische ”Eins” aufweist (welches einen Fehler von zumindest einer der K Zellen innerhalb der Gruppe anzeigt).
-
Gemäß 6 ist die Speicherschaltung 60 ebenfalls zur Realisierung einer bidirektionalen Datenkommunikation mit einem oder mehreren Datenprozessoren 67 verschaltet, die innerhalb der gleichen integrierten Schaltung eingebettet sein kann, wie die Speicherschaltung 60. Ein derartiger Aufbau ist beispielsweise in anwendungsspezifischen integrierten Schaltungen (ASICs) üblich.
-
7 zeigt ein Zeit-Diagramm zur Veranschaulichung eines zeitlichen Ablaufs von Operationen, wie sie durch die Vorrichtung gemäß 3 bis 6 durchgeführt werden können. Im Beispiel gemäß 7 ist die Frequenz des internen Speichertaktes CLK_INT doppelt so hoch wie die Frequenz des externen Testertaktes CLK_EXT. Dies erlaubt den achtfachen Zugriff auf den 64-Bit Datenbus der eingebetteten Speicherschaltung während einer Zeitspanne (vier externe Testertaktzyklen), die zum Multiplexen von 64 komprimierten Fehlerbits DQ_CMPR auf die 16-Bit breite externe Testerschnittstelle DQ_EXT6 notwendig ist. Demzufolge veranschaulicht das Beispiel gemäß 7 die Arbeitsweise der spezifischen Implementierung gemäß 4 und 5, wobei K gleich 8 ist und acht Datenlatches 203 zum jeweiligen Zwischenspeichern des Ergebnisses von acht aufeinanderfolgenden Vergleichsoperationen zwischen empfangenen Daten DQ und erwarteten Daten DQ_EXP vorgesehen sind. Das Vergleichssignal COMPARE (siehe auch 5) ist während jedes achten Zyklus des internen Speichertaktes CLK_INT aktiv, wodurch der Ausgang des weiteren Datenkomparators 204 (siehe 4 und 5) im weiteren Datenlatch 206 zwischengespeichert werden kann. Das Signal DQ_EXP stellt die 64 erwarteten Datenbits dar, die den 64 Datenbits vom internen Speicher-Datenbus DQ [63:0] entsprechen. Die in 7 dargestellten Signale sind ebenfalls an ausgewählten Punkten in den 3 bis 6 dargestellt.
-
Die 8 zeigt ein Zeit-Diagramm zur Veranschaulichung eines weiteren Testverfahrens gemäß einem zweiten Ausführungsbeispiel der Erfindung. Die 8 ist vergleichbar mit 7, wobei jedoch im Ausführungsbeispiel gemäß 8 der interne Speichertakt CLK_INT die gleiche Frequenz aufweist, wie der externe Testertakt CLK_EXT. Demzufolge kann der 64-Bit interne Speicher-Datenbus viermal innerhalb der Zeitspanne gelesen werden, die für das Multiplexen von 64-Bit komprimierten Fehlerbits DQ_CMPR auf die 16 Bits der externen Testerschnittstelle DQ_EXT6 notwendig sind. In diesem Ausführungsbeispiel ist demzufolge der Kompressionsfaktor K = 4. Bei diesem Ausführungsbeispiel würden die lokalen Komprimierschaltungen 102 gemäß 4 und 5 lediglich einen 4-fach Multiplexer 202 und lediglich vier Datenlatches 203 benötigen, wobei lediglich die zwei niedrigstwertigen Bits CADD (1:0) der Spaltenadresse CADD zum Ansteuern des Datenmultiplexers 202 benötigt wurden.
-
Aus der vorstehenden Beschreibung ist ersichtlich, dass der Kompressionsfaktor K vom Frequenzverhältnis zwischen dem internen Speichertakt CLK_INT und dem externen Testertakt CLK_EXT abhängt. Bei höheren internen Speichertakten CLK_INT kann demzufolge ein höherer Kompressionsfaktor K erreicht werden, obwohl hierbei ein größerer Multiplexer und eine höhere Anzahl von Datenlatches 203 in jeder lokalen Komprimierschaltung 102 benötigt werden. Wie an Hand der 7 und 8 dargestellt wurde, steht die Zeitspanne, die zum Testen einer eingebetteten Speicherschaltung benötigt wird, in direktem Zusammenhang zum Kompressionsfaktor K (K = 8 in 7 und K = 4 in 8). Demzufolge reduziert die Arbeitsweise gemäß 7 eine Testdauer um einen Faktor von 8 und die Arbeitsweise gemäß 8 verringert die Testdauer um einen Faktor von 4.
-
9 zeigt ein Flussdiagramm zur Veranschaulichung wesentlicher Verfahrensschritte in einer Testvorrichtung gemäß 3 bis 6. Bei dem beispielhaften Verfahrensablauf gemäß 9 wird von einem Kompressionsfaktor von K und einem N-Bit breiten internen Speicher-Datenbus ausgegangen. In einem Verfahrensschritt 91 werden für N Gruppen von K Speicherzellen jeweils Bitfehlerinformationen komprimiert. In einem Schritt 92 werden alle Gruppen identifiziert, deren zugehörige komprimierte Bitfehlerinformation einen Fehler anzeigt. In einem Schritt 93 werden alle Bitleitungen einer im Schritt 92 identifizierten Gruppe ersetzt bzw. ausgetauscht. Anschließend werden die Verfahrensschritte in Schritt 91 bis 93 wiederholt durchgeführt.