[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE10234659A1 - Verbindungsanordnung, zugehörige Verwendung und zugehöriges Herstellungsverfahren - Google Patents

Verbindungsanordnung, zugehörige Verwendung und zugehöriges Herstellungsverfahren Download PDF

Info

Publication number
DE10234659A1
DE10234659A1 DE10234659A DE10234659A DE10234659A1 DE 10234659 A1 DE10234659 A1 DE 10234659A1 DE 10234659 A DE10234659 A DE 10234659A DE 10234659 A DE10234659 A DE 10234659A DE 10234659 A1 DE10234659 A1 DE 10234659A1
Authority
DE
Germany
Prior art keywords
contact surfaces
contact
assembly
connection arrangement
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10234659A
Other languages
English (en)
Inventor
Werner Kroeninger
Günter Lang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10234659A priority Critical patent/DE10234659A1/de
Publication of DE10234659A1 publication Critical patent/DE10234659A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H01L2224/06164—Random array, i.e. array with no symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Wire Bonding (AREA)

Abstract

Erläutert wird eine elektrische Verbindungsanordnung (100) eines integrierten Schaltkreises (50) und eines Schaltkreisträgers (10). Durch das Weglassen des bisher üblichen Lotmaterials in den elektrischen Verbindungen (102 bis 110) zwischen Schaltkreis (50) und Schaltkreisträger (10) lässt sich die Verbindungsanordnung (100) besonders einfach herstellen.

Description

  • Die Erfindung betrifft eine elektrische Verbindungsanordnung einer integrierten elektronischen Baugruppe und eines Baugruppenträgers. Die integrierte elektronische Baugruppe ist beispielsweise ein integrierter Schaltkreis. Der Baugruppenträger ist beispielsweise eine Leiterplatte oder ebenfalls ein integrierter Schaltkreis.
  • An der integrierten elektronischen Baugruppe sind mehrere voneinander elektrisch isolierte Kontaktflächen ausgebildet, um beispielsweise eine Betriebsspannung heranzuführen, elektrische Signale an die elektrische Baugruppe anzulegen oder um elektrische Signale aus der Baugruppe zu empfangen.
  • An dem Baugruppenträger sind den Kontaktflächen zugeordnete Gegenkontaktflächen angeordnet. Die Kontaktflächen sind den Gegenkontaktflächen zugeordnet, d.h. dass die Normalenrichtung einer Kontaktfläche entgegengesetzt zu der Normalenrichtung der zugeordneten Gegenkontaktfläche liegt.
  • Üblicherweise werden solche Verbindungsanordnungen mit der sogenannten Plättchen-Schnellmontage-Technik hergestellt, die auch unter dem Namen flip-chip-Technik bekannt ist. Das Plättchen wird mit einer Glasschicht passiviert. Nach dem Passivieren werden Kontaktlöcher in die Passivierungsschicht eingebracht, wobei sogenannte Anschluss-Pads freigelegt werden. Auf diese Pads werden Kontakthöcker aufgebracht, die vollständig aus einem Lotkügelchen bestehen oder die einen härteren kugelförmigen Metallkern enthalten, der vollständig oder auch nur teilweise von dem Lot umgeben ist.
  • Bei der Plättchen-Schnellmontage-Technik werden dann alle Kontakte gleichzeitig verlötet. Damit unterscheidet sich die Plättchen-Schnellmontage-Technik grundsätzlich von der wesentlich länger dauernden Kontaktierung mit Drähten, die nacheinander ausgeführt wird.
  • Das Anbringen von Lotkügelchen auf den Anschluss-Pads gehört heute zu einem Standardverfahren der Halbleitertechnik, wenn Plättchen bzw. Chips hergestellt werden, die für die Plättchen-Schnellmontage-Technik verwendet werden sollen. Demzufolge enthält auch die Verbindungsanordnung in den Verbindungen zwischen der elektronischen Baugruppe und dem Baugruppenträger Lotmaterial.
    •
  • Es ist Aufgabe der Erfindung, eine einfach aufgebaute Verbindungsanordnung mit elektrisch leitenden Verbindungen zwischen einer elektronischen Baugruppe und einem Baugruppenträger anzugeben. Außerdem sollen eine zugehörige Verwendung und ein zugehöriges Herstellungsverfahren angegeben werden.
  • Die auf die Verbindungsanordnung bezogene Aufgabe wird durch eine Verbindungsanordnung mit den Merkmalen des Patentanspruchs 1 gelöst. Weiterbildungen sind in den Unteransprüchen angegeben.
  • Die Erfindung geht von der Überlegung aus, dass es seit langem elektrisch leitfähige Leitklebstoff bspw. für den Temperaturbereich von –40°C bis plus 70 °C gibt, die zum Verkleben von elektronischen Bauelementen unter gleichzeitiger Herstellung einer elektrisch leitfähigen Verbindung dienen. Dabei sind die in den Leitklebstoffen enthaltenen Klebstoffe üblicherweise organische Werkstoffe, mit denen sich feste Körper an aufeinanderpassenden Oberflächenbereichen ohne Veränderung ihres Gefüges miteinander verbinden. Um die elektrische Leitfähigkeit zu erzielen, werden beispielsweise Polymerklebstoff mit Metallpulver versetzt. So weisen mit Gold- oder Silber-Pulver versetzte Klebstoff mittlere elektrische Widerstände im Bereich zwischen einem bis fünf 10–6 Ω/m (Ohm pro Meter) auf. Da auch Leitlacke Klebeeigen schaften haben, sind sie ebenso wie Leitklebstoff zum Verkleben geeignet. Die Leitklebstoffe bzw. Leitlacke bestehen aus duroplastischen, thermoplastischen oder elastomeren Polymeren und können auch mit unedlen Metallen wie Kupfer oder Nickel versetzt werden. Der Füllgrad beträgt bis zu 80 Volumenprozent.
  • Die Erfindung geht weiterhin von der Überlegung aus, dass man den Leitklebstoff bzw. den Leitlack auch an Stelle der Durchführung eines Lötverfahrens bei den bereits mit Lotkügelchen versehenen elektrischen Baugruppen verwenden könnte. In diesem Fall wären aber die Verfahrensschritte zum Aufbringen des Lotmaterials und erst recht die Verfahrensschritte zum Aufbringen des härteren Kerns unter dem Lot unnötigerweise ausgeführt worden.
  • Deshalb ist bei der erfindungsgemäßen elektrischen Verbindungsanordnung der Zwischenraum zwischen jeweils einer Kontaktfläche und ihrer Gegenkontaktfläche frei von einer Lotschicht. Mit anderen Worten enthält die erfindungsgemäße Verbindungsanordnung kein Lotmaterial zwischen den Kontaktflächen und damit auch kein zur elektrischen Verbindung zwischen der elektrischen Baugruppe und dem Baugruppenträger dienendes Lotmaterial. Üblicherweise verwendete Lotmaterialien für sogenannte Weichlötprozesse, d.h. Lötprozesse unter 450°C, sind Zinn-Blei-Legierungen, Zinn-Blei-Kupfer-Legierungen, Zinn-Blei-Silber-Legierungen, Nickel-Gold-Legierungen oder Gold-Zinn-Legierungen.
  • Durch diese Maßnahme vereinfacht sich der Aufwand der Verbindungsanordnung erheblich. Die Lotschichten werden gegen den Trend weggelassen, wonach die integrierten elektrischen Baugruppen, bei denen die elektrischen Verbindungen, insbesondere alle elektrischen Verbindungen, simultan hergestellt werden, grundsätzlich mit Lotkügelchen versehen werden.
  • Als Grundstoffe für einen Leitklebstoff sind grundsätzlich Epoxydharze, Acrylat, Polyurethan, Cyanacrylat, anaerobe Klebstoffe und andere Klebstoffe geeignet, die als Kaltklebstoff angewandt werden. Daneben werden auch Warmklebstoffe, wie bspw. Epoxydharz, Phenolharz, Polyamidklebstoffe oder Polyimidklebstoffe als Grundstoffe eingesetzt.
  • Bei einer Weiterbildung der Verbindungsanordnung sind die Kontaktfläche und die Gegenkontaktfläche ebene Flächen, wie sie bei der Schichtabscheidung und den nachfolgenden Lithografieverfahren zum Strukturieren einer metallischen Schicht entstehen. Das bedeutet, dass keine zusätzlichen Maßnahmen getroffen werden müssen, um die Kontaktfläche nach der Strukturierung noch zu verändern.
  • Bei einer anderen Weiterbildung der Verbindungsanordnung berührt der Leitklebstoff die Kontaktfläche und die Gegenkontaktfläche jeweils vollflächig. Das bedeutet, dass insbesondere bei einer ebenen Kontaktfläche keine vom Leitklebstoff bzw. vom Leitlack vollständig umgebenen aber nicht bedeckten Gebiete auf der Kontaktebene entstehen, wie sie beim Verkleben einer mit Lotkügelchen versehenen Baugruppe mit Hilfe eines Leitklebstoffs entstehen würden.
  • Bei einer anderen Weiterbildung enthält die Baugruppe eine Metallisierungslage mit einer Vielzahl von elektrisch leitfähigen Leitbahnen. Diese Metallisierungslagen werden üblicherweise als M1-, M2-, M3-Lage usw. bezeichnet. Die Kontaktflächen sind bei der Weiterbildung direkt an den Leitbahnen ausgebildet. Damit sind nach der Strukturierung der Leitbahnen keine weiteren Maßnahmen zum Ausbilden der Kontaktflächen erforderlich.
  • Bei einer nächsten Weiterbildung werden die Kontaktflächen durch eine Fläche aus einem Material gebildet, aus dem mindestens 90 Prozent der Leitbahn bestehen, welche die betreffende Kontaktfläche trägt. Ist die Leitbahn beispielsweise aus Aluminium oder aus einer Aluminiumlegierung mit einem geringen Prozentsatz von Zusatzstoffen, so befindet sich die Kontaktfläche ebenfalls an einem Aluminiummaterial bzw. an einem Aluminium-Legierungsmaterial. An Stelle des Aluminiums bzw. der Aluminiumlegierung werden in der Verbindungsanordnung auch Kupfer- oder Kupferlegierung-Leitbahnen eingesetzt, an denen die Kontaktflächen direkt ausgebildet werden.
  • Bei einer nächsten Weiterbildung enthält die Verbindungsanordnung mindestens drei Kontaktflächen, d.h. auch mindestens drei Gegenkontaktflächen. Beispielsweise dienen die drei Kontaktflächen zum Zuführen einer Betriebsspannung und eines Eingangssignals bzw. zum Zuführen einer Betriebsspannung und zum Ausgeben eines Ausgangssignals. Jedoch werden auch Verbindungsanordnungen mit mehr als zehn oder mehr als einhundert Kontaktflächen eingesetzt. Der Vorteil des simultanen Verklebens gegenüber einem seriell ausgeführten Verdrahten wird um so größer, je mehr Kontaktflächen die Verbindungsanordnung enthält. Bei sehr vielen Kontaktflächen wird auch das Bestreichen der Kontaktflächen bzw. der Gegenkontaktflächen mit dem Leitklebstoff oder dem Leitlack simultan mit einem der Anordnung der Kontaktflächen angepassten Anordnung von Klebestempeln ausgeführt.
  • Die Baugruppe ist beispielsweise ein integrierter Schaltkreis mit einer Vielzahl von Transistoren, z.B. ein Prozessor oder eine Speichereinheit mit einer Vielzahl von Speicherzellen, beispielsweise mehrere Kilobyte. Jedoch ist die Baugruppe alternativ oder kumulativ auch mit einem mikromechanischen Bauelement versehen, vorzugsweise mit einem mikromechanischen Sensorelement. Als Trägersubstrat der Baugruppe wird bei einer Weiterbildung ein Halbleitersubstrat eingesetzt. Jedoch kann das Trägersubstrat auch ein Isolator sein, wie es bei der SOI-Technik (Silicon On Insulator) der Fall ist.
  • Bei einer Ausgestaltung trägt der Baugruppenträger mehrere Baugruppen, die mit Hilfe des Baugruppenträgers untereinander elektrisch verbunden werden. Der Baugruppenträger ist zum Erbringen einer mechanischen Stabilität der Verbindungsanordnung bei einer anderen Ausgestaltung mindestens doppelt so dick wie die Baugruppe.
  • Bei einer anderen Weiterbildung wird zwischen der Baugruppe und dem Baugruppenträger ein Abstand allein durch die elektrischen Verbindungen festgelegt. Zusätzliche mechanische Verbindungen zwischen Baugruppe und Baugruppenträger sind nicht vorhanden. Bei einer alternativen Weiterbildung liegt die Baugruppe außerhalb der elektrischen Verbindungen auf dem Baugruppenträger auf, wobei keine zusätzlichen mechanischen Verbindungen zusätzlich zu den elektrischen Verbindungen vorhanden sind.
  • Die Erfindung betrifft außerdem eine Verwendung der erfindungsgemäßen Verbindungsanordnung bzw. einer ihrer Weiterbildungen in einer Chip-Karte. Chip-Karten enthalten mindestens zwei einen Chip umgebende Folien aus Kunststoff. Es handelt sich meist um einen kleinen auf einer Plastikkarte aufgebrachten computerlesbaren Datenträger. Beispielsweise werden die Daten in einem kleinen Mikroprozessor gespeichert. Solche Chip-Karten werden auch Smartcards genannt, weil der Prozessor viele neue Möglichkeiten bietet. Die Chip-Karten gibt es in verschiedenen Größen, beispielsweise in der Größe einer Kreditkarte oder als SIM-Karte (Subscriber Identification Module), wie sie in Mobilfunktelefonen eingesetzt werden, d.h. in sogenannten Handys .
  • Durch die erfindungsgemäße Verbindungsanordnung lassen sich sehr dünne Chip-Karten herstellen, weil sich die Leitklebstoffverbindungen sehr dünn ausbilden lassen bzw. weil nur Leitklebstoffverbindungen allein, d.h. ohne zusätzliche Lotmaterialschichten, verwendet werden.
  • Die Erfindung betrifft außerdem ein Verfahren zum Herstellen der erfindungsgemäßen Verbindungsanordnung bzw. einer ihrer Weiterbildungen. Bei dem erfindungsgemäßen Verfahren wird der Leitklebstoff oder Leitlack direkt mit Kontaktflächen in Berührung gebracht, die nach einem Passivierungsvorgang freigelegt worden sind. Das bedeutet, dass zwischen dem Freilegen der Kontaktflächen und dem Aufbringen des Leitklebstoffs keine zusätzlichen Schritte zum Aufbringen eines Lotmaterials durchgeführt werden.
    •
  • Im Folgenden werden andere Weiterbildungen und Ausführungsbeispiele an Hand der beiliegenden Zeichnungen erläutert. Darin zeigen:
  • 1 eine Draufsicht auf einen Schaltkreisträger,
  • 2 eine Unteransicht eines integrierten Schaltkreises,
  • 3 eine Seitenansicht des auf den Schaltkreisträger mit einem elektrisch Leitklebstoff geklebten integrierten Schaltkreises, und
  • 4 Verfahrensschritte zum Herstellen der in 3 dargestellten Verbindungsanordnung.
  • 1 zeigt eine Draufsicht auf einen Schaltkreisträger 10, der im Ausführungsbeispiel eine Leiterplatte ist, die bspw. C4-Material enthält. In 1 ist nur ein Ausschnitt des Schaltkreisträgers 10 dargestellt. Eine Leiterbahn 12 führt beispielsweise von einer Kontaktfläche 14 in einen nicht dargestellten Bereich des Schaltkreisträgers 10.
  • Der in 1 dargestellte Ausschnitt des Schaltkreisträgers 10 enthält eine Reihe 16 von vier Kontaktflächen, zu denen neben der Kontaktfläche 14 noch drei Kontaktflächen 18, 20 und 22 gehören. Parallel und ausgerichtet zu der Reihe 16 ist eine Reihe 24 aus vier Kontaktflächen 26, 28, 30 und 32 angeordnet. Eine Kontaktfläche 34 liegt außerhalb der beiden Reihen 16 und 24 in der Nähe der Kontaktflächen 14 und 18 zwischen den Reihen 16 und 24. Der Abstand der Kontaktfläche 34 zu den Kontaktflächen 14 bzw. 18 kleiner ist als der Abstand der Kontaktfläche 34 zu den Kontaktflächen 26 bzw. 28.
  • In 1 ist außerdem ein Koordinatensystem 40 dargestellt, das eine x-Achse 42 hat, die entlang der Längsrichtung des Schaltkreisträgers 10 zeigt, wobei die Längsrichtung auch mit der Aufreihrichtung der Kontaktflächen in der Reihe 16 bzw. in der Reihe 24 übereinstimmt. Eine y-Achse 44 liegt im Winkel von 90° (Grad) zu den Reihen 16 und 24. Eine z-Achse 46 zeigt aus der Zeichenebene heraus und gibt die Richtung an, in der vom Schaltkreisträger 10 aus. gesehen ein integrierter Schaltkreis anzuordnen ist, der unten an Hand der 2 näher erläutert wird.
  • 2 zeigt einen integrierten Schaltkreis 50, der beispielsweise ein Siliziumsubstrat enthält, in dem eine Vielzahl von Transistoren angeordnet worden sind. In einer Passivierungsschicht 52 sind Kontaktlöcher angeordnet, die zu neun Kontaktflächen 54 bis 70 führen, die spiegelsymmetrisch zu den Kontaktflächen 14 bis 32 angeordnet sind. So liegen die vier Kontaktflächen 54, 56, 58 und 60 in einer Reihe 72 und die vier Kontaktflächen 62, 64, 66 und 68 in einer Reihe 74. Die Kontaktfläche 70 liegt zwischen den beiden Reihen 72 und 74 näher an den Kontaktflächen 62 und 64 als an den Kontaktflächen 54 und 56.
  • Aufgrund der spiegelsymmetrischen Anordnung der Kontaktflächen 54 bis 70 des Schaltkreises 50 zu den Gegenkontaktflächen 14 bis 32 des Schaltkreisträgers 10 lassen sich die Kontaktflächen 54 bis 68 und die Gegenkontaktflächen 14 bis 32 genau übereinander anordnen. Kontaktflächen mit gleicher Lage zur Spiegelachse sind einander zugeordnet, beispielsweise die Kontaktfläche 54 zur Gegenkontaktfläche 26 oder die Kontaktfläche 70 zur Gegenkontaktfläche 34.
  • 3 zeigt die Seitenansicht einer Verbindungsanordnung 100, die den Schaltkreisträger 10 und den integrierten Schaltkreis 50 enthält. Außerdem enthält die Verbindungsanordnung 100 elektrisch leitfähige Klebeverbindungen zwischen den Kontaktflächen 54 bis 70 und den Gegenkontaktflächen 14 bis 34, von denen in 3 Klebeverbindungen 102, 104, 106, 108 und 110 dargestellt sind, die in dieser Reihenfolge zwischen den Kontaktflächen-Gegenkontaktflächen-Paaren 54, 26; 70, 34; 56, 28; 58, 30 bzw. 60, 32 liegen.
  • Zwischen einer dem Schaltkreisträger 10 zugewandten Oberfläche 112 der Passivierungsschicht 52 und einer dem Schaltkreis 50 zugewandten Oberfläche 114 des Schaltkreisträgers 10 liegt ein Spalt mit einer Spaltbreite A von beispielsweise 20 μm Mikrometer). Die Länge der Klebeverbindungen 102 bis 110 ist etwas größer als die Spaltbreite A, bspw. um bis zu 10 Mikrometer, weil die Passivierungsschicht 52 im Bereich der Kontaktlöcher durchdrungen werden muss.
  • Außer den Klebeverbindungen 102 bis 110 und den in 3 nicht dargestellten Klebeverbindungen zwischen Kontaktflächen und Gegenkontaktflächen gibt es im Spalt mit der Spaltbreite A keine weiteren Elemente, insbesondere keine weiteren Verbindungselemente. Im Bereich jeder Kontaktfläche und der zugeordneten Gegenkontaktfläche füllt die Klebeverbindung 102 bis 110 den gesamten Zwischenraum zwischen einer Kontaktfläche und einer Gegenkontaktfläche aus. Am Beispiel der Klebeverbindung 102 bedeutet dies, dass sowohl entlang von Schnittebenen parallel zur Blattebene mit beliebigem Versatz entgegen der Normalenrichtung der Blattebene, d.h. in y-Richtung, als auch für Schnittebenen, die in der Ebene des Spaltes mit der Spaltbreite A liegen, dass alle Schnitte im Bereich zwischen der Kontaktfläche 54 und der Gegenkontaktfläche 26 ausschließlich das Klebemittel schneiden. Insbesondere gehen diese Schnittebenen deshalb nicht durch Lotmaterial, weil die Klebeverbindungen 102 bis 110 lotmaterialfrei sind.
  • Bei einem anderen Ausführungsbeispiel gibt es eine Vielzahl von Kontaktflächen und Gegenkontaktflächen, beispielsweise mehr als hundert.
  • Die Klebeverbindungen 102 bis 110 dienen auch zur mechanischen Befestigung des Schaltkreises 50 am Schaltkreisträger 10. Bei einem Ausführungsbeispiel gibt es keine weiteren Befestigungsmaßnahmen, so dass der Schaltkreis 50 in sogenannter Nacktchiptechnik befestigt ist. Bei einem anderen Ausführungsbeispiel wird der Schaltkreis 50 mit einer Vergussmasse umgossen, die einen Teil der mechanischen Befestigung übernimmt.
  • 4 zeigt Verfahrensschritte zum Herstellen der in 3 gezeigten Verbindungsanordnung 100. Das Verfahren beginnt in einem Verfahrensschritt 150. In einer durch den folgenden Verfahrensschritt 152 angedeuteten Folge von Fertigungsschritten werden auf einer Siliziumscheibe eine Vielzahl von integrierten Schaltungen gefertigt. Die integrierten Schaltungen enthalten mehrere Metallisierungslagen zum Herstellen von elektrischen Verbindungen. Beispielsweise ist eine substratferne vierte Metallisierungslage M4 die letzte Metallisierungslage.
  • In einem folgenden Verfahrensschritt 154 werden die integrierten Schaltungen der Halbleiterscheibe mit einer Passivierungsschicht überzogen, beispielsweise mit einer Siliziumnitridschicht.
  • In einem Verfahrensschritt 156 werden in die Passivierungsschicht Kontaktlöcher zu Anschlusspads bzw. zu Kontaktflächen der Metallisierungslage M4 geätzt. Danach werden die einzelnen integrierten Schaltkreise der Siliziumscheibe vereinzelt.
  • In einem Verfahrensschritt 158 werden auf die Kontaktflächen einer integrierten Schaltung gegebenenfalls nach der Reini gung der Kontaktflächen kleine Leitklebstoffportionen simultan aufgebracht, beispielsweise unter Verwendung eines Stempels. Bei einem anderen Ausführungsbeispiel werden vorhandene Anlagen zum Aufbringen von Klebstoff im Rahmen der Flip-Chip-Technik für das Aufbringen des Leitklebstoffs genutzt. Auch vorhandene Anlagen zum Bonden werden bei einem weiteren Ausführungsbeispiel nach einem Umbau zum Aufbringen des Leitklebstoffes verwendet, wobei an den Klebestellen nacheinander Leitklebstoff aufgebracht wird.
  • In einem Verfahrensschritt 160 wird der mit Leitklebstoff versehene integrierte Schaltkreis auf einen Schaltkreisträger geklebt. Nach dem Aushärten des Leitklebstoffs wird der Schaltkreisträger weiter bearbeitet, beispielsweise bei der Herstellung einer Chip-Karte. In einem Verfahrensschritt 170 wird das Verfahren beendet.
  • Bei einem dem anhand der Figuren erläuterten Ausführungsbeispiel werden keine zusätzlichen Bondverbindungen zwischen dem Schaltkreis und dem Schaltkreisträger verwendet.
    • 10
    Schaltkreisträger
    12
    Leitbahn
    14
    Kontaktfläche
    16
    Reihe
    18 bis 22
    Kontaktfläche
    24
    Reihe
    26 bis 34
    Kontaktfläche
    40
    Koordinatensystem
    42
    x-Achse
    44
    y-Achse
    46
    z-Achse
    50
    integrierter Schaltkreis
    52
    Passivierungsschicht
    54 bis 70
    Kontaktfläche
    72, 74
    Reihe
    100
    Verbindungsanordnung
    102 bis 110
    Klebeverbindung
    112, 114
    Oberfläche
    A
    Spaltbreite
    150
    Start
    152
    Chipfertigung
    154
    Passivieren
    156
    Ätzen von Kontaktlöchern
    158
    Aufbringen des Klebstoffes
    160
    Montage
    170
    Ende

Claims (13)

  1. Verbindungsanordnung (100), mit einer integrierten elektronischen Baugruppe (50), an der mehrere voneinander elektrisch isolierte Kontaktflächen (54 bis 70) ausgebildet sind, mit einer Baugruppe (10), an der mehrere den Kontaktflächen (54 bis 70) zugewandten Gegenkontaktflächen (14 bis 34) angeordnet sind, und mit elektrisch leitfähigen Verbindungen (102 bis 110) aus Leitklebstoff oder Leitlack zwischen jeweils einer Kontaktfläche (54) und ihrer Gegenkontaktfläche (14), wobei der Zwischenraum zwischen jeweils einer Kontaktfläche (54) und ihrer Gegenkontaktfläche (14) frei von einer Lotschicht ist.
  2. Verbindungsanordnung (100) nach Anspruch 1, dadurch gekennzeihnet, dass die Kontaktflächen (54 bis 70) und die Gegenkontaktflächen (14 bis 34) ebene Flächen sind.
  3. Verbindungsanordnung (100) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Leitklebstoff (102 bis 110) oder der Leitlack die Kontaktflächen (54 bis 70) und die Gegenkontaktflächen (14 bis 34) jeweils vollflächig bezogen auf die Kontaktfläche und/oder die Gegenkontaktfläche oder bezogen auf die vom Rand der Grenzfläche zwischen einer Verbindung und der Kontaktfläche und/oder der Gegenkontaktfläche umfasste Fläche berührt.
  4. Verbindungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Baugruppe (50) eine Metallisierungslage mit einer Vielzahl von Leitbahnen enthält, und dass die Kontaktflächen (54 bis 70) direkt an den Leitbahnen ausgebildet sind.
  5. Verbindungsanordnung (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktflächen (54 bis 70) durch Flächen aus einem Material gebildet werden, aus dem mindestens neunzig Prozent der Leitbahn bestehen, welche die betreffende Kontaktfläche (54) trägt.
  6. Verbindungsanordnung (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktflächen (54 bis 70) aus Aluminium oder aus Kupfer oder aus einer Aluminiumlegierung oder aus einer Kupferlegierung bestehen, wobei die Zusätze in einer Legierung kleiner als fünf Prozent sind.
  7. Verbindungsanordnung (100) nach einem der vorhergehenden Ansprüche, gekennzeihnet durch mindestens drei oder durch mindestens zehn oder durch mindestens einhundert Kontaktflächen (54 bis 70).
  8. Verbindungsanordnung (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass eine Baugruppe (50) ein integrierter Schaltkreis mit mehreren Transistoren und/oder mit einem Prozessor und/oder mit einer Speichereinheit ist, die eine Vielzahl von Speicherzellen enthält, und/oder dadurch gekennzeichnet, dass eine Baugruppe (50) ein mikromechanisches Bauelement enthält, vorzugsweise ein mikromechanisches Sensorelement, und/oder dass mindestens eine Baugruppe (50, 10) ein Trägersubstrat aus einem Halbleitermaterial enthält, und/oder dass eine Baugruppe ein Baugruppenträger (10) ist, der vorzugsweise mehrere Baugruppen (50) trägt, und/oder dass eine Baugruppe (10) mindestens doppelt so dick ist, wie die andere Baugruppe (50).
  9. Verbindungsanordnung (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen den Baugruppen (50, 10) ein Abstand (A) durch die elektrischen Verbindungen (102 bis 110) festgelegt wird.
  10. Verwendung der Verbindungsanordnung (10) nach einem der vorhergehenden Ansprüche in einer Chip-Karte.
  11. Verfahren zum Herstellen einer Verbindungsanordnung (100), mit den ohne Beschränkung durch die angegebene Reihenfolge ausgeführten Schritten: Bereitstellen (152) einer integrierten Baugruppe (50) mit passivierter Oberfläche (52), Freilegen (156) von voneinander elektrisch isolierten Kontaktflächen (54 bis 70) an der Baugruppe (50) durch lokales Beseitigen der Passivierung (52), Bereitstellen einer Baugruppe (10) mit mehreren Gegenkontaktflächen (14 bis 34), Aufbringen (158) eines elektrisch leitfähigen Leitklebstoffs (102 bis 110) oder Leitlacks auf die freigelegten Kontaktflächen (54 bis 70) und/oder die Gegenkontaktflächen (14 bis 34), Ausrichten (160) der Baugruppen (50, 10) zueinander mit einander zugewandten Kontaktflächen (54 bis 70) und Gegenkontaktflächen (14 bis 34), Verkleben (160) der Baugruppen (50, 10) mit Hilfe des aufgebrachten Leitklebstoffs (102 bis 110) oder Leitlacks, wobei der Leitklebstoff (102 bis 110) oder Leitlack direkt mit den freigelegten Kontaktflächen (54 bis 70) in Berührung gebracht wird.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass zwischen den Kontaktflächen (54 bis 70) und den Gegenkontaktflächen (14 bis 34) jeweils nur Materialien angeordnet werden, die kein Lot sind und/oder kein Lot enthalten.
  13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeihnet, dass der Leitklebstoff (102 bis 110) oder der Leitlack ausschließlich oder zu einem überwiegenden Teil die mechanische Verbindung zwischen der Baugruppe (50) und dem Baugruppenträger gewährleistet.
DE10234659A 2002-07-26 2002-07-26 Verbindungsanordnung, zugehörige Verwendung und zugehöriges Herstellungsverfahren Ceased DE10234659A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10234659A DE10234659A1 (de) 2002-07-26 2002-07-26 Verbindungsanordnung, zugehörige Verwendung und zugehöriges Herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10234659A DE10234659A1 (de) 2002-07-26 2002-07-26 Verbindungsanordnung, zugehörige Verwendung und zugehöriges Herstellungsverfahren

Publications (1)

Publication Number Publication Date
DE10234659A1 true DE10234659A1 (de) 2004-02-12

Family

ID=30128520

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10234659A Ceased DE10234659A1 (de) 2002-07-26 2002-07-26 Verbindungsanordnung, zugehörige Verwendung und zugehöriges Herstellungsverfahren

Country Status (1)

Country Link
DE (1) DE10234659A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2880160A1 (fr) * 2004-12-28 2006-06-30 K Sa As Module electronique double face pour carte a puce hybride
EP2256837A3 (de) * 2005-06-09 2011-02-09 Epcos Ag Piezoelektrisches Vielschichtbauelement

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4333426C1 (de) * 1993-09-30 1994-12-15 Siemens Solar Gmbh Verfahren zur Metallisierung von Solarzellen aus kristallinem Silizium
DE19649893A1 (de) * 1995-12-01 1997-06-05 Namics Corp Elektrisch leitender Klebstoff und Schaltung, die diesen verwendet
DE19752404C1 (de) * 1997-11-26 1999-08-19 Siemens Ag Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet
US6108210A (en) * 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
DE19956744C2 (de) * 1999-11-25 2002-02-21 Siemens Ag Gassensor
DE10042312A1 (de) * 2000-08-29 2002-03-14 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4333426C1 (de) * 1993-09-30 1994-12-15 Siemens Solar Gmbh Verfahren zur Metallisierung von Solarzellen aus kristallinem Silizium
DE19649893A1 (de) * 1995-12-01 1997-06-05 Namics Corp Elektrisch leitender Klebstoff und Schaltung, die diesen verwendet
DE19752404C1 (de) * 1997-11-26 1999-08-19 Siemens Ag Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet
US6108210A (en) * 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
DE19956744C2 (de) * 1999-11-25 2002-02-21 Siemens Ag Gassensor
DE10042312A1 (de) * 2000-08-29 2002-03-14 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2880160A1 (fr) * 2004-12-28 2006-06-30 K Sa As Module electronique double face pour carte a puce hybride
WO2006070140A1 (fr) * 2004-12-28 2006-07-06 Ask S.A. Module electronique double face pour carte a puce hybride
EP2256837A3 (de) * 2005-06-09 2011-02-09 Epcos Ag Piezoelektrisches Vielschichtbauelement
US9153765B2 (en) 2005-06-09 2015-10-06 Epcos Ag Piezoelectric multilayer component

Similar Documents

Publication Publication Date Title
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE19930308B4 (de) Multichipmodul mit Silicium-Trägersubstrat
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE10259221A1 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE10031951A1 (de) Mehrchip-Halbleitermodul und Herstellungsverfahren dafür
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
DE10345391B3 (de) Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul
DE102009035623A1 (de) Halbleitervorrichtung
DE4446471C2 (de) Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE102006006825A1 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE69718223T2 (de) Massenspeicher und Herstellungsverfahren dafür
DE102005046737A1 (de) Bauteil mit Chip-Durchkontakten
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE10234659A1 (de) Verbindungsanordnung, zugehörige Verwendung und zugehöriges Herstellungsverfahren
DE10302022A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE102007002807B4 (de) Chipanordnung
DE102004037826A1 (de) Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection